JP3442322B2 - ディスプレイ装置及びその駆動方法 - Google Patents
ディスプレイ装置及びその駆動方法Info
- Publication number
- JP3442322B2 JP3442322B2 JP25991899A JP25991899A JP3442322B2 JP 3442322 B2 JP3442322 B2 JP 3442322B2 JP 25991899 A JP25991899 A JP 25991899A JP 25991899 A JP25991899 A JP 25991899A JP 3442322 B2 JP3442322 B2 JP 3442322B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- horizontal
- circuit
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＭＤＳ伝送又は
ＬＶＤＳ伝送で映像信号が入力され、映像を表示するデ
ィスプレイ装置及びその駆動方法に関するものである。
ＬＶＤＳ伝送で映像信号が入力され、映像を表示するデ
ィスプレイ装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】従来、パーソナルコンピュータ（ＰＣ）
やワークステーション（ＷＳ）等の信号源から映像信号
が出力されたとき、アナログ入力のディスプレイ装置に
おける映像の表示位置調整に関する技術の一例が特開平
７−２１９４８６号公報に記載されている。
やワークステーション（ＷＳ）等の信号源から映像信号
が出力されたとき、アナログ入力のディスプレイ装置に
おける映像の表示位置調整に関する技術の一例が特開平
７−２１９４８６号公報に記載されている。
【０００３】図１１は従来のアナログ入力のディスプレ
イ装置の構成を示すブロック図である。このディスプレ
イ装置は、映像信号の入力端子４１、Ａ／Ｄ変換器４
２、映像信号処理回路４３、液晶パネル４４、水平同期
信号（ＨＤ）の入力端子４５、垂直同期信号（ＶＤ）の
入力端子４６、同期再生・タイミング発生回路４７、液
晶駆動回路４８、アンド回路５０，５１，５２，５３か
らなる検出手段４９、比較手段６１を含んで構成され
る。
イ装置の構成を示すブロック図である。このディスプレ
イ装置は、映像信号の入力端子４１、Ａ／Ｄ変換器４
２、映像信号処理回路４３、液晶パネル４４、水平同期
信号（ＨＤ）の入力端子４５、垂直同期信号（ＶＤ）の
入力端子４６、同期再生・タイミング発生回路４７、液
晶駆動回路４８、アンド回路５０，５１，５２，５３か
らなる検出手段４９、比較手段６１を含んで構成され
る。
【０００４】同期再生・タイミング発生回路４７は、水
平同期信号及び垂直同期信号に基づいて、サンプリング
クロックを発生すると共に、画面の非表示期間を示す非
表示信号を発生する回路である。同期再生・タイミング
発生回路４７は、検出手段４９から出力される制御信号
に伴い、非表示信号のタイミングを変更することができ
る。比較手段６１はコンパレータ６２，６４と、積分回
路６３とからなり、入力された映像信号が一定レベル以
上であるか否かを判定する回路である。検出手段４９は
比較手段６１の出力と、同期再生・タイミング発生回路
４７より出力される非表示信号の位相ずれ量を検出し、
同期再生・タイミング発生回路４７へ制御信号を出力す
るものである。
平同期信号及び垂直同期信号に基づいて、サンプリング
クロックを発生すると共に、画面の非表示期間を示す非
表示信号を発生する回路である。同期再生・タイミング
発生回路４７は、検出手段４９から出力される制御信号
に伴い、非表示信号のタイミングを変更することができ
る。比較手段６１はコンパレータ６２，６４と、積分回
路６３とからなり、入力された映像信号が一定レベル以
上であるか否かを判定する回路である。検出手段４９は
比較手段６１の出力と、同期再生・タイミング発生回路
４７より出力される非表示信号の位相ずれ量を検出し、
同期再生・タイミング発生回路４７へ制御信号を出力す
るものである。
【０００５】Ａ／Ｄ変換器４２は、同期再生・タイミン
グ発生回路４７より出力されるサンプリングクロックを
用い、入力映像信号をデジタル信号に変換する回路であ
る。映像信号処理回路４３はＡ／Ｄ変換器４２のデジタ
ル映像信号を処理し、液晶表示パネル４４に供給する回
路である。液晶駆動回路４８は同期再生・タイミング回
路４７からの信号を用いて、液晶表示パネル４４を駆動
するためのタイミング信号を作成する回路である。
グ発生回路４７より出力されるサンプリングクロックを
用い、入力映像信号をデジタル信号に変換する回路であ
る。映像信号処理回路４３はＡ／Ｄ変換器４２のデジタ
ル映像信号を処理し、液晶表示パネル４４に供給する回
路である。液晶駆動回路４８は同期再生・タイミング回
路４７からの信号を用いて、液晶表示パネル４４を駆動
するためのタイミング信号を作成する回路である。
【０００６】このような構成のディスプレイ装置の動作
について説明する。同期再生・タイミング発生回路４７
では、映像信号から分離された水平同期信号（ＨＤ）と
垂直同期信号（ＶＤ）に基づいてサンプリングクロック
を生成すると共に、画面の非表示期間を示す非表示信号
を発生する。比較手段６１が入力映像信号における映像
部分を検出すると、検出手段４９は検出された映像期間
と、同期再生・タイミング発生回路４７からの非表示期
間との重なる期間を検出し、この検出信号を表示期間変
更用制御信号として同期再生・タイミング発生回路４７
に与える。こうして非表示信号のタイミングを変更する
ことにより、映像の表示期間、即ち画面表示位置を、画
面欠けが生じないように液晶パネル４４の適切な位置に
調整することができる。
について説明する。同期再生・タイミング発生回路４７
では、映像信号から分離された水平同期信号（ＨＤ）と
垂直同期信号（ＶＤ）に基づいてサンプリングクロック
を生成すると共に、画面の非表示期間を示す非表示信号
を発生する。比較手段６１が入力映像信号における映像
部分を検出すると、検出手段４９は検出された映像期間
と、同期再生・タイミング発生回路４７からの非表示期
間との重なる期間を検出し、この検出信号を表示期間変
更用制御信号として同期再生・タイミング発生回路４７
に与える。こうして非表示信号のタイミングを変更する
ことにより、映像の表示期間、即ち画面表示位置を、画
面欠けが生じないように液晶パネル４４の適切な位置に
調整することができる。
【０００７】近年、アクティブドットマトリクスディス
プレイとして、液晶ディスプレイ装置が急成長してい
る。液晶ディスプレイ装置は、入力されたアナログ映像
信号をＡ／Ｄ変換して画像を出力しているが、ディスプ
レイ装置に映像信号を与えるＰＣやＷＳでは、映像信号
をデジタルで扱っており、ＣＲＴディスプレイ装置に映
像信号を出力する際にアナログ信号に変換して出力して
いる。従ってＰＣやＷＳの映像信号を液晶ディスプレイ
装置に与えるには、ＰＣ→Ｄ／Ａ変換→アナログ伝送→
Ａ／Ｄ変換→表示媒体（液晶パネル）と多くの課程を踏
むことになる。このような方法では、それぞれの課程で
映像信号に劣化が生じる。
プレイとして、液晶ディスプレイ装置が急成長してい
る。液晶ディスプレイ装置は、入力されたアナログ映像
信号をＡ／Ｄ変換して画像を出力しているが、ディスプ
レイ装置に映像信号を与えるＰＣやＷＳでは、映像信号
をデジタルで扱っており、ＣＲＴディスプレイ装置に映
像信号を出力する際にアナログ信号に変換して出力して
いる。従ってＰＣやＷＳの映像信号を液晶ディスプレイ
装置に与えるには、ＰＣ→Ｄ／Ａ変換→アナログ伝送→
Ａ／Ｄ変換→表示媒体（液晶パネル）と多くの課程を踏
むことになる。このような方法では、それぞれの課程で
映像信号に劣化が生じる。
【０００８】これを受け、液晶などのアクティブマトリ
クス表示用のＩ／ＦをＰＣに設けるため、米ＶＥＳＡ
（Video Electronics Standard Association）では、ア
ナログ信号で伝送するのではなく、デジタル映像信号、
ドットクロック、同期信号、及びパネルイネーブル信号
を伝送する規格が定められた。この規格としてＴＭＤＳ
伝送やＬＶＤＳ伝送がある。
クス表示用のＩ／ＦをＰＣに設けるため、米ＶＥＳＡ
（Video Electronics Standard Association）では、ア
ナログ信号で伝送するのではなく、デジタル映像信号、
ドットクロック、同期信号、及びパネルイネーブル信号
を伝送する規格が定められた。この規格としてＴＭＤＳ
伝送やＬＶＤＳ伝送がある。
【０００９】一般に、液晶ディスプレイ装置に映像信号
を与える方式として、前記の規格のものを含めて次の種
類がある。 （ａ）ＣＲＴ(Cathode Ray Tube)用アナログＲＧＢ方式 （ｂ）ＬＶＤＳ(Low Voltage Differential Signaling)
方式 （ｃ）ＬＤＩ(LVDS Display Interface)方式 （ｄ）ＴＭＤＳ(Transition Minimized Differential S
ignaling) 方式 （ｅ）ＧＶＩＦ(Giga-bit Video Interface)方式
を与える方式として、前記の規格のものを含めて次の種
類がある。 （ａ）ＣＲＴ(Cathode Ray Tube)用アナログＲＧＢ方式 （ｂ）ＬＶＤＳ(Low Voltage Differential Signaling)
方式 （ｃ）ＬＤＩ(LVDS Display Interface)方式 （ｄ）ＴＭＤＳ(Transition Minimized Differential S
ignaling) 方式 （ｅ）ＧＶＩＦ(Giga-bit Video Interface)方式
【００１０】これらの方式について簡単に説明する。
（ａ）のＣＲＴ用アナログＲＧＢ方式とは、ＶＥＳＡ、
ＤＳＵＢ１５ピンのコネクタを介して映像信号を入出力
させるもので、アメリカ合衆国のＶＥＳＡ規格で定めら
れるモニタ・インタフェイスである。詳細については、
「ＶＥＳＡ ＳＴＡＮＤＡＲＤ ＶＧＡ ＰＡＳＳ−Ｔ
ＨＲＯＵＧＨ ＣＯＮＮＥＣＴＯＲ、ＶＳ８９０８０
３」を参照すれば、その内容が明記されている。
（ａ）のＣＲＴ用アナログＲＧＢ方式とは、ＶＥＳＡ、
ＤＳＵＢ１５ピンのコネクタを介して映像信号を入出力
させるもので、アメリカ合衆国のＶＥＳＡ規格で定めら
れるモニタ・インタフェイスである。詳細については、
「ＶＥＳＡ ＳＴＡＮＤＡＲＤ ＶＧＡ ＰＡＳＳ−Ｔ
ＨＲＯＵＧＨ ＣＯＮＮＥＣＴＯＲ、ＶＳ８９０８０
３」を参照すれば、その内容が明記されている。
【００１１】（ｂ）のＬＶＤＳ方式とは、低電圧振幅差
動伝送方式のひとつで、元来、パラレルのデジタル信号
をパラレル・シリアル変換し、ノイズに強い低電圧振幅
の差動電送を行う方式である。この方式を液晶ディスプ
レイ装置に対応させるべく、シリアル伝送のペア数を１
から３〜４に増やし、更にクロック・ペアを追加したも
のがその後に開発された。
動伝送方式のひとつで、元来、パラレルのデジタル信号
をパラレル・シリアル変換し、ノイズに強い低電圧振幅
の差動電送を行う方式である。この方式を液晶ディスプ
レイ装置に対応させるべく、シリアル伝送のペア数を１
から３〜４に増やし、更にクロック・ペアを追加したも
のがその後に開発された。
【００１２】（ｃ）のＬＤＩ方式とは、低電圧振幅差動
伝送方式のひとつで、前記のＬＶＤＳ方式を２回路分を
組み合わせ、シリアル伝送のペア数を８としたものであ
る。
伝送方式のひとつで、前記のＬＶＤＳ方式を２回路分を
組み合わせ、シリアル伝送のペア数を８としたものであ
る。
【００１３】（ｄ）のＴＭＤＳ方式とは、低電圧振幅差
動伝送方式のひとつで、前記のＬＶＤＳと基礎的な部分
は共通しているが、信号に冗長性を持たせ、伝送線路の
前後で符号化、復号化を夫々行い、よりＥＭＩ(Electro
Magnetic Interference) に強くしていることが特徴で
ある。
動伝送方式のひとつで、前記のＬＶＤＳと基礎的な部分
は共通しているが、信号に冗長性を持たせ、伝送線路の
前後で符号化、復号化を夫々行い、よりＥＭＩ(Electro
Magnetic Interference) に強くしていることが特徴で
ある。
【００１４】（ｅ）のＧＶＩＦ方式とは、低電圧振幅差
動伝送方式のひとつで、１つのペアのみで信号を高速に
伝送する方式である。伝送線として光ファイバーも使用
できる。
動伝送方式のひとつで、１つのペアのみで信号を高速に
伝送する方式である。伝送線として光ファイバーも使用
できる。
【００１５】これらの規格に合わせて、Ｐ＆Ｄ（Ｐｌｕ
ｇ＆Ｄｉｓｐｌａｙ）規格が制定され、ＰＣからＴＭＤ
Ｓ伝送されたデジタル映像信号が液晶パネルに直接入力
可能となった。
ｇ＆Ｄｉｓｐｌａｙ）規格が制定され、ＰＣからＴＭＤ
Ｓ伝送されたデジタル映像信号が液晶パネルに直接入力
可能となった。
【００１６】
【発明が解決しようとする課題】このような従来のディ
スプレイ装置においては、水平同期信号又は垂直同期信
号を基準に、走査期間中の最初及び最後に現れる映像信
号の位置を検出して、ディスプレイにおける表示位置を
調整している。このため、映像信号の状態、例えば全黒
画面映像などの場合によっては、輝度レベルが０に等し
く、映像の表示位置を正確に調整できなくなるという問
題が生じていた。
スプレイ装置においては、水平同期信号又は垂直同期信
号を基準に、走査期間中の最初及び最後に現れる映像信
号の位置を検出して、ディスプレイにおける表示位置を
調整している。このため、映像信号の状態、例えば全黒
画面映像などの場合によっては、輝度レベルが０に等し
く、映像の表示位置を正確に調整できなくなるという問
題が生じていた。
【００１７】また、ＶＥＳＡによるＰ＆Ｄ規格において
も、液晶パネルでは固有の解像度しか表示ができないた
め、ＴＭＤＳ伝送される映像信号を出力するディスプレ
イ装置で、様々な解像度の映像信号に対応することがで
きないという問題があった。
も、液晶パネルでは固有の解像度しか表示ができないた
め、ＴＭＤＳ伝送される映像信号を出力するディスプレ
イ装置で、様々な解像度の映像信号に対応することがで
きないという問題があった。
【００１８】また、映像信号処理回路で映像信号処理を
行った場合、回路遅延が生じるため、入力映像信号と同
期信号の関係に差が生じ、入力映像信号から検出した結
果が正しく反映できなくなり、適切な映像位置が再現さ
れなくなるという問題もあった。
行った場合、回路遅延が生じるため、入力映像信号と同
期信号の関係に差が生じ、入力映像信号から検出した結
果が正しく反映できなくなり、適切な映像位置が再現さ
れなくなるという問題もあった。
【００１９】また、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映
像信号が入力され、その輝度値が実質的に０の場合、外
乱の影響により水平同期信号及び垂直同期信号とパネル
イネーブル信号が誤って出力されるという問題があっ
た。これでは不正規な信号が液晶パネルに入力されるこ
ととなり、液晶パネルの特性劣化につながる恐れがあ
る。
像信号が入力され、その輝度値が実質的に０の場合、外
乱の影響により水平同期信号及び垂直同期信号とパネル
イネーブル信号が誤って出力されるという問題があっ
た。これでは不正規な信号が液晶パネルに入力されるこ
ととなり、液晶パネルの特性劣化につながる恐れがあ
る。
【００２０】
【００２１】
【００２２】
【００２３】本発明は、ＴＭＤＳ伝送又はＬＶＤＳ伝送
で映像信号が入力されるディスプレイ装置において、入
力映像信号の解像度を検出することにより、様々な解像
度の映像信号を入力可能にし、且つ映像信号の状態によ
らず、最適な表示位置で表示可能にすると共に、不正規
な映像信号に対してはディスプレイパネルの誤動作と劣
化を防止することを目的とする。
で映像信号が入力されるディスプレイ装置において、入
力映像信号の解像度を検出することにより、様々な解像
度の映像信号を入力可能にし、且つ映像信号の状態によ
らず、最適な表示位置で表示可能にすると共に、不正規
な映像信号に対してはディスプレイパネルの誤動作と劣
化を防止することを目的とする。
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【課題を解決するための手段】本願の請求項１の発明
は、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号が入力さ
れるディスプレイ装置において、パネルイネーブル信号
の開始エッジと終了エッジとの位相差を検出することに
より水平解像度情報を取得し、パネルイネーブル信号の
開始エッジと水平同期信号との位相差を検出することに
より水平出力位置報を取得し、１垂直期間におけるパネ
ルイネーブル信号の継続期間を検出することにより垂直
解像度情報を取得し、パネルイネーブル信号の開始位置
と垂直同期信号との位相差を検出することにより垂直出
力位置報を取得し、前記水平及び垂直解像度情報と前記
水平及び垂直出力位置情報とを複数回に渡って取得し、
複数回で得られた各水平及び垂直解像度情報と各水平及
び垂直出力位置情報とに変化がないとき、入力映像信号
が正常に入力されていると判定し、正常と判定された場
合は映像信号処理を行い、ドットマトリックスディスプ
レイパネルに映像を出力するようにしたことを特徴とす
るものである。
は、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号が入力さ
れるディスプレイ装置において、パネルイネーブル信号
の開始エッジと終了エッジとの位相差を検出することに
より水平解像度情報を取得し、パネルイネーブル信号の
開始エッジと水平同期信号との位相差を検出することに
より水平出力位置報を取得し、１垂直期間におけるパネ
ルイネーブル信号の継続期間を検出することにより垂直
解像度情報を取得し、パネルイネーブル信号の開始位置
と垂直同期信号との位相差を検出することにより垂直出
力位置報を取得し、前記水平及び垂直解像度情報と前記
水平及び垂直出力位置情報とを複数回に渡って取得し、
複数回で得られた各水平及び垂直解像度情報と各水平及
び垂直出力位置情報とに変化がないとき、入力映像信号
が正常に入力されていると判定し、正常と判定された場
合は映像信号処理を行い、ドットマトリックスディスプ
レイパネルに映像を出力するようにしたことを特徴とす
るものである。
【００３１】本願の請求項２の発明は、パーソナルコン
ピュータを含む信号源よりＴＭＤＳ伝送又はＬＶＤＳ伝
送された映像信号をデコードし、デジタル映像信号、水
平同期信号、垂直同期信号、パネルイネーブル信号、ド
ットクロックを夫々出力するデジタルＩ／Ｆ回路と、前
記デジタルＩ／Ｆ回路から出力されるパネルイネーブル
信号の極性を判別し、極性の固定化されたパネルイネー
ブル信号を出力する極性判別回路と、前記極性判別回路
から出力されたパネルイネーブル信号の開始エッジと前
記水平同期信号との位相差を、前記デジタルＩ／Ｆ回路
から出力されるドットクロック単位で計測し、計数結果
を水平出力位置情報として出力すると共に、前記極性判
別回路から出力されたパネルイネーブル信号の開始エッ
ジと終了エッジとの位相差を、前記デジタルＩ／Ｆ回路
から出力されるドットクロック単位で計測し、計数結果
を水平解像度情報として出力する第１のカウンタと、１
垂直期間に入力され前記極性判別回路から出力されたパ
ネルイネーブル信号の開始位置と前記垂直同期信号との
位相差を、前記デジタルＩ／Ｆ回路から出力される水平
同期信号単位で計測し、計数結果を垂直出力位置情報と
して出力すると共に、１垂直期間に入力され、前記極性
判別回路から出力されたパネルイネーブル信号の継続期
間を、前記デジタルＩ／Ｆ回路から出力される水平同期
信号単位で計測し、計数結果を垂直解像度情報として出
力する第２のカウンタと、複数回で得られた前記水平及
び垂直解像度情報と前記水平及び垂直出力位置情報とに
変化がないとき、入力映像信号が正常に入力されている
と判定する判別部と、前記判別部で入力映像信号が正常
に入力されていると判定されたとき、前記デジタルＩ／
Ｆ回路より出力されるデジタル映像信号に対して、前記
第１及び第２のカウンタより得られる水平及び垂直出力
位置情報と水平及び垂直解像度情報とに基づいて映像信
号処理を行い、ドットマトリックスディスプレイパネル
の所定位置に表示用映像信号を与える映像信号処理回路
と、を具備することを特徴とするものである。
ピュータを含む信号源よりＴＭＤＳ伝送又はＬＶＤＳ伝
送された映像信号をデコードし、デジタル映像信号、水
平同期信号、垂直同期信号、パネルイネーブル信号、ド
ットクロックを夫々出力するデジタルＩ／Ｆ回路と、前
記デジタルＩ／Ｆ回路から出力されるパネルイネーブル
信号の極性を判別し、極性の固定化されたパネルイネー
ブル信号を出力する極性判別回路と、前記極性判別回路
から出力されたパネルイネーブル信号の開始エッジと前
記水平同期信号との位相差を、前記デジタルＩ／Ｆ回路
から出力されるドットクロック単位で計測し、計数結果
を水平出力位置情報として出力すると共に、前記極性判
別回路から出力されたパネルイネーブル信号の開始エッ
ジと終了エッジとの位相差を、前記デジタルＩ／Ｆ回路
から出力されるドットクロック単位で計測し、計数結果
を水平解像度情報として出力する第１のカウンタと、１
垂直期間に入力され前記極性判別回路から出力されたパ
ネルイネーブル信号の開始位置と前記垂直同期信号との
位相差を、前記デジタルＩ／Ｆ回路から出力される水平
同期信号単位で計測し、計数結果を垂直出力位置情報と
して出力すると共に、１垂直期間に入力され、前記極性
判別回路から出力されたパネルイネーブル信号の継続期
間を、前記デジタルＩ／Ｆ回路から出力される水平同期
信号単位で計測し、計数結果を垂直解像度情報として出
力する第２のカウンタと、複数回で得られた前記水平及
び垂直解像度情報と前記水平及び垂直出力位置情報とに
変化がないとき、入力映像信号が正常に入力されている
と判定する判別部と、前記判別部で入力映像信号が正常
に入力されていると判定されたとき、前記デジタルＩ／
Ｆ回路より出力されるデジタル映像信号に対して、前記
第１及び第２のカウンタより得られる水平及び垂直出力
位置情報と水平及び垂直解像度情報とに基づいて映像信
号処理を行い、ドットマトリックスディスプレイパネル
の所定位置に表示用映像信号を与える映像信号処理回路
と、を具備することを特徴とするものである。
【００３２】
【発明の実施の形態】（実施の形態１）本発明の実施の
形態１におけるディスプレイ装置及びその駆動方法につ
いて、図面を参照しつつ説明する。図１は実施の形態１
におけるディスプレイ装置の主要部の構成を示すブロッ
ク図である。このディスプレイ装置は、デジタルＩ／Ｆ
回路１Ａ、映像信号処理回路２Ａ、液晶パネル３、極性
判別回路４、第１のカウンタ５Ａ、第２のカウンタ６Ａ
を含んで構成される。
形態１におけるディスプレイ装置及びその駆動方法につ
いて、図面を参照しつつ説明する。図１は実施の形態１
におけるディスプレイ装置の主要部の構成を示すブロッ
ク図である。このディスプレイ装置は、デジタルＩ／Ｆ
回路１Ａ、映像信号処理回路２Ａ、液晶パネル３、極性
判別回路４、第１のカウンタ５Ａ、第２のカウンタ６Ａ
を含んで構成される。
【００３３】デジタルＩ／Ｆ回路１Ａは、ＰＣやＷＳな
どの信号源よりＴＭＤＳ伝送又はＬＶＤＳ伝送された映
像信号等をデコードし、デジタル映像信号、同期信号、
パネルイネーブル信号、ドットクロックを出力する回路
である。極性判別回路４はデジタルＩ／Ｆ回路１Ａから
出力されるパネルイネーブル信号の極性を判別し、極性
を常に固定して出力する回路である。第１のカウンタ５
Ａは、極性判別回路４により極性が固定されたパネルイ
ネーブル信号を入力し、パネルイネーブル信号の開始エ
ッジと終了エッジ間の位相差（パルス幅）を、デジタル
Ｉ／Ｆ回路１Ａから出力されるドットクロック単位で計
測するカウンタである。第１のカウンタ５Ａの出力は、
水平解像度情報として映像信号処理回路２Ａに与えられ
る。
どの信号源よりＴＭＤＳ伝送又はＬＶＤＳ伝送された映
像信号等をデコードし、デジタル映像信号、同期信号、
パネルイネーブル信号、ドットクロックを出力する回路
である。極性判別回路４はデジタルＩ／Ｆ回路１Ａから
出力されるパネルイネーブル信号の極性を判別し、極性
を常に固定して出力する回路である。第１のカウンタ５
Ａは、極性判別回路４により極性が固定されたパネルイ
ネーブル信号を入力し、パネルイネーブル信号の開始エ
ッジと終了エッジ間の位相差（パルス幅）を、デジタル
Ｉ／Ｆ回路１Ａから出力されるドットクロック単位で計
測するカウンタである。第１のカウンタ５Ａの出力は、
水平解像度情報として映像信号処理回路２Ａに与えられ
る。
【００３４】第２のカウンタ６Ａは、極性判別回路４に
より極性が固定されたパネルイネーブル信号を１垂直期
間分入力し、最初のパネルイネーブル信号の先頭エッジ
と、最後のパネルイネーブル信号の後部エッジと位相
差、即ちパネルイネーブル信号の継続時間を、デジタル
Ｉ／Ｆ回路１Ａから出力される水平同期信号単位で計測
するカウンタである。第２のカウンタ６Ａの出力は、垂
直解像度情報として映像信号処理回路２Ａに与えられ
る。
より極性が固定されたパネルイネーブル信号を１垂直期
間分入力し、最初のパネルイネーブル信号の先頭エッジ
と、最後のパネルイネーブル信号の後部エッジと位相
差、即ちパネルイネーブル信号の継続時間を、デジタル
Ｉ／Ｆ回路１Ａから出力される水平同期信号単位で計測
するカウンタである。第２のカウンタ６Ａの出力は、垂
直解像度情報として映像信号処理回路２Ａに与えられ
る。
【００３５】映像信号処理回路２ＡはデジタルＩ／Ｆ回
路１Ａより出力されるデジタル映像信号を、第１のカウ
ンタ５Ａ及び第２のカウンタ６Ａより得られる解像度情
報に基づいて、液晶パネル３の表示用映像信号となるよ
う信号処理を行う回路である。液晶パネル３は映像信号
処理回路２Ａより出力される映像信号を液晶マトリック
スを用いて表示するドットマトリックスディスプレイパ
ネルである。
路１Ａより出力されるデジタル映像信号を、第１のカウ
ンタ５Ａ及び第２のカウンタ６Ａより得られる解像度情
報に基づいて、液晶パネル３の表示用映像信号となるよ
う信号処理を行う回路である。液晶パネル３は映像信号
処理回路２Ａより出力される映像信号を液晶マトリック
スを用いて表示するドットマトリックスディスプレイパ
ネルである。
【００３６】上記の構成のディスプレイ装置の動作につ
いて、第１のカウンタ５Ａ及び第２のカウンタ６Ａを中
心にして説明する。図２は第１のカウンタ５Ａの動作を
示すタイミング図である。図２（ａ）は極性判別回路４
から出力されるパネルイネーブル信号であり、出力極性
として本例では正極性として１水平期間を示している。
このパネルイネーブル信号がＨである期間が映像の有効
水平表示期間Ａである。第１のカウンタ５Ａは図２
（ｂ）に示すドットクロックを有効水平表示期間Ａで計
数し、その計数値を水平解像度情報として出力する。
いて、第１のカウンタ５Ａ及び第２のカウンタ６Ａを中
心にして説明する。図２は第１のカウンタ５Ａの動作を
示すタイミング図である。図２（ａ）は極性判別回路４
から出力されるパネルイネーブル信号であり、出力極性
として本例では正極性として１水平期間を示している。
このパネルイネーブル信号がＨである期間が映像の有効
水平表示期間Ａである。第１のカウンタ５Ａは図２
（ｂ）に示すドットクロックを有効水平表示期間Ａで計
数し、その計数値を水平解像度情報として出力する。
【００３７】また、図３は第２のカウンタ６Ａの動作を
示すタイミング図である。図３（ａ）のパネルイネーブ
ル信号は、極性判別回路４から１垂直期間に出力される
状態を示している。本例ではパネルイネーブル信号が所
定個継続される期間が有効垂直表示期間であり、このパ
ネルイネーブル信号がＨとなる期間の集合が有効表示期
間Ｂである。第２のカウンタ６Ａはこの期間Ｂの水平同
期信号の数を計数し、計数値を垂直解像度情報として出
力する。
示すタイミング図である。図３（ａ）のパネルイネーブ
ル信号は、極性判別回路４から１垂直期間に出力される
状態を示している。本例ではパネルイネーブル信号が所
定個継続される期間が有効垂直表示期間であり、このパ
ネルイネーブル信号がＨとなる期間の集合が有効表示期
間Ｂである。第２のカウンタ６Ａはこの期間Ｂの水平同
期信号の数を計数し、計数値を垂直解像度情報として出
力する。
【００３８】このようにして得られた水平及び垂直解像
度情報に基づいて、映像信号処理回路２Ａが種々の解像
度を持つ入力デジタル映像信号に対して最適な解像度変
換を行い、液晶パネル３で表示可能な表示用映像信号に
変換する。この結果、様々な解像度を持った映像信号が
入力可能となる。
度情報に基づいて、映像信号処理回路２Ａが種々の解像
度を持つ入力デジタル映像信号に対して最適な解像度変
換を行い、液晶パネル３で表示可能な表示用映像信号に
変換する。この結果、様々な解像度を持った映像信号が
入力可能となる。
【００３９】（実施の形態２）次に、本発明の実施の形
態２におけるディスプレイ装置及びその駆動方法につい
て説明する。図４は実施の形態２におけるディスプレイ
装置の主要部の構成を示すブロック図である。尚、実施
の形態１と同一部分は同一の符号を付け、詳細な説明は
省略する。このディスプレイ装置は、デジタルＩ／Ｆ回
路１Ｂ、映像信号処理回路２Ｂ、液晶パネル３、極性判
別回路４、第１のカウンタ５Ｂ、第２のカウンタ６Ｂを
含んで構成される。
態２におけるディスプレイ装置及びその駆動方法につい
て説明する。図４は実施の形態２におけるディスプレイ
装置の主要部の構成を示すブロック図である。尚、実施
の形態１と同一部分は同一の符号を付け、詳細な説明は
省略する。このディスプレイ装置は、デジタルＩ／Ｆ回
路１Ｂ、映像信号処理回路２Ｂ、液晶パネル３、極性判
別回路４、第１のカウンタ５Ｂ、第２のカウンタ６Ｂを
含んで構成される。
【００４０】デジタルＩ／Ｆ回路１Ｂは、信号源よりＴ
ＭＤＳ伝送又はＬＶＤＳ伝送された映像信号等をデコー
ドし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを出力する
回路である。極性判別回路４はデジタルＩ／Ｆ回路１Ｂ
から出力されるパネルイネーブル信号の極性を判別し、
極性を常に固定して出力する回路である。第１のカウン
タ５Ｂは、極性判別回路４により極性が固定されたパネ
ルイネーブル信号と、水平同期信号とを入力し、水平同
期信号の入力時点からパネルイネーブル信号の開始エッ
ジまでの位相差（時間遅れ）を、デジタルＩ／Ｆ回路１
Ｂから出力されるドットクロック単位で計測するカウン
タである。第１のカウンタ５Ｂの出力は、画像の水平出
力位置情報として映像信号処理回路２Ｂに与えられる。
ＭＤＳ伝送又はＬＶＤＳ伝送された映像信号等をデコー
ドし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを出力する
回路である。極性判別回路４はデジタルＩ／Ｆ回路１Ｂ
から出力されるパネルイネーブル信号の極性を判別し、
極性を常に固定して出力する回路である。第１のカウン
タ５Ｂは、極性判別回路４により極性が固定されたパネ
ルイネーブル信号と、水平同期信号とを入力し、水平同
期信号の入力時点からパネルイネーブル信号の開始エッ
ジまでの位相差（時間遅れ）を、デジタルＩ／Ｆ回路１
Ｂから出力されるドットクロック単位で計測するカウン
タである。第１のカウンタ５Ｂの出力は、画像の水平出
力位置情報として映像信号処理回路２Ｂに与えられる。
【００４１】第２のカウンタ６Ｂは、極性判別回路４に
より極性が固定されたパネルイネーブル信号を１垂直期
間分入力すると共に、垂直同期信号を入力し、垂直同期
信号の入力時点とパネルイネーブル信号の開始位置との
位相差を、デジタルＩ／Ｆ回路１Ｂから出力される水平
同期信号単位で計測するカウンタである。第２のカウン
タ６Ｂの出力は、画像の垂直出力位置情報として映像信
号処理回路２Ｂに与えられる。
より極性が固定されたパネルイネーブル信号を１垂直期
間分入力すると共に、垂直同期信号を入力し、垂直同期
信号の入力時点とパネルイネーブル信号の開始位置との
位相差を、デジタルＩ／Ｆ回路１Ｂから出力される水平
同期信号単位で計測するカウンタである。第２のカウン
タ６Ｂの出力は、画像の垂直出力位置情報として映像信
号処理回路２Ｂに与えられる。
【００４２】映像信号処理回路２Ｂは、デジタルＩ／Ｆ
回路１Ｂより出力されるデジタル映像信号を、第１のカ
ウンタ５Ａ及び第２のカウンタ６Ａより得られる位置情
報に基づいて、液晶パネル３の最適な位置に映像信号が
出力されるよう、表示用映像信号に変換する回路であ
る。液晶パネル３は映像信号処理回路２Ｂより出力され
る映像信号を表示するドットマトリックスディスプレイ
パネルである。
回路１Ｂより出力されるデジタル映像信号を、第１のカ
ウンタ５Ａ及び第２のカウンタ６Ａより得られる位置情
報に基づいて、液晶パネル３の最適な位置に映像信号が
出力されるよう、表示用映像信号に変換する回路であ
る。液晶パネル３は映像信号処理回路２Ｂより出力され
る映像信号を表示するドットマトリックスディスプレイ
パネルである。
【００４３】上記の構成のディスプレイ装置の動作につ
いて、第１のカウンタ５Ｂ及び第２のカウンタ６Ｂを中
心にして説明する。図５は第１のカウンタ５Ｂの動作を
示すタイミング図である。図５（ａ）は極性判別回路４
から出力されるパネルイネーブル信号であり、本例では
正極性として１水平期間とその前の期間を示している。
このパネルイネーブル信号がＨである期間が映像の有効
表示期間である。図５（ｂ）はデジタルＩ／Ｆ回路１Ｂ
より出力される水平同期信号であり、パネルイネーブル
信号の先頭エッジより期間Ｃだけ先に出力される。第１
のカウンタ５Ｂは図５（ｃ）に示すドットクロックを期
間Ｃで計数し、その計数値を水平出力位置情報として出
力する。
いて、第１のカウンタ５Ｂ及び第２のカウンタ６Ｂを中
心にして説明する。図５は第１のカウンタ５Ｂの動作を
示すタイミング図である。図５（ａ）は極性判別回路４
から出力されるパネルイネーブル信号であり、本例では
正極性として１水平期間とその前の期間を示している。
このパネルイネーブル信号がＨである期間が映像の有効
表示期間である。図５（ｂ）はデジタルＩ／Ｆ回路１Ｂ
より出力される水平同期信号であり、パネルイネーブル
信号の先頭エッジより期間Ｃだけ先に出力される。第１
のカウンタ５Ｂは図５（ｃ）に示すドットクロックを期
間Ｃで計数し、その計数値を水平出力位置情報として出
力する。
【００４４】また、図６は第２のカウンタ６Ｂの動作を
示すタイミング図である。図６（ａ）のパネルイネーブ
ル信号は、極性判別回路４から１垂直期間に出力される
状態を示している。本例では正極性となる期間の集合が
有効垂直表示期間である。図６（ｂ）はデジタルＩ／Ｆ
回路１Ｂより出力される垂直同期信号であり、最初のパ
ネルイネーブル信号の先頭エッジより期間Ｄだけ先に出
力される。第２のカウンタ６Ｂは、図６（ｃ）に示すよ
うに期間Ｄに存在する水平同期信号の数を計数し、計数
値を垂直出力位置情報として出力する。
示すタイミング図である。図６（ａ）のパネルイネーブ
ル信号は、極性判別回路４から１垂直期間に出力される
状態を示している。本例では正極性となる期間の集合が
有効垂直表示期間である。図６（ｂ）はデジタルＩ／Ｆ
回路１Ｂより出力される垂直同期信号であり、最初のパ
ネルイネーブル信号の先頭エッジより期間Ｄだけ先に出
力される。第２のカウンタ６Ｂは、図６（ｃ）に示すよ
うに期間Ｄに存在する水平同期信号の数を計数し、計数
値を垂直出力位置情報として出力する。
【００４５】こうして水平同期信号を基準に水平有効映
像信号の開始点のタイミングが得られ、垂直同期信号を
基準に、垂直有効映像信号の開始点のタイミングが得ら
れる。このようにして得られた水平出力位置情報及び垂
直出力位置情報に基づいて、映像信号処理回路２Ｂは液
晶パネル３での表示位置において、画面欠けのないよう
信号処理を行う。この結果、映像信号の状態によらず
に、画面欠けのない最適な表示位置の自動調整を行うこ
とができる。
像信号の開始点のタイミングが得られ、垂直同期信号を
基準に、垂直有効映像信号の開始点のタイミングが得ら
れる。このようにして得られた水平出力位置情報及び垂
直出力位置情報に基づいて、映像信号処理回路２Ｂは液
晶パネル３での表示位置において、画面欠けのないよう
信号処理を行う。この結果、映像信号の状態によらず
に、画面欠けのない最適な表示位置の自動調整を行うこ
とができる。
【００４６】（実施の形態３）次に本発明の実施の形態
３におけるディスプレイ装置及びその駆動方法について
説明する。図７は実施の形態３におけるディスプレイ装
置の主要部の構成を示すブロック図である。本実施の形
態では、デジタルＩ／Ｆ回路１Ｃ、映像信号処理回路２
Ｃ、第１のカウンタ５Ｃ、第２のカウンタ６Ｃの機能が
実施の形態２に示すものと異なる。
３におけるディスプレイ装置及びその駆動方法について
説明する。図７は実施の形態３におけるディスプレイ装
置の主要部の構成を示すブロック図である。本実施の形
態では、デジタルＩ／Ｆ回路１Ｃ、映像信号処理回路２
Ｃ、第１のカウンタ５Ｃ、第２のカウンタ６Ｃの機能が
実施の形態２に示すものと異なる。
【００４７】デジタルＩ／Ｆ回路１Ｃは、信号源よりＴ
ＭＤＳ伝送又はＬＶＤＳ伝送された映像信号等をデコー
ドし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを出力する
回路である。極性判別回路４はデジタルＩ／Ｆ回路１Ｃ
から出力されるパネルイネーブル信号の極性を判別し、
極性を常に固定して出力する回路である。第１のカウン
タ５Ｃは、極性判別回路４により極性が固定されたパネ
ルイネーブル信号と、水平同期信号とを入力し、水平同
期信号の入力時点からパネルイネーブル信号の開始エッ
ジまでの位相差（期間Ｃのクロック数）、パネルイネー
ブル信号の１水平期間Ａ、及び水平同期信号の繰り返し
周期を、デジタルＩ／Ｆ回路１Ｃから出力されるドット
クロック単位で夫々計測するカウンタである。第１のカ
ウンタ５Ｃの出力は、画像の水平出力位置情報、水平解
像度情報、及び水平ドット数情報として映像信号処理回
路２Ｃに与えられる。
ＭＤＳ伝送又はＬＶＤＳ伝送された映像信号等をデコー
ドし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを出力する
回路である。極性判別回路４はデジタルＩ／Ｆ回路１Ｃ
から出力されるパネルイネーブル信号の極性を判別し、
極性を常に固定して出力する回路である。第１のカウン
タ５Ｃは、極性判別回路４により極性が固定されたパネ
ルイネーブル信号と、水平同期信号とを入力し、水平同
期信号の入力時点からパネルイネーブル信号の開始エッ
ジまでの位相差（期間Ｃのクロック数）、パネルイネー
ブル信号の１水平期間Ａ、及び水平同期信号の繰り返し
周期を、デジタルＩ／Ｆ回路１Ｃから出力されるドット
クロック単位で夫々計測するカウンタである。第１のカ
ウンタ５Ｃの出力は、画像の水平出力位置情報、水平解
像度情報、及び水平ドット数情報として映像信号処理回
路２Ｃに与えられる。
【００４８】第２のカウンタ６Ｃは、極性判別回路４に
より極性が固定されたパネルイネーブル信号を１垂直期
間分入力すると共に、垂直同期信号を入力し、垂直同期
信号の入力時点とパネルイネーブル信号の開始位置との
位相差、パネルイネーブル信号の１垂直期間Ｂ、及び垂
直同期信号の繰り返し周期を、デジタルＩ／Ｆ回路１Ｂ
から出力される水平同期信号単位で計測するカウンタで
ある。第２のカウンタ６Ｂの出力は、画像の垂直出力位
置情報、垂直解像度情報、垂直ドット数情報として映像
信号処理回路２Ｃに与えられる。
より極性が固定されたパネルイネーブル信号を１垂直期
間分入力すると共に、垂直同期信号を入力し、垂直同期
信号の入力時点とパネルイネーブル信号の開始位置との
位相差、パネルイネーブル信号の１垂直期間Ｂ、及び垂
直同期信号の繰り返し周期を、デジタルＩ／Ｆ回路１Ｂ
から出力される水平同期信号単位で計測するカウンタで
ある。第２のカウンタ６Ｂの出力は、画像の垂直出力位
置情報、垂直解像度情報、垂直ドット数情報として映像
信号処理回路２Ｃに与えられる。
【００４９】映像信号処理回路２ＣはデジタルＩ／Ｆ回
路１Ｃより出力されるデジタル映像信号を、第１のカウ
ンタ５Ｃ及び第２のカウンタ６Ｃより得られる水平及び
垂直出力位置情報、水平及び垂直解像度情報、水平及び
垂直ドット数情報に基づいて、液晶パネル３の最適な位
置に映像信号が出力されるよう信号処理を行う回路であ
る。また映像信号処理回路２Ｃは、信号処理に伴う遅延
時間をデジタルＩ／Ｆ回路１Ｃに通知する。液晶パネル
３は映像信号処理回路２Ｂより出力される映像信号を表
示するドットマトリックスディスプレイパネルである。
路１Ｃより出力されるデジタル映像信号を、第１のカウ
ンタ５Ｃ及び第２のカウンタ６Ｃより得られる水平及び
垂直出力位置情報、水平及び垂直解像度情報、水平及び
垂直ドット数情報に基づいて、液晶パネル３の最適な位
置に映像信号が出力されるよう信号処理を行う回路であ
る。また映像信号処理回路２Ｃは、信号処理に伴う遅延
時間をデジタルＩ／Ｆ回路１Ｃに通知する。液晶パネル
３は映像信号処理回路２Ｂより出力される映像信号を表
示するドットマトリックスディスプレイパネルである。
【００５０】上記の構成のディスプレイ装置の動作につ
いて、第１のカウンタ５Ｃ及び第２のカウンタ６Ｃを中
心にして説明する。図８は第１のカウンタ５Ｃの一部の
動作を示すタイミング図である。図８（ａ）は極性判別
回路４から出力される正極性のパネルイネーブル信号で
あり、１周期以上の期間について示している。図８
（ｂ）はデジタルＩ／Ｆ回路１Ｃより出力される水平同
期信号であり、期間Ｅで示す繰り返し周期を有してい
る。第１のカウンタ５Ｃは図８（ｃ）に示すドットクロ
ックを期間Ｅで計数し、その計数値ＮE （ＣＬＫ）を液
晶パネル３の水平ドット数情報として出力する。この計
数値ＮE （ＣＬＫ）は、映像信号処理回路２Ｃでの信号
処理に大きな遅延を伴うとき、デジタルＩ／Ｆ回路１Ｃ
がパネルイネーブル信号を出力する際に、その出力タイ
ミングを調整する情報の一部として用いられる。
いて、第１のカウンタ５Ｃ及び第２のカウンタ６Ｃを中
心にして説明する。図８は第１のカウンタ５Ｃの一部の
動作を示すタイミング図である。図８（ａ）は極性判別
回路４から出力される正極性のパネルイネーブル信号で
あり、１周期以上の期間について示している。図８
（ｂ）はデジタルＩ／Ｆ回路１Ｃより出力される水平同
期信号であり、期間Ｅで示す繰り返し周期を有してい
る。第１のカウンタ５Ｃは図８（ｃ）に示すドットクロ
ックを期間Ｅで計数し、その計数値ＮE （ＣＬＫ）を液
晶パネル３の水平ドット数情報として出力する。この計
数値ＮE （ＣＬＫ）は、映像信号処理回路２Ｃでの信号
処理に大きな遅延を伴うとき、デジタルＩ／Ｆ回路１Ｃ
がパネルイネーブル信号を出力する際に、その出力タイ
ミングを調整する情報の一部として用いられる。
【００５１】図９は第２のカウンタ６Ｃの動作を示すタ
イミング図である。図９（ａ）のパネルイネーブル信号
は、極性判別回路４から１垂直期間に出力される状態を
示している。図９（ｂ）はデジタルＩ／Ｆ回路１Ｃより
出力される垂直同期信号であり、その繰り返し周期はＦ
である。第２のカウンタ６Ｃは、図９（ｂ）の期間Ｆに
存在する水平同期信号の数を計数し、計数値を液晶パネ
ル３の垂直ドット数情報として出力する。
イミング図である。図９（ａ）のパネルイネーブル信号
は、極性判別回路４から１垂直期間に出力される状態を
示している。図９（ｂ）はデジタルＩ／Ｆ回路１Ｃより
出力される垂直同期信号であり、その繰り返し周期はＦ
である。第２のカウンタ６Ｃは、図９（ｂ）の期間Ｆに
存在する水平同期信号の数を計数し、計数値を液晶パネ
ル３の垂直ドット数情報として出力する。
【００５２】映像信号処理回路２Ｃで画質改善を行った
り、ＦＩＦＯ等を用いてメモリ演算などの信号処理を行
った場合に遅延が生じる。第１のカウンタ５Ｃは、各所
望値のプリセットカウンタとして用いることができる
が、計数上限値はＮE である。従って、映像信号処理回
路２Ｃから出力される映像信号が、水平同期信号の範囲
を跨いで遅延するような場合には、その遅延時間が計数
値ＮE （ＣＬＫ）を越えてしまう。
り、ＦＩＦＯ等を用いてメモリ演算などの信号処理を行
った場合に遅延が生じる。第１のカウンタ５Ｃは、各所
望値のプリセットカウンタとして用いることができる
が、計数上限値はＮE である。従って、映像信号処理回
路２Ｃから出力される映像信号が、水平同期信号の範囲
を跨いで遅延するような場合には、その遅延時間が計数
値ＮE （ＣＬＫ）を越えてしまう。
【００５３】例えば、映像信号処理回路２Ｃでの遅延時
間が１／２ＮE （ＣＬＫ）とし、入力映像信号の水平解
像度が２／３ＮE （ＣＬＫ）とし、水平同期信号に対す
る水平出力位置を１／６ＮE （ＣＬＫ）とする。この場
合、デジタルＩ／Ｆ回路１Ｃが出力するパネルイネーブ
ル信号の開始位置を、１／６ＮE ＋１／２ＮE ＝４／６
ＮE （ＣＬＫ）に設定し、パネルイネーブル信号の終了
位置を、１／６ＮE ＋１／２ＮE ＋２／３ＮE ＝８／６
ＮE （ＣＬＫ）に設定しなければならない。これではパ
ネルイネーブル信号の終了位置が第１のカウンタ５Ｃの
計数範囲であるＮE を越えてしまう。この場合、第１の
カウンタ５Ｃにおいて、ある周期のパネルイネーブル信
号の開始位置を４／６ＮE （ＣＬＫ）とし、パネルイネ
ーブル信号の終了位置を次の周期のタイミングにおい
て、８／６ＮE −（ＮE ＋１）＝１／３ＮE −１（ＣＬ
Ｋ）に再設定すれば、上記の問題を解決できる。こうす
ると、映像信号処理回路２Ｃでの遅延時間に係わらず、
液晶パネル３での画像が画面欠けの無い最適な表示位置
に出力されることになる。また映像信号の状態によら
ず、表示位置を自動調整することができ、様々な解像度
をもつ信号入力があった場合でも、入力解像度と異なる
解像度を有するドットマトリックスディスプレイパネル
に、画像を表示することができる。
間が１／２ＮE （ＣＬＫ）とし、入力映像信号の水平解
像度が２／３ＮE （ＣＬＫ）とし、水平同期信号に対す
る水平出力位置を１／６ＮE （ＣＬＫ）とする。この場
合、デジタルＩ／Ｆ回路１Ｃが出力するパネルイネーブ
ル信号の開始位置を、１／６ＮE ＋１／２ＮE ＝４／６
ＮE （ＣＬＫ）に設定し、パネルイネーブル信号の終了
位置を、１／６ＮE ＋１／２ＮE ＋２／３ＮE ＝８／６
ＮE （ＣＬＫ）に設定しなければならない。これではパ
ネルイネーブル信号の終了位置が第１のカウンタ５Ｃの
計数範囲であるＮE を越えてしまう。この場合、第１の
カウンタ５Ｃにおいて、ある周期のパネルイネーブル信
号の開始位置を４／６ＮE （ＣＬＫ）とし、パネルイネ
ーブル信号の終了位置を次の周期のタイミングにおい
て、８／６ＮE −（ＮE ＋１）＝１／３ＮE −１（ＣＬ
Ｋ）に再設定すれば、上記の問題を解決できる。こうす
ると、映像信号処理回路２Ｃでの遅延時間に係わらず、
液晶パネル３での画像が画面欠けの無い最適な表示位置
に出力されることになる。また映像信号の状態によら
ず、表示位置を自動調整することができ、様々な解像度
をもつ信号入力があった場合でも、入力解像度と異なる
解像度を有するドットマトリックスディスプレイパネル
に、画像を表示することができる。
【００５４】（実施の形態４）次に本発明の実施の形態
４におけるディスプレイ装置及びその駆動方法について
説明する。図１０は実施の形態４におけるディスプレイ
装置の主要部の構成を示すブロック図である。本実施の
形態では、実施の形態３のディスプレイ装置の構成要素
に加えて、判別部７を設けたことが特徴である。判別部
７と映像信号処理回路２Ｄ以外については図７に示すも
のと同一であるため、詳細な説明を省略する。
４におけるディスプレイ装置及びその駆動方法について
説明する。図１０は実施の形態４におけるディスプレイ
装置の主要部の構成を示すブロック図である。本実施の
形態では、実施の形態３のディスプレイ装置の構成要素
に加えて、判別部７を設けたことが特徴である。判別部
７と映像信号処理回路２Ｄ以外については図７に示すも
のと同一であるため、詳細な説明を省略する。
【００５５】デジタルＩ／Ｆ回路１Ｃは、信号源よりＴ
ＭＤＳ伝送又はＬＶＤＳ伝送された映像信号等をデコー
ドし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを出力する
回路である。極性判別回路４は極性の固定されたパネル
イネーブル信号を出力する回路である。第１のカウンタ
５Ｃは、パネルイネーブル信号と水平同期信号とを入力
し、水平同期信号の入力時点からパネルイネーブル信号
の開始エッジまでの期間Ｃ、及びパネルイネーブル信号
の１水平出力期間Ａ、及び水平同期信号の繰り返し周期
Ｅを、夫々ドットクロック単位で計測するカウンタであ
る。第１のカウンタ５Ｃの出力は、画像の水平出力位置
情報、水平解像度情報、及び水平ドット数情報として映
像信号処理回路２Ｄに与えられる。
ＭＤＳ伝送又はＬＶＤＳ伝送された映像信号等をデコー
ドし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを出力する
回路である。極性判別回路４は極性の固定されたパネル
イネーブル信号を出力する回路である。第１のカウンタ
５Ｃは、パネルイネーブル信号と水平同期信号とを入力
し、水平同期信号の入力時点からパネルイネーブル信号
の開始エッジまでの期間Ｃ、及びパネルイネーブル信号
の１水平出力期間Ａ、及び水平同期信号の繰り返し周期
Ｅを、夫々ドットクロック単位で計測するカウンタであ
る。第１のカウンタ５Ｃの出力は、画像の水平出力位置
情報、水平解像度情報、及び水平ドット数情報として映
像信号処理回路２Ｄに与えられる。
【００５６】第２のカウンタ６Ｃは、パネルイネーブル
信号を１垂直期間分入力する共に、垂直同期信号を入力
し、垂直同期信号の入力時点と最初のパネルイネーブル
信号の先頭エッジとの期間Ｄ、パネルイネーブル信号の
１垂直出力期間Ｂ、及び垂直同期信号の繰り返し周期Ｆ
を、水平同期信号単位で計測するカウンタである。第２
のカウンタ６Ｃの出力は、画像の垂直出力位置情報、垂
直解像度情報、垂直ドット数情報として映像信号処理回
路２Ｄに与えられる。
信号を１垂直期間分入力する共に、垂直同期信号を入力
し、垂直同期信号の入力時点と最初のパネルイネーブル
信号の先頭エッジとの期間Ｄ、パネルイネーブル信号の
１垂直出力期間Ｂ、及び垂直同期信号の繰り返し周期Ｆ
を、水平同期信号単位で計測するカウンタである。第２
のカウンタ６Ｃの出力は、画像の垂直出力位置情報、垂
直解像度情報、垂直ドット数情報として映像信号処理回
路２Ｄに与えられる。
【００５７】判別部７は複数回の第１のカウンタ５Ｃの
計数結果と第２のカウンタ６Ｃの計数結果とに基づい
て、水平同期信号及び垂直同期信号が正しく入力されて
いるか、即ち入力映像信号が正常に入力されているか否
かを判別するものである。映像信号処理回路２Ｄは、デ
ジタルＩ／Ｆ回路１Ｃより出力されるデジタル映像信号
を、第１のカウンタ５Ｃ及び第２のカウンタ６Ｃより得
られる出力位置情報、解像度情報、ドット数情報、及び
判別部７の判定結果に基づいて、液晶パネル３に対して
最適な信号処理を行う回路である。液晶パネル３は映像
信号処理回路２Ｄより出力される映像信号を表示するド
ットマトリックスディスプレイパネルである。
計数結果と第２のカウンタ６Ｃの計数結果とに基づい
て、水平同期信号及び垂直同期信号が正しく入力されて
いるか、即ち入力映像信号が正常に入力されているか否
かを判別するものである。映像信号処理回路２Ｄは、デ
ジタルＩ／Ｆ回路１Ｃより出力されるデジタル映像信号
を、第１のカウンタ５Ｃ及び第２のカウンタ６Ｃより得
られる出力位置情報、解像度情報、ドット数情報、及び
判別部７の判定結果に基づいて、液晶パネル３に対して
最適な信号処理を行う回路である。液晶パネル３は映像
信号処理回路２Ｄより出力される映像信号を表示するド
ットマトリックスディスプレイパネルである。
【００５８】本実施の形態の動作説明として、判別部７
を中心に説明する。図５に示す期間Ｃ、図６に示す期間
Ｄ、図８に示す期間Ｅ、図９に示す期間Ｆにおいて夫々
得られたドットクロック数の情報は、映像の位置情報と
同期信号を基準として計数された値である。これらは入
力信号が同一（同一周期性）のものであれば、複数回の
入力に際しても常に一定値を保ち続ける。しかし、無信
号入力の場合や入力映像信号の規格が刻々変わる場合に
は、これらの情報が変化する。特に無信号の場合、ＴＭ
ＤＳによる高周波伝送のため、伝送経路での外乱に影響
を受けると、誤った同期信号、パネルイネーブル信号、
ドットクロックが夫々発生してしまう。その際には正し
い出力位置情報と同期信号を受けることができない。
を中心に説明する。図５に示す期間Ｃ、図６に示す期間
Ｄ、図８に示す期間Ｅ、図９に示す期間Ｆにおいて夫々
得られたドットクロック数の情報は、映像の位置情報と
同期信号を基準として計数された値である。これらは入
力信号が同一（同一周期性）のものであれば、複数回の
入力に際しても常に一定値を保ち続ける。しかし、無信
号入力の場合や入力映像信号の規格が刻々変わる場合に
は、これらの情報が変化する。特に無信号の場合、ＴＭ
ＤＳによる高周波伝送のため、伝送経路での外乱に影響
を受けると、誤った同期信号、パネルイネーブル信号、
ドットクロックが夫々発生してしまう。その際には正し
い出力位置情報と同期信号を受けることができない。
【００５９】そこで、判別部７は複数回の映像の出力位
置情報と同期信号を取得し、常に一定で正しい映像信号
が入力されていることを判定した場合、映像信号処理部
２Ｄに前述した実施の形態の映像信号処理を行うための
指示を伝える。即ち不正規な信号が入力されていると
き、又は無信号には判別部７が映像信号処理部２Ｄに対
して電源のＯＦＦや液晶パネル３のミュートなどの保護
機能を働かせる。この結果、画面欠けのない、最適な表
示位置に映像信号を出力するだけではなく、入力映像信
号が不正規ならば、液晶パネル３の劣化を未然に防止す
ることもできる。
置情報と同期信号を取得し、常に一定で正しい映像信号
が入力されていることを判定した場合、映像信号処理部
２Ｄに前述した実施の形態の映像信号処理を行うための
指示を伝える。即ち不正規な信号が入力されていると
き、又は無信号には判別部７が映像信号処理部２Ｄに対
して電源のＯＦＦや液晶パネル３のミュートなどの保護
機能を働かせる。この結果、画面欠けのない、最適な表
示位置に映像信号を出力するだけではなく、入力映像信
号が不正規ならば、液晶パネル３の劣化を未然に防止す
ることもできる。
【００６０】
【００６１】
【００６２】
【００６３】
【発明の効果】また、本願の請求項１又は２の発明によ
れば、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号が入力
されるディスプレイ装置において、入力映像信号の解像
度情報と有効映像領域の位置情報とを複数回検出するこ
とにより、入力映像信号が正常に入力されているか否か
を判定することができる。特に無信号時（輝度値が０の
場合）には、液晶パネルをミュート状態にすることによ
り、液晶パネルの誤動作や劣化を未然に防止することが
できる。
れば、ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信号が入力
されるディスプレイ装置において、入力映像信号の解像
度情報と有効映像領域の位置情報とを複数回検出するこ
とにより、入力映像信号が正常に入力されているか否か
を判定することができる。特に無信号時（輝度値が０の
場合）には、液晶パネルをミュート状態にすることによ
り、液晶パネルの誤動作や劣化を未然に防止することが
できる。
【図１】本発明の実施の形態１におけるディスプレイ装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】実施の形態１によるディスプレイ装置におい
て、第１のカウンタの動作を示すタイミング図である。
て、第１のカウンタの動作を示すタイミング図である。
【図３】実施の形態１によるディスプレイ装置におい
て、第２のカウンタの動作を示すタイミング図である。
て、第２のカウンタの動作を示すタイミング図である。
【図４】本発明の実施の形態２におけるディスプレイ装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図５】実施の形態２によるディスプレイ装置におい
て、第１のカウンタの動作を示すタイミング図である。
て、第１のカウンタの動作を示すタイミング図である。
【図６】実施の形態２によるディスプレイ装置におい
て、第２のカウンタの動作を示すタイミング図である。
て、第２のカウンタの動作を示すタイミング図である。
【図７】本発明の実施の形態３におけるディスプレイ装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図８】実施の形態３によるディスプレイ装置におい
て、第１のカウンタの動作を示すタイミング図である。
て、第１のカウンタの動作を示すタイミング図である。
【図９】実施の形態３によるディスプレイ装置におい
て、第２のカウンタの動作を示すタイミング図である。
て、第２のカウンタの動作を示すタイミング図である。
【図１０】本発明の実施の形態４におけるディスプレイ
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図１１】従来のディスプレイ装置の構成例を示すブロ
ック図である。
ック図である。
１Ａ，１Ｂ，１Ｃ デジタルＩ／Ｆ回路
２Ａ，２Ｂ，２Ｃ，２Ｄ 映像信号処理回路
３ 液晶パネル
４ 極性判別回路
５Ａ，５Ｂ，５Ｃ 第１のカウンタ
６Ａ，６Ｂ，６Ｃ 第２のカウンタ
７ 判別部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−247077（ＪＰ，Ａ)
特開 平11−85091（ＪＰ，Ａ)
特開 平10−171397（ＪＰ，Ａ)
特開 平８−87244（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/20 670
G09G 3/20 650
G09G 3/36
H04N 5/66
Claims (2)
- 【請求項１】 ＴＭＤＳ伝送又はＬＶＤＳ伝送で映像信
号が入力されるディスプレイ装置において、 パネルイネーブル信号の開始エッジと終了エッジとの位
相差を検出することにより水平解像度情報を取得し、 パネルイネーブル信号の開始エッジと水平同期信号との
位相差を検出することにより水平出力位置報を取得し、 １垂直期間におけるパネルイネーブル信号の継続期間を
検出することにより垂直解像度情報を取得し、 パネルイネーブル信号の開始位置と垂直同期信号との位
相差を検出することにより垂直出力位置報を取得し、 前記水平及び垂直解像度情報と前記水平及び垂直出力位
置情報とを複数回に渡って取得し、 複数回で得られた各水平及び垂直解像度情報と各水平及
び垂直出力位置情報とに変化がないとき、入力映像信号
が正常に入力されていると判定し、 正常と判定された場合は映像信号処理を行い、ドットマ
トリックスディスプレイパネルに映像を出力するように
したことを特徴とするディスプレイ装置の駆動方法。 - 【請求項２】 パーソナルコンピュータを含む信号源よ
りＴＭＤＳ伝送又はＬＶＤＳ伝送された映像信号をデコ
ードし、デジタル映像信号、水平同期信号、垂直同期信
号、パネルイネーブル信号、ドットクロックを夫々出力
するデジタルＩ／Ｆ回路と、 前記デジタルＩ／Ｆ回路から出力されるパネルイネーブ
ル信号の極性を判別し、極性の固定化されたパネルイネ
ーブル信号を出力する極性判別回路と、 前記極性判別回路から出力されたパネルイネーブル信号
の開始エッジと前記水平同期信号との位相差を、前記デ
ジタルＩ／Ｆ回路から出力されるドットクロック単位で
計測し、計数結果を水平出力位置情報として出力すると
共に、前記極性判別回路から出力されたパネルイネーブ
ル信号の開始エッジと終了エッジとの位相差を、前記デ
ジタルＩ／Ｆ回路から出力されるドットクロック単位で
計測し、計数結果を水平解像度情報として出力する第１
のカウンタと、 １垂直期間に入力され前記極性判別回路から出力された
パネルイネーブル信号の開始位置と前記垂直同期信号と
の位相差を、前記デジタルＩ／Ｆ回路から出力される水
平同期信号単位で計測し、計数結果を垂直出力位置情報
として出力すると共に、１垂直期間に入力され、前記極
性判別回路から出力されたパネルイネーブル信号の継続
期間を、前記デジタルＩ／Ｆ回路から出力される水平同
期信号単位で計測し、計数結果を垂直解像度情報として
出力する第２のカウンタと、 複数回で得られた前記水平及び垂直解像度情報と前記水
平及び垂直出力位置情報とに変化がないとき、入力映像
信号が正常に入力されていると判定する判別部と、 前記判別部で入力映像信号が正常に入力されていると判
定されたとき、前記デジタルＩ／Ｆ回路より出力される
デジタル映像信号に対して、前記第１及び第２のカウン
タより得られる水平及び垂直出力位置情報と水平及び垂
直解像度情報とに基づいて映像信号処理を行い、ドット
マトリックスディスプレイパネルの所定位置に表示用映
像信号を与える映像信号処理回路と、を具備することを
特徴とするディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25991899A JP3442322B2 (ja) | 1999-09-14 | 1999-09-14 | ディスプレイ装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25991899A JP3442322B2 (ja) | 1999-09-14 | 1999-09-14 | ディスプレイ装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001083927A JP2001083927A (ja) | 2001-03-30 |
| JP3442322B2 true JP3442322B2 (ja) | 2003-09-02 |
Family
ID=17340749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25991899A Expired - Fee Related JP3442322B2 (ja) | 1999-09-14 | 1999-09-14 | ディスプレイ装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3442322B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339308A (ja) * | 2000-05-24 | 2001-12-07 | Thine Electronics Inc | 離散的信号の符号化装置および復号化装置 |
| US8096867B2 (en) | 2002-11-20 | 2012-01-17 | Universal Entertainment Corporation | Gaming machine and display device with fail-tolerant image displaying |
| EP1430938B1 (en) | 2002-11-20 | 2013-01-23 | Universal Entertainment Corporation | Gaming machine and display device therefor |
| CN100435564C (zh) | 2003-05-28 | 2008-11-19 | 松下电器产业株式会社 | 数字接口解码接收装置 |
| JP2005236760A (ja) * | 2004-02-20 | 2005-09-02 | Sanyo Electric Co Ltd | ビデオ信号判別装置 |
| JP4328703B2 (ja) * | 2004-10-13 | 2009-09-09 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置、そのモード判定装置及びモード判定方法 |
| JP7502912B2 (ja) | 2020-06-22 | 2024-06-19 | シャープセミコンダクターイノベーション株式会社 | 近接センサおよび電子機器 |
| JP7563136B2 (ja) | 2020-11-26 | 2024-10-08 | セイコーエプソン株式会社 | 画像分割回路及び電気光学装置 |
-
1999
- 1999-09-14 JP JP25991899A patent/JP3442322B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001083927A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0805430B1 (en) | Video adapter and digital image display apparatus | |
| US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
| JP3220023B2 (ja) | 液晶表示装置 | |
| US7719614B2 (en) | Apparatus and method for converting frame rate without external memory in display system | |
| KR20070029376A (ko) | 투사형 디스플레이 장치 및 그 제어방법 | |
| WO1998020476A1 (fr) | Dispositif de reproduction d'images, projecteur, systeme de reproduction d'images et support d'enregistrement d'information | |
| JP3442322B2 (ja) | ディスプレイ装置及びその駆動方法 | |
| US6654065B1 (en) | Apparatus for generating timing and synchronizing signals for a digital display device | |
| JP4017335B2 (ja) | 映像信号の有効期間検出回路 | |
| JP3214820B2 (ja) | デジタル画像表示装置 | |
| KR20020028867A (ko) | 평면 스크린용 위상을 보상하기 위한 방법 및 장치 | |
| TWI765293B (zh) | 接收裝置、影像紀錄系統以及降低影像紀錄系統之影像延遲的方法 | |
| EP1326429B1 (en) | Automatic detection of synchronisation signal polarity in video timing and generation of blanking period signal indicator from sync information | |
| JP6563250B2 (ja) | 半導体装置、表示システム及び信号監視方法 | |
| US5251031A (en) | Display control system | |
| JP3058103B2 (ja) | 映像ミュート信号発生回路 | |
| KR100262650B1 (ko) | 엘씨디(lcd) 모니터의 화면 자동 제어장치 및 그 방법 | |
| KR100415998B1 (ko) | 디스플레이장치 및 그 제어방법 | |
| JPH0744125A (ja) | 液晶表示装置 | |
| JP3046899B2 (ja) | 水平同期周波数測定方法及びｃｒｔディスプレイ表示方法、同期周波数測定装置、ｃｒｔディスプレイ装置 | |
| JPH1091132A (ja) | 画像表示装置 | |
| KR200147281Y1 (ko) | 투사형 화상표시시스템의 동기신호 극성판별회로 | |
| JP3501706B2 (ja) | 画像表示装置 | |
| JP2020042156A (ja) | 表示制御装置 | |
| JP2003058136A (ja) | 画像フォーマット変換前処理装置及び画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |