JP2003058136A - 画像フォーマット変換前処理装置及び画像表示装置 - Google Patents

画像フォーマット変換前処理装置及び画像表示装置

Info

Publication number
JP2003058136A
JP2003058136A JP2001247424A JP2001247424A JP2003058136A JP 2003058136 A JP2003058136 A JP 2003058136A JP 2001247424 A JP2001247424 A JP 2001247424A JP 2001247424 A JP2001247424 A JP 2001247424A JP 2003058136 A JP2003058136 A JP 2003058136A
Authority
JP
Japan
Prior art keywords
horizontal
signal
image format
image
format conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001247424A
Other languages
English (en)
Other versions
JP4906199B2 (ja
Inventor
Yasuaki Sakanishi
保昭 坂西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001247424A priority Critical patent/JP4906199B2/ja
Publication of JP2003058136A publication Critical patent/JP2003058136A/ja
Application granted granted Critical
Publication of JP4906199B2 publication Critical patent/JP4906199B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 デジタル画像信号の画像フォーマット変換装
置の前処理装置であって、デジタルの画像信号がどのよ
うな画像フォーマットであっても、その画像フォーマッ
トを正確に検出できる画像フォーマット変換前処理装置
を提供する。 【解決手段】 デジタル画像信号から水平同期信号HD
とドットクロック信号CLKとを抽出し、両信号から1
水平ラインにおける水平画素数Nを算出する水平画素数
算出手段11と、ドットクロック信号CLKを計数して
その計数値が水平画素数Nになったときに、水平基準パ
ルスPSを発生させ、その水平基準パルスPSとデジタ
ル画像信号から抽出される垂直同期信号VDとから、1
画面における全水平ライン数Mを算出する全水平ライン
数算出手段13とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタル画像信号
の画像フォーマットをディスプレイに適応した表示フォ
ーマットに変換する画像フォーマット変換装置の前処理
装置及び画像表示装置に関する。
【0002】
【従来の技術】液晶モニタ(LCDモニタ)、プラズマ
ディスプレイ等のディスプレイを備えた画像表示装置に
は、ディスプレイの表示フォーマットと異なる画像信号
が入力された場合に、その画像信号の画像フォーマット
をディスプレイの表示フォーマットに変換するようにし
たものがある。
【0003】ここで、画像フォーマットとは、画像信号
が準拠している一画面あたりの水平ライン、垂直ライン
数である。一方、ディスプレイの表示フォーマットと
は、ディスプレイの画面の水平画素数、全水平ライン数
をいう。上記した画像表示装置は、画像信号の画像フォ
ーマットをディスプレイの表示フォーマットに適応する
ように変換する画像フォーマット変換装置の前処理装置
として、画像フォーマットを検出するための画像フォー
マット検出装置を備えている。
【0004】入力される画像信号がアナログ信号の場合
における従来の画像フォーマット変換前処理装置は、図
10に示すように、水平周波数検出部31、垂直周波数
検出部32、PLL部33、分周部34、全水平ライン
数算出部35及び信号判別部36を備え、画像信号の水
平同期信号HDと垂直同期信号VDとから水平画素数N
と全水平ライン数Mとを検出する。
【0005】以下、従来の画像フォーマット検出装置の
検出動作について説明する。まず、水平周波数検出部3
1で水平同期信号HDの水平周波数を、また垂直周波数
検出部32で垂直同期信号VDの垂直周波数を夫々検出
して信号判別部36に出力する。信号判別部36では、
水平周波数と垂直周波数とに対応する水平画素数Nが予
めテーブルとして登録されており、このテーブルを参照
しながら入力された水平周波数と垂直周波数に基づき水
平画素数Nを特定する。
【0006】一方、分周部34では、PLL部33から
入力された信号を上記水平画素数Nを基に分周させる。
PLL部33では、分周部34で分周された信号と水平
同期信号HDとが同期するように、クロック信号を生成
して分周部34に出力する。そして、このクロック信号
を水平基準信号として全水平ライン数算出部35に出力
する。
【0007】全水平ライン数算出部35では、垂直同期
信号VD間の水平基準信号の計数により算出され、この
算出値を全水平ライン数Mとして信号判別部36に出力
し、信号判別部36から全水平ライン数Mと水平画素数
Nとが画像フォーマット変換装置に出力され、画像フォ
ーマット変換に用いられる。
【0008】
【発明が解決しようとする課題】従来の画像フォーマッ
ト変換前処理装置、つまり画像フォーマット検出装置で
は、信号判別部36に入力された水平周波数及び垂直周
波数に基づき予め登録しておいたテーブルから水平画素
数Nを特定するため、検出できる画像フォーマットの種
類が限られ、テーブルに登録されていない画像信号が入
力されると、その画像フォーマットを検出できないとい
う問題がある。
【0009】特に、近年のデジタル放送の商業化に伴
い、480インターレース、480プログレッシブ、1
080インターレース等の多様な画像フォーマットを有
する画像信号が現出したり、またコンピュータに接続さ
れて各種の画像フォーマットを有するコンピュータ信号
が入力されたりしている。このように、デジタル画像信
号の画像フォーマットが多様化する傾向が強く、従来の
画像フォーマット検出装置ではデジタルの画像信号の画
像フォーマットは検出できない。このため、多様化する
デジタル画像信号の画像フォーマットを検出できる画像
フォーマット検出装置の開発が急務となっている。
【0010】本発明は、上記のような問題点に鑑みてな
されたものであり、デジタル画像信号の画像フォーマッ
ト変換装置の前処理装置であって、デジタルの画像信号
がどのような画像フォーマットであっても、その画像フ
ォーマットを正確に検出できる画像フォーマット変換前
処理装置及びこれを用いた画像表示装置を提供すること
を目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る画像フォーマット変換前処理装置は、
デジタル画像信号の画像フォーマットをディスプレイに
適応した表示フォーマットに変換する画像フォーマット
変換装置の前処理装置であって、デジタル画像信号から
水平同期信号とドットクロック信号とを抽出し、両信号
から1水平ラインにおける水平画素数を算出する水平画
素数算出手段と、前記ドットクロック信号を計数してそ
の計数値が前記水平画素数になったときに、水平基準信
号を発生させ、その水平基準信号と前記デジタル画像信
号から抽出される垂直同期信号とから、1画面における
全水平ライン数を算出する全水平ライン数算出手段と、
前記水平画素数と前記全水平ライン数とを前記デジタル
画像信号の画像フォーマットとして画像フォーマット変
換装置に出力する画像フォーマット出力手段とを備えた
ことを特徴としている。
【0012】この構成によれば、画像信号の画像フォー
マットの種類に拘わらず、前記デジタル画像信号のドッ
トクロック信号と水平同期信号とから水平画素数を算出
でき、この水平画素数とドットクロック信号とから水平
基準信号を発生させ、この水平基準信号と垂直同期信号
とから全水平ライン数を算出できる。
【0013】
【発明の実施の形態】以下、本発明に係る画像フォーマ
ット変換前処理装置の実施の形態について、図面を参照
しながら説明する。 (第1の実施の形態)図1は本発明に係る画像フォーマ
ット変換前処理装置が適用されたデジタル画像信号用の
画像表示装置1、例えばカラーテレビジョン受像器であ
り、信号受信部2、音声信号増幅部3、スピーカ4、画
像信号増幅部5、画像フォーマット検出部6、画像フォ
ーマット変換部7、表示駆動部8及びディスプレイ9を
備え、ディスプレイ9の表示フォーマットと異なる画像
信号が入力されると、その画像フォーマットが表示フォ
ーマットに適応するように画像フォーマット変換部7で
変換される。
【0014】信号受信部2は、搬送波で変調された信号
をアンテナ等により受信し、所定のチャンネルを選局し
復調した後に、音声信号と画像信号とに分離する。分離
された音声信号は、音声信号増幅部3で増幅され、スピ
ーカ4により再生される。他方、画像信号は、画像信号
増幅部5により増幅されて画像フォーマット検出部6に
出力される。このとき、画像信号から、水平同期信号H
D、ドットクロック信号CLK、垂直同期信号VD及び
画像データ信号が抽出される。
【0015】画像フォーマット検出部6は、画像フォー
マット変換前処理部であって、画像フォーマット変換部
7と対で設けられており、デジタル画像信号の画像フォ
ーマット、つまり水平画素数Nと全水平ライン数Mとを
検出する。ディスプレイ9は、例えば液晶表示パネル
で、その表示フォーマットが、例えば、1080P(全
水平ライン数:1080、水平画素数:1920)であ
る。画像フォーマット変換部7では、画像フォーマット
検出部6で検出された画像フォーマットに基づいて、画
像データ信号を補間したり、間引きしたりする画像処理
を施して、1080Pの表示フォーマットに変換し、表
示駆動部8に出力する。
【0016】表示駆動部8では、画像フォーマット変換
部7で変換された画像データ信号に基づき、LCD駆動
してディスプレイ9に画像を表示するようになってい
る。なお、ディスプレイ9は液晶表示パネル以外、例え
ばPDP(プラズマディスプレイ)を使用しても良い。 (画像フォーマット検出部の構成)画像フォーマット検
出部6は、デジタルの画像信号のドットクロック信号C
LK、水平同期信号HD及び垂直同期信号VDから水平
画素数N及び全水平ライン数Mを常時検出する。
【0017】図2は、画像フォーマット検出部6の構成
を示すブロック図である。この画像フォーマット検出部
6は、水平画素数算出部11、水平基準パルス発生部1
2、全水平ライン数算出部13、画素数保持部14、ラ
イン数保持部15及びフォーマット出力部16を備えて
いる。水平画素数算出部11は、水平同期信号HDとド
ットクロック信号CLKとから水平画素数Nを算出し
て、画素数保持部14に出力する。具体的には、水平画
素数算出部11は、水平同期信号HDを検出すると、リ
セットして後続するドットクロック信号CLKの計数を
行うドットクロックカウンタ部17と、次の水平同期信
号HDを検出する直前のドットクロックカウンタ部17
の計数値を水平画素数Nとして出力する水平画素数取得
部18とを備えている。
【0018】画素数保持部14では、水平画素数取得部
18から出力された水平画素数Nを保持し、またフォー
マット出力部16は、画素数保持部14に保持された水
平画素数Nを水平基準パルス発生部12に出力する。水
平基準パルス発生部12では、ドットクロック信号CL
Kと、フォーマット出力部16から出力された水平画素
数Nとにより、全水平ライン数を求めるための基準とな
る水平基準信号を連続して発生させて、全水平ライン数
算出部13に出力する。具体的には、水平基準パルス発
生部12は、ドットクロック信号CLKを計数してその
計数値が水平画素数Nになる毎に、水平基準パルスPS
を発生する。
【0019】全水平ライン数算出部13は、水平基準パ
ルスPSと垂直同期信号VDとから全水平ライン数Mを
算出して、ライン数保持部15に出力する。具体的に
は、全水平ライン数算出部13は、垂直同期信号VDを
検出すると、リセットして後続する水平基準パルスPS
の計数を行う基準パルスカウンタ部19と、次の垂直同
期信号VDを検出する直前の基準パルスカウンタ部19
の計数値を全水平ライン数Mとして出力する全水平ライ
ン数取得部20とを備えている。
【0020】ライン数保持部15では、全水平ライン数
取得部20から出力された全水平ライン数Mを保持す
る。フォーマット出力部16は、画素数保持部14内に
保持された水平画素数Nと、ライン数保持部15内に保
持された全水平ライン数Mとを取り出して画像フォーマ
ット変換部7に出力する。なお、水平画素数N及び全水
平ライン数Mとがフォーマット出力部16から画像フォ
ーマット変換部7に出力されると、フォーマット出力部
16からクリア信号が画素数保持部14及びライン数保
持部15に出力され、各保持部14,15に保持されて
いる水平画素数N及び全水平ライン数Mがクリアされ
る。
【0021】(画像フォーマット検出部の動作説明)上
記画像フォーマット検出部6の検出動作について、入力
された画像信号の画像フォーマットが、例えば720P
(全水平ライン数:750、水平画素数:1650、ブ
ログレッシブ方式)として以下に説明する。図3は画像
フォーマットの検出時のタイムチャートである。まず、
ドットクロックカウンタ部17では、水平同期信号HD
の検出によりカウンタをリセットした後、次の水平同期
信号HDが検出されるまで、後続するドットクロック信
号CLKを順次計数する。
【0022】水平画素数取得部18では、次の水平同期
信号HDを検出する直前に、ドットクロックカウンタ部
17が計数したドットクロック数「1650」を取得す
る。この取得したドットクロック数は、水平同期信号H
Dの1周期T1に計数されたドットクロック数であり、
1水平ラインの水平画素数Nに対応し、画素数保持部1
4に保持される。
【0023】フォーマット出力部16では,画素数保持
部14に保持されている水平画素数Nを水平基準パルス
発生部12に出力する。水平基準パルス発生部12で
は、ドットクロック信号CLKを計数した計数値が、フ
ォーマット出力部16から出力された水平画素数Nと一
致する毎に、水平基準パルスPSを発生させて全水平ラ
イン数算出部13の基準パルスカウンタ部19に出力す
る。
【0024】基準パルスカウンタ部19では、垂直同期
信号VDの検出によりカウンタをリセットした後、次の
垂直同期信号VDが検出されるまで、後続する水平基準
パルスPSを順次計数する。全水平ライン数取得部20
では、次の垂直同期信号VDを検出する直前に、基準パ
ルスカウンタ部19が計数している水平基準パルス数
「750」を取得する。この取得した水平基準パルス数
は、垂直同期信号VDの1周期T2に計数された水平基
準パルス数であり、1画面における全水平ライン数Mに
対応し、ライン数保持部15に保持される。
【0025】フォーマット出力部16では、画素数保持
部14から水平画素数Nを、ライン数保持部15から全
水平ライン数Mを夫々取り出して画像フォーマットとし
て画像フォーマット変換部7に出力する。上記構成の画
像フォーマット変換部7の前処理部としての画像フォー
マット検出部6は、ドットクロック信号CLK、水平同
期信号HD及び垂直同期信号VDにより、水平画素数N
と全水平ライン数Mを算出するので、画像信号がどのよ
うな画像フォーマットであってもその画像フォーマット
を検出できる。
【0026】また、水平画素数算出部11は、水平同期
信号HDを検出すると、リセットして後続するドットク
ロック信号CLKの計数を行うドットクロックカウンタ
部17を備え、次の水平同期信号HDを検出する直前の
ドットクロックカウンタ部17の計数値を水平画素数N
として出力するので、正確な水平画素数Nを取得でき
る。
【0027】さらに、全水平ライン数算出部13は、垂
直同期信号VDを検出すると、リセットして後続する水
平基準パルスPSの計数を行う基準パルスカウンタ部1
9を備え、次の垂直同期信号VDを検出する直前の基準
パルスカウンタ部19の計数値を全水平ライン数Mとし
て出力するので、正確な全水平ライン数Mを取得でき
る。また、画像フォーマット検出部6は、画像信号から
画像フォーマットを常時検出しているので、画像信号
が、他の画像フォーマットに切り替わっても、新しい画
像フォーマットを直ちに検出することができる。
【0028】(第2の実施の形態)図4は第2の実施の
形態を例示するブロック図であり、図5は、第2の実施
の形態における各信号のタイムチャートを示す図であ
る。本実施の形態は、上記第1の実施の形態に、垂直同
期信号VDに対して遅延させた遅延信号DCを発生させ
る遅延信号発生部21を設け、この遅延信号DCを画素
数保持部14に出力するようにしたものである。
【0029】遅延信号発生部21は、図5に示すよう
に、垂直同期信号VDに対して、1水平ラインを走査す
る期間以上、つまり、垂直同期信号VDを検出した後
の、少なくとも水平同期信号HDの1周期分の期間をお
いて遅延信号DCを発生させる。画素数保持部14で
は、遅延信号発生部21の発生する遅延信号DCを受信
した後に、期間T1に水平画素数算出部11から出力さ
れる水平画素数Nを保持する。即ち、画素数保持部14
では、遅延信号発生部21からの遅延信号DCを受信す
るまで、水平画素数算出部11から出力された水平画素
数Nを保持しないようになっている。
【0030】特に、画面上の画素の走査位置が、画面の
最下位の水平ラインから最上位の水平ラインに戻る(帰
線)期間、所謂、垂直ブランキング期間では、画像信号
が、画像データ信号を含んでいない非標準信号となって
おり、画像信号によっては、水平同期信号HDが2倍の
周波数になったり、また水平同期信号HDがなかったり
する場合があり、垂直同期信号VD直後の水平同期信号
HDが不安定となることがある。
【0031】しかし、上記構成において、例えば垂直同
期信号VD直後を除くように遅延信号DCを発生させれ
ば、例えば、水平同期信号HDが垂直同期信号VD直後
で不安定になったとしても、画素数保持部14は、遅延
信号DCの受信後に入力された水平画素数Nを保持する
ので、正確な水平画素数Nを得ることができる。また、
水平基準パルス発生部12では、遅延信号DC発生後に
画素数保持部14で保持された水平画素数Nを用いて水
平基準パルスPSを発生させている。このため、この水
平基準パルスPSと垂直同期信号VDとを利用して全水
平ライン数算出部20で全水平ライン数Mが算出される
ので、例えば、遅延信号DCの発生前に水平同期信号H
Dが不安定になっても、正確な全水平ライン数Mを取得
できる。
【0032】(第3の実施の形態)図6は第3の実施の
形態を例示するブロック図であり、図7は第3の実施の
形態における各信号のタイムチャートを示す図である。
本実施の形態は、上記第1の実施の形態に、垂直同期信
号VDの1周期期間(以下、「1垂直期間」という。)
を検出する垂直期間検出部22と、この垂直期間検出部
22で検出された1垂直期間に対応する期間T1に水平
画素数取得部18から出力された水平画素数Nを平均化
して画素数保持部14に出力する平均値算出部23とを
備えたものである。
【0033】このように構成することにより、例えばド
ットクロック信号CLK及び/又は水平同期信号HDが
不安定になった場合でも、1垂直期間に算出した水平画
素数Nを平均化しているので、精度の高い水平画素数N
を取得することができる。しかも、水平基準パルス発生
部12では、上記の水平画素数Nを用いて水平基準パル
スPSを発生させ、この水平基準パルスPSと垂直同期
信号VDとを利用して全水平ライン数算出部20から全
水平ライン数Mが算出されるので、正確な全水平ライン
数Mを取得できる。なお、平均値算出部23の算出結果
が整数でなく小数の場合は、例えば四捨五入している。
【0034】(第4の実施の形態)図8は第4の実施の
形態を例示するブロック図であり、図9は第4の実施の
形態における各信号のタイムチャートを示す図である。
本実施の形態では、水平同期信号HD及び垂直同期信号
VDに基づいて垂直ゲートパルスGSを発生させる垂直
ゲートパルス発生部24を備え、平均値算出部23は垂
直ゲートパルスGSの期間に検出された水平画素数Nを
平均化するものである。
【0035】垂直ゲートパルス発生部24では、垂直同
期信号VDの1周期分の期間内であって、少なくとも水
平同期信号HDの2周期分の期間を含み且つ垂直ブラン
キング期間を除くように、垂直ゲートパルスGSを発生
させる。垂直ゲートパルス発生部24は、例えば、垂直
同期信号VDを検出すると水平同期信号HDを計数し
て、その計数値が「2」になるとオン状態にし、計数値
が「20」になるとオフ状態にして垂直ゲートパルスG
Sを発生させている。
【0036】このように構成することにより、水平画素
数Nは、垂直ブランキング期間を外した期間、つまり垂
直ゲートパルスGSに対応する期間T1に水平画素数算
出部11で算出されるので、垂直ブランキング期間の水
平同期信号HDが不安定になっても、影響を受けること
は無く、さらに、この期間中に算出された水平画素数N
を平均値算出部23で平均化しているので、より精度の
高い水平画素数Nを取得することができる。
【0037】なお、上記の各実施の形態における画像フ
ォーマット検出部6では、画素数保持部14で保持され
た水平画素数Nをフォーマット出力部16から取り出し
て水平基準パルス発生部12に出力しているが、水平基
準パルス発生部12が直接画素数保持部14から水平画
素数Nを取り出しても良い。また、各実施の形態におけ
る画像フォーマット検出部6は、カラーテレビジョン受
像器に適用し手いるが、例えば、コンピュータ用のモニ
タ、ビデオテープ再生装置、ビデオテープ再生用の画像
表示装置に提供しても良い。
【0038】
【発明の効果】以上のように、本発明に係る画像フォー
マット変換前処理装置は、デジタル画像信号の画像フォ
ーマットをディスプレイに適応した表示フォーマットに
変換する画像フォーマット変換装置の前処理装置であっ
て、デジタル画像信号から水平同期信号とドットクロッ
ク信号とを抽出し、両信号から1水平ラインにおける水
平画素数を算出する水平画素数算出手段と、前記ドット
クロック信号を計数してその計数値が前記水平画素数に
なったときに、水平基準信号を発生させ、その水平基準
信号と前記デジタル画像信号から抽出される垂直同期信
号とから、1画面における全水平ライン数を算出する全
水平ライン数算出手段と、前記水平画素数と前記全水平
ライン数とを前記デジタル画像信号の画像フォーマット
として画像フォーマット変換装置に出力する画像フォー
マット出力手段とを備えているので、デジタルの画像信
号から水平画素数と全水平ライン数とを算出でき、デジ
タルの画像信号がどのような画像フォーマットであって
も、その画像フォーマットを正確に検出できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における画像表示装
置の構成を示すブロック図である。
【図2】本発明の第1の実施の形態における画像フォー
マット検出部の構成を示すブロック図である。
【図3】本発明の第1の実施の形態におけるタイムチャ
ートを示す図である。
【図4】本発明の第2の実施の形態における画像フォー
マット検出部の構成を示すブロック図である。
【図5】本発明の第2の実施の形態におけるタイムチャ
ートを示す図である。
【図6】本発明の第3の実施の形態における画像フォー
マット検出部の構成を示すブロック図である。
【図7】本発明の第3の実施の形態におけるタイムチャ
ートを示す図である。
【図8】本発明の第4の実施の形態における画像フォー
マット検出部の構成を示すブロック図である。
【図9】本発明の第4の実施の形態におけるタイムチャ
ートを示す図である。
【図10】従来技術における画像フォーマット検出部の
構成を示すブロック図である。
【符号の説明】
1 画像表示装置 6 画像フォーマット検出部 7 画像フォーマット変換部 8 表示駆動部 9 ディスプレイ 11 水平画素数算出部 12 水平基準パルス発生部 13 全水平ライン数算出部 14 画素数保持部 15 ライン数保持部 16 フォーマット出力部 17 ドットクロックカウンタ部 18 水平画素数取得部 19 基準パルスカウンタ部 20 全水平ライン数取得部 21 遅延信号発生部 22 垂直期間検出部 23 平均値算出部 24 垂直ゲートパルス発生部

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 デジタル画像信号の画像フォーマットを
    ディスプレイに適応した表示フォーマットに変換する画
    像フォーマット変換装置の前処理装置であって、 デジタル画像信号から水平同期信号とドットクロック信
    号とを抽出し、両信号から1水平ラインにおける水平画
    素数を算出する水平画素数算出手段と、 前記ドットクロック信号を計数してその計数値が前記水
    平画素数になったときに、水平基準信号を発生させ、そ
    の水平基準信号と前記デジタル画像信号から抽出される
    垂直同期信号とから、1画面における全水平ライン数を
    算出する全水平ライン数算出手段と、 前記水平画素数と前記全水平ライン数とを前記デジタル
    画像信号の画像フォーマットとして画像フォーマット変
    換装置に出力する画像フォーマット出力手段とを備えた
    ことを特徴とする画像フォーマット変換前処理装置。
  2. 【請求項2】 前記水平画素数算出手段は、前記水平同
    期信号を検出すると、リセットして後続するドットクロ
    ック信号の計数を行うドットクロックカウンタ部を備
    え、 次の水平同期信号を検出する直前の前記ドットクロック
    カウンタ部の計数値を水平画素数として出力することを
    特徴とする請求項1に記載の画像フォーマット変換前処
    理装置。
  3. 【請求項3】 前記全水平ライン数算出手段は、前記垂
    直同期信号を検出すると、リセットして後続する水平基
    準信号の計数を行う水平基準信号カウンタ部を備え、 次の垂直同期信号を検出する直前の前記水平基準信号カ
    ウンタ部の計数値を全水平ライン数として出力すること
    を特徴とする請求項1又は2に記載の画像フォーマット
    変換前処理装置。
  4. 【請求項4】 垂直同期信号に対して所定期間以上遅延
    させた遅延信号を発生させる遅延信号発生手段と、 前記遅延信号の受信後に、前記水平画素数算出手段から
    出力される水平画素数を保持するデータ保持手段と、 前記ドットクロック信号の計数値が前記データ保持手段
    に保持された水平画素数になったときに、水平基準信号
    を発生する水平基準信号発生手段とを備えることを特徴
    とする請求項1から3の何れかに記載の画像フォーマッ
    ト変換前処理装置。
  5. 【請求項5】 前記水平画素数算出手段は、前記水平同
    期信号を検出するたびに、水平画素数を算出するように
    構成されており、所定期間内に前記水平画素数算出手段
    で算出された水平画素数の平均値を求める平均値算出手
    段を備え、 前記水平基準信号発生手段は、前記ドットクロック信号
    の計数値が前記平均値算出手段で算出された水平画素数
    になったときに、水平基準信号を発生することを特徴と
    する請求項1から3の何れかに記載の画像フォーマット
    変換前処理装置。
  6. 【請求項6】 前記所定期間が、前記垂直同期信号の1
    周期分の期間であることを特徴とする請求項5に記載の
    画像フォーマット変換前処理装置。
  7. 【請求項7】 前記所定期間が、前記垂直同期信号の1
    周期分の期間内であって、少なくとも前記水平同期信号
    の2周期分の期間を含み且つ垂直ブランキング期間を除
    いた期間であることを特徴とする請求項5に記載の画像
    フォーマット変換前処理装置。
  8. 【請求項8】 画像を表示するディスプレイと、 デジタル画像信号の画像フォーマットを前記ディスプレ
    イに適応した表示フォーマットに変換する画像フォーマ
    ット変換手段と、 前記画像フォーマット変換手段の前処理装置である画像
    フォーマット変換前処理装置と、 前記画像フォーマット変換手段により画像フォーマット
    が変換された画像信号を前記ディスプレイに表示させる
    表示駆動手段とを備えた画像表示装置であって、 前記画像フォーマット変換前処理手段として、請求項1
    から7の何れかに記載の画像フォーマット変換前処理装
    置が用いられていることを特徴とする画像表示装置。
JP2001247424A 2001-08-16 2001-08-16 画像フォーマット変換前処理装置及び画像表示装置 Expired - Lifetime JP4906199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001247424A JP4906199B2 (ja) 2001-08-16 2001-08-16 画像フォーマット変換前処理装置及び画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001247424A JP4906199B2 (ja) 2001-08-16 2001-08-16 画像フォーマット変換前処理装置及び画像表示装置

Publications (2)

Publication Number Publication Date
JP2003058136A true JP2003058136A (ja) 2003-02-28
JP4906199B2 JP4906199B2 (ja) 2012-03-28

Family

ID=19076770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001247424A Expired - Lifetime JP4906199B2 (ja) 2001-08-16 2001-08-16 画像フォーマット変換前処理装置及び画像表示装置

Country Status (1)

Country Link
JP (1) JP4906199B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350795C (zh) * 2004-10-12 2007-11-21 联发科技股份有限公司 将原始影像帧转换并产生目标影像帧的系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206951A (ja) * 1999-01-11 2000-07-28 Mega Chips Corp スキャンコンバ―タ及びスキャンコンバ―ト方法
JP2000305555A (ja) * 1999-04-19 2000-11-02 Sony Corp 画像表示装置
JP2001142452A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 画像信号解像度変換方法及び装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206951A (ja) * 1999-01-11 2000-07-28 Mega Chips Corp スキャンコンバ―タ及びスキャンコンバ―ト方法
JP2000305555A (ja) * 1999-04-19 2000-11-02 Sony Corp 画像表示装置
JP2001142452A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 画像信号解像度変換方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350795C (zh) * 2004-10-12 2007-11-21 联发科技股份有限公司 将原始影像帧转换并产生目标影像帧的系统及方法

Also Published As

Publication number Publication date
JP4906199B2 (ja) 2012-03-28

Similar Documents

Publication Publication Date Title
JP3964041B2 (ja) 視聴チャンネル判定装置
KR100268061B1 (ko) 비디오 포맷 모드 검출기
US9147375B2 (en) Display timing control circuit with adjustable clock divisor and method thereof
KR100249228B1 (ko) 디지탈 티브이의 화면비 변환장치
JP2005318610A (ja) シーケンス適合同期信号生成器
EP1158481B1 (en) A video display apparatus and display method
JPH11289500A (ja) アナログ画像信号の信号処理方法
JP3442322B2 (ja) ディスプレイ装置及びその駆動方法
JP4906199B2 (ja) 画像フォーマット変換前処理装置及び画像表示装置
US7382413B2 (en) Apparatus and method of extracting sync signal from analog composite video signal
EP1326429B1 (en) Automatic detection of synchronisation signal polarity in video timing and generation of blanking period signal indicator from sync information
JPH11219157A (ja) サンプリングクロック制御装置
US8587722B1 (en) System and method for automatically controlling the phase of a clock signal for sampling an HDTV signal
JP4006122B2 (ja) デジタル画像表示装置
KR100705835B1 (ko) 해상도 판단 장치 및 해상도 판단 방법
CN111277725B (zh) 视讯自动侦测相位同步系统及方法
US20240119910A1 (en) Image capture device with variable refresh rate signal processing capability and image processing method thereof
JPH10304221A (ja) ディジタル化された映像信号を直交した行及び列に配置する方法及び装置
JP3748223B2 (ja) 同期信号変換回路及び画像表示装置並びにそれらの方法
KR100425687B1 (ko) 평판표시장치의 합성동기신호 분리회로
KR20070051077A (ko) 영상기기의 신호 포맷 판단 장치 및 방법
JP4848635B2 (ja) 映像表示装置
JP3642181B2 (ja) 倍速映像表示方法、表示装置及びテレビジョン受像機
US20050052575A1 (en) Composite color frame identifier system and method
JP2002218278A (ja) 同期分離回路および方法、表示装置および方法、ならびに、信号処理装置および方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4906199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term