JP3642181B2 - 倍速映像表示方法、表示装置及びテレビジョン受像機 - Google Patents
倍速映像表示方法、表示装置及びテレビジョン受像機 Download PDFInfo
- Publication number
- JP3642181B2 JP3642181B2 JP11675298A JP11675298A JP3642181B2 JP 3642181 B2 JP3642181 B2 JP 3642181B2 JP 11675298 A JP11675298 A JP 11675298A JP 11675298 A JP11675298 A JP 11675298A JP 3642181 B2 JP3642181 B2 JP 3642181B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- double
- video
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
Description
【発明の属する技術分野】
本発明は、倍速映像信号と、倍速映像信号を1フィールドおきに間引いた間引き映像信号を生成し、同一画面上に倍速映像と間引き映像とを同時に表示する表示方法、表示装置及びテレビジョン受像機に関するものである。
【0002】
【従来の技術】
通常の標準テレビジョン信号、例えばNTSCまたはPAL等は、毎秒60枚または50枚のフィールドで構成されている。これらの方式の映像信号を表示した場合には表示画面にはいくらかのフリッカの存在が認められている。そこで、従来よりこのフリッカが目立たないフリッカレステレビジョン受像機が販売されている。
【0003】
図5に示す従来のフリッカレステレビジョン受像機において、チューナ・検波回路20は放送信号を増幅し検波する。倍速信号発生回路21は、その信号を、入力映像信号の水平および垂直走査周波数を2倍に変換する。以後、その変換された映像信号を倍速映像信号と呼び、テレビジョン受像機が倍速映像信号に基づいて表示する映像を倍速映像と呼ぶ。
【0004】
すなわち、フリッカレステレビジョン受像機においては、同一映像が1/50秒間または1/60秒間に2回繰り返し表示されることにより、毎秒のフィールド数が、通常の2倍の100枚または120枚に変換されており、垂直偏向周波数は、通常の2倍の100Hzまたは120Hzである。このテレビジョン受像機で倍速映像信号を表示することによって、フリッカが低減される。
【0005】
元来、テレビジョン受像機のフリッカは、特定の環境ではユーザにとって気付き難い特性を有する。従って、フリッカレステレビジョン受像機が有するその特長を訴求する為には、フリッカレステレビジョン受像機と従来のテレビジョン受像機を横に並べ、両者を同時に比較出来るようにする必要があった。
【0006】
【発明が解決しようとする課題】
しかしユーザは標準テレビジョン受像機とフリッカレステレビジョン受像機の画面を比較してその両者の画質の差を認識する機会があるとは限らない。むしろ、フリッカレステレビジョン受像機の画面だけを見てその画質の善し悪しを判断するのが一般的である。その為、フリッカレス映像の画質の良さがユーザにとって判り難いという問題点があった。
【0007】
【課題を解決するための手段】
前記課題を解決するために、本発明は同一画面上に倍速映像と間引き映像とを同時に表示することができるフリッカレス表示装置やテレビジョン受像機を提供し、1台のテレビジョン受像機だけで、フリッカレスの効果を認識させることができ、フリッカレステレビジョン受像機における画質の良さを、ユーザに訴求し易くしたものである。
【0008】
【発明の実施の形態】
(実施の形態1)
本発明の第1の実施形態におけるテレビジョン受像機について、図1、図2A〜E、図3を用いて詳細に説明する。図1は本発明の第1の実施形態におけるテレビジョン受像機のブロック構成図を示す。第1の実施形態におけるテレビジョン受像機はチューナ・検波回路1、倍速信号発生回路2、間引き映像信号発生発生回路3および制御回路4で構成される。制御回路4はフリップフロップ回路 5、モノマルチバイブレータ6およびアンド回路7で構成される。
【0009】
第1の実施形態におけるテレビジョン受像機には、従来のフリッカレステレビジョン受像機の構成に、間引き映像信号発生発生回路3と制御回路4が追加されている。
【0010】
図1において、チューナ・検波回路1は放送信号を増幅し検波し、その出力信号を倍速信号発生回路2へ出力する。倍速信号発生回路2は、入力映像信号の水平および垂直走査周波数を2倍に変換するとともに映像信号を1/2に時間軸圧縮することによって、もとの映像信号のフィールド周期内で、上記圧縮された同一映像を繰り返し2回表示するための倍速映像信号として間引き映像信号発生回路3へ出力する。
【0011】
ここで、垂直同期信号の表現を以下のように規定しておく。示された数字はNTSCの例である。通常元の映像信号がインタレース信号であるので、垂直同期にはフィールド(1/60秒)とフレーム(1/30秒)の概念が存在する。一方倍速映像信号に変換することによって、垂直同期には新フィールド(1/120秒)、新フレーム(1/60秒)が生じる。間引き映像信号発生回路3は、制御回路4から出力される制御信号S5に応じて、入力された倍速映像信号の代わりに、新1フィールドおきに黒レベルのみの映像信号を出力する。
【0012】
即ち間引き映像信号発生回路3は入力された倍速映像を新1フィールドおきに消去する回路である。以後、倍速映像に対して新1フィールド毎に間引き処理を行い、フィールド周波数を新1フィールドの1/2とすることによって通常の60Hzに変換した映像を間引き映像と呼び、間引き映像を表示するための映像信号を間引き映像信号と呼ぶ。
【0013】
以下、第1の実施形態におけるテレビジョン受像機の動作について図2A〜図2Eを用いて説明する。倍速信号発生回路2は、垂直同期信号S1をフリップフロップ回路 5へ出力する。フリップフロップ回路 5は、入力した垂直同期信号S1を1/2に分周し、図2Bのような出力信号S3をアンド回路7へ出力する。
【0014】
同時に、倍速信号発生回路2は、図2Cのような水平同期信号S2をモノマルチバイブレータ6へ出力する。モノマルチバイブレータ6は、入力した水平同期信号S2に基づいて、水平走査期間の半分の期間に“high”のパルスを生成し、図2Dのような出力信号S4をアンド回路7へ出力する。“high”の期間T6と“low”の期間T7はいずれも1水平走査期間の50%である。
【0015】
アンド回路7は、入力されたS3およびS4の両信号の論理積を演算し、図2Eのような論理積S5を出力する。論理積S5は間引き映像信号発生回路3が間引き映像信号を生成するための制御信号である。以上の制御信号は、適当なクロック信号をカウンタで計数する事によっても得られることは言うまでもない。
【0016】
以上のようにして生成された制御信号S5の波形は、図2Eに示すように、1垂直走査期間おきに、垂直走査期間T2を通して“low”を示す。一方、制御信号S5が1垂直走査期間を通して“low”を示さない垂直走査期間T1では、制御信号S5は“high”を示す映像消去期間T6と“low”を示す正常映像期間T7をからなる。言い換えれば制御信号S5が1垂直走査期間を通して“low”を示さない期間T1では、1水平走査期間の半分の期間“high”であり、残りは“low“である。
【0017】
間引き映像信号発生回路3は、この制御信号S5が“low”の正常映像期間T7及び垂直走査期間T2には、入力する倍速映像信号をそのまま通過させて出力する。そして、間引き映像信号発生回路3は、この制御信号S5が“high”である映像消去期間T6には、入力する倍速映像信号を消去して、黒レベルの映像信号を出力する。制御信号S5は、間引き映像信号発生回路3に入力される。
【0018】
間引き映像信号発生回路3は、制御信号S5が“high”を示す期間は倍速映像信号を消去する。図2Dにおいて、モノマルチバイブレータ6の出力S4が“high”を示す期間は、映像消去期間T6で示される。
【0019】
図3に、テレビジョン受像機における表示映像の様子を示す。図3において、X軸とY軸とはそれぞれ、表示される映像の横方向と縦方向を示し、T軸は、映像の表示順序に対応する時間方向を示す。
【0020】
映像A1と映像A2とは、倍速変換により2回繰り返し表示された同一の映像である。破線で示された領域34は、間引き映像信号発生回路3の働きによって映像A1の半分が消去されていることを示し、図2Dに示される映像消去期間T6に対応する。実線で示された領域35は、映像A2のすべてが表示されることを示し、図2Dに示されるようにモノマルチバイブレータ6の出力S4が“low”を示す正常映像期間T7に対応しており、この期間に倍速映像がテレビジョン受像機に表示される。
【0021】
このように、新1フィールドおきに水平走査期間の半分の期間は映像が消去され、残りの半分は表示される。図3において、映像B1と映像B2、映像C1と映像C2はそれぞれ、倍速変換により2回繰り返し表示された同一の映像である。すなわち、領域37も領域35と同様に映像の半分は消去され、残りの半分の映像は表示される。フィールド36、38は映像が消去されないフィールドであり、画面全体が表示される。
【0022】
以上説明したように、本実施の形態によれば、2倍に変換された垂直走査周波数に関する新1フィールドおきに1水平走査期間の半分の期間、映像を消去することにより、テレビジョン受像機の画面の半分には同一映像が2回繰り返し表示されるとともに1秒間に120枚の映像が表示され、他の半分は1秒間に60枚の映像が表示される。
【0023】
すなわち、疑似的に60Hzの垂直走査周波数とするために偏向回路を何ら変更せずに、同一画面に倍速映像と間引き映像の両方の表示を行うことができる。入力映像信号がPAL/SECAM方式の場合にはフィールド周期を1/50秒として上記と同等の関係が成立する。
【0024】
なお、制御回路4はマイクロコンピュータのハードウエア、ソフトウエアによっても実現することができることは言うまでもない。
【0025】
また、倍速映像信号が、N回(Nは2以上の整数)の繰り返し回数を有する信号であり、間引き映像信号が、倍速映像信号における繰り返し回数を少なくとも1回低減させた信号である場合でも、同様の効果が得られる。
【0026】
(実施の形態2)
図4は本発明の第2の実施形態におけるテレビジョン受像機のブロック構成図を示す。本実施の形態が第1の実施形態と異なる点は、間引き映像信号発生回路3の出力信号を入力とするゲイン制御回路70を備え、制御回路74がモノマルチバイブレータの出力信号S4をゲイン制御回路70へ出力する点である。図1と同一参照符号のブロックは実施形態1と同じ構成および動作であるので説明は省略する。
【0027】
第1の実施形態で説明したように、倍速映像を表示する領域では間引き映像を表示する領域と比較して単位時間当り2倍だけ多く走査される。従って平均輝度は倍速映像の方が間引き映像よりも高い。
【0028】
そこで、倍速映像の輝度と間引き映像の輝度とが同じになるように、ゲイン制御回路70において、表示映像の輝度に対するゲインを調節する必要がある。制御回路74は、倍速映像と間引き映像を表示する領域に相当する表示時間(図3におけるT6及びT7)を示す制御信号S4をゲイン制御回路70へ出力する。制御回路74は制御信号S4をゲイン制御回路70に出力する点で、図1の制御回路4と相違するが、それ以外は両者は同じ構成で同じ動作をする。
【0029】
本実施の形態においても、図3に示されるように期間T6には間引き映像を、期間T7では倍速映像を表示するが、ゲイン制御回路70において、期間T7でのゲインを期間T6でのゲインより2、3割低く設定すれば、2つの映像の輝度が同程度となる。
【0030】
以上述べたように、本発明はテレビジョン受像機の同一画面上に倍速映像と間引き映像とを同時に表示できるようにしたものであり、フリッカをなくすことによる画質改善の効果を一般ユーザが容易に認識することができる。
【0031】
なお、以上ではインターレースのまますなわち、フィールドの概念を保ったままで倍速変換するシステムにおいて、表示される映像の一部を1フィールドおきに間引する例を述べたが、インターレースからノンインターレースへ変換して、すべてをフレームとする倍速変換システムにおいて、表示される映像の一部を1フレームおきに間引きしてもよいことはいうまでもない。1フレームおきに間引きする場合も、以上述べたのと同様な方法で倍速映像信号と間引き映像信号を同一画面に表示出来る。
【0032】
また以上では映像消去期間T6と正常映像期間T7とは各50%としたが、50%以外でもよい。
【0033】
また以上ではテレビジョン受像機に関して詳しく述べたが、フリッカレスの要求はテレビジョン受像機に求められているのみならず、パソコンモニター等のその他の表示装置にも求められており、本発明はテレビジョン受像機以外にも適用可能であることはいうまでもない。このように本発明は他に各種の変形例が可能である。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態におけるテレビジョン受像機のブロック構成図
【図2】 本発明の第1の実施の形態における各ブロックの信号波形図
【図3】本発明の第1の実施の形態における各フィールド毎の画面を示す図
【図4】本発明の第2の実施の形態におけるテレビジョン受像機のブロック構成図
【図5】従来のフリッカレステレビジョン受像機のブロック構成を示す図
【符号の説明】
1、11 チューナ・検波回路
2、12 倍速信号発生回路
3、13 間引き映像信号発生回路
4、74 制御回路
5 フリップフロップ回路
6 モノマルチバイブレータ
7 アンド回路
34 映像が消去される領域
35 映像が表示される領域
36 次のフィールド
37、38 続くフィールド
70 ゲイン制御回路
Claims (9)
- 入力映像信号を、前記入力映像信号の垂直走査周期を単位としてN分の1(Nは2以上の整数)に時間軸圧縮するステップと、前記時間軸圧縮された映像信号を、前記入力映像信号の垂直走査周期内で前記N回繰り返す倍速映像信号を生成するステップと、前記倍速映像信号の表示領域の水平走査ラインの一部において、前記倍速映像信号から前記繰り返し回数を低減させた間引き映像信号を生成するステップと、前記間引き映像信号を発生するために前記倍速映像信号の前記N回繰り返しのうち1回以上で水平走査ラインの一部の映像を消去する制御信号を生成するステップとを有することを特徴とする映像表示方法。
- 入力映像信号を、前記入力映像信号の垂直走査周期を単位としてN分の1(Nは2以上の整数)に時間軸圧縮する手段と、前記時間軸圧縮された映像信号を、同期信号と共に前記入力映像信号の垂直走査周期内で前記N回繰り返す倍速映像信号に変換する倍速映像信号発生手段を有する映像表示装置であって、前記倍速映像信号の表示領域の水平走査ラインの一部において前記倍速映像信号から前記繰り返し回数を低減させた間引き映像信号を発生する手段と、前記間引き映像信号を発生するために前記倍速映像信号の前記N回繰り返しのうち1回以上で水平走査ラインの一部の映像を消去する制御信号を発生する制御手段とを具備することを特徴とする映像表示装置。
- 前記間引き映像信号発生手段は、前記制御手段によって発生される制御信号によって黒レベルの映像信号を発生させる手段であることを特徴とする請求項2記載の表示装置。
- 前記制御手段は、前記倍速信号発生手段から垂直同期信号を入力し、前記N分の1に分周した出力信号を出力するフリップフロップ回路と、前記倍速信号発生手段から水平同期信号を入力し、所定のパルス幅を有するパルスを生成するモノマルチバイブレータと、および前記フリップフロップ回路の出力信号と、前記モノマルチバイブレータの出力信号の論理積を求めるアンド回路とから構成されたことを特徴とする請求項3記載の表示装置。
- 前記制御手段は、前記倍速信号発生手段から出力される水平同期信号に同期し、水平同期期間内に1定のパルス幅を持つパルスを出力する手段と、前記倍速信号発生手段から出力される垂直同期信号に同期し、前記垂直同期信号の前記N回毎にパルスを出力する手段と、前記2つのパルスの出力の論理積を演算する手段とを有することを特徴とする請求項3記載の表示装置。
- 前記倍速映像信号と前記間引き映像信号の内の少なくとも1つの映像信号の大きさを調節するゲイン制御回路を備えたことを特徴とする請求項2記載の表示装置。
- 倍速映像を表示する表示領域と間引き映像を表示する表示領域の輝度が同程度になるように、映像信号の大きさを調節するゲイン制御回路を備えたことを特徴とする請求項6記載の表示装置。
- 請求項1記載の表示方法により映像を表示することを特徴とするテレビジョン受像機。
- 請求項2から7のいずれか記載の表示装置を備えたテレビジョン受像機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11675298A JP3642181B2 (ja) | 1997-04-25 | 1998-04-27 | 倍速映像表示方法、表示装置及びテレビジョン受像機 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10879497 | 1997-04-25 | ||
JP9-108794 | 1997-04-25 | ||
JP11675298A JP3642181B2 (ja) | 1997-04-25 | 1998-04-27 | 倍速映像表示方法、表示装置及びテレビジョン受像機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH118811A JPH118811A (ja) | 1999-01-12 |
JP3642181B2 true JP3642181B2 (ja) | 2005-04-27 |
Family
ID=26448609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11675298A Expired - Fee Related JP3642181B2 (ja) | 1997-04-25 | 1998-04-27 | 倍速映像表示方法、表示装置及びテレビジョン受像機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3642181B2 (ja) |
-
1998
- 1998-04-27 JP JP11675298A patent/JP3642181B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH118811A (ja) | 1999-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7158186B2 (en) | Method and system for changing the frame rate to be optimal for the material being displayed while maintaining a stable image throughout | |
US6597402B1 (en) | Reduced television display flicker and perceived line structure with low horizontal scan rates | |
KR20060047515A (ko) | 동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생방법 및 비디오 변환 방법 | |
JPH10191191A (ja) | 映像表示装置 | |
KR100356138B1 (ko) | 배속영상신호표시방법,디스플레이장치및텔레비젼수상기 | |
JP3642181B2 (ja) | 倍速映像表示方法、表示装置及びテレビジョン受像機 | |
JP4074306B2 (ja) | 2−2プルダウン信号検出装置及び2−2プルダウン信号検出方法 | |
JP2005026885A (ja) | テレビジョン受信装置及びその制御方法 | |
JP2923966B2 (ja) | 高品位テレビジョン表示装置 | |
JP3642187B2 (ja) | テレビジョン受像機 | |
JP2003169302A (ja) | 映像信号処理装置及び映像信号処理方法 | |
JP3536409B2 (ja) | 垂直偏向制御回路及びテレビジョン受像機 | |
JP3203681B2 (ja) | 垂直同期処理回路 | |
JP2748496B2 (ja) | 高品位テレビジョン表示装置 | |
KR100245791B1 (ko) | 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치 | |
RU2245002C2 (ru) | Способ отображения сигналов телевизионного изображения в приемнике твч | |
JP2925669B2 (ja) | 同期信号発生装置 | |
JPH07240854A (ja) | 表示装置 | |
JP2002010219A (ja) | 映像信号処理装置 | |
JPH02264583A (ja) | 画像表示装置 | |
JPH1013759A (ja) | テレビジョン受信機 | |
JP2000341583A (ja) | 映像信号処理装置 | |
JPH0385066A (ja) | テレビジョン受像機 | |
JPS62128669A (ja) | 画像出力装置 | |
JPH10174012A (ja) | 文字表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |