KR20060047515A - 동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생방법 및 비디오 변환 방법 - Google Patents

Abstract

사전결정된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하는 방법 및 장치가 제공된다. 사전정의된 입력 타이밍 표준으로부터 수신 동기화 신호의 타이밍 편차가 검출되고, 검출된 편차에 근거하여, 발생된 동기화 신호의 타이밍이 조정된다.

Description

동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생 방법 및 비디오 변환 방법{SEQUENCE ADAPTIVE SYNCHRONIZATION SIGNAL GENERATOR}

도 1a는 50Hz 격행 비디오 신호의 100Hz 격행 비디오 신호로의 비디오 변환 방안을 도시하는 도면,

도 1b는 50Hz 격행 비디오 신호의 75Hz 순행 비디오 신호로의 비디오 변환 방안을 도시하는 도면,

도 1c는 50Hz 격행 비디오 신호의 60Hz 순행 비디오 신호로의 비디오 변환 방안을 도시하는 도면,

도 2는 종래의 비디오 변환 회로의 개략도,

도 3은 종래의 동기화 신호 발생 방안을 도시하는 도면으로서, 75Hz 순행 비디오 신호에 대한 동기화 신호가, 수신된 50Hz 격행 비디오 신호의 동기화 신호로부터 발생되는 것을 도시하는 도면,

도 4a는 소스 스위칭으로 인한 비디오 신호의 타이밍에서의 에러를 도시하는 도면,

도 4b는 재생 탐색 모드에서 소비자 등급 VCR에 의해 전형적으로 생성되는 비디오 신호의 타이밍 편차를 도시하는 도면,

도 5는 비표준 타이밍의 비디오 신호가 제공된 종래의 비디오 변환 기법의 동작을 도시하는 도면,

도 6은 본 발명에 따른 동기화 신호 발생기의 개략도,

도 7은 본 발명에 따른, 화소 카운터에 의해 편차가 검출되는 동기화 신호 발생기의 예시적인 구성을 도시하는 도면,

도 8은 본 발명의 동기화 신호 발생 방안을 이용하는 비디오 변환 회로의 개략도,

도 9는 본 발명의 동기화 신호 발생 방안을 도시하는 도면으로서, 수신된 비디오 시퀀스가 표준 비디오 시퀀스보다 짧은 경우를 도시하는 도면,

도 10은 본 발명의 동기화 신호 발생 방안을 도시하는 도면으로서, 수신된 비디오 시퀀스가 표준 비디오 시퀀스보다 긴 경우를 도시하는 도면,

도 11은 본 발명의 다른 동기화 신호 발생 방안을 도시하는 도면으로서, 수신된 비디오 이미지의 시퀀스에서의 편차가 동시 발생된 동기화 신호의 시퀀스에 도입되는 것을 도시하는 도면,

도 12는 본 발명에 따른 동기화 신호 발생 방법을 도시하는 도면,

도 13은 본 발명에 따른, 입력 동기화 신호에서의 편차 검출의 예시적인 구현을 도시하는 도면,

도 14는 본 발명에 따른, 발생된 동기화 신호의 타이밍 조정의 예시적인 구현을 도시하는 도면.

도면의 주요 부분에 대한 부호의 설명

610 : 편차 검출기 620 : 타이밍 조정 회로

630 : 타이밍 참조 수단 640 : 신호 발생기

본 발명은 동기화 신호의 적응적 발생에 관한 것이다.

특히, 본 발명은 텔레비젼 및 멀티미디어 디스플레이 응용의 시간적 프레임 레이트 변환기(temporal frame rate converters) 및 픽처 개선 회로(picture improvement circuits)에 이용된 동기화 신호의 발생에 관한 것이다.

시간적 프레임 레이트 변환은, 현대의 텔레비젼 세트에서 중요한 문제로 되었다. 특히, CRT(cathode ray tube) 텔레비젼 세트는 때때로, 비디오 신호를 PAL 혹은 SECAM 비디오 신호의 50Hz의 원래 필드 레이트 또는 NTSC 비디오 신호의 60Hz의 필드 레이트로부터 보다 높은 프레임 레이트로 변환하여, 영역 플릭커 효과(area flicker effects)를 감소시키는 회로를 포함한다. 50Hz의 수신된 비디오 신호는 60Hz, 75Hz 및 100Hz 등의 시간적 프레임 레이트로 변환된다. 60Hz 입력 비디오 신호는 72Hz, 80Hz 및 120Hz와 같은 주파수로 상향 변환(up-conversion)될 수 있다.

통상적으로, 시간적 프레임 레이트 변환은 이미지 크기 스케일링 및 수신된 격행(interlaced) 비디오 이미지의 디인터레이싱(de-interlacing)을 더 수행할 수 있는 디지털 신호 처리 칩셋에 의해 수행된다. 예를 들어, 표준 PAL 비디오 신호는 75Hz의 프레임 레이트에서 1500*810 화소의 프레임으로 변환될 수 있다.

시간적 프레임 레이트 변환은 입력 비디오 시퀀스와는 상이한 시간적 위치에서의 비디오 콘텐츠를 반영하는 중간 이미지의 발생을 필요로 한다. 수신된 비디오 이미지와 상향 변환된 비디오 신호의 이미지 사이의 시간적 관계가, PAL 표준에 따른 비디오 신호와 같은 50Hz의 필드 레이트를 갖는 수신된 비디오 신호에 대해, 도 1a, 1b, 1c에 도시되어 있다.

도 1a에 도시된 바와 같이, 50Hz 신호의 100Hz 격행 비디오 신호로의 변환은, 각각의 수신된 필드를 반복함으로써 수행될 수 있다. 잘 알려져 있듯이, 보다 정교한 기법이 본 기술 분야에 또한 알려져 있다. 도 1b는 75Hz 순행(progressive) 비디오 신호로의 변환을 도시한다. 이 경우, 후속하는 입력 필드 쌍이, 3 프레임의 변환된 비디오 신호로 변환된다. 마지막으로, 도 1c는 격행 50Hz 비디오 신호와 순행 60Hz 비디오 신호 사이의 변환을 도시한다. 도면으로부터 볼 수 있듯이, 입력 비디오 신호의 10 필드의 시간 주기는 변환된 비디오 신호의 12 필드의 시간 주기에 대응한다.

변환된 비디오 신호의 이미지 콘텐츠 발생 이외에도, 디스플레이상의 변환된 비디오 신호의 제공을 제어하기 위해, 수직 및 수평 동기화 신호의 새로운 비디오 시간 베이스가 발생되어야 한다.

변환된 비디오 신호에 대한 동기화 신호를 발생하는 종래의 기법이 도 3에 도시되어 있다. 통상적으로, 원래의 비디오 신호와 변환된 비디오 신호 사이의 변환 주파수 비율은 정수 비율에 대응한다. 따라서, 원래의 비디오 신호와 변환된 비디오 신호의 소정의 동기화 신호들은 시간적으로 일치될 수 있다. 종래의 비디오 변환 회로는, 원래의 비디오 신호에 대한 각각의 동기화 신호(310, 330)에 의해, 변환된 비디오 신호(311, 331)의 특정 동기화 신호의 발생을 트리거링함으로써, 이러한 관계를 이용한다.

격행 50Hz 신호의 순행 75Hz 신호로의 변환에 관한 도 3에 도시된 예에서, 원래의 비디오 신호의 2번째 마다의 수직 동기화 신호(310, 330)는 변환된 비디오 신호의 3번째 마다의 수직 동기화 신호(311, 331)와 일치된다. 이들 수직 동기화 신호(311, 331)는, 원래의 비디오 신호의 대응하는 수직 동기화 신호(310, 330)가 수신될 때 발생된다. 트리거링된 동기화 신호(311, 331)에 의해 설정된 시간 래스터에 근거하여, 타이머의 동작에 의해, 중간 동기화 신호(312, 313, 332)가 발생된다.

지금까지, 단지 수직 동기화 신호의 발생만이 기술되었다. 동일한 방식으로, 원래의 비디오 신호의 각각의 수평 동기화에 근거하여 수평 동기화 신호의 발생을 트리거링함으로써, 수평 동기화 신호가 발생될 수 있다. 타이머는 원래의 비디오 신호의 동기와 신호의 타이밍과 일치하지 않는 수평 동기화 신호를 보충한다. 이와 달리, 트리거링된 수직 동기화 신호(311, 331)의 시간 래스터내의 타이머 동작에만 근거하여 수평 동기화 신호를 발생할 수 있다.

도 2는 도 3을 참조하여 전술된 바와 같은 동기화 신호의 발생을 수행할 수 있는 종래의 상향 변환 회로의 회로 구조를 도시한다. 도시된 회로에서, 50Hz에서 100Hz로의 상향 변환이 수행된다. 유사한 비디오 변환 회로에 대해서, 필립스 반도체로부터 이용가능한 "Scan conversion using the SAA4998 (FALCONIC EM)"이란 제목으로 애플리케이션 노트 AN10233에 기술되어 있다.

도 2에 도시된 바와 같이, 수신된 비디오 신호(201)는 비디오 입력 회로(210)에 의해 디지털 획득을 겪게 되며, 메모리(220)에 저장된다. 그것의 수평 동기화 신호(202)는 PLL 단(240)에 제공되어, 출력 화소 클럭(205)을 발생한다. 출력 화소 클럭(205)은 주파수 분할 회로(250)에서 2로 분할되어, 획득 화소 클럭(206)이 얻어진다. 변환된 비디오 출력단(230)은 메모리(220)를 액세스함으로써 상향 변환된 비디오 신호(231)의 비디오 이미지를 발생하고, 변환된 비디오 신호에 대한 동기화 신호를 더 발생한다. 이들 동기화 신호는 입력 동기화 신호(202)에 근거하여 발생된 동기화 신호 중 소정 신호를 트리거링함으로써 전술한 방식으로 발생될 수 있다. 또한, 출력 화소 클럭 신호(205)에 근거하여 중간 동기화 신호가 발생된다.

동기화 신호를 발생하는 종래의 방안의 단점은, 원래의 비디오 신호의 동기화 신호의 타이밍에서의 에러가, 출력 타이밍 표준에 대한 발생된 동기화 신호의 타이밍에서 제어되지 않으며 때로는 상당한 에러를 초래한다는 것이다. 도 4a 및 4b는 각각의 입력 타이밍 표준으로부터의 수신된 동기화 신호의 편차의 2가지 가능한 원인을 도시한다. 도 5는 수신된 동기화 신호의 타이밍 에러에 대한 종래의 동기화 신호 발생기의 반응을 도시한다.

도 4a는 예를 들어, 디지털 수신기에서 발생될 수 있는 비디오 소스의 스위칭을 도시한다. 시점 T0에서, 비디오 신호는 제 1 소스 1A, 1B, 2A, ...로부터 제 2 소스 1B', 2A', 2B', ...으로 스위칭된다. 결과적인 비디오 이미지 시퀀스에서, 표준 필드보다 시간 △t1 만큼 짧은 필드 1B가 발생된다. 다른 경우에, 표준 필드보다 긴 필드가 나타날 수 있다. 도 4b는 탐색 재생 모드에서 표준 소비자 등급 비디오 테이프 레코더(VCR)의 비디오 신호로부터 알려지는 타이밍 에러를 도시한다. 불규칙한 간격으로, 표준 필드와 비교했을 때, 소정수의 라인이 필드에서 빠지게 된다. 도시된 경우에, 필드 1B는 표준 필드보다 간격 △t2 만큼 짧다. 더욱이, 비표준 비디오 신호가, 비디오 게임 콘솔과 같은 오락 장치로부터 발생될 수 있다.

그러한 비표준 비디오 시퀀스가 비디오 변환 회로에 공급될 때, 사전설정된 출력 타이밍 표준으로부터 실질적으로 벗어나는 연속적인 동기화 신호가, 도 5에 도시된 바와 같이 발생될 수 있다. 여기서, 입력 비디오 신호의 필드 1B는 표준 필드보다 편차 △t3 만큼 짧다. 종래의 변환 회로의 동작이, 50Hz 격행으로부터 100Hz 격행 비디오 신호로의 변환에 대해 도시되어 있다. 종래의 동기화 신호 발생 기법을 이러한 예에 적용하면, 입력 비디오 신호의 수직 동기화 신호를 트리거로서 이용함으로써, 2번째 마다의 수직 동기화 신호가 발생된다.

따라서, 입력 필드 1B로부터 다음 입력 필드 2A로의 전이시에, 입력 필드 2A의 시작을 나타내는 수직 동기화 신호가, 발생된 필드 'd'로부터 'e'로의 전이를 나타내는 수직 동기화 신호를 트리거한다. 도 5로부터 볼 수 있듯이, 필드 'd'에 대해 발생되는 동기화 신호는 사전설정된 출력 타이밍 표준으로부터 △t4의 양만큼 실질적으로 벗어난다.

도 2에 도시된 바와 같이, PLL 회로에 의해 입력 동기화 신호로부터 발생된 화소 클럭 신호에 근거하여, 다음 발생된 필드 'e'에, 표준 타이밍에 비해 높은 주파수의 동기화 신호가 제공될 것이다. 따라서, 필드 'e'는 표준 필드보다 시간 △t5 만큼 단축될 것이다. 다음 필드 'f'에 대한 동기화 신호의 발생을 위해, 회로는 입력 동기화 신호로부터의 각각의 트리거 수신시까지 대기하여, 필드 'f'가 표준 필드보다 기간 △t6 만큼 길어지도록 할 것이다.

음극선관 디스플레이는 통상적으로 그러한 편차를 따르고, 적어도 왜곡된 이미지를 디스플레이하지만, LCD 및 플라즈마 평판 디스플레이와 같은 현대의 디지털 디스플레이는, 장치 사양에 따라 사전결정된 타이밍 표준으로부터 실질적으로 벗어나는 비디오 신호를 수용하지 않는다. 그러한 디지털 디스플레이상에서, 발생된 비디오 신호가 표준 타이밍을 재개할 때까지 스크린은 블랭크를 턴(turn)한다. 따라서, 변환된 비디오 신호에 대해 동기화 신호를 발생하는 종래의 기법은 디지털 디스플레이에 대해 불만족스럽게 동작을 수행하는데, 그 이유는, 그것이 소스 스위칭 또는 소비자 등급 VCR에서의 비디오 장면 탐색 동안에 블랭크 스크린을 생성하기 때문이다.

기술된 에러는 50Hz 비디오 신호로부터 60Hz 순행 비디오 신호로의 변환이 수행될 때에 특히 성가신 것이다. 이러한 변환 유형은, 플라즈마 평판 및 LCD 디스플레이와 같은 디지털 디스플레이의 경우 60 Hz의 비디오 프레임 주파수가 디스 플레이 표준으로서 설정되었기 때문에, 보다 중요해진다. 도 1c에 도시된 바와 같이, 이러한 변환 비율에서, 입력 비디오 신호와 출력 비디오 신호의 수직 동기화 신호들의 일치 사이의 시간 주기는 10 입력 필드 및 12 출력 필드의 길이에 대응한다. 입력 동기화 신호의 타이밍 편차가 그러한 시퀀스의 시작부에서 발생될 때, 다음 출력 동기화 신호가 트리거링될 때까지 다소 긴 시간이 지나간다. 따라서, 타이밍 에러가 변환된 비디오 신호에서 긴 시간 동안 명백할 것이다.

분리된 PLL 회로들에 의해 출력 화소 클럭 및 입력 화소 클럭을 발생하는 방안이 있으며, 여기서 출력 화소 클럭에 대한 PLL 회로는, 예를 들면, 전술한 필립스 애플리케이션 노트에 기술된 바와 같이, 느린 반응 속도를 갖는다. 따라서, 보다 안정적인 출력 화소 클럭이 발생된다. 유사한 방안은 안정적인 내부 수정 발진기에 의해 출력 화소 클럭을 발생하는 것이다. 그러나, 이들 방안 모두는, 원래의 비디오 신호의 타이밍 에러에 반응하여, 변환된 비디오 신호의 출력 타이밍 표준으로부터 제어불가능하게 실질적으로 벗어나는 동기화 신호의 발생을 방지할 수 없다.

비디오 변환 방법의 다른 방안에 대해서는 EP-0 775 421 B에 기술되어 있으며, 여기서 비디오 변환 회로가 안정적인 참조 동기화 신호에 따라 동작된다. 참조 동기화 신호는 변환된 비디오 신호의 시간적 프레임 레이트에 대응한다. 비디오 변환 회로는 참조 동기화 신호와 수신된 비디오 신호의 동기화 신호 사이의 위상차를 평가하여, 보간된 이미지의 발생에 적용될 원래 이미지의 보간 비율을 결정한다.

이 방안의 단점은, 현재 위상을 실시간으로 결정하기 위해서는 다소 복잡한 처리가 요구된다는 것이다. 더욱이, 이 방안은 높은 계산 및 하드웨어 작용을 초래하게 된다.

전술한 종래의 변환 기법의 결함의 관점에서, 본 발명의 목적은 수신된 동기화 신호에 근거하여 동기화 신호를 발생하는 개선된 방안을 제공하는 것이다.

이러한 목적은 동기화 신호 발생기에 대한 청구항 1 및 동기화 신호 발생 방법에 대한 청구항 24의 특징에 의해 달성된다.

본 발명의 제 1 양상에 따르면, 사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하기 위한 동기화 신호 발생기가 제공된다. 동기화 신호 발생기는 사전정의된 입력 타이밍 표준으로부터 수신 동기화 신호의 타이밍의 편차를 검출하는 검출 수단과, 검출 수단에 의해 검출된 편차에 근거하여, 발생된 동기화 신호의 타이밍을 조정하는 타이밍 조정 회로를 포함한다. 특히, 본 발명의 동기화 신호 발생기는 수평 및 수직 비디오 동기화 신호의 발생을 위해 제공된다.

본 발명의 다른 양상에 따르면, 동기화 신호를 발생하는 방법은 사전정의된 출력 타이밍 표준에 따라, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생한다. 이러한 방법에 따르면, 사전정의된 출력 타이밍 표준으로부터 수신 동기화 신호의 타이밍의 편차가 검출되고, 검출 단계에서 검출된 편차에 근거하여, 발생된 동기화 신호의 타이밍이 조정된다. 특히, 본 발명의 동기화 신호 발생 방법은 수평 및 수직 비디오 동기화 신호의 발생을 위해 제공된다.

본 발명의 특별한 방안은, 수신된 동기화 신호의 편차를 검출하는 것이다. 검출 결과에 근거하여, 발생된 동기화 신호의 타이밍이 조정되어, 출력 타이밍 표준으로부터 단지 조금만 변하도록 함으로써, 검출된 타이밍 에러를 반영한다. 이러한 방식으로, 발생된 동기화 신호는, 출력 타이밍 표준 및 출력 타이밍 표준으로부터의 발생된 동기화 신호의 편차에 따라, 항상 본질적으로 확실하게 제어될 수 있다. 따라서, 발생된 동기화 신호는 지정된 표준으로부터 입력 비디오 신호의 단지 약간의 편차를 허용하면서, 디지털 디스플레이 장치를 신뢰할 수 있게 구동한다. 그러한 디스플레이 응용에는 LCD 및 플라즈마 평판 디스플레이가 포함된다. 본 발명의 동기화 신호 발생 방안은 50Hz 격행과 60Hz 순행 비디오 신호 사이의 시간적 프레임 레이트 변환을 수행하는 비디오 변환 회로에서 바람직하게 이용된다.

바람직한 실시예에 따르면, 수신된 동기화 신호들 사이의 시간 주기가 화소 클럭 카운트의 단위로 측정되도록 제 1 화소 클럭 신호를 카운팅함으로써, 사전정의된 입력 타이밍으로부터 수신 동기화 신호의 편차의 검출이 수행된다. 화소 클럭의 카운트값을 이용함으로써, 수신된 동기화 신호와 입력 타이밍 표준 사이의 편차의 효율적인 정량적 검출이 달성된다.

바람직하게, 화소의 수는 사전정의된 수의 후속 입력 이미지의 주기에 대해 카운트된다. 특히, 화소는 1, 2 또는 10 후속 입력 필드에 대해 카운트될 수 있다.

다른 실시예에 따르면, 카운트될 후속 입력 이미지의 수는, 입력 타이밍 표준에 따른 후속 입력 이미지의 수의 주기가 출력 타이밍 표준에 따른 후속 출력 이미지의 정수의 주기에 대응하도록 사전설정된다. 따라서, 입력 이미지의 이미지 시퀀스 및 대응하는 출력 이미지가 사전정의되며, 여기서 일치하는 수직 동기화 신호가 각 시퀀스의 시작을 결정한다. 이것은 발생된 동기화 신호의 타이밍 조정을 특히 효율적으로 결정할 수 있도록 한다.

또다른 실시예에 따르면, 현재 출력 이미지의 발생된 동기화 신호의 타이밍이 조정된다. 이것에 따르면, 수신된 동기화 신호에서의 편차가, 발생된 동기화 신호에 즉시 도입된다.

바람직한 실시예에 따르면, 발생된 동기화 신호의 타이밍이 출력 이미지의 시퀀스에 대해 조정되며, 여기서 시퀀스의 이미지의 수는, 출력 타이밍 표준에 따른 시퀀스의 주기가 후속 입력 이미지의 사전설정된 수의 주기에 대응하도록 사전설정된다. 따라서, 본 발명의 동기화 신호 발생 방안은 이미지 시퀀스에 근거하여 수행되며, 그것은 수신 및 발생된 동기화 신호들의 2개의 일치하는 수직 동기화 신호들 사이의 시간 간격을 포함한다. 이러한 방식으로, 편차를 검출하여, 각각의 조정을 수행하는 동작이 간략화된다.

다른 바람직한 실시예에 따르면, 출력 이미지의 시퀀스의 마지막 이미지의 발생된 수평 동기화 신호의 수가, 입력 타이밍 표준과는 상이한 카운트된 화소의 수에 응답하여 조정된다. 따라서, 출력 동기화 신호의 현재 시퀀스는, 출력 시퀀스의 마지막 프레임까지 표준 타이밍 래스터를 유지한다.

다른 바람직한 실시예에 따르면, 출력 이미지의 시퀀스의 모든 이미지에서의 발생된 수평 동기화 신호의 수를 조정함으로써, 검출된 편차가 출력 이미지의 시퀀스내에서 분배된다. 따라서, 발생된 동기화 신호와 출려 타이밍 표준 사이의 단지 작은 변화가 발생되도록 편차가 분배된다. 특히, 발생된 동기화 신호는 디지털 디스플레이 장치의 타이밍 사양내에 쉽게 유지되어, 변환된 비디오 신호를 디스플레이할 때, 개선된 뷰잉을 경험하도록 한다.

바람직하게, 시퀀스의 모든 이미지의 발생된 수평 동기화 신호의 수를 조정함으로써 편차를 분배하는 것 이외에도, 출력 이미지의 시퀀스의 모든 라인에 대해 연속적으로 발생된 수평 동기화 신호들 사이의 시간 간격을 조정함으로써 나머지 편차가 분배된다. 따라서, 디지털 디스플레이 장치에 의한 발생 신호의 거절을 회피하도록, 검출된 편차는 보다 정교한 방법으로 분배될 수 있다.

바람직하게, 사전설정된 수의 입력 이미지에 대해 검출된 편차가 출력 이미지의 현재 또는 이후의 시퀀스내로 완전히 도입된다. 따라서, 사전결정된 출력 타이밍 표준으로부터의 출력 동기화 신호의 약간의 편차가, 많아야 1개의 시퀀스에 대응하는 제한된 시간 간격내에서만 발생된다. 더욱이, 다음 시퀀스가 시작됨에 따라, 모든 편차가 고려되어, 표준 동기화 신호의 발생이 재개되도록 한다.

다른 바람직한 실시예에 따르면, 출력 동기화 신호의 타이밍 조정과 더불어, 출력 이미지의 시퀀스에 대한 현재 이미지 위치를 나타내는 시퀀스 위치 신호가 발생된다. 그러한 시퀀스 위치 신호는 변환 처리를 효율적으로 제어한다. 특히, 현재 발생된 이미지와 하나 또는 복수의 수신 이미지 사이의 사전설정된 보간 비율을 이용한 변환 처리가 효율적으로 제어될 수 있다.

바람직하게, 발생된 동기화 신호의 시간적 위치는, 제 2 화소 클럭 신호에 따라 타이밍 조정을 수행하는 처리에 의해 결정된다. 따라서, 발생된 동기화 신호의 타이밍은 독립적인 화소 클럭에 근거하여 확실히 결정된다.

다른 바람직한 실시예에 따르면, 동기화 신호 발생을 제어하기 위해, 필드 또는 프레임당 라인의 수가 결정된다.

바람직하게, 동기화 신호 발생을 제어하기 위해, 라인당 화소의 수가 결정된다.

다른 바람직한 실시예에 따르면, 본 발명의 동기화 신호 발생 방안은 이하의 3개의 사전정의된 동작으로부터 조정 동작을 선택하며, 3개의 동작은 다음과 같다. (1) 라인의 수를 조정함으로써 출력 이미지의 시퀀스의 마지막 이미지에 검출된 편차가 도입된다. 나머지 화소는 마지막 라인에 추가된다. (2) 시퀀스의 모든 이미지의 라인수를 조정함으로써 출력 이미지에 대한 시퀀스의 모든 이미지들 사이에 검출된 편차가 분배되고, 나머지 화소는 마지막 이미지의 마지막 라인에 추가된다. (3) 모든 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차가 분배되고, 나머지 화소는 모든 이미지의 모든 라인들 사이에 분배된다. 나머지 화소는 마지막 이미지의 마지막 라인에 추가된다. 따라서, 검출된 편차에 대해 가장 적절하게 나타나는 조정 동작을 선택할 수 있다.

바람직하게, 조정 동작은 편차의 크기 및 방향에 근거하여 선택된다. 이들 두 값은 조정 동작의 선택을 수행하기 위한, 용이하고 효율적으로 접근가능한 기준 을 제공한다.

본 발명의 또다른 바람직한 실시예에 따르면, 조정 동작은 발생된 동기화 신호의 타이밍과 출력 타이밍 표준 사이의 편차가 사전정의된 편차 범위를 초과하지 않도록 선택된다. 따라서, 조정 동작으로 인한 발생된 동기화 신호의 개별적인 편차는 사전정의된 간격내에 유지될 수 있어, 발생된 신호가 예를 들면 LCD 디스플레이의 사전설정된 장치 사양을 따르는 것이 보장된다.

다른 바람직한 실시예에 따르면, 조정 동작을 선택하기 위해, 수신된 동기화 신호의 유형 및 시간적 위치가 평가된다. 따라서, 신호 에러의 유형이 검출될 수 있어, 예를 들면, 탐색 모드에서의 VCR과 소스 스위칭 사이의 구별이 가능하게 된다. 그에 따라 조정 동작이 선택될 수 있다.

바람직하게, 비디오 신호가 시간적 프레임 레이트 변환되도록 하는 비디오 변환 회로는 본 발명에 따른 동기화 신호 발생기를 포함한다.

또다른 실시예는 종속 청구항들의 주제이다.

본 발명의 상기 및 다른 목적 및 특징은, 첨부 도면과 함께 제공된 이하의 설명으로부터 명백해질 것이다.

본 발명은 수신된 동기화 신호에 근거한 동기화 신호의 발생에 관한 것이며, 여기서는, 입력 타이밍 표준에 대한 수신된 동기화 신호의 타이밍에서의 편차가 검출된다. 검출된 편차는, 발생된 동기화 신호의 타이밍을 조정하여, 출력 타이밍 표준으로부터 단지 조금만 변하도록 함으로써, 발생된 동기화 신호의 타이밍으로 도입된다.

도 6에는, 기술된 동기화 신호 발생 방안을 구현하기 위한 동기화 신호 발생기가 도시되어 있다. 편차 검출기(610)는 동기화 신호(601)를 수신하고, 수신된 동기화 신호의 타이밍을 입력 타이밍 표준과 비교한다. 입력 타이밍 표준은 타이밍 참조 수단(630)에 의해 제공된다. 타이밍 참조 수단은, 예를 들면, 입력 타이밍 표준에 대한 표준 시간 주기 특성을 나타내는 표를 포함할 수 있다. 입력 동기화 신호(601)와 입력 타이밍 표준 사이에 편차가 발생될 때, 편차 검출기(610)는 편차를 검출하여, 그 편차를 타이밍 조정 회로(620)에 시그널링한다. 출력 타이밍 표준에 따르면, 타이밍 조정 회로(620)는 발생된 동기화 신호(602)의 타이밍을 조정한다. 조정된 타이밍에 따르면, 신호 발생기단(640)은 동기화 신호(602)를 발생한다. 입력 타이밍 표준과 유사하게, 타이밍 참조 수단(630)은 출력 타이밍 표준을 제공한다.

편차 검출기(610)를 제공함으로써, 본 발명은 수신된 동기화 신호가 입력 타이밍 표준을 따르는지 여부를 인식한다. 반대로, 종래의 방안은 입력 동기화 신호와 표준 타이밍을 비교하지 않으므로, 동기화 신호의 발생이 출력 타이밍 표준으로부터 상당히 벗어나게 한다.

본 발명에 따르면, 발생된 동기화 신호의 타이밍은, 결정론적 방법으로 출력 타이밍 표준으로부터 벗어나도록 조정되어, 편차가 확실하게 제어되도록 한다. 따라서, 발생된 동기화 신호는 항상 본질적으로 출력 타이밍 표준을 따르게 되고, 연 속적인 프레임 래스터를 유지한다. 따라서, 발생된 동기화 신호는 지정된 표준으로부터 입력 비디오 신호의 단지 약간의 편차를 허용하면서, 디지털 디스플레이 장치를 신뢰할 수 있게 구동한다.

본 발명의 동기화 신호 발생기는 시간적 프레임 레이트 변화을 겪은 비디오 신호의 동기화 신호 발생을 위해 효율적으로 이용된다. 특히, 50Hz 격행 비디오 신호로부터 60Hz 순행 비디오 신호로의 상향 변환을 필요로 하는 응용에서, 본 발명은 개선된 타이밍 품질의 동기화 신호를 발생한다.

또한, 본 발명은 비디오 소스로부터 가능하게 왜곡된 동기화 신호를 수신하고, 동일한 시간적 프레임 레이트로 새로운 동기화 신호를 발생함으로써, 비디오 신호의 동기화 신호가 재저장되는 응용에서 바람직하게 이용된다.

본 발명의 동기화 신호 발생기는 다른 것들 중에서, PAL, SECAM 또는 NTSC 비디오 표준에 따른 동기화 신호를 수신할 수 있다.

발생된 동기화 신호는 HDTV와 같은 고선명도 텔레비젼 표준과 관련될 수 있다. 발생된 동기화 신호에 대응하는 이미지 레이트는 60Hz 순행 비디오 신호, 75Hz 순행, 100Hz 격행 및 120Hz 격행 비디오 신호를 포함한다.

이하에서, 비디오 신호의 필드 및 프레임 둘다 비디오 이미지로서 표시될 것이다.

이제 도 7을 참조하면, 본 발명의 동기화 신호 발생기의 예시적인 구성이 보다 상세히 기술되어 있다. 수신된 동기화 신호는 편차 검출기(710)로 제공되고, 편차 검출기(710)는 제 1 화소 클럭(750)의 클럭 신호를 카운팅함으로써, 수신된 동기화 신호의 타이밍과 입력 타이밍 표준 사이의 편차를 검출한다.

화소 클럭 발생부(750)는 수정 발진기단으로서 구현될 수 있다. 편차 검출기(710)의 카운터(715)는 특정 동기화 신호를 수신한 후에 리세트 및 재개시된다. 카운터(715)가 리세트될 때, 카운트값이 평가된다. 따라서, 특정 동기화 신호들 사이의 시간 주기가 화소 클럭 카운트의 단위로 측정된다. 측정된 시간 주기에 대응하는 화소 클럭 카운트값이, 입력 타이밍 표준에 의해 결정된 시간 주기에 대응하는 예상값과 비교된다.

특정 구현에서, 카운터(715)는 수신된 동기화 신호가 관련되는 사전정의된 수의 후속 입력 이미지에 대응하는 주기 동안 화소 클럭 신호를 카운트한다. 이 경우, 카운터의 리세트 조건은 새로운 비디오 이미지를 나타내는 동기화 신호를 포함하여, 카운터가 후속 입력 이미지의 정수에 대한 화소 클럭 신호를 카운트하도록 한다.

편차 검출기(710)는 편차 신호(711)를 타이밍 조정 회로(720)에 제공한다. 편차 신호는 편차의 방향을 포함하며, 그것은 입력 타이밍 표준에 따른 예상 카운트값에 비교하여 작거나 또는 초과하는 화소가 카운트되었는지의 여부를 나타낸다. 편차 신호는 예상 화소 카운트값과 측정된 화소 카운트값 사이의 차이를 더 포함한다.

이러한 편차 신호에 따르면, 타이밍 조정 회로(720)는 발생된 동기화 신호의 타이밍을 조정한다. 이러한 목적을 위해, 타이밍 조정 회로는 동기화 신호의 시간적 위치를 동기화 신호 발생기(740)에 시그널링하며, 동기화 신호 발생기(740)는 각각의 동기화 신호의 실제 신호 파형을 발생한다.

타이밍 조정 회로(720)는, 비디오 변환 회로의 출력 이미지의 화소 클럭에 바람직하게 관련되는 제 2 화소 클럭(760)으로부터의 클럭 참조에 근거하여 동작된다. 제 2 화소 클럭은 수정 발진기에 의해 발생된다. 제 2 화소 클럭 신호는 예를 들면, 시간적 프레임 레이트 변환기의 디스플레이 구동단으로부터 얻어질 수 있다.

도 9, 10 및 11은 도 6 또는 7 중 임의의 도면에서 도시된 동기화 신호 발생기에 의해 수행된 본 발명의 타이밍 조정 처리에 대한 예를 도시한다. 이들 특정한 예에서, 50Hz 격행 비디오 신호로부터 75Hz 순행 비디오 신호로의 시간적 프레임 레이트 변환이 선택되었다. 그러나, 도시된 동작 모드는 임의의 다른 시간적 프레임 레이트 변환 비율에 적용할 수 있다.

일반적으로, 이하에서는, 수신 및 발생된 동기화 신호가 이미지, 필드, 프레임, 라인 및 화소의 관점에서 기술되지만, 본 발명의 타이밍 조정은 동기화 신호의 수 및 시간적 위치의 조정에만 관련됨을 알아야 한다. 이미지, 필드, 프레임, 라인, 화소 등의 용어는, 조정 동작의 이해를 돕기 위해 이용되며, 대응하는 동기화 신호에 대한 참조로서 항상 이해되어야 한다. 타이밍 조정은 본 발명의 동기화 신호 발생 방안이 이용될 수 있는 변환 처리에서 생성된 비디오 이미지 콘텐츠를 고려할 필요가 없다. 특히, 비표준 입력 비디오 이미지로 인한 에러를 포함하는 비디오 이미지 콘텐츠의 발생이 허용될 수 있다.

예시된 모든 예는 입력 이미지의 시퀀스에 근거하여, 수신된 동기화 신호의 타이밍 편차를 본질적으로 검출하고, 출력 이미지의 시퀀스에 근거하여, 발생된 동기화 신호의 타이밍 조정을 수행한다. 다수의 연속적인 입력 또는 출력 이미지의 시퀀스 각각은, 연속적인 입력 이미지의 수 및 연속적인 출력 이미지의 수가 동일한 시간 주기에 대응하는 방식으로 정의된다. 이미지의 수는 정수이다. 입력 이미지는 원래의 비디오 신호의 이미지에 대응하며, 출력 이미지는 변환된 비디오 신호의 이미지에 대응한다. 이미지 시퀀스의 정의와 유사하게, 수신된 동기화 신호의 시퀀스 및 발생된 동기화 신호의 시퀀스는 동일한 시간 주기에 대응한다. 특히, 시퀀스의 시작을 나타내는 수직 동기화 신호는, 수신된 동기화 신호의 시퀀스 및 발생된 동기화 신호의 시퀀스에 대해 일치할 수 있다.

상기 설명으로부터 명백한 바와 같이, 시퀀스의 길이는 변환 비율에 의해 사전결정된다. 50Hz 격행 신호로부터 60Hz 순행 신호로의 변환을 위해 동기화 신호가 발생될 때, 입력 시퀀스는 10 후속 필드에 대응하고, 출력 시퀀스는 12 프레임을 포함한다. 50Hz 격행으로부터 75Hz 순행으로의 변환의 경우에, 수신된 동기화 신호의 시퀀스는 2 필드에 대응하며, 동시에 3 출력 프레임에 대한 동기화 신호가 발생된다. 당업자라면, 다른 변환 비율에 대한 시퀀스 수를 쉽게 결정할 것이다.

도 9에 도시된 타이밍 조정 처리에 따르면, 입력 이미지의 시퀀스에 대응하는 시간 주기 t0이 측정되어 평가된다. 도시된 예에서, 이러한 시간 주기는 2 입력 필드 및 3 출력 프레임에 대응한다. 각각의 연속적인 시퀀스에 대해, 입력 화소 클럭이 카운트되고, 예상 카운트값으로부터의 편차가 검출된다.

도 9에 도시된 바와 같이, 시간 간격 T1-T2에 수신된 입력 시퀀스는 입력 타 이밍 표준에 따른 예상 시간 주기 t0으로부터 편차 시간 △t10 만큼 벗어난다. 이 경우, 입력 이미지 시퀀스의 제 1 필드 T1-T2는 입력 타이밍 표준에 의해 정의된 것보다 짧다.

발생된 동기화 신호의 타이밍 조정은, 편차가 검출된 입력 시퀀스와 동일한 시간 T1에서 시작된 현재 발생된 시퀀스의 발생된 동기화 신호가 정확히 출력 타이밍 표준에 따라 종료되도록 수행된다. 시간 간격 T3과 T4 사이의 발생된 동기화 신호의 다음 시퀀스는, 검출된 시간 편차 △t10이 발생된 동기화 신호의 이러한 시퀀스내로 도입되도록, 그의 타이밍에 있어서 조정된다. 따라서, 시간 간격 T3-T4에서의 발생된 동기화 신호의 시퀀스는, 편차가 검출된 입력 이미지 시퀀스와 동일한 길이 t0-△t10을 갖는다. 따라서, 시점 T4에서, 입력 이미지와 출력 이미지의 시퀀스의 시작은 다시 일치된다.

시간 기간 T3-T4에서의 발생된 동기화 신호의 조정을 위해, 상이한 조정 동작 옵션이 구현될 수 있다. 제 1 조정 옵션에 따르면, 검출된 편차 △t10이, 조정될 출력 이미지 시퀀스의 마지막 이미지에만 적용된다. 출력 이미지 시퀀스의 마지막 이미지의 라인수를 감소시킴으로써 조정이 수행된다. 이것은, 마지막 이미지의 수평 동기화 신호의 수가 감소됨을 의미한다. 전체 라인에 추가되지 않는 나머지 화소는 출력 시퀀스의 마지막 이미지의 마지막 라인을 형성한다.

조정을 수행하기 위한 제 2 옵션에 따르면, 검출된 편차 △t10은 출력 시퀀스의 발생된 동기화 신호로 균일하게 분배된다. 조정은 시퀀스의 모든 이미지에서의 라인수를 감소시키는 것을 포함한다. 또한, 라인당 화소의 수는, 2개의 연속적 인 수평 동기화 신호들 사이의 시간 간격이 짧아지도록, 감소될 수 있다. 전술한 조정 동작 옵션에 따르면, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 개별적인 편차가, 전술한 제 1 옵션에 따른 것만큼 상당히 낮다. 따라서, 제 2 옵션은 출력 동기화 신호가 사전결정된 타이밍 표준 사양으로부터 가급적 조금만 벗어날 것을 요구하는 응용에 대해 바람직하다. 그러한 응용은 LCD 스크린 및 플라즈마 평판 디스플레이와 같은 디지털 디스플레이에 대한 신호 발생을 포함한다.

도 10에 도시된 타이밍 조정 동작에 대한 예는, 수신된 동기화 신호 시퀀스가 입력 타이밍 표준에 의해 정의된 것보다 긴 시간 주기를 요구한다는 점에서, 도 9를 참조하여 기술된 조정 처리와는 상이하다.

도 10에 도시된 바와 같이, 입력 이미지의 시퀀스는 시간 간격 T1-T3에서의 예상 시간 t0 대신에 시간 t0+△t20을 필요로 한다. 검출된 편차 △t20은 입력 타이밍 표준으로부터 벗어나는 수신 신호의 시퀀스와 동일한 시간 T1에서 시작되는 발생된 동기화 신호의 시퀀스 T1-T2 이후에 계속되는 발생된 동기화 신호의 시퀀스 T2-T4에 도입된다.

도 9에 기술된 동작과 유사한 방식으로, 검출된 편차 △t20은 제 1 조정 옵션에 따른 출력 이미지 시퀀스의 마지막 프레임에 추가되거나, 또는 제 2 조정 옵션에 따른 출력 이미지 시퀀스의 프레임들 사이에 균일하게 분배된다. 결과적으로, 시간 T4에서, 수신 및 발생된 동기화 신호의 다른 시퀀스를 시작하는 수직 동기화 신호들이 다시 일치된다.

제 1 조정 옵션에 따르면, 출력 이미지 시퀀스의 라인에 대응하는 추가적인 수평 동기화 신호가 마지막 프레임에 추가된다. 임의의 나머지 화소가 마지막 라인을 형성하도록 추가될 수 있다. 제 2 조정 옵션에 따르면, 동일한 수의 라인을 출력 이미지 시퀀스의 각 프레임에 추가함으로써 편차가 분배된다. 또한, 라인당 화소의 수는, 2개의 연속적인 수평 동기화 신호들 사이의 시간 간격이 길어지도록, 증가될 수 있다.

단지 작은 양의 편차가 검출될 때, 이러한 편차는 출려 이미지 시퀀스의 마지막 이미지와 관련된 발생된 동기화 신호에 도입될 수 있다. 그러나, 보다 큰 편차가 검출될 때, 이러한 편차는 바람직하게 복수의 이미지에 분배되어, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 개별적인 편차가 작아지도록 한다.

도 11에 도시된 바와 같이, 예를 들면, 각각의 수신된 수직 동기화 신호 이후의 편차를 검출함으로써, 아직 완전히 수신되지 않은 입력 이미지 시퀀스내에 이미 존재하는 타이밍 편차를 검출할 수도 있다. 이것에 따르면, 수신된 시퀀스의 완료를 대기하지 않고서도, 수신된 신호의 시퀀스와 동일한 시점 T1에서 시작되는 발생된 동기화 신호의 시퀀스의 타이밍을 조정할 수 있다.

도시된 예에 따르면, 편차 △t30이 수신된 시퀀스 T1-T2의 제 1 이미지에서 발생되고, 입력 시퀀스의 각 필드의 주기를 평가함으로써 검출된다. 도 11에서의 예시적인 옵션 1 및 2를 참조하면, 검출된 편차는, 편차가 검출된 입력 이미지를 따르는 출력 이미지 시퀀스의 이미지들 중 하나에 적용된다. 도 11에서의 제 3 옵션에 따르면, 검출된 편차가 나머지 출력 이미지들 사이에서 분배된다. 상기 구현에서 이미 기술된 바와 같이, 타이밍 조정은 라인(즉, 수평 동기화 신호)을 추가하 거나 또는 빼는 것에 의해서, 또는 라인당 화소의 수를 조정함으로써 수행된다.

도 8에는, 본 발명에 따른 동기화 신호의 발생을 수행하는 시간적 프레임 레이트 변환기의 구성이 도시된다. 이러한 시간적 프레임 레이트 변환기는 전술한 타이밍 조정 동작들 중 임의의 동작을 수행할 수 있다.

시간적 프레임 레이트 변환기(800)에는 입력 이미지 데이터를 저장하고, 변환된 비디오 신호로서 공급될 이미지 데이터를 판독하는 버퍼(870)가 제공된다. 수신된 이미지 데이터의 획득은, 수신된 비디오 신호의 수평 및 수직 동기화 신호(801) 및 입력 화소 클럭을 수신하는 메모리 제어기(880)에 의해 제어된다. 동기화 신호 및 입력 화소 클럭이, 특정 수의 입력 이미지에 대응하는 화소 클럭 신호를 카운트하는 클럭 카운터(815)에 또한 공급된다. 클럭 카운터(815)는 입력 이미지의 각 시퀀스에 대한 화소를 카운트한다. 다음 시퀀스의 시작을 나타내는 수신된 동기화 신호는, 카운트값이 평가되고, 카운터가 리세트되도록 한다.

카운트값은 ALU(arithmetic logic unit)(810)에 제공되어, 입력 타이밍 표준에 따른 예상 카운트값과 비교된다. 검출된 편차에 따라, ALU(810)는 출력 이미지의 시퀀스에 대한 발생된 동기화 신호의 조정을 결정한다. 이러한 목적을 위해, ALU(810)는 수평 및 수직 동기화 신호(802)가 발생될 시간적 위치를 계산하고, 각각의 신호를 동기화 신호 발생 회로(840)에 제공한다. 이 회로는 동기화 신호(802)의 실제 파형을 발생하고, 발생된 동기화 신호를 출력 화소 클럭과 함께 출력한다. 발생된 동기화 신호(802) 및 출력 화소 클럭은 판독 메모리 제어기(890)에도 제공되어, 변환된 비디오 신호의 발생을 제어하도록 한다.

ALU는 '시퀀스 시작' 신호 및 현재 시퀀스 위치를 더 제공하여, 변환 처리를 제어한다. 시퀀스 위치는 출력 이미지 시퀀스내의 현재 이미지를 나타낸다. 시퀀스 위치 신호를 발생하는 효율적인 방법은, 발생된 동기화 신호가, 통상적으로 수직 및 수평 동기화 신호의 동시 발생인 새로운 이미지를 나타낼 때마다, 시퀀스 위치 카운터를 증가시키는 것이다. 시퀀스 위치를 0으로 리세트하는 것은, 출력 이미지의 새로운 시퀀스의 시작을 나타낸다. 변환 처리는 시퀀스 위치를 이용하여, 출력 비디오 이미지와 하나 또는 복수의 입력 비디오 이미지 사이의 이미지 보간 비율을 결정한다. 이러한 방식으로, 변환 처리의 효율적인 제어가 달성된다.

ALU(810)는 출력 시퀀스의 이미지당 라인의 수 및 라인당 화소의 수를 내부적으로 결정하여, 수평 및 수직 동기화 신호(802)의 발생을 제어한다.

화소 클럭 카운트값 이외에도, ALU(810)에는 수신된 수평 및 수직 동기화 신호가 제공될 수 있다. 이들 신호에 근거하여, ALU는 편차의 유형을 결정한다. 수평 동기화 신호 및/또는 수직 동기화 신호가 입력 타이밍 표준에 따른 주기를 갖는지의 여부를 결정함으로써, 탐색 모드에서 VCR에 의해 발생된 타이밍 에러 및 소스 스위칭에 의해 발생된 에러가 구별될 수 있다. 따라서, 발생된 동기화 신호의 적절한 조정 처리가 선택된다.

도 12에는, 사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하는 방법이 기술된다. 제 1 단계(s100)에서, 수신된 동기화 신호와 입력 타이밍 표준 사이의 편차가 검출된다. 제 2 단계(s200)에서, 검출된 편차에 따라, 발생된 동기화 신호의 타이밍이 조정된다.

따라서, 기술된 본 발명의 동기화 신호 발생 방법은 수신된 동기화 신호의 편차를 반영하는 발생된 동기화 신호를 제공한다. 그러나, 수신된 동기화 신호에서의 편차는 출력 동기화 신호의 발생에 실질적인 에러를 초래하지 않는다. 반대로, 기술된 방법은 본질적으로 출력 타이밍 표준에 따라 동기화 신호를 발생하며, 여기서, 발생된 동기화 신호의 타이밍은 확실히 제어될 수 있다. 이러한 방식으로, 발생된 동기화 신호는, LCD 스크린 및 플라즈마 평탄 스크린을 포함하는 디지털 디스플레이와 같은, 안정적인 신호 입력을 필요로 하는 응용에 대해 개선된 디스플레이 제어를 제공한다.

이제, 도 13을 참조하여, 검출 단계(s100)의 예시적인 구현이 보다 상세히 기술된다. 이러한 구현에 따르면, 제 부단계(s110)에서, 입력 화소 클럭의 클럭 신호가 카운트된다. 또다른 부단계(s120)에서, 특정 동기화 신호가 수신될 때, 카운트값이 리세트된다.

이러한 방식으로, 화소 클럭 신호가, 2개의 특정 동기화 신호들 사이의 시간 주기에 대해 카운트된다. 예를 들어, 2개의 연속적인 수직 동기화 신호들 사이의 화소 클럭 신호를 카운팅함으로써, 수신된 필드 또는 프레임에 대응하는 시간 간격에 대해 화소 클럭 카운트가 얻어진다. 전술한 동작 모드에 따르면, 수신된 수직 동기화 신호의 시퀀스에 대한 시간 간격이 카운트된다. 이미지의 수는, 수신된 동기화 신호와 발생된 동기화 신호 사이의 변환 비율에 따라 사전결정된다.

또다른 부단계(s130)에서, 특정 동기화 신호들 사이의 시간 간격에 대한 카운트값이, 입력 타이밍 표준에 따른 예상 카운트값과 비교된다. 이러한 방식으로, 수신된 동기화 신호와 입력 타이밍 표준 사이의 편차가, 화소 클럭 카운트값의 단위로 결정된다. 따라서, 효율적인 동작으로, 편차가 정량적으로 결정될 수 있다.

전술한 동작 모드(도 9, 10, 11을 참조)에서, 수신된 동기화 신호의 시퀀스에 대해 카운트된 화소의 수는, 입력 타이밍 표준에 따른 예상 화소 클럭 카운트와 비교된다. 예상 카운트값과 실제 카운트값 사이의 차이는, 발생된 동기화 신호의 타이밍 조정을 제어하기 위해 이용되는 편차 값을 지정한다.

기술된 편차 검출 단계(s100)의 구현은, 프로그램가능 디지털 신호 프로세서 또는 FPGA(field programmable gate array)와 같은 임의의 종류의 프로그램가능 논리 회로에서 효율적으로 구현될 수 있다.

도 14를 참조하여, 발생된 동기화 신호의 타이밍을 조정하는 단계(s200)의 예시적인 구현이 기술된다. 제 1 부단계(s210)에서, 검출된 편차를 지정하는 값이 수신된다. 수신된 편차 값에 따라, 부단계(s220)에서, 타이밍의 조정을 수행하는 조정 방법이 선택된다.

조정 방법의 선택은, 적어도 편차의 크기를 고려함으로써 효율적으로 수행된다. 또한, 검출된 편차의 방향이 선택 기준으로서 이용될 수 있다. 발생된 동기화 신호의 타이밍과 출력 타이밍 표준 사이의 편차가 사전정의된 편차 범위를 초과하지 않는 방식으로, 적절한 타이밍 조정 방법이 선택된다. 따라서, LCD 및 플라즈마 평판 디스플레이와 같은 매우 안정적인 입력 신호를 필요로 하는 디스플레이 응용을 구동하는데 바람직하게 이용되는, 개선된 타이밍 품질의 동기화 신호가 발생된다.

대안적으로, 조정 방법의 선택은 편차의 유형을 검출함으로써 수행될 수 있다. 이러한 대안에 따르면, 각각의 수신된 수평 및 수직 동기화 신호의 시간적 위치가 평가된다. 이러한 평가에 근거하여, 예를 들면, 입력 비디오 신호에서의 에러가 탐색 모드에서의 소비자 등급 VCR로부터 또는 소스 스위칭으로부터 초래되는지의 여부를 구별할 수 있다. 특히, 정수의 라인이 각각의 필드에서 빠지거나 추가된다는 점에서, 입력 타이밍 표준으로부터 입력 이미지가 벗어나는지 여부를 결정할 수 있다. 또한, 특정 라인이 보다 크거나 작은 수의 화소를 갖는지 여부를 결정할 수 있다. 이러한 구별에 따라, 적절한 조정 방법이 선택된다.

발생된 동기화 신호에서의 타이밍 편차를 가급적 반대할 수 없는 것으로 하도록 조정 방법이 선택되는 고려 사항이, 개별적인 조정 방법을 기술할 때에 기술될 것이다. 이하에 기술된 조정 방법들 중 적어도 하나는 선택을 위해 이용가능해야 한다. 바람직하게, 기술된 조정 방법들 중 임의의 것들 사이에서 선택할 수 있다.

단계(s230a)에 의해 도시된 제 1 조정 방법에 따르면, 검출된 편차가, 발생된 동기화 신호의 시퀀스의 마지막 이미지에 도입된다. 편차 값에 대응하여, 마지막 이미지의 라인을 나타내는 수평 동기화 신호의 수가 증가되거나 감소된다. 과다한 수의 화소가 마지막 (보다 짧은) 라인으로서 추가된다.

편차가 특정 값을 초과하지 않는다면, 이러한 조정 방법이 선택되어, 수신된 이미지의 시퀀스에 대해 검출된 편차가, 출력 타이밍 표준으로부터 사전정의된 편차 범위보다 더 벗어나지 않고서도, 발생된 수평 신호의 시퀀스의 마지막 이미지에 도입될 수 있다. 수신된 동기화 신호의 편차가, 발생된 동기화 신호에 대한 사전정의된 편차 범위보다 큰 편차를 초래한다면, 다른 조정 방법이 선택된다.

단계(s230b)에 도시된 제 2 조정 방법에 따르면, 검출된 편차가 출력 동기화 신호의 시퀀스의 모든 이미지들 사이에 분배된다. 출력 시퀀스의 모든 이미지의 라인수는 모든 필드/프레임이 동일한 수의 라인을 갖게 편차를 분배하도록 조정된다. 나머지 화소는 마지막 필드의 마지막 라인을 형성한다. 이 라인은 표준 라인보다 짧을 수 있다.

이 방법에 따르면, 발생된 동기화 신호의 시퀀스의 복수의 이미지 사이에 보다 큰 편차를 분배할 수 있다. 더욱이, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 편차가 사전설정된 편차 범위내에 유지될 수 있다. 이러한 조정 방법은, 탐색 모드에서의 VCR에 의해 초래된 것과 같은, 정수의 라인이 입력 필드에서 빠지는 수신된 동기화 신호에서의 에러를 처리하기에 특히 바람직하다. 동기화 신호의 수신된 시퀀스에서 빠지는 라인의 수에 따라, 발생된 동기화 신호에서의 라인수가 조정되어, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 최소의 반대할 수 있는 편차를 초래한다.

검출된 편차가, 제 2 조정 방법에 따른 타이밍 조정이 사전설정된 편차 범위보다 크게, 개별적인 발생된 동기화 신호의 편차를 초래하는 그러한 크기라면, 제 3 조정 방법이 선택된다.

단계(s230c)에 도시된 이러한 방법에 따르면, 검출된 편차가, 발생된 동기화 신호의 시퀀스의 모든 이미지들 사이에 분배된다. 출력 시퀀스의 모든 이미지에서 의 라인에 대응하는 발생된 수평 동기화 신호의 수를 조정함으로써, 검출된 편차가 분배되며, 또한 나머지 화소를 분배하도록 라인당 화소의 수가 조정된다. 출력 시퀀스의 모든 라인들 사이에 고르게 분배되지 않을 수 있는 나머지 화소는 마지막 필드의 마지막 라인을 형성한다.

이 방법에 따르면, 출력 타이밍 표준으로부터 사전설정된 편차 범위보다 더 벗어나는 발생된 동기화 신호없이도, 보다 큰 편차가 출력 필드/프레임 사이에 분배될 수 있다. 이러한 편차 범위는 필드/프레임당 라인의 수를 지정하는 간격 및 라인당 화소의 수를 지정하는 간격을 포함할 수 있다. 따라서, 사전결정된 편차 제한을 준수하면서, 큰 크기의 편차도, 발생된 동기화 신호 사이에 분배될 수 있다.

기술된 타이밍 조정 단계(s200)의 구현은, 프로그램가능 디지털 신호 프로세서 또는 FPGA와 같은 임의의 종류의 프로그램가능 논리 회로에서 효율적으로 구현될 수 있다.

요약하면, 본 발명은 사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하는 동기화 신호 발생 방안을 제공한다. 사전정의된 입력 타이밍 표준으로부터의 수신된 동기화 신호의 타이밍의 편차가 검출되고, 검출된 편차에 근거하여, 발생된 동기화 신호의 타이밍이 조정된다.

따라서, 수신된 동기화 신호의 타이밍에서의 편차가, 발생된 동기화 신호가 항상 본질적으로 출력 타이밍 표준을 따르는 방식으로, 발생된 동기화 신호에 도입되고, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 편차가 확실히 제어될 수 있다. 따라서, 발생된 동기화 신호는, 지정된 표준으로부터의 입력 비디오 신호의 단지 약간의 편차를 허용하면서, 디지털 디스플레이 장치를 신뢰할 수 있게 구동한다. 그러한 디스플레이 응용은 LCD 및 플라즈마 평판 디스플레이를 포함한다. 종래의 동기화 신호 발생 방안의 단점인, 발생된 동기화 신호의 타이밍에서의 실질적인 에러의 발생이 회피된다.

본 발명에 따르면, 수신된 동기화 신호에 근거하여 동기화 신호를 발생하는 개선된 방안을 제공할 수 있다.

Claims (44)

1. 사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호(601)에 근거하여, 동기화 신호(602)를 발생하는 동기화 신호 발생기―상기 수신된 동기화 신호(601) 및 상기 발생된 동기화 신호(602)는 수평 및 수직 비디오 동기화 신호를 포함함―에 있어서,

   사전정의된 입력 타이밍 표준으로부터 상기 수신된 동기화 신호(601)의 타이밍의 편차를 검출하는 검출 수단(610, 710)과,

   상기 검출 수단(610, 710)에 의해 검출된 상기 편차에 근거하여, 상기 발생된 동기화 신호(602)의 타이밍을 조정하는 타이밍 조정 회로(620, 720)를 포함하는

   동기화 신호 발생기.
2. 제 1 항에 있어서,

   상기 검출 수단(710, 810)은 수신된 동기화 신호들(601, 801) 사이의 시간 주기를 화소 클럭 카운트값의 단위로 측정하기 위해, 제 1 화소 클럭 신호를 카운팅하는 카운터(715, 815)를 포함하는 동기화 신호 발생기.
3. 제 2 항에 있어서,

   상기 카운터(715, 815)는 사전정의된 수의 후속 입력 이미지의 주기에 대해 화소의 수를 카운트하는 동기화 신호 발생기.
4. 제 3 항에 있어서,

   상기 주기는 1 또는 2 후속 입력 필드에 대응하는 동기화 신호 발생기.
5. 제 3 항에 있어서,

   상기 주기는 10 후속 입력 필드에 대응하는 동기화 신호 발생기.
6. 제 3 항에 있어서,

   상기 후속 입력 이미지의 수는, 상기 입력 타이밍 표준에 따른 상기 후속 입력 이미지의 수의 주기(t0)가 상기 출력 타이밍 표준에 따른 정수의 후속 출력 이미지의 주기(t0)에 대응하도록 사전설정되는 동기화 신호 발생기.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,

   상기 타이밍 조정 회로(620, 720, 810)는 현재 출력 이미지의 발생된 동기화 신호(602, 802)의 타이밍을 조정하는 동기화 신호 발생기.
8. 제 6 항에 있어서,

   상기 타이밍 조정 회로(620, 720, 810)는 출력 이미지의 시퀀스의 발생된 동기화 신호(602, 802)의 타이밍을 조정하고, 상기 시퀀스의 이미지의 수는 상기 출력 타이밍 표준에 따른 상기 시퀀스의 주기(t0)가 상기 사전설정된 수의 후속 입력 이미지의 상기 주기(t0)에 대응하도록 사전설정되는 동기화 신호 발생기.
9. 제 8 항에 있어서,

   상기 타이밍 조정 회로(620, 720, 810)는 상기 입력 타이밍 표준에 의해 지정된 것보다 높은 카운트된 화소의 수에 응답하여 상기 출력 이미지의 시퀀스의 마지막 이미지의 발생된 수평 동기화 신호의 수를 증가시키는 동기화 신호 발생기.
10. 제 8 항에 있어서,

    상기 타이밍 조정 회로(620, 720, 810)는 상기 입력 타이밍 표준에 의해 지정된 것보다 낮은 카운트된 화소의 수에 응답하여 상기 출력 이미지의 시퀀스의 마지막 이미지의 발생된 수평 동기화 신호의 수를 감소시키는 동기화 신호 발생기.
11. 제 8 항에 있어서,

    상기 타이밍 조정 회로(620, 720, 810)는 상기 출력 이미지의 시퀀스의 모든 이미지에서의 발생된 수평 동기화 신호의 수를 조정함으로써, 카운트된 화소의 수에서의 편차를 분배하는 동기화 신호 발생기.
12. 제 11 항에 있어서,

    상기 타이밍 조정 회로(620, 720, 810)는 상기 출력 이미지의 시퀀스의 모든 라인에 대해 연속적으로 발생된 수평 동기화 신호들 사이의 시간 간격을 더 조정하는 동기화 신호 발생기.
13. 제 8 항 내지 제 12 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 회로(620, 720, 810)는 상기 사전설정된 수의 입력 이미지에 대해 검출된 편차(△t10, △t20, △t30)를 현재 또는 이후의 출력 이미지의 시퀀스내로 완전하게 도입하는 동기화 신호 발생기.
14. 제 8 항 내지 제 13 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 회로(620, 720, 810)는 출력 이미지의 시퀀스에 대한 현재 이미지 위치를 나타내는 시퀀스 위치 신호를 더 발생하는 동기화 신호 발생기.
15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 회로(720, 810)는 제 2 화소 클럭 신호에 따라 상기 발생된 동기화 신호(602, 802)의 시간적 위치를 결정하는 동기화 신호 발생기.
16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 회로(620, 720, 810)는 상기 동기화 신호 발생을 제어하기 위해, 필드 또는 프레임당 라인의 수를 결정하는 동기화 신호 발생기.
17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 회로(620, 720, 810)는 상기 동기화 신호 발생을 제어하기 위해, 라인당 화소의 수를 결정하는 동기화 신호 발생기.
18. 제 8 항 내지 제 17 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 회로(620, 720, 810)는 이하의 사전정의된 동작들, 즉,

    (i) 라인의 수를 조정함으로써 출력 이미지의 시퀀스의 마지막 이미지에 검출된 편차를 도입하고, 나머지 화소를 마지막 라인에 추가하며,

    (ii) 모든 상기 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차를 분배하고, 나머지 화소를 마지막 이미지의 마지막 라인에 추가하며,

    (iii) 모든 상기 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차를 분배하고, 나머지 화소를 모든 상기 이미지의 모든 라인들 사이에 분배하며, 나머지 화소를 마지막 이미지의 마지막 라인에 추가

    하는 동작들로부터 조정 동작을 선택하는 동기화 신호 발생기.
19. 제 18 항에 있어서,

    상기 조정 동작은 상기 편차의 크기(magnitude) 및/또는 방향(direction)에 근거하여 선택되는 동기화 신호 발생기.
20. 제 19 항에 있어서,

    상기 조정 동작은, 상기 발생된 동기화 신호의 타이밍과 상기 출력 타이밍 표준 사이의 편차가 사전정의된 편차 범위를 초과하지 않도록 선택되는 동기화 신 호 발생기.
21. 제 18 항에 있어서,

    상기 타이밍 조정 회로(620, 720, 810)는 상기 조정 동작을 선택하기 위해, 수신된 동기화 신호의 유형 및 시간을 평가하는 동기화 신호 발생기.
22. 비디오 신호가 시간적 프레임 레이트 변환되도록 하는 비디오 변환 회로에 있어서,

    제 1 항 내지 제 21 항에 따른 동기화 신호 발생기를 포함하는

    비디오 변환 회로.
23. 사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하는 방법―상기 수신된 동기화 신호 및 상기 발생된 동기화 신호는 수평 및 수직 비디오 동기화 신호를 포함함―에 있어서,

    사전정의된 입력 타이밍 표준으로부터 상기 수신된 동기화 신호의 타이밍의 편차를 검출하는 단계(s100)와,

    상기 검출 단계(s100)에 의해 검출된 상기 편차에 근거하여 상기 발생된 동 기화 신호의 타이밍을 조정하는 단계(s200)를 포함하는

    동기화 신호 발생 방법.
24. 제 23 항에 있어서,

    상기 검출 단계(s100)는 수신된 동기화 신호들 사이의 시간 주기를 화소 클럭 카운트값의 단위로 측정하기 위해, 제 1 화소 클럭 신호를 카운팅하는 단계(s110)를 포함하는 동기화 신호 발생 방법.
25. 제 24 항에 있어서,

    상기 검출 단계(s100)는 특정 동기화 신호 수신시에, 상기 제 1 화소 클럭 신호의 카운트값을 리세트하는 단계(s120)를 더 포함하는 동기화 신호 발생 방법.
26. 제 25 항에 있어서,

    상기 화소의 수는 사전정의된 수의 후속 입력 이미지의 주기에 대해 카운트되는 동기화 신호 발생 방법.
27. 제 26 항에 있어서,

    상기 주기는 1 또는 2 후속 입력 필드에 대응하는 동기화 신호 발생 방법.
28. 제 26 항에 있어서,

    상기 주기는 10 후속 입력 필드에 대응하는 동기화 신호 발생 방법.
29. 제 26 항에 있어서,

    상기 후속 입력 이미지의 수는, 상기 입력 타이밍 표준에 따른 상기 사전정의된 수의 후속 입력 이미지의 주기(t0)가 상기 출력 타이밍 표준에 따른 정수의 후속 출력 이미지의 주기(t0)에 대응하도록 사전설정되는 동기화 신호 발생 방법.
30. 제 23 항 내지 제 29 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 단계(s200)는 현재 출력 이미지의 발생된 동기화 신호(602, 802)의 타이밍을 조정하는 동기화 신호 발생 방법.
31. 제 29 항에 있어서,

    상기 타이밍 조정 단계(s200)는 출력 이미지의 시퀀스의 발생된 동기화 신호의 타이밍을 조정하고, 상기 시퀀스의 이미지의 수는 상기 출력 타이밍 표준에 따른 상기 시퀀스의 주기(t0)가 상기 사전설정된 수의 후속 입력 이미지의 상기 주기(t0)에 대응하도록 사전설정되는 동기화 신호 발생 방법.
32. 제 31 항에 있어서,

    상기 타이밍 조정 단계(s200)는 상기 입력 타이밍 표준과는 상이한 카운트된 화소의 수에 응답하여 상기 출력 이미지의 시퀀스의 마지막 이미지의 발생된 수평 동기화 신호의 수를 조정(s230a)하는 동기화 신호 발생 방법.
33. 제 31 항에 있어서,

    상기 타이밍 조정 단계(s200)는 상기 출력 이미지의 시퀀스의 모든 이미지에서의 발생된 수평 동기화 신호의 수를 조정함으로써, 카운트된 화소의 수에서의 편차를 분배(s230b)하는 동기화 신호 발생 방법.
34. 제 33 항에 있어서,

    상기 타이밍 조정 단계(s200)는 상기 출력 이미지의 시퀀스의 모든 라인에 대해 연속적으로 발생된 수평 동기화 신호들 사이의 시간 간격을 더 조정하는 동기화 신호 발생 방법.
35. 제 31 항 내지 제 34 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 단계(s200)는 상기 사전설정된 수의 입력 이미지에 대해 검출된 편차(△t10, △t20, △t30)를 현재 또는 이후의 출력 이미지의 시퀀스내로 완전히 도입하는 동기화 신호 발생 방법.
36. 제 31 항 내지 제 35 항 중 어느 한 항에 있어서,

    출력 이미지의 시퀀스에 대한 현재 이미지 위치를 나타내는 시퀀스 위치 신호를 발생하는 단계를 더 포함하는 동기화 신호 발생 방법.
37. 제 23 항 내지 제 36 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 단계(s200)는 제 2 화소 클럭 신호에 따라 상기 출력 동기 화 신호의 시간적 위치를 결정하는 동기화 신호 발생 방법.
38. 제 23 항 내지 제 37 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 단계(s200)는 상기 동기화 신호 발생을 제어하기 위해, 필드 또는 프레임당 라인의 수를 결정하는 동기화 신호 발생 방법.
39. 제 23 항 내지 제 38 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 단계(s200)는 상기 동기화 신호 발생을 제어하기 위해, 라인당 화소의 수를 결정하는 동기화 신호 발생 방법.
40. 제 31 항 내지 제 39 항 중 어느 한 항에 있어서,

    상기 타이밍 조정 단계(s200)는 이하의 사전정의된 동작들, 즉,

    (i) 라인의 수를 조정함으로써 출력 이미지의 시퀀스의 마지막 이미지에 검출된 편차를 도입(s230a)하고, 나머지 화소를 마지막 라인에 추가하며,

    (ii) 모든 상기 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차를 분배(s230b)하고, 나머지 화소를 마지막 이미지의 마지막 라인에 추가하며,

    (iii) 모든 상기 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차를 분배(s230c)하고, 나머지 화소를 모든 상기 이미지의 모든 라인들 사이에 분배하며, 나머지 화소를 마지막 이미지의 마지막 라인에 추가

    하는 동작들로부터 조정 동작을 선택하는 단계(s220)를 포함하는 동기화 신호 발생 방법.
41. 제 40 항에 있어서,

    상기 조정 동작은 상기 편차의 크기 및/또는 방향에 근거하여 선택되는 동기화 신호 발생 방법.
42. 제 41 항에 있어서,

    상기 조정 동작은, 상기 발생된 동기화 신호의 타이밍과 상기 출력 타이밍 표준 사이의 편차가 사전정의된 편차 범위를 초과하지 않도록 선택되는 동기화 신호 발생 방법.
43. 제 40 항에 있어서,

    상기 타이밍 조정 단계(s200)는 조정 동작을 선택하기 위해, 수신된 동기화 신호의 유형 및 시간을 평가하는 단계를 더 포함하는 동기화 신호 발생 방법.
44. 비디오 신호가 시간적 프레임 레이트 변환되도록 하는 방법에 있어서,

    제 23 항 내지 제 43 항 중 어느 한 항에 따른 동기화 신호 발생 방법을 포함하는

    비디오 변환 방법.

Images