JP5147860B2 - 同期信号変換回路およびそれを備える信号処理システム、並びに同期信号変換方法 - Google Patents

Description

この発明は、データ信号とともに伝送される入力同期信号を所定の規格に準拠する出力同期信号に変換する同期信号変換回路およびそれを備える信号処理システム、並びに同期信号変換方法に関する。

従来、データ伝送技術では、データ信号や同期信号の伝送方式は、所定の規格によって規定されている。例えば、映像入出力についてのインターフェイス標準規格であるＤＶＩ（Digital Visual Interface）や映像音声入出力についてのインタフェイス標準規格であるＨＤＭＩ（High-Definition Multimedia Interface）では、図１５のように、水平同期信号のパルス幅，垂直同期信号のアクティブ期間の長さ，データ信号の有効期間（有効データが存在する期間）の位置などは、“CEA-861D”と称されるデジタル映像伝送規格によって規定されている。

近年、装置間の互換性を向上させるために、様々な技術分野において規格の標準化が進んでいる。例えば、ＨＤＭＩについては、デジタルテレビやＤＶＤプレイヤーなどのデジタル電化製品だけでなく、デジタルカメラや携帯電話に代表されるモバイル機器などの技術分野にも幅広く普及してきている。

特開２００５−３１８６１０号公報

CEA-861-D,A DTV Profile for Uncompressed High Speed Digital Interfaces

標準規格を採用するためには、その標準規格に準拠したデータ信号や同期信号を送受信できるように機器の仕様を変更することが必然的に求められる。しかしながら、すでに採用されている仕様を改変するには開発コストがかかってしまう。

そこで、この発明は、入力同期信号を所定の規格に準拠する出力同期信号に変換できる同期信号変換回路を提供することを目的とする。

この発明の１つの局面に従うと、同期信号変換回路は、データ信号とともに伝送される第１の同期信号を所定の規格に準拠する第２の同期信号に変換する回路であって、上記第１の同期信号の遷移を検出する遷移検出回路と、上記遷移検出回路による検出結果に応答して上記第２の同期信号を生成する同期信号生成回路と、上記第２の同期信号を上記データ信号に同期させるために、上記同期信号生成回路によって生成された第２の同期信号を遅延させる出力タイミング調整回路とを備える。

上記同期信号変換回路では、第１の同期信号を所定の規格に準拠する第２の同期信号に変換することができる。この同期信号変換回路を用いることにより、既存のシステム（所定の規格に対応していないシステム）の仕様を改変することなく、そのシステムを所定の規格に対応させることができる。

この発明の別の局面に従うと、同期信号変換方法は、データ信号とともに伝送される第１の同期信号を所定の規格に準拠する第２の同期信号に変換する方法であって、上記第１の同期信号の遷移を検出するステップ（ａ）と、上記ステップ（ａ）における検出結果に応答して上記第２の同期信号を生成するステップ（ｂ）と、上記第２の同期信号を上記データ信号に同期させるために、上記ステップ（ｂ）において生成された第２の同期信号を遅延させるステップ（ｃ）とを備える。

以上のように、入力同期信号を所定の規格に準拠する出力同期信号に変換することができるので、既存のシステムの仕様を改変することなく、そのシステムを所定の規格に対応させることができる。

この発明の実施形態１による同期信号変換回路の構成図。 図１に示した遷移検出回路の構成図。 図１に示した同期信号生成回路の構成図。 図３に示した同期信号生成回路による動作について説明するための図。 図１に示した同期信号変換回路による動作について説明するための図。 図３に示した同期信号生成回路の変形例の構成図。 図６に示した同期信号生成回路の動作について説明するための図。 この発明の実施形態２による同期信号変換回路の構成図。 図８に示した遷移検出回路の構成図。 図８に示したフィールド判定回路によるフィールド判定処理について説明するための図。 図８に示したフィールド判定回路による動作について説明するための図。 図８に示したフィールド判定回路による異常検出処理について説明するための図。 この発明の実施形態３による同期信号変換回路の構成図。 図１３に示した同期信号変換回路の変形例の構成図。 データ信号および同期信号について説明するための図。

以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

（実施形態１）
図１は、この発明の実施形態１による同期信号変換回路１の構成を示す。同期信号変換回路１は、デジタルテレビ，ＤＶＤプレイヤー，デジタルカメラ，携帯電話などの映像信号処理システムに搭載されるものであり、映像信号供給源２０の仕様に準拠した水平同期信号ＨＳ１，垂直同期信号ＶＳ１を標準規格（例えば、ＨＤＭＩやＤＶＩなど）に準拠する水平同期信号ＨＳ２，垂直同期信号ＶＳ２に変換して、標準規格に準拠したデータ信号処理を実行する映像信号処理回路３０に出力する。

この映像信号処理システムは、同期信号変換回路１，映像信号供給源２０，映像信号処理回路３０の他に、ホストコンピュータ４０などを備える。ホストコンピュータ４０は、映像信号供給源２０の仕様についての情報（仕様情報ＳＴＤ）を同期信号変換回路１へ供給する。仕様情報ＳＴＤには、水平同期信号ＨＳ１，垂直同期信号ＶＳ１のそれぞれについてのパラメータ（周期の長さ、アクティブ期間の長さ、有効期間の位置、周期を規定するエッジの種類など）が規定されている。

〔同期信号変換回路〕
同期信号変換回路１は、制御回路１０と、遷移検出回路１１と、同期信号生成回路１２と、出力タイミング調整回路１３とを備える。遷移検出回路１１は、垂直同期信号ＶＳ１の遷移を検出すると、スタートパルスＳＴＲを出力する。同期信号生成回路１２は、遷移検出回路１１からのスタートパルスＳＴＲに応答して、同期信号ＨＳ２，ＶＳ２を生成する。出力タイミング調整回路１３は、同期信号ＨＳ２，ＶＳ２をデータ信号ＤＡＴＡに同期させるために、同期信号生成回路１３によって生成された同期信号ＨＳ２，ＶＳ２を遅延させる。

〔制御回路〕
制御回路１０は、標準規格についての情報（標準規格情報）を予め記憶している。標準規格情報には、水平同期信号ＨＳ２，垂直同期信号ＶＳ２のそれぞれについてのパラメータ（周期の長さ、アクティブ期間の長さ、有効期間の位置、周期を規定するエッジの種類など）が規定されている。

また、制御回路１０は、ホストコンピュータ４０からの仕様情報ＳＴＤを受け、仕様情報ＳＴＤと標準規格情報との差異に基づいて、遷移検出回路１１，同期信号生成回路１２，出力タイミング調整回路１３のそれぞれを制御する。具体的には、制御回路１０は、遷移検出回路１１が検出すべきエッジの種類の設定，同期信号生成回路１２が生成すべき同期信号の周期およびアクティブ期間の設定，出力タイミング調整回路１３の遅延量の設定などを実行する。

〔遷移検出回路〕
図２のように、遷移検出回路１１は、垂直同期信号ＶＳ１の立ち上がりエッジを検出する立ち上がりエッジ検出回路１０１Ｖと、垂直同期信号ＶＳ１の立ち下がりエッジを検出する立ち下がりエッジ検出回路１０２Ｖと、制御回路１０による制御に応答して動作するセレクタ１０３Ｖとを含む。例えば、垂直同期信号ＶＳ１の立ち上がりエッジを基準として垂直同期信号ＶＳ１の周期やアクティブ期間が規定される場合には、制御回路１０は、セレクタ１０３Ｖに立ち上がりエッジ検出回路１０１Ｖの検出結果をスタートパルスＳＴＲとして選択させる。

〔同期信号生成回路〕
図３のように、同期信号生成回路１２は、スタートパルスＳＴＲに応答して水平同期信号ＨＳ２，垂直同期信号ＶＳ２をそれぞれ生成する水平同期信号生成回路１０４Ｈ，垂直同期信号生成回路１０４Ｖを含む。水平同期信号生成回路１０４Ｈ，垂直同期信号生成回路１０４Ｖは、それぞれ、カウンタ１１１Ｈ，１１１Ｖと、レベル切換回路１１２Ｈ，１１２Ｖとを含む。

カウンタ１１１Ｈ，１１１Ｖは、それぞれ、制御回路１０からの制御信号Ｈ−ＣＴＲＬ，Ｖ−ＣＴＲＬに従って動作する。制御信号Ｈ−ＣＴＲＬ，Ｖ−ＣＴＲＬは、それぞれ、同期信号ＨＳ２，ＶＳ２のアクティブ期間の長さを規定するアクティブ期間規定数値と、同期信号ＨＳ２，ＶＳ２の周期の長さを規定する周期規定数値とを示す。

レベル切換回路１１２Ｈ，１１２Ｖは、それぞれ、立ち下げ信号Ｈ−ＦＡＬＬ，Ｖ−ＦＡＬＬに応答して同期信号ＨＳ２，ＶＳ２の論理レベルをローレベルに遷移させる一方、立ち上げ信号Ｈ−ＲＩＳＥ，Ｖ−ＲＩＳＥに応答して同期信号ＨＳ２，ＶＳ２の論理レベルをハイレベルに遷移させる。

図４のように、カウンタ１１１Ｖは、スタートパルスＳＴＲが供給されるカウントを開始するとともに立ち下げ信号Ｖ−ＦＡＬＬを出力する。これにより、同期信号ＶＳ２は、ハイレベルからローレベルに遷移する。

次に、カウンタ１１１Ｖのカウント値が制御信号Ｖ−ＣＴＲＬに示されたアクティブ期間規定数値（図４では、“５”）に到達すると、カウンタ１１１Ｖは、立ち上げ信号Ｖ−ＲＩＳＥを出力する。これにより、同期信号ＶＳ２は、ローレベルからハイレベルに遷移する。次に、カウンタ１１１Ｖのカウント値が制御信号Ｖ−ＣＴＲＬに示された周期期間規定数値（図４では、“１５”）に到達すると、カウンタ１１１Ｖは、カウント値をリセットした後にカウントを再開するとともに立ち下げ信号Ｖ−ＦＡＬＬを再出力する。

ここで、カウンタ１１１Ｖがカウントを継続している間に、スタートパルスＳＴＲが供給されると、カウンタ１１１Ｖは、カウント値をリセットした後にカウントを再開するとともに立ち下げ信号Ｖ−ＦＡＬＬを出力する。

このようにして、垂直同期信号生成回路１１２Ｖは、標準規格に準拠する垂直同期信号ＶＳ２を生成する。同様に、水平同期信号生成回路１０４Ｈも、上述のような動作を実行して、標準規格に準拠する水平同期信号ＨＳ２を生成する。

〔出力タイミング調整回路〕
出力タイミング調整回路１３の遅延量は、データ信号ＤＡＴＡの有効期間（有効データが存在する期間）の位置と垂直同期信号ＶＳ２によって規定される有効期間の位置との時間的なズレに基づいて設定される。具体的には、制御回路１０は、仕様情報ＳＴＤと標準規格情報とを参照して、データ信号ＤＡＴＡの有効期間の位置に対する垂直同期信号ＶＳ２の有効期間の位置の時間的な進み量が大きい程、出力タイミング調整回路１３の遅延量を大きくする。

〔同期信号変換回路による動作〕
次に、図５を参照しつつ、図１に示した同期信号変換回路１による動作について説明する。なお、ここでは、垂直同期信号ＶＳ１のアクティブ期間ＡＰ１は、標準規格に規定されたアクティブ期間ＡＰ２よりも短く、同期信号ＨＳ１，ＶＳ１のそれぞれの周期は、それぞれの立ち上がりエッジを基準として規定され、同期信号ＨＳ２，ＶＳ２のそれぞれの周期は、それぞれの立ち下がりエッジを基準として規定されるものとする。また、データ信号ＤＡＴＡの有効期間ＤＰ１の位置（垂直同期信号ＶＳ１の立ち上がりエッジによって規定される有効期間の位置）は、垂直同期信号ＶＳ２の立ち下がりエッジによって規定される有効期間ＤＰ２の位置よりも時間的に後であるものとする。

映像信号供給源２０の仕様に準拠した垂直同期信号ＶＳ１の立ち上がりエッジが遷移検出回路１１によって検出されると、同期信号生成回路１２は、標準規格に準拠する水平同期信号ＨＳ２，垂直同期信号ＶＳ２の生成を開始する。

次に、出力タイミング調整回路１３は、同期信号生成回路１２によって生成された水平同期信号ＨＳ２，垂直同期信号ＶＳ２を、制御回路１０によって設定された遅延量で遅延させる。これにより、有効期間ＤＰ２をデータ信号ＤＡＴＡの有効期間ＤＰ１に対応付けることができる。このようにして、水平同期信号ＨＳ２，垂直同期信号ＶＳ２をデータ信号ＤＡＴＡに同期させることが可能になる。

以上のように、標準規格に準拠しない水平同期信号ＨＳ１，垂直同期信号ＶＳ１を標準規格に準拠する水平同期信号ＨＳ２，垂直同期信号ＶＳ２に変換することができる。これにより、映像信号処理回路３０は、標準規格に基づいて同期信号変換回路１からの同期信号ＨＳ２，ＶＳ２に同期してデータ信号ＤＡＴＡを正常に処理することができる。すなわち、映像信号供給源２０は、標準規格に準拠した同期信号（ＨＳ２，ＶＳ２）を送信したことになる。このように、既存のシステム（ここでは、標準規格に対応していない映像信号供給源２０）の仕様を改変することなく、そのシステムを標準規格に対応させることができる。

（同期信号生成回路の変形例）
図６のように、スタートパルスの供給を制御する供給制御回路１０５が、図３に示した同期信号生成回路に含まれていても良い。図６に示された同期信号生成回路１２ａは、追従モードと非追従モードとを切替可能であり、供給制御回路１０５は、パルス記憶回路１２１と、論理積回路１２２と、制御回路１０による制御に応答して動作するセレクタ１２３とを含む。パルス記憶回路１２１は、同期信号変換回路１の起動時またはリセット直後において、第１回目のスタートパルスＳＴＲを受けるまで自己の出力をハイレベルに設定しており、第１回目のスタートパルスを受けると自己の出力をハイレベルからローレベルに遷移させ、第２回目以降のスタートパルスＳＴＲを受けても自己の出力をローレベルのまま維持する。

追従モードでは、制御回路１０は、セレクタ１２３にスタートパルスＳＴＲを選択させる。セレクタ１２３は、スタートパルスＳＴＲを出力パルスＳ１０５として出力する。これにより、水平同期信号生成回路１０４Ｈ，垂直同期信号生成回路１０４Ｖは、それぞれ、図４のように、スタートパルスＳＴＲが供給される毎に水平同期信号ＨＳ２，垂直同期信号ＶＳ２を生成し直す。このように、同期信号ＨＳ２，ＶＳ２の生成を垂直同期信号ＶＳ１の遷移に追従させることができる。

一方、非追従モードでは、制御回路１０は、セレクタ１２３に論理積回路１２２の出力を選択させる。セレクタ１２３は、論理積回路１２２の出力を出力パルスＳ１０５として出力する。これにより、水平同期信号生成回路１０４Ｈ，垂直同期信号生成回路１０４Ｖは、それぞれ、図７のように、第２回目以降のスタートパルスＳＴＲが供給されても、水平同期信号ＨＳ２，垂直同期信号ＶＳ２を生成し直さない。このように、同期信号ＨＳ２，ＶＳ２の生成を垂直同期信号ＶＳ１の遷移に追従させないようにすることができ、垂直同期信号ＶＳ１に重畳されるノイズ成分による影響を受けにくくすることができる。

（実施形態２）
映像信号には、プログレッシブ映像信号と、インターレース映像信号とが存在する。インターレース映像信号に含まれるフレームの各々は、トップフィールドとボトムフィールドに分割されているが、プログレッシブ映像信号に含まれるフレームの各々は、フィールドに分割されていない。図１１のように、インターレース映像信号では、垂直同期信号ＶＳ１の遷移点がトップフィールドに対応する場合には、その垂直同期信号ＶＳ１の遷移点は、水平同期信号ＨＳ１の遷移点と同時に発生するが、垂直同期信号ＶＳ１の遷移点がボトムフィールドに対応する場合には、その垂直同期信号ＶＳ１の遷移点は、水平同期信号ＨＳ１の遷移点に対して水平同期信号ＨＳ１の１／２周期分だけ遅延して発生する。そのため、インターレース映像信号に対応する同期信号ＨＳ２，ＶＳ２を出力するためには、垂直同期信号ＶＳ１の遷移点がトップフィールドおよびボトムフィールドのどちらに対応しているのかを判定することが重要である。

〔同期信号変換回路〕
図８は、この発明の実施形態２による同期信号変換回路の構成を示す。この同期信号変換回路２は、プログレッシブ映像信号だけでなくインターレース映像信号にも対応可能であり、図１に示した遷移検出回路１１に代えて、遷移検出回路２１を備える。その他の構成は、図１と同様である。遷移検出回路２１は、水平同期信号ＨＳ１，垂直同期信号ＶＳ１を受け、フィールド判定処理と、異常検出処理とを実行する。

〔遷移検出回路〕
図９は、図８に示した遷移検出回路２１の内部構成例を示す。遷移検出回路２１は、垂直同期信号ＶＳ１の遷移を検出する水平同期遷移検出回路２０１Ｈと、垂直同期信号ＶＳ１の遷移を検出する垂直同期遷移検出回路２０１Ｖと、フィールド判定回路２０２と、制御回路１０による制御に応答して動作するセレクタ２０３とを含む。制御回路１０は、データ信号ＤＡＴＡがプログレッシブ映像信号である場合には、セレクタ２０３に垂直同期遷移検出回路２０１Ｖからの検出パルスＶ−Ｅｄｇｅを選択させる一方、データ信号ＤＡＴＡがインターレース映像信号である場合には、フィールド判定回路２０２からの出力パルスＳ２０２を選択させる。

垂直同期遷移検出回路２０１Ｖは、図２に示した遷移検出回路１１と同様の構成であり、セレクタ１０３Ｖは、検出パルスＶ−Ｅｄｇｅを出力する。水平同期遷移検出回路２０１Ｈは、水平同期信号ＨＳ１の立ち上がりエッジを検出する立ち上がりエッジ検出回路１０１Ｈと、水平同期信号ＨＳ１の立ち下がりエッジを検出する立ち下がりエッジ検出回路１０２Ｈと、制御回路１０による制御に応答して動作するセレクタ１０３Ｈとを含む。例えば、水平同期信号ＨＳ１の立ち上がりエッジを基準として水平同期信号ＨＳ１の周期が規定されている場合には、制御回路１０は、セレクタ１０３Ｈに立ち上がりエッジ検出回路１０１Ｈの検出結果を検出パルスＨ−Ｅｄｇｅとして選択させる。

〔フィールド判定処理〕
図１０のように、フィールド判定回路２０２は、水平同期遷移検出回路２０１Ｈから検出パルスＨ−Ｅｄｇｅが供給されてから次の検出パルスＨ−Ｅｄｇｅが供給されるまでの期間（すなわち、水平同期信号ＨＳ１の周期Ｔ）をカウントする。なお、図１０は、NTSC 1080iフォーマット（CEA-861D フォーマット番号５）に対応する判定例を示す。カウント値が“１”から“５５０”までの期間または“１６５１”から“２２００”までの期間（すなわち、水平同期信号ＨＳ１の周期の始点から１／４周期が経過した時点までの期間，または水平同期信号ＨＳ１の３／４周期が経過した時点から周期の終点までの期間）において、垂直同期遷移検出回路２０１Ｖから検出パルスＶ−Ｅｄｇｅが供給されると、フィールド判定回路２０２は、トップフィールドであると判定する。一方、カウント値が“５５１”から“１６５０”までの期間（すなわち、水平同期信号ＨＳ１の１／４周期が経過した時点から３／４周期が経過した時点までの期間）において、垂直同期遷移検出回路２０１Ｖから検出パルスＶ−Ｅｄｇｅが供給されると、フィールド判定回路２０２は、ボトムフィールドであると判定する。

このようにして、フィールド判定回路２０２は、水平同期信号ＨＳ１の遷移点間における垂直同期信号ＶＳ１の遷移点の位置に基づいて、その垂直同期信号ＶＳ１の遷移点がトップフィールドおよびボトムフィールのいずれに対応するのかを判定する。なお、フィールド判定のための期間は、上記の例に限らず任意に設定しても良い。

図１１のように、フィールド判定回路２０２は、垂直同期信号ＶＳ１の第１番目の遷移点Ｅ１を用いてフィールド判定を実行した場合には、第１番目の遷移点Ｅ１がトップフィールドに対応すると判定し、第３番目の遷移点Ｅ３（第１番目の遷移点Ｅ１の２つ後に発生する遷移点）が検出されると出力パルスＳ２０２を出力する。一方、フィールド判定回路２０２は、垂直同期信号ＶＳ１の第２番目の遷移点Ｅ２を用いてフィールド判定を実行した場合には、第２番目の遷移点Ｅ２がボトムフィールドに対応すると判定し、第３番目の遷移点Ｅ３（第２番目の遷移点Ｅ２の１つ後に発生する遷移点）が検出されると出力パルスＳ２０２を出力する。

このように、フィールド判定回路２０２は、フィールド判定結果に基づいて、次のトップフィールドに対応する垂直同期信号ＶＳ１の遷移に応答して出力パルスＳ２０２を出力する。これにより、水平同期信号ＨＳ１，垂直同期信号ＶＳ１をインターレース映像信号に正確に同期させることができる。

〔異常検出処理〕
さらに、図１２のように、フィールド判定回路２０２は、垂直同期信号ＶＳ１の第１番目の遷移点Ｅ１がボトムフィールドに対応すると判定した後、ボトムフィールドであることを示す内部判定結果を自己に格納する。次に、フィールド判定回路２０２は、水平同期信号ＨＳ１の遷移に同期して実際のフィールド判定結果と内部判定結果とを比較する。この場合、実際のフィールド判定結果と内部判定結果とが互いに一致するので、異常状態は検出されない。

次に、垂直同期信号ＶＳ１の第２番目の遷移点Ｅ２が発生すると、フィールド判定回路２０２は、内部判定結果に示されたフィールドを“ボトムフィールド”から“トップフィールド”に更新する。このように、フィールド判定回路２０２は、垂直同期信号ＶＳ１の遷移が検出される毎に、内部判定結果を反転させる。また、フィールド判定回路２０２は、遷移点Ｅ２が水平同期信号ＨＳ１の遷移点と同時に発生しているので、遷移点Ｅ２がトップフィールドに対応すると判定する。次に、フィールド判定回路２０２は、水平同期信号ＨＳ１の遷移に同期して実際のフィールド判定結果と内部判定結果とを比較する。この場合も、実際のフィールド判定結果と内部判定結果とが互いに一致するので、異常状態は検出されない。

次に、垂直同期信号ＶＳ１の第３番目の遷移点Ｅ３が発生すると、フィールド判定回路２０２は、内部判定結果に示されたフィールドを“トップフィールド”から“ボトムフィールド”に更新する。一方、フィールド判定回路２０２は、遷移点Ｅ３が水平同期信号ＨＳ１の遷移点と同時に発生しているので、遷移点Ｅ３がトップフィールドに対応すると判定する。この場合、実際のフィールド判定結果と内部判定結果とが互いに相違するので、フィールド判定回路２０２は、異常状態であると判定する。

このように、フィールド判定回路２０２は、トップフィールドであることを示す判定結果とボトムフィールドであることを示す判定結果とが交互に発生していないことを検出すると、水平同期信号ＨＳ１および垂直同期信号ＶＳ１の少なくとも一方が異常状態であると判定する。

次に、フィールド判定回路２０２は、異常状態であると判定すると、実際のフィールド判定結果に基づいて、出力パルスＳ２０２を再度出力する。これにより、フィールドが異常状態であるときに、同期信号生成回路１２は、同期信号ＨＳ２，ＶＳ２を生成し直すことができる。

（実施形態３）
図１３は、この発明の実施形態３による同期信号変換回路の構成を示す。この同期信号変換回路３は、図１に示した構成に加えて、制御回路１０による制御に応答して動作するセレクタＳＥＬ１を備える。制御回路１０は、仕様情報ＳＴＤに示された規格（同期信号ＨＳ１，ＶＳ１が準拠する規格）と標準規格情報に示された標準規格（同期信号ＨＳ２，ＶＳ２が準拠する規格）とを比較し、仕様情報ＳＴＤに示された規格が標準規格情報に示された規格と一致しない場合には、セレクタＳＥＬ１に出力タイミング調整回路１３からの同期信号ＨＳ２，ＶＳ２を選択させる一方、仕様情報ＳＴＤに示された規格が標準規格情報に示された規格と一致する場合には、同期信号ＨＳ１，ＶＳ１を選択させる。

以上のように、同期信号を変換する必要がない場合に同期信号ＨＳ１，ＶＳ１をそのまま出力することにより、遷移検出回路１１，同期信号生成回路１２，出力タイミング調整回路１３を停止状態にすることができ、同期信号変換回路３における消費電力を低減することができる。

（実施形態３の変形例）
図１４のように、図１３に示した同期信号変換回路が、制御回路１０による制御に応答して動作するセレクタＳＥＬ２をさらに備えていても良い。図１４に示した同期信号変換回路３ａでは、制御回路１０は、仕様情報ＳＴＤに示された規格と標準規格情報に示された規格とを比較し、仕様情報ＳＴＤに示された規格が標準規格情報に示された規格と一致しない場合には、セレクタＳＥＬ２に同期信号生成回路１３からの同期信号ＨＳ２，ＶＳ２を選択させる一方、仕様情報ＳＴＤに示された規格と標準規格情報に示された規格との相違点が有効期間の位置のみである場合には、セレクタＳＥＬ２に同期信号ＨＳ１，ＶＳ１を選択させる。

このように構成することにより、同期信号ＨＳ１，ＶＳ１の信号波形を変更する必要がない場合に、遷移検出回路１１，同期信号生成回路１２を停止状態にすることができ、同期信号変換回路における消費電力をさらに低減することができる。

なお、図１４に示したセレクタＳＥＬ１，ＳＥＬ２は、図８に示した同期信号変換回路２にも適用可能である。

（その他の実施形態）
以上の各実施形態において、映像信号供給源２０から供給される同期信号ＨＳ１，ＶＳ１のそれぞれのパラメータと標準規格に準拠する同期信号ＨＳ２，ＶＳ２のそれぞれのパラメータとの相違量（例えば、有効期間位置のズレ量）を波形観測等によって予め把握しておき、その各パラメータについての相違量を示す情報（相違情報）をホストコンピュータ４０から制御回路１０に供給しても良い。この場合、制御回路１０は、相違情報に基づいて、遷移検出回路１１，同期信号生成回路１２，出力タイミング調整回路１３を制御しても良い。また、相違情報が制御回路１０に予め格納されていても良い。

また、以上の各実施形態において、映像信号供給源２０が標準規格（例えば、ＨＤＭＩ）に準拠した同期信号を供給し、映像信号処理回路３０が独自の仕様に準拠した処理（標準規格に準拠しない処理）を実行するものであっても良い。すなわち、同期信号変換回路は、標準規格に準拠した同期信号を既存のシステムの仕様に準拠した同期信号に変換するものであっても良い。このような同期信号変換回路を用いることにより、既存のシステム（この場合、標準規格に対応していない映像信号処理回路３０）の仕様を改変することなく、そのシステムを標準規格に対応させることができる。

なお、各実施形態による同期信号変換回路は、映像信号処理システムに限らず、データ信号と同期信号とが伝送される信号処理システムに幅広く適用可能である。

以上のように、この発明による同期信号変換回路は、入力した同期信号を所定の規格に準拠した同期信号に変換することができるので、所定の規格に準拠したデータ送受信を実行するデジタル機器（デジタルテレビ，ＤＶＤプレイヤー，デジタルカメラ，携帯電話など）に有用である。

１，２，３，３ａ 同期信号変換回路
２０ 映像信号供給源
３０ 映像信号処理回路
４０ ホストコンピュータ
１０ 制御回路
１１ 遷移検出回路
１２ 同期信号生成回路
１３ 出力タイミング調整回路
１０１Ｖ，１０１Ｈ 立ち上がりエッジ検出回路
１０２Ｖ，１０２Ｈ 立ち上がりエッジ検出回路
１０４Ｈ 水平同期信号生成回路
１０４Ｖ 垂直同期信号生成回路
１１１Ｈ，１１１Ｖ カウンタ
１１２Ｈ，１１２Ｖ レベル切換回路
１０５ 供給制御回路
１２１ パルス記憶回路
１２２ 論理積回路
１２３ セレクタ
２１ 生成開始制御回路
２０１Ｈ，２０１Ｖ 遷移検出回路
２０２ フィールド判定回路
２０３ セレクタ
ＳＥＬ１，ＳＥＬ２ セレクタ

Claims (18)

1. データ信号とともに伝送される第１の同期信号の遷移を検出する遷移検出回路と、
   前記遷移検出回路による検出結果に応答して前記第１の同期信号が基づく仕様によって規定されたデータの有効期間の位置とは異なる位置をデータの有効期間の位置として規定する所定の規格に準拠する第２の同期信号を生成する同期信号生成回路と、
   前記第２の同期信号を前記データ信号に同期させるために、前記同期信号生成回路によって生成された第２の同期信号を遅延させる出力タイミング調整回路とを備える
   ことを特徴とする同期信号変換回路。
2. 請求項１において、
   前記データ信号における有効期間の位置を示す情報を受け、前記データ信号における有効期間の位置と前記第２の同期信号によって規定される有効期間の位置とのズレに基づいて、前記出力タイミング調整回路の遅延量を設定する制御回路をさらに備える
   ことを特徴とする同期信号変換回路。
3. 請求項２において、
   前記同期信号生成回路は、前記遷移検出回路によって前記第１の同期信号の遷移が検出される毎に、前記第２の同期信号を生成し直す
   ことを特徴とする同期信号変換回路。
4. 請求項２において、
   前記同期信号生成回路は、前記第２の同期信号を生成した後に前記遷移検出回路によって前記第１の同期信号の遷移が検出されても、前記第２の同期信号を生成し直さない
   ことを特徴とする同期信号変換回路。
5. 請求項１〜４のいずれか１項において、
   前記データ信号は、プログレッシブ映像信号であり、
   前記第１の同期信号は、第１の水平同期信号と、第１の垂直同期信号とを含み、
   前記第２の同期信号は、第２の水平同期信号と、第２の垂直同期信号とを含み、
   前記遷移検出回路は、前記第１の垂直同期信号の遷移を検出する
   ことを特徴とする同期信号変換回路。
6. 請求項１〜４のいずれか１項において、
   前記データ信号は、時間軸上においてトップフィールドとボトムフィールドとがそれぞれ交互に並ぶインターレース映像信号であり、
   前記第１の同期信号は、第１の水平同期信号と、第１の垂直同期信号とを含み、
   前記第２の同期信号は、第２の水平同期信号と、第２の垂直同期信号とを含み、
   前記遷移検出回路は、
   前記第１の水平同期信号の遷移を検出する水平同期信号遷移検出回路と、
   前記第１の垂直同期信号の遷移を検出する垂直同期信号遷移検出回路と、
   前記第１の水平同期信号の遷移点間における前記第１の垂直同期信号の遷移点の位置に基づいて、その第１の垂直同期信号の遷移点に対応するフィールドが前記トップフィールドおよびボトムフィールドのいずれであるかを判定するフィールド判定回路とを含み、
   前記同期信号生成回路は、前記フィールド判定回路による判定結果に応答して前記第２の水平同期信号および前記第２の垂直同期信号を生成する
   ことを特徴とする同期信号変換回路。
7. 請求項６において、
   前記フィールド判定回路は、トップフィールドであることを示す判定結果とボトムフィールドであることを示す判定結果とが交互に発生していないことを検出すると、前記第１の水平同期信号および前記第１の垂直同期信号の少なくとも一方が異常状態であると判定する
   ことを特徴とする同期信号変換回路。
8. 請求項１において、
   前記第１の同期信号が準拠する規格が前記所定の規格と一致しない場合には、前記出力タイミング調整回路によって遅延された第２の同期信号を選択する一方、前記第１の同期信号が準拠する規格が前記所定の規格と一致する場合には、前記第１の同期信号を選択する第１のセレクタをさらに備える
   ことを特徴とする同期信号変換回路。
9. 請求項８において、
   前記第１の同期信号が準拠する規格が前記所定の規格と一致しない場合には、前記同期信号生成回路によって生成された第２の同期信号を選択する一方、前記第１の同期信号と前記同期信号生成回路によって生成される第２の同期信号との相違点が有効期間の位置のみである場合には、前記第１の同期信号を選択する第２のセレクタをさらに備え、
   前記出力タイミング調整回路は、前記第２のセレクタによって選択された同期信号を遅延させる
   ことを特徴とする同期信号変換回路。
10. 請求項１に記載の同期信号変換回路と、
    前記同期信号変換回路からの第２の同期信号に同期して前記データ信号を処理する信号処理回路とを備える
    ことを特徴とする信号処理システム。
11. 請求項１に記載の同期信号変換回路と、
    前記同期信号変換回路に前記第１の同期信号を供給する信号供給回路とを備える
    ことを特徴とする信号処理システム。
12. データ信号とともに伝送される第１の同期信号の遷移を検出するステップ（ａ）と、
    前記ステップ（ａ）における検出結果に応答して前記第１の同期信号が基づく仕様によって規定されたデータの有効期間の位置とは異なる位置をデータの有効期間の位置として規定する所定の規格に準拠する第２の同期信号を生成するステップ（ｂ）と、
    前記第２の同期信号を前記データ信号に同期させるために、前記ステップ（ｂ）において生成された第２の同期信号を遅延させるステップ（ｃ）とを備える
    ことを特徴とする同期信号変換方法。
13. データ信号とともに伝送される第１の同期信号を所定の規格に準拠する第２の同期信号に変換する回路であって、
    前記第１の同期信号の遷移を検出する遷移検出回路と、
    前記遷移検出回路による検出結果に応答して前記第２の同期信号を生成する同期信号生成回路と、
    前記第２の同期信号を前記データ信号に同期させるために、前記同期信号生成回路によって生成された第２の同期信号を遅延させる出力タイミング調整回路と、
    前記データ信号における有効期間の位置を示す情報を受け、前記データ信号における有効期間の位置と前記第２の同期信号によって規定される有効期間の位置とのズレに基づいて、前記出力タイミング調整回路の遅延量を設定する制御回路とを備える
    ことを特徴とする同期信号変換回路。
14. 請求項１３において、
    前記同期信号生成回路は、前記遷移検出回路によって前記第１の同期信号の遷移が検出される毎に、前記第２の同期信号を生成し直す
    ことを特徴とする同期信号変換回路。
15. 請求項１３において、
    前記同期信号生成回路は、前記第２の同期信号を生成した後に前記遷移検出回路によって前記第１の同期信号の遷移が検出されても、前記第２の同期信号を生成し直さない
    ことを特徴とする同期信号変換回路。
16. データ信号とともに伝送される第１の同期信号を所定の規格に準拠する第２の同期信号に変換する回路であって、
    前記第１の同期信号の遷移を検出する遷移検出回路と、
    前記遷移検出回路による検出結果に応答して前記第２の同期信号を生成する同期信号生成回路と、
    前記第２の同期信号を前記データ信号に同期させるために、前記同期信号生成回路によって生成された第２の同期信号を遅延させる出力タイミング調整回路とを備え、
    前記データ信号は、時間軸上においてトップフィールドとボトムフィールドとがそれぞれ交互に並ぶインターレース映像信号であり、
    前記第１の同期信号は、第１の水平同期信号と、第１の垂直同期信号とを含み、
    前記第２の同期信号は、第２の水平同期信号と、第２の垂直同期信号とを含み、
    前記遷移検出回路は、
    前記第１の水平同期信号の遷移を検出する水平同期信号遷移検出回路と、
    前記第１の垂直同期信号の遷移を検出する垂直同期信号遷移検出回路と、
    前記第１の水平同期信号の遷移点間における前記第１の垂直同期信号の遷移点の位置に基づいて、その第１の垂直同期信号の遷移点に対応するフィールドが前記トップフィールドおよびボトムフィールドのいずれであるかを判定し、トップフィールドであることを示す判定結果とボトムフィールドであることを示す判定結果とが交互に発生していないことを検出すると、前記第１の水平同期信号および前記第１の垂直同期信号の少なくとも一方が異常状態であると判定するフィールド判定回路とを含み、
    前記同期信号生成回路は、前記フィールド判定回路による判定結果に応答して前記第２の水平同期信号および前記第２の垂直同期信号を生成する
    ことを特徴とする同期信号変換回路。
17. データ信号とともに伝送される第１の同期信号を所定の規格に準拠する第２の同期信号に変換する回路であって、
    前記第１の同期信号の遷移を検出する遷移検出回路と、
    前記遷移検出回路による検出結果に応答して前記第２の同期信号を生成する同期信号生成回路と、
    前記第２の同期信号を前記データ信号に同期させるために、前記同期信号生成回路によって生成された第２の同期信号を遅延させる出力タイミング調整回路と、
    前記第１の同期信号が準拠する規格が前記所定の規格と一致しない場合には、前記出力タイミング調整回路によって遅延された第２の同期信号を選択する一方、前記第１の同期信号が準拠する規格が前記所定の規格と一致する場合には、前記第１の同期信号を選択する第１のセレクタとを備える
    ことを特徴とする同期信号変換回路。
18. 請求項１７において、
    前記第１の同期信号が準拠する規格が前記所定の規格と一致しない場合には、前記同期信号生成回路によって生成された第２の同期信号を選択する一方、前記第１の同期信号と前記同期信号生成回路によって生成される第２の同期信号との相違点が有効期間の位置のみである場合には、前記第１の同期信号を選択する第２のセレクタをさらに備え、
    前記出力タイミング調整回路は、前記第２のセレクタによって選択された同期信号を遅延させる
    ことを特徴とする同期信号変換回路。

Images