JP2006115208A

JP2006115208A - 画像処理装置及び画像処理方法

Info

Publication number: JP2006115208A
Application number: JP2004300454A
Authority: JP
Inventors: Seiji Yamashita; 盛史山下
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-10-14
Filing date: 2004-10-14
Publication date: 2006-04-27

Abstract

【課題】フレームの間引き処理を行う場合に、メモリへの書き込み処理の処理負荷を低減させること。
【解決手段】同期信号制御部１０３は、カメラモジュール１０６からの１フレームの画像データに対して出力される一つの垂直同期信号を、複数フレームの画像データに対して一つの垂直同期信号になるように変換する。メモリアクセス部１０４は、同期信号制御部１０３から出力される垂直同期信号に基づき、複数フレームの画像データの内の１フレームの画像データをメモリ１０５に書き込む。
【選択図】図１

Description

本発明は、画像処理装置及び画像処理方法に関する。

カメラモジュールとカメラモジュールからの画像データを受ける画像処理装置とのインターフェースとしては、同期インターフェースと呼ばれるものが広く知られている。同期インターフェースでは、カメラモジュールが、画像処理装置に対して所定のクロックに同期して画像データを送信するようになっている。通常、同期インターフェースでは、クロックと画像データの他に、垂直同期信号（以下「ＶＳＹＮＣ」と記載する）、水平同期信号（以下「ＨＳＹＮＣ」と記載する）などの信号を有する。

ＶＳＹＮＣとは、１フレーム（１画面）分の画像データ送信区間を示す信号であり、同様に、ＨＳＹＮＣとは、１フレームにおける１ライン分の画像データ送信区間を示す信号である。また、単位時間当たりにカメラモジュールが出力するフレーム数をフレームレートと呼ぶ。

カメラモジュールが出力する画像データのフレームレートが、画像データの受け側である画像処理装置にとって所望の値ではない場合、画像処理装置においてフレームを間引く処理が行われる。

例えば、フレームの間引き処理と画素の間引き処理を併用することにより、フレームレートおよび画像データサイズの適応的な制御を可能としている（例えば、特許文献１）。
特開平１０−６６０７４号公報

しかしながら、従来の装置においては、フレームの間引き処理を行う場合、カメラモジュールが出力する全てのフレームを一旦メモリに保持する必要があり、メモリへの書き込み処理においては、間引き処理を行う場合でも間引き処理を行わない場合と同じ処理負荷がかかるというという問題がある。

本発明は、かかる点に鑑みてなされたものであり、フレームの間引き処理を行う場合に、メモリへの書き込み処理の処理負荷を低減させることができる画像処理装置及び画像処理方法を提供することを目的とする。

本発明の画像処理装置は、カメラモジュールからの１フレームの画像データに対して出力される一つの垂直同期信号を、複数フレームの画像データに対して一つの垂直同期信号になるように変換する制御信号変換手段と、前記制御信号変換手段から出力される垂直同期信号に基づき、前記複数フレームの画像データの内の１フレームの画像データをメモリに書き込むためのメモリアクセス手段と、を具備する構成を採る。

本発明の画像処理方法は、カメラモジュールからの１フレームの画像データに対して出力される一つの垂直同期信号を、複数フレームの画像データに対して一つの垂直同期信号になるように変換する第１工程と、前記変換された垂直同期信号に基づき、前記複数フレームの画像データの内の１フレームの画像データをメモリに書き込む第２工程と、を具備するようにした。

本発明によれば、フレームの間引き処理を行う場合に、メモリへの書き込み処理の処理負荷を低減させることができる。

以下、本発明の実施の形態について、図面を用いて具体的に説明する。

図１は、本発明の一実施形態における画像処理装置１０１の構成を示すブロック図である。

本発明の画像処理装置１０１は、ＣＰＵ１０２と、同期信号制御部（制御信号変換手段）１０３と、メモリアクセス部１０４と、メモリ１０５とから構成されている。

ＣＰＵ１０２は、同期信号制御部１０３に対しては同期信号制御部制御信号により、また、メモリアクセス部１０４に対してはメモリアクセス部制御信号により、また、カメラモジュール１０６に対してはカメラ制御信号により制御を行う。

同期信号制御部１０３は、カメラモジュール１０６からの同期信号および画像データ信号を所定のフレーム数毎に書き換え、メモリアクセス部１０４に対して書換え後同期信号および書換え後データ信号を出力する。

メモリアクセス部１０４は、同期信号制御部１０３からの書換え後同期信号及び書換え後データ信号に基づき、それぞれメモリ制御信号及びデータ信号を生成し、このメモリ制御信号及びデータ信号をメモリ１０５に出力して、メモリ１０５への画像データの書き込みを行う。また、ＣＰＵ１０２に対して、状態通知信号により動作状態を通知する。

カメラモジュール１０６は、同期信号及び画像データである画像データ信号を画像処理装置１０１に対して出力する。

図２は、カメラモジュール１０６から画像処理装置１０１へ画像データを転送する場合のインターフェースであるクロック同期インターフェースのタイミングチャートである。図中のデータ信号は、カメラモジュール１０６の画像データ信号を示し、クロック、ＶＳＹＮＣ及びＨＳＹＮＣは、カメラモジュール１０６から出力される同期信号を示している。

クロック同期インターフェースでは、クロックに同期して画像データを転送するが、ＶＳＹＮＣがハイ状態の期間に、図示しないＬＣＤに表示する１フレーム（１画面）分のデータを転送する。また、ＶＳＹＮＣがハイ状態の期間において、１フレームのライン数分だけＨＳＹＮＣがハイ状態となる。そして、ＨＳＹＮＣがハイの期間に１ラインサイズ分の画像データの転送を行う。

図３及び図４は、本発明の一実施形態におけるカメラモジュール１０６の出力及び同期信号制御部１０３の出力を、それぞれ示したものである。

図３におけるデータは、図１におけるカメラモジュール１０６の画像データ信号を示し、クロック、ＶＳＹＮＣ及びＨＳＹＮＣは、図１におけるカメラモジュール１０６の同期信号を示している。

また、図４におけるデータは、図１における同期信号制御部１０３の書換え後データ信号を示し、クロック、ＶＳＹＮＣ及びＨＳＹＮＣは、図１における同期信号制御部１０３の出力である書換え後同期信号を示している。図３の３０１及び３０２は、それぞれ１フレーム分の画像データを示している。

このように構成した画像処理装置１０１において、同期信号制御部１０３は、カメラモジュール１０６の出力であるＶＳＹＮＣの立ち上がりエッジ３０３を検出し、この値を書換え後同期信号として出力する。次に、ＶＳＹＮＣの立ち下がりエッジ３０４を検出すると、この値は書換え後同期信号には反映しない。更に、ＶＳＹＮＣの立ち上がりエッジ３０５を検出するが、この値も書換え後同期信号に反映しない。そして、ＶＳＹＮＣの立ち下がりエッジ３０６を検出した時、この値を書換え後同期信号として出力する。

このように連続する２フレーム分のＶＳＹＮＣに対して変換処理を行うことにより、ＶＳＹＮＣの立ち上がりエッジ３０３が、同期信号制御部１０３の出力のＶＳＹＮＣの立ち上がり４０７として出力され、また、ＶＳＹＮＣの立ち下がりエッジ３０６が同期信号制御部１０３の出力のＶＳＹＮＣの立ち下がりエッジ４０８として出力されるため、同期信号制御部１０３が出力するＶＳＹＮＣの周期は、カメラモジュール１０６が出力するＶＳＹＮＣの周期の１/２となる。

カメラモジュール１０６の出力のうち、ＶＳＹＮＣ以外の出力は、そのまま同期信号制御部１０３の書換え後同期信号および書換え後データ信号として出力される。

図５は、本発明の画像処理装置１０１の制御手順を示したものである。

カメラモジュール１０６からの画像データを取り込む手順としては、まず、ＣＰＵ１０２が、カメラモジュール１０６に対して、画像データの出力開始の設定を行う処理であるカメラモジュール設定を行う（ステップＳＴ５０１）。次に、ＣＰＵ１０２は、メモリアクセス部１０４に対して、画像データのサイズ指定および画像データの取り込み開始の設定の処理であるメモリアクセス部１０４設定を行う（ステップＳＴ５０２）。メモリアクセス部１０４では、ＶＳＹＮＣの立ち上がりエッジを検出（ステップＳＴ５０３）した後ＶＳＹＮＣをハイにし、１フレーム分の画像データの取り込みを開始してメモリ１０５への書き込みを開始する（ステップＳＴ５０４）。メモリアクセス部１０４は、同期信号制御部１０３の書換え後同期信号及び書換え後データ信号に従い、１フレーム分の画像データをメモリ１０５に書きこむことにより、メモリ１０５への書き込みを完了する（ステップＳＴ５０５）。ここで、メモリ１０５へ書き込むデータサイズは、１フレーム分の画像データと設定したため、カメラモジュール１０６からの画像データにおいて、図３及び図４の１フレーム分の画像データ３０２は、メモリ１０５へは書き込まれないことになる。

メモリアクセス部１０４は、１フレーム分の画像データをメモリ１０５へ書きこみ終わると、ＣＰＵ１０２に対して状態通知信号により１フレーム分の画像データの取り込み終了を通知する。ＣＰＵ１０２は、画像データの取り込みを継続するか否かを判断し（ステップＳＴ５０６）、画像データの取り込みを停止する場合は停止処理を行い、引き続き画像データの取り込みを行う場合は、ＶＳＹＮＣの立ち下がりエッジ３０６を検出し、ＶＳＹＮＣをローにした後、ステップＳＴ５０３へ戻る。

このように、本実施の形態によれば、カメラモジュール１０６から出力される２フレーム分の同期信号を同期信号制御部１０３が、１つの書換え後同期信号に変換することにより、メモリアクセス部１０４がメモリ１０５へ書き込む画像データは、カメラモジュール１０６が出力する画像データを１フレームずつ間引いたものとなり、カメラモジュール１０６からの画像データ全てを取り込まずにフレームレートを１/２とする画像データの取り込みが可能となる。

なお、本実施形態では、フレームレートを１/２とする場合を示したが、フレームレートを１/ｎ（ｎは１以上の整数）とする場合も同様である。この場合、図３に示したカメラモジュール１０６からの同期信号を、同期信号制御部１０３がｎフレーム単位で書き換えを行えばよい。

また、本実施の形態では、１フレーム目の画像データをメモリ１０５に書き込むように構成したが、２フレーム目の画像データをメモリ１０５に書き込むように構成しても良い。

本発明は、特に、フレームの間引き処理を行う場合において、メモリへの書き込み処理の処理負荷を低減させる画像処理装置に用いるのに好適である。

本発明の実施の形態に係る画像処理装置の構成を示すブロック図クロック同期インターフェースのタイミングチャートカメラモジュール出力のタイミングチャート同期信号制御部出力のタイミングチャート本発明の実施の形態に係る画像処理装置の制御手順を示すフロー図

符号の説明

１０１画像処理装置
１０２ＣＰＵ
１０３同期信号制御部
１０４メモリアクセス部
１０５メモリ
１０６カメラモジュール

Claims

カメラモジュールからの１フレームの画像データに対して出力される一つの垂直同期信号を、複数フレームの画像データに対して一つの垂直同期信号になるように変換する制御信号変換手段と、
前記制御信号変換手段から出力される垂直同期信号に基づき、前記複数フレームの画像データの内の１フレームの画像データをメモリに書き込むためのメモリアクセス手段と、
を具備することを特徴とする画像処理装置。
カメラモジュールからの１フレームの画像データに対して出力される一つの垂直同期信号を、複数フレームの画像データに対して一つの垂直同期信号になるように変換する第１工程と、
前記変換された垂直同期信号に基づき、前記複数フレームの画像データの内の１フレームの画像データをメモリに書き込む第２工程と、
を具備することを特徴とする画像処理方法。