JP6612292B2 - 変換システム、映像出力装置及び変換方法 - Google Patents
変換システム、映像出力装置及び変換方法 Download PDFInfo
- Publication number
- JP6612292B2 JP6612292B2 JP2017126490A JP2017126490A JP6612292B2 JP 6612292 B2 JP6612292 B2 JP 6612292B2 JP 2017126490 A JP2017126490 A JP 2017126490A JP 2017126490 A JP2017126490 A JP 2017126490A JP 6612292 B2 JP6612292 B2 JP 6612292B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- image data
- frame image
- signal
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
- H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/013—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the incoming video signal comprising different parts having originally different frame rate, e.g. video and graphics
Description
Claims (7)
- 第1の形式の映像のデータを出力する映像出力装置と、
前記映像出力装置から受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力し、また、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する変換装置と、を含み、
前記映像出力装置は、
フレームバッファに記憶されている第1のフレーム画像データを前記変換装置に出力するフレーム画像データ出力部と、
前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換装置に出力するブランク信号出力部と、
トリガ信号を前記変換装置に出力するトリガ信号出力部と、を含み、
前記変換装置は、
前記映像出力装置から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力するフレーム画像データ出力部と、
前記映像出力装置から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力するブランク信号出力部と、
前記映像出力装置から受け付ける前記トリガ信号を垂直同期信号に変換して出力する垂直同期信号出力部と、を含み、
前記トリガ信号出力部は、前記ブランク信号が前記変換装置に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換装置に出力する、
ことを特徴とする変換システム。 - 前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにおいて前記ブランク信号の出力が前記第1の固定期間以上にわたって既に行われている場合は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングに前記トリガ信号を前記変換装置に出力する、
ことを特徴とする請求項1に記載の変換システム。 - 前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにおいて前記ブランク信号の出力が前記第1の固定期間以上にわたって行われていない場合は、前記ブランク信号の出力が前記第1の固定期間にわたって出力されたタイミングに前記トリガ信号を前記変換装置に出力する、
ことを特徴とする請求項1又は2に記載の変換システム。 - 前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングから前記第1の固定期間が経過したタイミングに前記トリガ信号を前記変換装置に出力する、
ことを特徴とする請求項1に記載の変換システム。 - 前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにおいて前記第1のフレーム画像データの出力が終了していない場合は、前記第1のフレーム画像データの出力が終了したタイミングから前記第1の固定期間が経過したタイミングに前記トリガ信号を前記変換装置に出力する、
ことを特徴とする請求項1に記載の変換システム。 - 受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力する変換部であり、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する変換部と、
フレームバッファに記憶されている第1のフレーム画像データを前記変換部に出力する第1のフレーム画像データ出力部と、
前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換部に出力する第1のブランク信号出力部と、
前記変換部で垂直同期信号に変換されるトリガ信号を前記変換部に出力するトリガ信号出力部と、を含み、
前記変換部は、
前記第1のフレーム画像データ出力部から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力する第2のフレーム画像データ出力部と、
前記第1のブランク信号出力部から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力する第2のブランク信号出力部と、
前記トリガ信号出力部から受け付ける前記トリガ信号を前記垂直同期信号に変換して出力する垂直同期信号出力部と、を含み、
前記トリガ信号出力部は、前記ブランク信号が前記変換部に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換部に出力する、
ことを特徴とする映像出力装置。 - 受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力し、また、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する変換装置に、第1の形式の映像のデータを変換装置に出力する映像出力装置が、フレームバッファに記憶されている第1のフレーム画像データを出力するステップと、
前記映像出力装置が、前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換装置に出力するステップと、
前記映像出力装置が、トリガ信号を前記変換装置に出力するステップと、
前記変換装置が、前記映像出力装置から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力するステップと、
前記変換装置が、前記映像出力装置から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力するステップと、
前記変換装置が、前記映像出力装置から受け付ける前記トリガ信号を垂直同期信号に変換して出力するステップと、を含み、
前記トリガ信号を前記変換装置に出力するステップでは、前記ブランク信号が前記変換装置に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換装置に出力する、
ことを特徴とする変換方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762507328P | 2017-05-17 | 2017-05-17 | |
US62/507,328 | 2017-05-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018194807A JP2018194807A (ja) | 2018-12-06 |
JP6612292B2 true JP6612292B2 (ja) | 2019-11-27 |
Family
ID=62062857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017126490A Active JP6612292B2 (ja) | 2017-05-17 | 2017-06-28 | 変換システム、映像出力装置及び変換方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10271007B2 (ja) |
EP (1) | EP3404649B1 (ja) |
JP (1) | JP6612292B2 (ja) |
CN (1) | CN108965763B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220014197A (ko) * | 2020-07-28 | 2022-02-04 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2579886B2 (ja) * | 1993-10-29 | 1997-02-12 | 株式会社マキエンタープライズ | パーソナルコンピュータのモニターテレビ出力を家庭用テレビ用に変更する方法 |
JPH09114443A (ja) * | 1995-10-20 | 1997-05-02 | Seiko Epson Corp | 映像スケーリング装置 |
US6177922B1 (en) * | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
US6836294B2 (en) * | 2001-03-29 | 2004-12-28 | Matsushita Electric Industrial Co., Ltd. | Method of decreasing delay through frame based format converters |
US7170469B2 (en) * | 2003-07-18 | 2007-01-30 | Realtek Semiconductor Corp. | Method and apparatus for image frame synchronization |
TWI244859B (en) * | 2004-09-08 | 2005-12-01 | Realtek Semiconductor Corp | Method for frame rate conversion |
US7586492B2 (en) | 2004-12-20 | 2009-09-08 | Nvidia Corporation | Real-time display post-processing using programmable hardware |
JP2007286082A (ja) * | 2006-04-12 | 2007-11-01 | Sony Computer Entertainment Inc | 描画処理装置 |
JP4327173B2 (ja) | 2006-04-19 | 2009-09-09 | 株式会社ソニー・コンピュータエンタテインメント | グラフィックスプロセッサ、描画処理装置および描画制御方法 |
JP4312238B2 (ja) | 2007-02-13 | 2009-08-12 | 株式会社ソニー・コンピュータエンタテインメント | 画像変換装置および画像変換方法 |
US9491432B2 (en) * | 2010-01-27 | 2016-11-08 | Mediatek Inc. | Video processing apparatus for generating video output satisfying display capability of display device according to video input and related method thereof |
KR101759643B1 (ko) * | 2010-12-17 | 2017-08-01 | 삼성디스플레이 주식회사 | 전기영동 표시장치 |
CN103167314A (zh) * | 2011-12-09 | 2013-06-19 | 天津市亚安科技股份有限公司 | 一种用于检验高清数字视频信号稳定性的装置和方法 |
WO2013150698A1 (ja) * | 2012-04-03 | 2013-10-10 | パナソニック株式会社 | 映像信号送信装置及び受信装置 |
US8797340B2 (en) * | 2012-10-02 | 2014-08-05 | Nvidia Corporation | System, method, and computer program product for modifying a pixel value as a function of a display duration estimate |
CN102946503A (zh) * | 2012-10-26 | 2013-02-27 | 合肥移瑞通信技术有限公司 | 模拟摄像头输出单场vga数字视频数据实现方法 |
US20140184629A1 (en) | 2012-12-31 | 2014-07-03 | Nvidia Corporation | Method and apparatus for synchronizing a lower bandwidth graphics processor with a higher bandwidth display using framelock signals |
JP6478621B2 (ja) * | 2014-12-22 | 2019-03-06 | キヤノン株式会社 | 画像処理装置 |
JP2016163334A (ja) * | 2015-03-05 | 2016-09-05 | キヤノン株式会社 | 同期信号生成装置、同期信号生成方法、映像処理装置、およびプログラム |
US9728166B2 (en) * | 2015-08-20 | 2017-08-08 | Qualcomm Incorporated | Refresh rate matching with predictive time-shift compensation |
-
2017
- 2017-06-28 JP JP2017126490A patent/JP6612292B2/ja active Active
-
2018
- 2018-04-23 US US15/959,284 patent/US10271007B2/en active Active
- 2018-04-24 EP EP18168888.8A patent/EP3404649B1/en active Active
- 2018-05-10 CN CN201810441956.3A patent/CN108965763B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018194807A (ja) | 2018-12-06 |
EP3404649B1 (en) | 2024-04-17 |
US20180338112A1 (en) | 2018-11-22 |
EP3404649A1 (en) | 2018-11-21 |
CN108965763A (zh) | 2018-12-07 |
US10271007B2 (en) | 2019-04-23 |
CN108965763B (zh) | 2020-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6894976B2 (ja) | 画像円滑性向上方法および装置 | |
WO2020207250A1 (zh) | 垂直同步方法、装置、终端及存储介质 | |
JP5407762B2 (ja) | 画像プロセッサの制御方法およびプログラム | |
JP4829806B2 (ja) | データ処理装置及びコンピュータプログラム | |
US9830880B1 (en) | Method and system for adjusting the refresh rate of a display device based on a video content rate | |
US20130293779A1 (en) | Method and apparatus for quickly responding to signal | |
JP6053345B2 (ja) | 送信装置、映像表示装置、送信方法、映像表示方法、及びプログラム | |
WO2014038468A1 (ja) | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 | |
KR20220124797A (ko) | 자막 정보 표시 방법 및 장치, 전자 디바이스 및 컴퓨터 판독 가능 매체 | |
TWI663875B (zh) | 視頻處理方法及其裝置 | |
TWI492632B (zh) | 於一視訊顯示系統中執行視訊顯示控制之方法,及相關視訊處理電路與視訊顯示系統 | |
JP6612292B2 (ja) | 変換システム、映像出力装置及び変換方法 | |
JP4675944B2 (ja) | 画像処理装置、画像処理方法、画像処理プログラム | |
US11320853B2 (en) | Image transmission apparatus, image transmission system, and method of controlling image transmission apparatus | |
US20230148254A1 (en) | Accelerated frame transmission | |
JP2014052902A (ja) | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 | |
US8976222B2 (en) | Image processing apparatus and image processing method | |
US20150193914A1 (en) | Image processing apparatus, communication system, and computer program | |
TWI516854B (zh) | 投影裝置及其影像資料存取方法 | |
US9864565B2 (en) | Output system, output apparatus, and power control method | |
JP2005122119A (ja) | Mpuとビデオコーデックとで構成されるシステムにおけるビデオインタフェース装置 | |
KR102555347B1 (ko) | 디스플레이 시스템 및 이의 구동 방법 | |
US20130300755A1 (en) | Electronic apparatus and method for data transmission from an electronic apparatus to a display device | |
JP6167524B2 (ja) | プロジェクターおよび映像データ処理方法 | |
JP2015034891A (ja) | レジスタ設定制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6612292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |