JP6612292B2 - 変換システム、映像出力装置及び変換方法 - Google Patents

変換システム、映像出力装置及び変換方法 Download PDF

Info

Publication number
JP6612292B2
JP6612292B2 JP2017126490A JP2017126490A JP6612292B2 JP 6612292 B2 JP6612292 B2 JP 6612292B2 JP 2017126490 A JP2017126490 A JP 2017126490A JP 2017126490 A JP2017126490 A JP 2017126490A JP 6612292 B2 JP6612292 B2 JP 6612292B2
Authority
JP
Japan
Prior art keywords
output
image data
frame image
signal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017126490A
Other languages
English (en)
Other versions
JP2018194807A (ja
Inventor
厚志 簗塲
幸祐 吉村
祐二 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Interactive Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Interactive Entertainment Inc filed Critical Sony Interactive Entertainment Inc
Publication of JP2018194807A publication Critical patent/JP2018194807A/ja
Application granted granted Critical
Publication of JP6612292B2 publication Critical patent/JP6612292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • H04N5/067Arrangements or circuits at the transmitter end
    • H04N5/073Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H04N5/0736Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/12Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/013Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the incoming video signal comprising different parts having originally different frame rate, e.g. video and graphics

Description

本発明は、映像出力装置、変換装置、映像出力方法及び変換方法に関する。
DisplayPortやHDMI(登録商標)などといった映像出力の規格が存在する。
このような映像出力の規格で定められている映像のデータの形式のなかには、可変フレームレートに対応しているものが存在する。ゲームシステムなどといった、システムの処理負荷が変動するシステムでは、GPU(Graphics Processing Unit)が安定したフレームレートでフレーム画像データをフレームバッファに書き込めないことがある。例えばこのような状況においては、可変フレームレートに対応しているデータの形式を採用することで、レイテンシを最小限に抑えることが可能となる。
またこのような映像出力の規格で定められている映像のデータの形式のなかには、新たなフレーム画像データの出力が開始されるタイミングの所定時間前に垂直同期信号(VSYNC信号)が出力される必要があるものもあれば必要がないものもある。
例えば表示装置において表示可能な映像のデータの形式が、当該映像の出力元である映像出力装置においてサポートされていないことが想定される。このような場合には、例えば映像出力装置が生成する映像のデータの形式を表示装置において表示可能な形式に変換した上で表示装置に供給されるようにすれば当該映像を当該表示装置で表示させることが可能となる。
ここで例えば垂直同期信号が出力される必要がない形式の映像のデータを垂直同期信号が出力される必要がある形式に変換しようとした場合、適切なタイミングで垂直同期信号が表示装置に出力されるよう制御する必要がある。
本発明は上記実情に鑑みてなされたものであって、その目的の一つは、垂直同期信号が出力される必要がない形式の映像のデータを垂直同期信号が出力される必要がある形式に変換した上で出力する場面において、適切なタイミングで垂直同期信号が出力されるよう制御できる映像出力装置、変換装置、映像出力方法及び変換方法を提供することにある。
上記課題を解決するために、本発明に係る映像出力装置は、受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力する装置であり、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する装置である変換装置に、前記第1の形式の映像のデータを出力する映像出力装置であって、フレームバッファに記憶されている第1のフレーム画像データを前記変換装置に出力するフレーム画像データ出力部と、前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換装置に出力するブランク信号出力部と、前記変換装置で垂直同期信号に変換されるトリガ信号を前記変換装置に出力するトリガ信号出力部と、を含み、前記トリガ信号出力部は、前記ブランク信号が前記変換装置に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換装置に出力する。
本発明の一態様では、前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにおいて前記ブランク信号の出力が前記第1の固定期間以上にわたって既に行われている場合は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングに前記トリガ信号を前記変換装置に出力する。
また、本発明の一態様では、前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにおいて前記ブランク信号の出力が前記第1の固定期間以上にわたって行われていない場合は、前記ブランク信号の出力が前記第1の固定期間にわたって出力されたタイミングに前記トリガ信号を前記変換装置に出力する。
また、本発明の一態様では、前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングから前記第1の固定期間が経過したタイミングに前記トリガ信号を前記変換装置に出力する。
また、本発明の一態様では、前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにおいて前記第1のフレーム画像データの出力が終了していない場合は、前記第1のフレーム画像データの出力が終了したタイミングから前記第1の固定期間が経過したタイミングに前記トリガ信号を前記変換装置に出力する。
また、本発明に係る変換装置は、受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力する装置であり、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する装置である変換装置であって、映像出力装置から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力するフレーム画像データ出力部と、前記映像出力装置から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力するブランク信号出力部と、前記第2のフレーム画像データの前記映像出力装置が備えるフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに前記映像出力装置から受け付けるトリガ信号を前記垂直同期信号に変換して出力する垂直同期信号出力部と、を含む。
また、本発明に係る別の映像出力装置は、受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力する変換部であり、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する変換部と、フレームバッファに記憶されている第1のフレーム画像データを前記変換部に出力する第1のフレーム画像データ出力部と、前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換部に出力する第1のブランク信号出力部と、前記変換部で垂直同期信号に変換されるトリガ信号を前記変換部に出力するトリガ信号出力部と、を含み、前記変換部は、前記第1のフレーム画像データ出力部から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力する第2のフレーム画像データ出力部と、前記第1のブランク信号出力部から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力する第2のブランク信号出力部と、前記トリガ信号出力部から受け付ける前記トリガ信号を前記垂直同期信号に変換して出力する垂直同期信号出力部と、を含み、前記トリガ信号出力部は、前記ブランク信号が前記変換部に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換部に出力する。
また、本発明に係る映像出力方法は、受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力する装置であり、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する装置である変換装置に、前記第1の形式の映像のデータを出力する映像出力方法であって、フレームバッファに記憶されている第1のフレーム画像データを前記変換装置に出力するフレーム画像データ出力ステップと、前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換装置に出力するブランク信号出力ステップと、前記変換装置で垂直同期信号に変換されるトリガ信号を前記変換装置に出力するトリガ信号出力ステップと、を含み、前記トリガ信号出力ステップでは、前記ブランク信号が前記変換装置に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換装置に出力する。
また、本発明に係る変換方法は、受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力する方法であり、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する方法である変換方法であって、映像出力装置から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力するフレーム画像データ出力ステップと、前記映像出力装置から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力するブランク信号出力ステップと、前記第2のフレーム画像データの前記映像出力装置が備えるフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに前記映像出力装置から受け付けるトリガ信号を前記垂直同期信号に変換して出力する垂直同期信号出力ステップと、を含む。
また、本発明に係る映像出力システムは、映像出力装置と、前記映像出力装置から受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力する装置であり、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間よりも長い期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する装置である変換装置と、を含み、前記映像出力装置は、フレームバッファに記憶されている第1のフレーム画像データを前記変換装置に出力する第1のフレーム画像データ出力部と、前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換装置に出力する第1のブランク信号出力部と、前記変換装置で垂直同期信号に変換されるトリガ信号を前記変換装置に出力するトリガ信号出力部と、を含み、前記変換装置は、前記映像出力装置から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力する第2のフレーム画像データ出力部と、前記映像出力装置から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力する第2のブランク信号出力部と、前記映像出力装置から受け付ける前記トリガ信号を前記垂直同期信号に変換して出力する垂直同期信号出力部と、を含み、前記トリガ信号出力部は、前記ブランク信号が前記変換装置に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換装置に出力する。
また、本発明に係る別の映像出力方法は、映像出力装置が、当該映像出力装置から受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力する装置であり、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間よりも長い期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する装置である変換装置に、フレームバッファに記憶されている第1のフレーム画像データを前記変換装置に出力する第1のフレーム画像データ出力ステップと、前記映像出力装置が、前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換装置に出力する第1のブランク信号出力ステップと、前記映像出力装置が、前記変換装置で垂直同期信号に変換されるトリガ信号を前記変換装置に出力するトリガ信号出力ステップと、前記変換装置が、前記映像出力装置から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力する第2のフレーム画像データ出力ステップと、前記変換装置が、前記映像出力装置から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力する第2のブランク信号出力ステップと、前記変換装置が、前記映像出力装置から受け付ける前記トリガ信号を前記垂直同期信号に変換して出力する垂直同期信号出力ステップと、を含み、前記トリガ信号出力ステップでは、前記ブランク信号が前記変換装置に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換装置に出力する。
本発明の一実施形態に係る映像表示システムの全体構成の一例を示す図である。 トリガ信号の出力タイミングの一例を示す図である。 トリガ信号の出力タイミングの別の一例を示す図である。 トリガ信号の出力タイミングのさらに別の一例を示す図である。 本発明の一実施形態に係る映像表示システムで実装される機能の一例を示す機能ブロック図である。 本発明の一実施形態に係る映像出力装置において行われる処理の流れの一例を示すフロー図である。 本発明の一実施形態に係る映像出力装置において行われる処理の流れの一例を示すフロー図である。 本発明の別の一実施形態に係る映像表示システムの全体構成の一例を示す図である。
以下、本発明の一実施形態について、図面を参照しながら説明する。
図1は、本発明の一実施形態に係る映像表示システム1の全体構成の一例を示す図である。
図1に示すように、本実施形態に係る映像表示システム1は、映像出力装置10と変換装置20と表示装置30とを含んでいる。
本実施形態に係る映像出力装置10には、プロセッサ12、記憶部14、通信部16、出力ポート18が含まれる。
プロセッサ12は、例えば映像出力装置10にインストールされるプログラムに従って動作するCPU等のプログラム制御デバイスである。本実施形態に係るプロセッサ12には、CPUから供給されるグラフィックスコマンドやデータに基づいてフレームバッファに画像を描画するGPU(Graphics Processing Unit)も含まれている。
記憶部14は、例えばROMやRAM等の記憶素子やハードディスクドライブなどである。記憶部14には、プロセッサ12によって実行されるプログラムなどが記憶される。また、本実施形態に係る記憶部14には、GPUにより画像が描画される第1フレームバッファ14aの領域と第2フレームバッファ14bの領域とが確保されている。
通信部16は、例えば無線LANモジュールなどの通信インタフェースなどである。
出力ポート18は、変換装置20に映像を出力するポートであり、例えばDisplayPortポートなどである。
変換装置20は、本実施形態では例えば、映像出力装置10から受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して表示装置30に出力するコンピュータ等の装置である。変換装置20は例えばDisplayPortの形式の映像のデータをHDMIの形式の映像のデータに変換して、表示装置30に出力する。
表示装置30は、本実施形態では例えば、例えば液晶ディスプレイや有機ELディスプレイ等のディスプレイであり、変換装置20から受け付けるデータが表す映像を表示させる。
本実施形態に係るフレームバッファはダブルバッファ方式であり、第1フレームバッファ14aにフレーム画像の描画(フレーム画像データの書込)が行われている際には、第2フレームバッファ14bに記憶されているフレーム画像データの出力が行われる。また、第2フレームバッファ14bにフレーム画像の描画(フレーム画像データの書込)が行われている際には、第1フレームバッファ14aに記憶されているフレーム画像データの出力が行われる。そして例えば、所定のタイミングにフリップ処理が実行され、GPUによるフレーム画像データの書込に用いられるフレームバッファと記憶されているフレーム画像データの出力に用いられるフレームバッファとが切り替わる。
そして本実施形態に係る映像出力装置10は例えば、図2〜図4に示すように、画像Aに相当する第1のフレーム画像データの出力の終了から、画像Bに相当する第2のフレーム画像データの出力の開始までの間に、ブランク信号を出力する。ここで第2のフレーム画像データは、第1のフレーム画像データの次に出力されるフレーム画像データを指すこととする。ここでDisplayPortの規格では、HDMIの規格とは異なり、フレーム画像データの出力が開始されるタイミングの所定時間前に垂直同期信号(VSYNC信号)が出力される必要はない。一方、HDMIの規格では、フレーム画像データの出力が開始されるタイミングの所定時間前に垂直同期信号が出力される必要がある。
そこで本実施形態では、図2〜図4に示すようにして、適切なタイミングで、変換装置20において垂直同期信号に変換されるトリガ信号が映像出力装置10から変換装置20に出力されるようにした。
本実施形態に係る変換装置20では、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの期間において垂直同期信号の出力が行われる。具体的には例えば、当該期間において、少なくとも第1の固定期間よりも長い可変期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、が順に実行される。ここで第2の固定期間に相当する時間が上述の所定時間に相当する。
そして本実施形態に係る映像出力装置10では、変換装置20による上記の出力に対応できるよう、図2〜図4に示すように、ブランク信号の出力、垂直同期信号に変換されるトリガ信号の出力、第2の固定期間にわたるブランク信号の出力、が順に実行される。
図2には、画像Bに相当する第2のフレーム画像データのフレームバッファへの書込が終了したタイミングから第1の固定期間が経過したタイミングにトリガ信号が変換装置20に出力される例が示されている。
図3には、画像Bに相当する第2のフレーム画像データのフレームバッファへの書込が終了したタイミングに、画像Aに相当する第1のフレーム画像データの出力後におけるブランク信号の出力が第1の固定期間以上にわたって既に行われている状況が示されている。この状況では、第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにトリガ信号が変換装置20に出力される。
図4には、画像Bに相当する第2のフレーム画像データのフレームバッファへの書込が終了したタイミングに、まだ画像Aに相当する第1のフレーム画像データの出力が終了していない状況が示されている。この状況では、画像Aに相当する第1のフレーム画像データの出力が終了したタイミングから第1の固定期間が経過したタイミングにトリガ信号が変換装置20に出力される。
なお第2のフレーム画像データのフレームバッファへの書込が終了したタイミングに、画像Aに相当する第1のフレーム画像データの出力が終了しブランク信号の出力が行われているが、第1の固定期間以上にわたってブランク信号が出力されていないことがある。この場合には、画像Aに相当する第1のフレーム画像データの出力後におけるブランク信号の出力が第1の固定期間にわたって出力されたタイミングにトリガ信号が変換装置20に出力されるようにしてもよい。
図2〜図4のいずれの例においても、画像Bに相当する第2のフレーム画像データの出力が開始されるタイミングの、第2の固定期間に相当する時間だけ前にトリガ信号が出力される。そのためいずれの例においても変換装置20において、画像Bに相当する第2のフレーム画像データの出力が開始されるタイミングの、第2の固定期間に相当する時間だけ前に垂直同期信号が出力されることとなる。
以下、本実施形態に係る映像出力システムの機能並びに本実施形態に係る映像出力装置10で実行される処理についてさらに説明する。
図5は、本実施形態に係る映像出力システムで実装される機能の一例を示す機能ブロック図である。なお、本実施形態に係る映像出力システムで、図5に示す機能のすべてが実装される必要はなく、また、図5に示す機能以外の機能が実装されていても構わない。
図5に示すように、本実施形態に係る映像出力装置10は、描画終了検出部40、トリガ信号出力タイミング制御部42、映像信号出力部44、を含んでいる。描画終了検出部40、トリガ信号出力タイミング制御部42は、プロセッサ12を主として実装される。映像信号出力部44は、プロセッサ12及び出力ポート18を主として実装される。
以上の機能は、コンピュータである映像出力装置10にインストールされた、以上の機能に対応する指令を含むプログラムをプロセッサ12で実行することにより実装されてもよい。このプログラムは、例えば、光ディスク、磁気ディスク、磁気テープ、光磁気ディスク、フラッシュメモリ等のコンピュータ読み取り可能な情報記憶媒体を介して、あるいは、インターネットなどを介して映像出力装置10に供給されてもよい。
図5に示すように、本実施形態に係る変換装置20は、映像信号受付部50、映像信号変換部52、映像信号出力部54、を含んでいる。
以上の機能は、コンピュータである変換装置20にインストールされた、以上の機能に対応する指令を含むプログラムをプロセッサ12で実行することにより実装されてもよい。このプログラムは、例えば、光ディスク、磁気ディスク、磁気テープ、光磁気ディスク、フラッシュメモリ等のコンピュータ読み取り可能な情報記憶媒体を介して、あるいは、インターネットなどを介して変換装置20に供給されてもよい。
描画終了検出部40は、本実施形態では例えば、GPUによるフレーム画像の描画(フレーム画像データのフレームバッファへの書込)が終了したタイミングを検出する。
トリガ信号出力タイミング制御部42は、本実施形態では例えば、映像出力装置10が変換装置20にトリガ信号を出力するタイミングを制御する。
ここで例えば、トリガ信号出力タイミング制御部42は、描画終了検出部40が検出するGPUによるフレーム画像の描画が終了したタイミングにタイマを起動させてもよい。そして当該タイマによりカウントされる時間が第1の固定時間に到達した際に、映像信号出力部44にトリガ信号の出力指示を出力してもよい。
また例えば、トリガ信号出力タイミング制御部42は、描画終了検出部40によるGPUによるフレーム画像の描画の終了したタイミングの検出に応じて、トリガ信号の出力タイミングを決定してもよい。
例えば上述のタイミングの検出に応じて、第1のフレーム画像データの出力後におけるブランク信号の出力期間が特定されるようにしてもよい。そして特定された出力期間が第1の固定期間以上である場合は、映像信号出力部44にトリガ信号の出力指示が出力されてもよい。そして特定された出力期間が第1の固定期間以上はない場合は、ブランク信号の出力が第1の固定期間にわたって出力されたタイミングに映像信号出力部44にトリガ信号の出力指示が出力されてもよい。
またトリガ信号出力タイミング制御部42は、例えば上述のタイミングの検出に応じて、第1のフレーム画像データの出力が終了しているか否かを確認してもよい。そして第1のフレーム画像データの出力が終了していないことが確認された場合は、第1のフレーム画像データの出力が終了したタイミングから第1の固定期間が経過したタイミングに、映像信号出力部44にトリガ信号の出力指示が出力されてもよい。
映像信号出力部44は、本実施形態では例えば、第1の形式の映像のデータを変換装置20に出力する。ここでは例えばDisplayPortの規格に沿った形式の映像のデータが変換装置20に出力される。映像信号出力部44は例えば、フレーム画像データ、ブランク信号、トリガ信号、などを出力する。映像信号出力部44は、ブランク信号が変換装置20に出力されている期間であって、第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、ブランク信号の出力が開始されてから第1の固定期間が経過した後のタイミングに、トリガ信号を変換装置20に出力してもよい。
ここで映像信号出力部44は、トリガ信号出力タイミング制御部42からのトリガ信号の出力指示の受付に応じて、トリガ信号を変換装置20に出力してもよい。
映像信号受付部50は、本実施形態では例えば、映像信号出力部44が出力する第1の形式の映像のデータを受け付ける。
映像信号変換部52は、本実施形態では例えば、映像信号受付部50が受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換する。ここで例えばDisplayPort形式の映像のデータがHDMI形式の映像のデータに変換されてもよい。
映像信号出力部54は、映像信号変換部52によって変換された第2の形式の映像のデータを表示装置30に出力する。
そして表示装置30は、映像信号出力部54から受け付けた第2の形式の映像のデータが表す映像を表示させる。
以下、本実施形態に係る映像出力装置10において行われる、第1の形式の映像のデータの出力処理の流れの一例を、図6に例示するフロー図を参照しながら説明する。
まず、映像信号出力部44は、フレームバッファに記憶されているフレーム画像データを変換装置20に出力する(S101)。本処理例では例えば、S101に示す処理において第1フレームバッファ14aに記憶されているフレーム画像データが出力されることとする。
そして映像信号出力部44は、第1フレームバッファ14aに記憶されているすべてのフレーム画像データが出力されたか否かを確認する(S102)。すべてのフレーム画像データが出力されていないことが確認された場合は(S102:N)、S101に示す処理に戻る。
すべてのフレーム画像データが出力されていることが確認された場合は(S102:Y)、トリガ信号出力タイミング制御部42が、トリガ信号の出力タイミングが到来したか否かを判断する(S103)。
ここでトリガ信号の出力タイミングが未到来であると判断された場合は(S103:N)、映像信号出力部44はブランク信号を出力する(S104)。トリガ信号の出力タイミングが到来したと判断された場合は(S103:Y)、映像信号出力部44はトリガ信号を出力し(S105)、その後、ブランク信号を出力する(S106)。
そして映像信号出力部44は、S105に示す処理で実行されたトリガ信号の出力から第2の固定期間が経過したか否かを確認する(S107)。ここで第2の固定期間が経過していないことが確認された場合は(S107:N)、S106に示す処理に戻る。
第2の固定期間が経過したことが確認された場合は(S107:Y)、S101に示す処理に戻る。この場合は、第2フレームバッファ14bに記憶されているフレーム画像データの変換装置20への出力が開始されることとなる。
S103に示す処理では例えば上述のように、トリガ信号出力タイミング制御部42が、描画終了検出部40が検出するGPUによるフレーム画像の描画が終了したタイミングに起動されるタイマによりカウントされる時間を確認してもよい。そして確認された時間が第1の固定時間に到達した場合に、トリガ信号の出力タイミングが到来したと判断してもよい。
また上述のようにS103に示す処理でトリガ信号の出力タイミングが到来したと判断された場合に、トリガ信号出力タイミング制御部42が映像信号出力部44にトリガ信号の出力指示を出力してもよい。そしてS105に示す処理で、当該出力指示の受付に応じて映像信号出力部44がトリガ信号を出力してもよい。
またS103に示す処理で、図7に示されている処理が実行されてもよい。
例えばトリガ信号出力タイミング制御部42が、次のフレーム画像データは第2フレームバッファ14bに書き込み済であるかどうかを確認する(S201)。
書き込み済であることが確認された場合は(S201:Y)、トリガ信号出力タイミング制御部42が、直前のフレーム画像データの出力完了(S102)から第1の固定時間が経過しているか否かを確認する(S202)。
そして第1の固定時間が経過していることが確認された場合は(S202:Y)、トリガ信号出力タイミング制御部42は、トリガ信号の出力タイミングが到来したと判断する(S203)。
一方、S201に示す処理で書き込み済でないことが確認された場合(S201:N)は、トリガ信号出力タイミング制御部42は、トリガ信号の出力タイミングが到来していないと判断する(S204)。またS202に示す処理で第1の固定時間が経過していないことが確認された場合も(S202:N)、トリガ信号出力タイミング制御部42は、トリガ信号の出力タイミングが未到来であると判断する(S204)。
なお、本発明は上述の実施形態に限定されるものではない。
例えば図8に示すように、図1に示す変換装置20の機能が映像出力装置10に含まれる変換部22によって実装されてもよい。この場合は、プロセッサ12が第1の形式の映像のデータを変換部22に出力することとなる。そして、変換部22がプロセッサ12から受け付けた第1の形式の映像のデータを第2の形式の映像のデータに変換することとなる。そして出力ポート18が、変換部22によって変換された第2の形式の映像のデータを表示装置30に出力することとなる。
またトリガ信号の実装は特に限定されず、どのようなものであってもよい。例えばトリガ信号は、ブランク信号と異なる信号であってもよいし、ブランク信号に相当するデータに含まれる特定の属性を特定の値に設定したものであってもよい。またトリガ信号は、ブランク信号に特定の属性値を付加したものであってもよい。また例えば、トリガ信号は、DP Secondary PacketやDP VBIDに所定の値が設定されたブランク信号であってもよい。
また、上記の具体的な文字列や数値及び図面中の具体的な文字列や数値は例示であり、これらの文字列や数値には限定されない。
1 映像表示システム、10 映像出力装置、12 プロセッサ、14 記憶部、14a 第1フレームバッファ、14b 第2フレームバッファ、16 通信部、18 出力ポート、20 変換装置、22 変換部、30 表示装置、40 描画終了検出部、42 トリガ信号出力タイミング制御部、44 映像信号出力部、50 映像信号受付部、52 映像信号変換部、54 映像信号出力部。

Claims (7)

  1. 第1の形式の映像のデータを出力する映像出力装置と、
    前記映像出力装置から受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力し、また、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する変換装置と、を含み、
    前記映像出力装置は、
    フレームバッファに記憶されている第1のフレーム画像データを前記変換装置に出力するフレーム画像データ出力部と、
    前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換装置に出力するブランク信号出力部と、
    リガ信号を前記変換装置に出力するトリガ信号出力部と、を含み、
    前記変換装置は、
    前記映像出力装置から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力するフレーム画像データ出力部と、
    前記映像出力装置から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力するブランク信号出力部と、
    前記映像出力装置から受け付ける前記トリガ信号を垂直同期信号に変換して出力する垂直同期信号出力部と、を含み、
    前記トリガ信号出力部は、前記ブランク信号が前記変換装置に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換装置に出力する、
    ことを特徴とする変換システム
  2. 前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにおいて前記ブランク信号の出力が前記第1の固定期間以上にわたって既に行われている場合は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングに前記トリガ信号を前記変換装置に出力する、
    ことを特徴とする請求項1に記載の変換システム
  3. 前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにおいて前記ブランク信号の出力が前記第1の固定期間以上にわたって行われていない場合は、前記ブランク信号の出力が前記第1の固定期間にわたって出力されたタイミングに前記トリガ信号を前記変換装置に出力する、
    ことを特徴とする請求項1又は2に記載の変換システム
  4. 前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングから前記第1の固定期間が経過したタイミングに前記トリガ信号を前記変換装置に出力する、
    ことを特徴とする請求項1に記載の変換システム
  5. 前記トリガ信号出力部は、前記第2のフレーム画像データのフレームバッファへの書込が終了したタイミングにおいて前記第1のフレーム画像データの出力が終了していない場合は、前記第1のフレーム画像データの出力が終了したタイミングから前記第1の固定期間が経過したタイミングに前記トリガ信号を前記変換装置に出力する、
    ことを特徴とする請求項1に記載の変換システム
  6. 受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力する変換部であり、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する変換部と、
    フレームバッファに記憶されている第1のフレーム画像データを前記変換部に出力する第1のフレーム画像データ出力部と、
    前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換部に出力する第1のブランク信号出力部と、
    前記変換部で垂直同期信号に変換されるトリガ信号を前記変換部に出力するトリガ信号出力部と、を含み、
    前記変換部は、
    前記第1のフレーム画像データ出力部から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力する第2のフレーム画像データ出力部と、
    前記第1のブランク信号出力部から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力する第2のブランク信号出力部と、
    前記トリガ信号出力部から受け付ける前記トリガ信号を前記垂直同期信号に変換して出力する垂直同期信号出力部と、を含み、
    前記トリガ信号出力部は、前記ブランク信号が前記変換部に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから前記第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換部に出力する、
    ことを特徴とする映像出力装置。
  7. 受け付ける第1の形式の映像のデータを第2の形式の映像のデータに変換して出力し、また、第1のフレーム画像データの出力の終了から第2のフレーム画像データの出力の開始までの間に、少なくとも第1の固定期間以上の期間にわたるブランク信号の出力、垂直同期信号の出力、第2の固定期間にわたるブランク信号の出力、を順に実行する変換装置に、第1の形式の映像のデータを変換装置に出力する映像出力装置が、フレームバッファに記憶されている第1のフレーム画像データを出力するステップと、
    前記映像出力装置が、前記第1のフレーム画像データの出力の終了後にブランク信号を前記変換装置に出力するステップと、
    前記映像出力装置が、トリガ信号を前記変換装置に出力するステップと、
    前記変換装置が、前記映像出力装置から受け付ける前記第1のフレーム画像データを前記第1の形式から前記第2の形式に変換して出力するステップと、
    前記変換装置が、前記映像出力装置から受け付ける前記ブランク信号を前記第1の形式から前記第2の形式に変換して出力するステップと、
    前記変換装置が、前記映像出力装置から受け付ける前記トリガ信号を垂直同期信号に変換して出力するステップと、を含み、
    前記トリガ信号を前記変換装置に出力するステップでは、前記ブランク信号が前記変換装置に出力されている期間であって、前記第2のフレーム画像データのフレームバッファへの書込が終了し、かつ、前記ブランク信号の出力が開始されてから第1の固定期間が経過した後のタイミングに、前記トリガ信号を前記変換装置に出力する、
    ことを特徴とする変換方法
JP2017126490A 2017-05-17 2017-06-28 変換システム、映像出力装置及び変換方法 Active JP6612292B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762507328P 2017-05-17 2017-05-17
US62/507,328 2017-05-17

Publications (2)

Publication Number Publication Date
JP2018194807A JP2018194807A (ja) 2018-12-06
JP6612292B2 true JP6612292B2 (ja) 2019-11-27

Family

ID=62062857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017126490A Active JP6612292B2 (ja) 2017-05-17 2017-06-28 変換システム、映像出力装置及び変換方法

Country Status (4)

Country Link
US (1) US10271007B2 (ja)
EP (1) EP3404649B1 (ja)
JP (1) JP6612292B2 (ja)
CN (1) CN108965763B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014197A (ko) * 2020-07-28 2022-02-04 엘지디스플레이 주식회사 전계 발광 표시장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2579886B2 (ja) * 1993-10-29 1997-02-12 株式会社マキエンタープライズ パーソナルコンピュータのモニターテレビ出力を家庭用テレビ用に変更する方法
JPH09114443A (ja) * 1995-10-20 1997-05-02 Seiko Epson Corp 映像スケーリング装置
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
US6836294B2 (en) * 2001-03-29 2004-12-28 Matsushita Electric Industrial Co., Ltd. Method of decreasing delay through frame based format converters
US7170469B2 (en) * 2003-07-18 2007-01-30 Realtek Semiconductor Corp. Method and apparatus for image frame synchronization
TWI244859B (en) * 2004-09-08 2005-12-01 Realtek Semiconductor Corp Method for frame rate conversion
US7586492B2 (en) 2004-12-20 2009-09-08 Nvidia Corporation Real-time display post-processing using programmable hardware
JP2007286082A (ja) * 2006-04-12 2007-11-01 Sony Computer Entertainment Inc 描画処理装置
JP4327173B2 (ja) 2006-04-19 2009-09-09 株式会社ソニー・コンピュータエンタテインメント グラフィックスプロセッサ、描画処理装置および描画制御方法
JP4312238B2 (ja) 2007-02-13 2009-08-12 株式会社ソニー・コンピュータエンタテインメント 画像変換装置および画像変換方法
US9491432B2 (en) * 2010-01-27 2016-11-08 Mediatek Inc. Video processing apparatus for generating video output satisfying display capability of display device according to video input and related method thereof
KR101759643B1 (ko) * 2010-12-17 2017-08-01 삼성디스플레이 주식회사 전기영동 표시장치
CN103167314A (zh) * 2011-12-09 2013-06-19 天津市亚安科技股份有限公司 一种用于检验高清数字视频信号稳定性的装置和方法
WO2013150698A1 (ja) * 2012-04-03 2013-10-10 パナソニック株式会社 映像信号送信装置及び受信装置
US8797340B2 (en) * 2012-10-02 2014-08-05 Nvidia Corporation System, method, and computer program product for modifying a pixel value as a function of a display duration estimate
CN102946503A (zh) * 2012-10-26 2013-02-27 合肥移瑞通信技术有限公司 模拟摄像头输出单场vga数字视频数据实现方法
US20140184629A1 (en) 2012-12-31 2014-07-03 Nvidia Corporation Method and apparatus for synchronizing a lower bandwidth graphics processor with a higher bandwidth display using framelock signals
JP6478621B2 (ja) * 2014-12-22 2019-03-06 キヤノン株式会社 画像処理装置
JP2016163334A (ja) * 2015-03-05 2016-09-05 キヤノン株式会社 同期信号生成装置、同期信号生成方法、映像処理装置、およびプログラム
US9728166B2 (en) * 2015-08-20 2017-08-08 Qualcomm Incorporated Refresh rate matching with predictive time-shift compensation

Also Published As

Publication number Publication date
JP2018194807A (ja) 2018-12-06
EP3404649B1 (en) 2024-04-17
US20180338112A1 (en) 2018-11-22
EP3404649A1 (en) 2018-11-21
CN108965763A (zh) 2018-12-07
US10271007B2 (en) 2019-04-23
CN108965763B (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
JP6894976B2 (ja) 画像円滑性向上方法および装置
WO2020207250A1 (zh) 垂直同步方法、装置、终端及存储介质
JP5407762B2 (ja) 画像プロセッサの制御方法およびプログラム
JP4829806B2 (ja) データ処理装置及びコンピュータプログラム
US9830880B1 (en) Method and system for adjusting the refresh rate of a display device based on a video content rate
US20130293779A1 (en) Method and apparatus for quickly responding to signal
JP6053345B2 (ja) 送信装置、映像表示装置、送信方法、映像表示方法、及びプログラム
WO2014038468A1 (ja) メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
KR20220124797A (ko) 자막 정보 표시 방법 및 장치, 전자 디바이스 및 컴퓨터 판독 가능 매체
TWI663875B (zh) 視頻處理方法及其裝置
TWI492632B (zh) 於一視訊顯示系統中執行視訊顯示控制之方法,及相關視訊處理電路與視訊顯示系統
JP6612292B2 (ja) 変換システム、映像出力装置及び変換方法
JP4675944B2 (ja) 画像処理装置、画像処理方法、画像処理プログラム
US11320853B2 (en) Image transmission apparatus, image transmission system, and method of controlling image transmission apparatus
US20230148254A1 (en) Accelerated frame transmission
JP2014052902A (ja) メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
US8976222B2 (en) Image processing apparatus and image processing method
US20150193914A1 (en) Image processing apparatus, communication system, and computer program
TWI516854B (zh) 投影裝置及其影像資料存取方法
US9864565B2 (en) Output system, output apparatus, and power control method
JP2005122119A (ja) Mpuとビデオコーデックとで構成されるシステムにおけるビデオインタフェース装置
KR102555347B1 (ko) 디스플레이 시스템 및 이의 구동 방법
US20130300755A1 (en) Electronic apparatus and method for data transmission from an electronic apparatus to a display device
JP6167524B2 (ja) プロジェクターおよび映像データ処理方法
JP2015034891A (ja) レジスタ設定制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191030

R150 Certificate of patent or registration of utility model

Ref document number: 6612292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150