JP3748223B2 - 同期信号変換回路及び画像表示装置並びにそれらの方法 - Google Patents
同期信号変換回路及び画像表示装置並びにそれらの方法 Download PDFInfo
- Publication number
- JP3748223B2 JP3748223B2 JP2001364831A JP2001364831A JP3748223B2 JP 3748223 B2 JP3748223 B2 JP 3748223B2 JP 2001364831 A JP2001364831 A JP 2001364831A JP 2001364831 A JP2001364831 A JP 2001364831A JP 3748223 B2 JP3748223 B2 JP 3748223B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- timing
- synchronization signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は同期信号変換回路及び画像表示装置並びにそれらの方法に関し、例えばテレビジョン受信機に適用して好適なものである。
【０００２】
【従来の技術】
従来、テレビジョン受信機は、カラーテレビ方式としてＰＡＬ（phase alternation by line ）方式又はＳＥＣＡＭ（sequential couleur a memire ）を採用している。
【０００３】
一般にＰＡＬ方式又はＳＥＣＡＭ方式のカラー映像信号はフィールド周波数が５０〔Ｈｚ〕であり、テレビジョン受信機では、このＰＡＬ方式又はＳＥＣＡＭ方式のカラー映像信号を大型画面で再生すると、フリッカが発生して映像を見ずらくなるという不都合が生じる。
【０００４】
そこでこのような不都合が生じることを回避するため、映像信号のフィールド周波数を２倍にして出力するテレビジョン受信機が開発されており、かかる従来のテレビジョン受信機の構成を図４に示す。
【０００５】
このテレビジョン受信機１は、複数の放送局からそれぞれ配信される放送波をアンテナ２によって受信し、ユーザが操作部３においてする選局操作に応じて、受信した複数の放送局の番組データの中から指定された放送局の番組データを選択し、当該選択された放送局の番組データを復調して外部のモニタに出力して表示する。
【０００６】
すなわちテレビジョン受信機１は、ユーザが操作部３を操作することにより生成される命令信号Ｓ１をＣＰＵ（central processing unit ）４に送出する。ＣＰＵ４は、この命令信号Ｓ１を解析し、その解析結果に応じてテレビジョン受信機１の各回路を制御するようになされている。
【０００７】
ＣＰＵ４は、この命令信号Ｓ１を解析した結果、ユーザが操作部３において選局操作を行ったと判断した場合には、当該選局操作に応じてチャンネル選択信号Ｓ２を生成し、これをチューナ５に送出する。
【０００８】
チューナ５は、アンテナ２によって受信した放送波の中からチャンネル選択信号Ｓ２に応じたチャンネルの放送波を抽出することにより映像信号Ｓ３を得、これをクロマデコーダ６に送出する。
【０００９】
クロマデコーダ６は、映像信号Ｓ３の中からＹ信号Ｓ４Ａ、Ｃｂ信号Ｓ４Ｂ及びＣｒ信号Ｓ４Ｃを抽出し、これらをアナログディジタル（Ａ／Ｄ）変換回路７に送出する。またクロマデコーダ６は、映像信号Ｓ３の中から水平同期信号Ｈ１及び垂直同期信号Ｖ１を抽出し、これらをメモリコントローラ８及び出力同期発生回路９に送出すると共に、水平同期信号Ｈ１をＰＬＬ（phase locked loop ）回路１０に送出する。ＰＬＬ回路１０は、この水平同期信号Ｈ１からドットクロックＤＣを生成し、これをメモリコントローラ８及び出力同期発生回路９に送出し、これらメモリコントローラ８及び出力同期発生回路９は、当該ドットクロックＤＣに基づいて動作するようになされている。
【００１０】
Ａ／Ｄ変換回路７は、Ｙ信号Ｓ４Ａ、Ｃｂ信号Ｓ４Ｂ及びＣｒ信号Ｓ４Ｃをアナログディジタル変換することにより、ＹデータＳ５Ａ、ＣｂデータＳ５Ｂ及びＣｒデータＳ５Ｃを得、これらをメモリ１１に送出する。
【００１１】
ところでメモリコントローラ８は、水平同期信号Ｈ１及び垂直同期信号Ｖ１を基に書込み制御信号Ｓ６Ａを生成し、これをメモリ１１に送出することにより、ＹデータＳ５Ａ、ＣｂデータＳ５Ｂ及びＣｒデータＳ５Ｃをメモリ１１に書き込む。
【００１２】
次いで出力同期発生回路９は、水平同期信号Ｈ１及び垂直同期信号Ｖ１を基に、フィールド周波数が２倍の水平同期信号Ｈ２及び垂直同期信号Ｖ２を生成し、これらをメモリコントローラ８に送出する。メモリコントローラ８は、このフィールド周波数が２倍の水平同期信号Ｈ２及び垂直同期信号Ｖ２を基に読出し制御信号Ｓ６Ｂを生成し、これをメモリ１１に送出することにより、ＹデータＳ７Ａ、ＣｂデータＳ７Ｂ及びＣｒデータＳ７Ｃを、書込み時におけるフィールド周波数の２倍の速度でメモリ１１から読み出し、これらをディジタルアナログ（Ｄ／Ａ）変換回路１２に送出する。
【００１３】
Ｄ／Ａ変換回路１２は、これらＹデータＳ７Ａ、ＣｂデータＳ７Ｂ及びＣｒデータＳ７Ｃをディジタルアナログ変換することにより、Ｙ信号Ｓ８Ａ、Ｃｂ信号Ｓ８Ｂ及びＣｒ信号Ｓ８Ｃを得、これらを外部のモニタに出力して表示する。
【００１４】
ところで、ＰＡＬ方式の標準信号は、走査線６２５本のインターレース信号であり、図５（Ａ）に示すように、第１フィールド及び第２フィールドのいずれも３１２．５Ｈの走査線でなり、５０〔Ｈｚ〕毎に垂直同期信号Ｖ１を発生している。
【００１５】
従って出力同期発生回路９は、読出し時のフィールド周波数を書込み時のフィールド周波数の２倍にするため、図５（Ｂ）に示すような１００〔Ｈｚ〕の垂直同期信号Ｖ２を発生するようになされている。
【００１６】
出力同期発生回路９においては、このようなフィールド周波数が２倍の垂直同期信号Ｖ２を生成する方法として、図６に示すように、入力される元の垂直同期信号Ｖ１の時間を計測し、当該計測された時間の１／２のタイミングで中間同期信号パルスを発生させる方法を採用しており（特開昭６３−２８２０２９号公報）、これにより、ビデオテープレコーダの特殊再生などによってフィールド周波数が変化した場合であっても、表示される映像に不具合が生じることを回避している。
【００１７】
この出力同期発生回路９の構成を図７に示すと共に、当該出力同期発生回路９の動作タイミングを図８に示す。この出力同期発生回路９は、クロマデコーダ６から１フィールド３１２．５Ｈのインターレース信号でなる垂直同期信号Ｖ１（図８（Ａ））が供給されると、これをリセットタイミング発生回路２０、ラッチ回路２１及びオア回路２２に入力する。
【００１８】
これと共に出力同期発生回路９は、クロマデコーダ６から供給される水平同期信号Ｈ１を定倍回路２３に入力する。定倍回路２３は、水平同期信号Ｈ１のフィールド周波数を２倍にし、当該フィールド周波数が２倍にされた水平同期信号Ｈ２を入力垂直同期区間カウンタ２４、出力垂直同期区間カウンタ２５、後段のメモリコントローラ８に送出する。
【００１９】
リセットタイミング発生回路２０は、供給される垂直同期信号Ｖ１に基づいて、入力垂直同期区間カウンタ２４のカウント動作を垂直同期信号Ｖ１毎にリセットするようになされている。
【００２０】
入力垂直同期区間カウンタ２４は、供給される水平同期信号Ｈ２によって垂直同期信号Ｖ１の１区間をカウントし、そのカウント値Ｓ２０をラッチ回路２１に送出する。ラッチ回路２１は、供給されたカウント値Ｓ２０を、当該カウント値Ｓ２０をカウントした区間の次の区間の間保持することにより、当該カウント値Ｓ２０を、カウントした区間の次の区間の間出力するカウント値Ｓ２１（図８（Ｂ））を生成し、これを後段の１／２係数回路２６に送出する。
【００２１】
すなわち、この図８（Ｂ）に示すように、カウント値Ｓ２１は、元の水平同期信号Ｈ１によって垂直同期信号Ｖ１の１区間をカウントしたカウント値（３１２．５本）の２倍の値（６２５本）になり、図８（Ａ）における区間ａのカウント値Ｓ２０は次の区間ｂで出力されることになる。
【００２２】
１／２係数回路２６は、ラッチ回路２１から出力されたカウント値Ｓ２１に対して１／２を乗算し、その結果得られたカウント値Ｓ２２（図８（Ｃ））をコンパレータ２７に送出する。
【００２３】
一方、出力垂直同期区間カウンタ２５は、入力垂直同期区間カウンタ２４と同様に構成され、供給される水平同期信号Ｈ２によって垂直同期信号Ｖ１の１区間をカウントし、そのカウント値Ｓ２３（図８（Ｄ））をコンパレータ２７に送出する。この図８（Ｄ）に示すように、カウント値Ｓ２３は、水平同期信号Ｈ２が出力垂直同期区間カウンタ２５に入力される毎にリアルタイムで増加することになる。
【００２４】
コンパレータ２７は、１／２係数回路２６から出力されたカウント値Ｓ２２（図８（Ｃ））と、出力垂直同期区間カウンタ２５から出力されたカウント値Ｓ２３（図８（Ｄ））とを比較し、これらカウント値Ｓ２２及びＳ２３が一致したと判断した場合には、論理レベル「Ｌ」のパルスを発生する比較出力信号Ｓ２４（図８（Ｅ））を生成し、これをパルス幅拡大回路２８に送出する。
【００２５】
この比較出力信号Ｓ２４は、水平同期信号Ｈ２が発生するパルスのパルス幅と同一のパルス幅でなるパルスしか発生しないことから、パルス幅拡大回路２８は、当該比較出力信号Ｓ２４が発生するパルスのパルス幅を、垂直同期信号Ｖ１が発生するパルスのパルス幅に拡大し、その結果得られた比較出力信号Ｓ２５（図８（Ｆ））にオア回路２２に送出する。
【００２６】
オア回路２２は、垂直同期信号Ｖ１とパルス幅拡大回路２８から出力される比較出力信号Ｓ２との論理和をとることにより、フィールド周波数が２倍の垂直同期信号Ｖ２（図８（Ｇ））を生成し、これを後段のメモリコントローラ８に送出する。
【００２７】
【発明が解決しようとする課題】
ところでかかる構成の出力同期発生回路９においては、ユーザの選局操作によってチューナ５が切り替えられると、入力された垂直同期信号Ｖ１のパルス発生タイミングの周期が損なわれ、その結果、画像が乱れて画質が劣化する不都合が生じる。
【００２８】
ここで図９（Ａ）は、チューナ切替えが行われた場合の垂直同期信号Ｖ１を示し、図９（Ｂ）は、当該垂直同期信号Ｖ１を基に出力同期発生回路９によって生成された、フィールド周波数が２倍の垂直同期信号Ｖ２を示す。この出力される垂直同期信号Ｖ２には、入力される垂直同期信号Ｖ１と同一のタイミングで発生される垂直同期信号パルスＶｏ１〜Ｖｏ６と、垂直同期信号Ｖ１の時間を計測し、その計測時間の１／２のタイミングで発生される中間垂直同期信号パルスＶｍ１〜Ｖｍ５とから構成されている。
【００２９】
この図９（Ａ）に示すように、チューナ切替えがタイミングＴ１で行われ、タイミングＴ２でチューナ切替えが終了し、これ以降、安定した垂直同期信号Ｖ１が出力同期発生回路９に入力された場合について説明する。
【００３０】
この場合、垂直同期信号Ｖ１は、チューナ切替えによって周期が損なわれ、当該チューナ切替えが行われた垂直同期信号区間Ｃは、正常な動作を行っている場合の垂直同期信号区間Ａ及びＢと比較して短くなる。また、タイミングＴ２でチューナ切替えが終了し、続いて垂直同期信号パルスＶｉ４が出力された場合には、垂直同期信号Ｖ２は、当該垂直同期信号パルスＶｉ４と同一のタイミングで垂直同期信号パルスＶｏ４を発生することになる。
【００３１】
ところで、図９（Ｂ）の中間垂直同期信号パルスＶｍ３は、入力された垂直同期信号Ｖ１の垂直同期区間Ｂの１／２のタイミングで発生するパルスであり、当該中間垂直同期信号パルスＶｍ３が発生した後に、垂直同期信号パルスＶｉ４が入力されると、垂直同期信号パルスＶｏ４が発生してしまい、中間垂直同期信号パルスＶｍ３及び垂直同期信号パルスＶｏ４が立て続けに発生することになる。従って、垂直同期信号Ｖ２の周期が損なわれ、その結果、モニタに表示される画像が乱れることになる。
【００３２】
また、図９（Ｂ）の中間垂直同期信号パルスＶｍ４は、チューナ切替えによって垂直同期信号Ｖ１のうち垂直同期区間が乱れた区間Ｃを計測することにより生成されるパルスであり、これにより当該中間垂直同期信号パルスＶｍ４は、誤ったタイミングで発生することになる。
【００３３】
この場合、テレビジョン受信機１は、中間垂直同期信号パルスＶｍ３を垂直同期信号Ｖ２として処理し、さらに垂直同期信号パルスＶｏ４を通常の画像信号として処理することから、当該垂直同期信号パルスＶｏ４を表示対象の画像としてモニタに表示してしまうという不都合を生じさせることになる。
【００３４】
本発明は以上の点を考慮してなされたもので、表示画像の画質の劣化を回避し得る同期信号発生回路及び画像表示装置並びにそれらの方法を提案しようとするものである。
【００３５】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、所定のタイミングで順次発生する入力パルスからなる入力同期信号の各入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミング及び各入力パルスの発生タイミングの間の所定タイミングで出力パルスを順次発生させることにより、入力同期信号のフイールド周波数を所定倍にした出力パルスからなる出力同期信号を生成する生成手段と、入力パルスが発生する発生タイミングの不連続性を検出する検出手段と、検出手段の検出結果に基づいて出力パルスの発生タイミングを調整する調整手段とを設けた。この結果、出力同期信号を正しく生成することができる。
【００３６】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００３７】
図４との対応部分に同一符号を付して示す図１において、４０は全体としてテレビジョン受信機の構成を示し、複数の放送局からそれぞれ配信される放送波をアンテナ２によって受信し、ユーザが操作部３においてする選局操作に応じて、受信した複数の放送局の番組データの中から指定された放送局の番組データを選択し、当該選択された放送局の番組データを復調して外部のモニタに出力して表示する。
【００３８】
すなわちテレビジョン受信機４０は、ユーザが操作部３を操作することにより生成される命令信号Ｓ１をＣＰＵ（central processing unit ）４１に送出する。ＣＰＵ４１は、この命令信号Ｓ１を解析し、その解析結果に応じてテレビジョン受信機４０の各回路を制御するようになされている。
【００３９】
ＣＰＵ４１は、この命令信号Ｓ１を解析した結果、ユーザが操作部３において選局操作を行ったと判断した場合には、当該選局操作に応じてチャンネル選択信号Ｓ２を生成し、これをチューナ５に送出すると共に、チューナ５の切替えが開始されたことを示すチューナ切替え開始信号Ｓ４１Ａ及びチューナ５の切替えが終了したことを示すチューナ切替え終了信号Ｓ４１Ｂを生成し、これらを出力同期発生回路４２に送出する。
【００４０】
チューナ５は、アンテナ２によって受信した放送波の中からチャンネル選択信号Ｓ２に応じたチャンネルの放送波を抽出することにより映像信号Ｓ３を得、これをクロマデコーダ６に送出する。
【００４１】
クロマデコーダ６は、映像信号Ｓ３の中からＹ信号Ｓ４Ａ、Ｃｂ信号Ｓ４Ｂ及びＣｒ信号Ｓ４Ｃを抽出し、これらをアナログディジタル（Ａ／Ｄ）変換回路７に送出する。またクロマデコーダ６は、映像信号Ｓ３の中から水平同期信号Ｈ１及び垂直同期信号Ｖ１を抽出し、これらをメモリコントローラ８及び出力同期発生回路４２に送出すると共に、水平同期信号Ｈ１をＰＬＬ（phase locked loop）回路１０に送出する。ＰＬＬ回路１０は、この水平同期信号Ｈ１からドットクロックＤＣを生成し、これをメモリコントローラ８及び出力同期発生回路４２に送出し、これらメモリコントローラ８及び出力同期発生回路４２は、当該ドットクロックＤＣに基づいて動作するようになされている。
【００４２】
Ａ／Ｄ変換回路７は、Ｙ信号Ｓ４Ａ、Ｃｂ信号Ｓ４Ｂ及びＣｒ信号Ｓ４Ｃをアナログディジタル変換することにより、ＹデータＳ５Ａ、ＣｂデータＳ５Ｂ及びＣｒデータＳ５Ｃを得、これらをメモリ１１に送出する。
【００４３】
ところでメモリコントローラ８は、水平同期信号Ｈ１及び垂直同期信号Ｖ１を基に書込み制御信号Ｓ６Ａを生成し、これをメモリ１１に送出することにより、ＹデータＳ５Ａ、ＣｂデータＳ５Ｂ及びＣｒデータＳ５Ｃをメモリ１１に書き込む。
【００４４】
次いで出力同期発生回路４２は、水平同期信号Ｈ１及び垂直同期信号Ｖ１を基に、フィールド周波数が２倍の水平同期信号Ｈ２及び垂直同期信号Ｖ１０を生成し、これらをメモリコントローラ８に送出する。メモリコントローラ８は、このフィールド周波数が２倍の水平同期信号Ｈ２及び垂直同期信号Ｖ１０を基に読出し制御信号Ｓ６Ｂを生成し、これをメモリ１１に送出することにより、ＹデータＳ７Ａ、ＣｂデータＳ７Ｂ及びＣｒデータＳ７Ｃを、書込み時におけるフィールド周波数の２倍の速度でメモリ１１から読み出し、これらをディジタルアナログへ（Ｄ／Ａ）変換回路１２に送出する。
【００４５】
Ｄ／Ａ変換回路１２は、これらＹデータＳ７Ａ、ＣｂデータＳ７Ｂ及びＣｒデータＳ７Ｃをディジタルアナログ変換することにより、Ｙ信号Ｓ８Ａ、Ｃｂ信号Ｓ８Ｂ及びＣｒ信号Ｓ８Ｃを得、これらを外部のモニタに出力して表示する。
【００４６】
ここで出力同期発生回路４２の構成を図７との対応部分に同一符号を付して示す図２に示すと共に、当該出力同期発生回路４２の動作タイミングを図３に示す。この出力同期発生回路４２は、クロマデコーダ６から１フィールド３１２．５Ｈのインターレース信号でなる垂直同期信号Ｖ１（図３（Ａ））が供給されると、これをリセットタイミング発生回路２０、ラッチ回路２１、オア回路２２、ホールド回路５０及びスイッチＳＷ１に入力する。
【００４７】
この図３（Ａ）に示すように、チューナ切替えがタイミングＴ１で行われ、タイミングＴ２でチューナ切替えが終了し、これ以降、安定した垂直同期信号Ｖ１が出力同期発生回路４２に入力されている。
【００４８】
これと共に出力同期発生回路４２は、クロマデコーダ６から供給される水平同期信号Ｈ１を定倍回路２３に入力する。定倍回路２３は、水平同期信号Ｈ１のフィールド周波数を２倍にし、当該フィールド周波数が２倍にされた水平同期信号Ｈ２を入力垂直同期区間カウンタ２４、出力垂直同期区間カウンタ２５、後段のメモリコントローラ８に送出する。
【００４９】
リセットタイミング発生回路２０は、供給される垂直同期信号Ｖ１に基づいて、入力垂直同期区間カウンタ２４のカウント動作を垂直同期信号Ｖ１毎にリセットするようになされている。
【００５０】
入力垂直同期区間カウンタ２４は、供給される水平同期信号Ｈ２によって垂直同期信号Ｖ１の１区間をカウントし、そのカウント値Ｓ２０をラッチ回路２１に送出する。ラッチ回路２１は、供給されたカウント値Ｓ２０を、当該カウント値Ｓ２０をカウントした区間の次の区間の間保持することにより、当該カウント値Ｓ２０を、カウントした区間の次の区間の間出力するカウント値Ｓ２１（図３（Ｂ））を生成し、これをホールド回路５０及びスイッチＳＷ１に送出する。
【００５１】
すなわち、この図３（Ｂ）に示すように、カウント値Ｓ２１は、元の水平同期信号Ｈ１によって垂直同期信号Ｖ１の１区間をカウントしたカウント値（３１２．５本）の２倍の値（６２５本）になり、図３（Ａ）における区間Ａのカウント値Ｓ２０は次の区間Ｂで出力されることになる。
【００５２】
ホールド回路５０は、供給されたカウント値Ｓ２１を、さらに次の区間の間保持することにより、当該カウント値Ｓ２１を、ラッチ回路２１から出力された区間の次の区間の間出力するカウント値Ｓ５０（図３（Ｃ））を生成し、これをスイッチＳＷ１に送出する。
【００５３】
スイッチＳＷ１は、ＣＰＵ４１から供給されるチューナ切替え開始信号Ｓ４１Ａ及びチューナ切替え終了信号Ｓ４１Ｂに基づいてその接続状態を切り換えるようになされている。すなわちスイッチＳＷ１は、通常動作時にはその接続状態がラッチ回路２１側に切り換えられており、当該ラッチ回路２１から出力されるカウント値Ｓ２１を選択して１／２係数回路２６に送出する。
【００５４】
この状態において、スイッチＳＷ１は、図３（Ｄ）に示すように、チューナ切替え開始信号Ｓ４１Ａが入力されたときは、その接続状態をホールド回路５０側に切り換えて当該ホールド回路５０から出力されるカウント値Ｓ５０を選択して１／２係数回路２６に送出する。そしてスイッチＳＷ１は、垂直同期信号パルスＶｉ５が入力されるまで当該接続状態を維持し、垂直同期信号パルスＶｉ５が入力されたときは、その接続状態をラッチ回路２１側に切り換えて当該ラッチ回路２１から出力されるカウント値Ｓ２１を選択して１／２係数回路２６に送出する。
【００５５】
１／２係数回路２６は、スイッチＳＷ１から出力されたカウント値Ｓ２１又はＳ５０に対して１／２を乗算し、その結果得られたカウント値Ｓ５１（図３（Ｅ））をコンパレータ２７に送出する。
【００５６】
ところで、従来の出力同期発生回路９においては、ラッチ回路２１から供給されるカウント値Ｓ２１を１／２係数回路２６を介してコンパレータ２７に入力するようになされていることから、チューナ切替えによって周期が乱れた垂直同期信号区間Ｃをカウントすることにより得られるカウント値Ｓ２２をコンパレータ２７に入力することになり、このため中間垂直同期信号パルスＶｍ４がＣ／２という誤ったタイミングで発生されていた（図９）。
【００５７】
これに対して、本実施の形態の出力同期発生回路４２においては、チューナ切替えの開始タイミングから垂直同期信号パルスＶｉ５の発生タイミングまでの間、ホールド回路５０から出力されるカウント値Ｓ５０をスイッチＳＷ１及び１／２係数回路２６を順次介してコンパレータ２７に入力することにより、チューナ切替えによって周期が乱れた垂直同期信号区間Ｃの直前の垂直同期信号区間Ｂをカウントして得られたカウント値Ｓ５０をコンパレータ２７に入力することになり、このため中間垂直同期信号パルスＶｍ４がＢ／２という正当なタイミングで発生されることになる。
【００５８】
一方、出力垂直同期区間カウンタ２５は、入力垂直同期区間カウンタ２４と同様に構成され、供給される水平同期信号Ｈ２によって垂直同期信号Ｖ１の１区間をカウントし、そのカウント値Ｓ２３をコンパレータ２７に送出する。
【００５９】
コンパレータ２７は、１／２係数回路２６から出力されたカウント値Ｓ５１（図３（Ｅ））と、出力垂直同期区間カウンタ２５から出力されたカウント値Ｓ２３とを比較し、これらカウント値Ｓ５１及びＳ２３が一致したと判断した場合には、論理レベル「Ｌ」のパルスを発生する比較出力信号Ｓ５２を生成し、これをパルス幅拡大回路２８に送出する。
【００６０】
この比較出力信号Ｓ５２は、水平同期信号Ｈ２が発生するパルスのパルス幅と同一のパルス幅でなるパルスしか発生しないことから、パルス幅拡大回路２８は、当該比較出力信号Ｓ５２が発生するパルスのパルス幅を、垂直同期信号Ｖ１が発生するパルスのパルス幅に拡大し、その結果得られた比較出力信号Ｓ５３をオア回路２２に送出する。
【００６１】
オア回路２２は、垂直同期信号Ｖ１とパルス幅拡大回路２８から出力される比較出力信号Ｓ５３との論理和をとることにより、フィールド周波数が２倍の垂直同期信号Ｖ３を生成し、これをスイッチＳＷ２に送出する。
【００６２】
スイッチＳＷ２は、ＣＰＵ４１から供給されるチューナ切替え開始信号Ｓ４１Ａ及びチューナ切替え終了信号Ｓ４１Ｂに基づいてその接続状態を切り換えるようになされている。すなわちスイッチＳＷ１は、通常動作時にはその接続状態がオア回路２２側に切り換えられており、当該オア回路２２から出力される垂直同期信号Ｖ３を選択し、これを垂直同期信号Ｖ１０（図３（Ｇ））として後段のメモリコントローラ８に送出する。
【００６３】
この状態において、スイッチＳＷ２は、図３（Ｆ）に示すように、チューナ切替え開始信号Ｓ４１Ａが入力されたとき、その接続状態を垂直同期信号Ｖ１側に切り換えて当該垂直同期信号Ｖ１を選択し、これを垂直同期信号Ｖ１０（図３（Ｇ））としてメモリコントローラ８に送出する。そしてスイッチＳＷ２は、チューナ切替え終了信号Ｓ４１Ａが入力されるまで当該接続状態を維持し、チューナ切替え終了信号Ｓ４１Ａが入力されたときは、その接続状態をオア回路２２側に切り換えて当該オア回路２２から出力される垂直同期信号Ｖ３を選択し、これを垂直同期信号Ｖ１０（図３（Ｇ））としてメモリコントローラ８に送出する。
【００６４】
このようにチューナ切替えの開始タイミングからチューナ切替えの終了タイミングまでの間、スイッチＳＷ２の接続状態を垂直同期信号Ｖ１側に切り換え、当該垂直同期信号Ｖ１をそのまま垂直同期信号Ｖ１０（図３（Ｇ））としてメモリコントローラ８に送出することにより、フィールド周波数を２倍にするための中間垂直同期信号Ｖｍ３（図９（Ｂ））が発生されなくなり、従来の出力同期発生回路９のように、当該中間垂直同期信号パルスＶｍ３及び垂直同期信号パルスＶｏが立て続けに発生することがなくなる。
【００６５】
以上の構成において、出力同期発生回路４２では、チューナ切替えの開始タイミングから垂直同期信号パルスＶｉ５の発生タイミングまでの間、ホールド回路５０から出力されるカウント値Ｓ５０をスイッチＳＷ１及び１／２係数回路２６を順次介してコンパレータ２７に入力することにより、チューナ切替えによって周期が乱れた垂直同期信号区間Ｃの直前の垂直同期信号区間Ｂをカウントして得られたカウント値Ｓ５０をコンパレータ２７に入力することができ、このため中間垂直同期信号パルスＶｍ４を正当なタイミングで発生することができる。
【００６６】
また出力同期発生回路４２では、チューナ切替えの開始タイミングからチューナ切替えの終了タイミングまでの間、スイッチＳＷ２の接続状態を垂直同期信号Ｖ１側に切り換え、当該垂直同期信号Ｖ１をそのまま垂直同期信号Ｖ１０としてメモリコントローラ８に送出することにより、フィールド周波数を２倍にするための中間垂直同期信号が発生することを防止することができ、従来のように当該中間垂直同期信号パルス及び垂直同期信号パルスが立て続けに発生することを回避することができる。
【００６７】
以上の構成によれば、入力される垂直同期信号Ｖ１の１区間の時間を計測し、当該計測された時間の１／２のタイミングで中間垂直同期信号パルスＶｍを発生させることにより、フィールド周波数が２倍の垂直同期信号Ｖ１０を生成する出力同期発生回路４０において、当該入力される垂直同期信号Ｖ１がチューナ切替えによって乱れた場合であっても、チューナ切替えの開始及び終了タイミングに応じて中間垂直同期信号パルスＶｍの発生を調整することにより、フィールド周波数が２倍の垂直同期信号Ｖ１０を正しく生成することができ、かくして表示画像の画質の劣化を回避し得る。
【００６８】
なお上述の実施の形態においては、生成手段として、リセットタイミング発生回路２０、ラッチ回路２１、入力垂直同期区間カウンタ２４、出力垂直同期区間カウンタ２５、１／２係数回路２６、コンパレータ２７、パルス幅拡大回路２８及びオア回路２２を適用した場合について述べたが、本発明はこれに限らず、所定のタイミングで順次発生する入力パルスからなる入力同期信号の各入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミングで出力パルスを発生することにより、出力パルスからなる出力同期信号を生成する他の種々の生成手段を適用するようにしても良い。
【００６９】
また上述の実施の形態においては、検出手段としてＣＰＵ４１を適用した場合について述べたが、本発明はこれに限らず、入力パルスが発生する発生タイミングの不連続性を検出する他の種々の検出手段を適用するようにしても良い。
【００７０】
また上述の実施の形態においては、調整手段として、ホールド回路５０、スイッチＳＷ１及びＳＷ２を適用した場合について述べたが、本発明はこれに限らず、検出手段の検出結果に基づいて出力パルスの発生タイミングを調整する他の種々の調整手段を適用するようにしても良い。
【００７１】
また上述の実施の形態においては、同期信号変換回路として出力同期発生回路４２を適用した場合について述べたが、本発明はこれに限らず、他の種々の同期信号変換回路を適用するようにしても良い。
【００７２】
さらに上述の実施の形態においては、画像表示装置としてテレビジョン受信機４０適用した場合について述べたが、本発明はこれに限らず、他の種々の画像表示装置を適用するようにしても良い。
【００７３】
【発明の効果】
上述のように本発明によれば、所定のタイミングで順次発生する入力パルスからなる入力同期信号の各上記入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミング及び各入力パルスの発生タイミングの間の所定タイミングで出力パルスを順次発生させることにより、入力同期信号のフイールド周波数を所定倍にした出力パルスからなる出力同期信号を生成する同期信号変換回路において、入力パルスが発生する発生タイミングの不連続性を検出し、その検出結果に基づいて出力パルスの発生タイミングを調整することにより、出力同期信号を正しく生成することができる。
【図面の簡単な説明】
【図１】本発明によるテレビジョン受信機の一実施の形態を示すブロック図である。
【図２】出力同期発生回路の構成を示すブロック図である。
【図３】出力同期発生回路の動作タイミングを示すタイミングチャートである。
【図４】従来のテレビジョン受信機の構成を示すブロック図である。
【図５】標準ＰＡＬと倍速ＰＡＬの垂直同期信号の説明に供するタイミングチャートである。
【図６】出力垂直同期信号の発生方法の説明に供するタイミングチャートである。
【図７】従来の出力同期発生回路の構成を示すブロック図である。
【図８】従来の出力同期発生回路の動作タイミングを示すタイミングチャートである。
【図９】チューナ切替え時における従来の出力同期発生回路の動作の説明に供するタイミングチャートである。
【符号の説明】
１、４０……テレビジョン受信機、３……操作部、４、４１……ＣＰＵ、５……チューナ、９、４２……出力同期発生回路、２１……ラッチ回路、２２……オア回路、２４……入力垂直同期区間カウンタ、２５……出力垂直同期区間カウンタ、２７……コンパレータ、５０……ホールド回路。
【発明の属する技術分野】
本発明は同期信号変換回路及び画像表示装置並びにそれらの方法に関し、例えばテレビジョン受信機に適用して好適なものである。
【０００２】
【従来の技術】
従来、テレビジョン受信機は、カラーテレビ方式としてＰＡＬ（phase alternation by line ）方式又はＳＥＣＡＭ（sequential couleur a memire ）を採用している。
【０００３】
一般にＰＡＬ方式又はＳＥＣＡＭ方式のカラー映像信号はフィールド周波数が５０〔Ｈｚ〕であり、テレビジョン受信機では、このＰＡＬ方式又はＳＥＣＡＭ方式のカラー映像信号を大型画面で再生すると、フリッカが発生して映像を見ずらくなるという不都合が生じる。
【０００４】
そこでこのような不都合が生じることを回避するため、映像信号のフィールド周波数を２倍にして出力するテレビジョン受信機が開発されており、かかる従来のテレビジョン受信機の構成を図４に示す。
【０００５】
このテレビジョン受信機１は、複数の放送局からそれぞれ配信される放送波をアンテナ２によって受信し、ユーザが操作部３においてする選局操作に応じて、受信した複数の放送局の番組データの中から指定された放送局の番組データを選択し、当該選択された放送局の番組データを復調して外部のモニタに出力して表示する。
【０００６】
すなわちテレビジョン受信機１は、ユーザが操作部３を操作することにより生成される命令信号Ｓ１をＣＰＵ（central processing unit ）４に送出する。ＣＰＵ４は、この命令信号Ｓ１を解析し、その解析結果に応じてテレビジョン受信機１の各回路を制御するようになされている。
【０００７】
ＣＰＵ４は、この命令信号Ｓ１を解析した結果、ユーザが操作部３において選局操作を行ったと判断した場合には、当該選局操作に応じてチャンネル選択信号Ｓ２を生成し、これをチューナ５に送出する。
【０００８】
チューナ５は、アンテナ２によって受信した放送波の中からチャンネル選択信号Ｓ２に応じたチャンネルの放送波を抽出することにより映像信号Ｓ３を得、これをクロマデコーダ６に送出する。
【０００９】
クロマデコーダ６は、映像信号Ｓ３の中からＹ信号Ｓ４Ａ、Ｃｂ信号Ｓ４Ｂ及びＣｒ信号Ｓ４Ｃを抽出し、これらをアナログディジタル（Ａ／Ｄ）変換回路７に送出する。またクロマデコーダ６は、映像信号Ｓ３の中から水平同期信号Ｈ１及び垂直同期信号Ｖ１を抽出し、これらをメモリコントローラ８及び出力同期発生回路９に送出すると共に、水平同期信号Ｈ１をＰＬＬ（phase locked loop ）回路１０に送出する。ＰＬＬ回路１０は、この水平同期信号Ｈ１からドットクロックＤＣを生成し、これをメモリコントローラ８及び出力同期発生回路９に送出し、これらメモリコントローラ８及び出力同期発生回路９は、当該ドットクロックＤＣに基づいて動作するようになされている。
【００１０】
Ａ／Ｄ変換回路７は、Ｙ信号Ｓ４Ａ、Ｃｂ信号Ｓ４Ｂ及びＣｒ信号Ｓ４Ｃをアナログディジタル変換することにより、ＹデータＳ５Ａ、ＣｂデータＳ５Ｂ及びＣｒデータＳ５Ｃを得、これらをメモリ１１に送出する。
【００１１】
ところでメモリコントローラ８は、水平同期信号Ｈ１及び垂直同期信号Ｖ１を基に書込み制御信号Ｓ６Ａを生成し、これをメモリ１１に送出することにより、ＹデータＳ５Ａ、ＣｂデータＳ５Ｂ及びＣｒデータＳ５Ｃをメモリ１１に書き込む。
【００１２】
次いで出力同期発生回路９は、水平同期信号Ｈ１及び垂直同期信号Ｖ１を基に、フィールド周波数が２倍の水平同期信号Ｈ２及び垂直同期信号Ｖ２を生成し、これらをメモリコントローラ８に送出する。メモリコントローラ８は、このフィールド周波数が２倍の水平同期信号Ｈ２及び垂直同期信号Ｖ２を基に読出し制御信号Ｓ６Ｂを生成し、これをメモリ１１に送出することにより、ＹデータＳ７Ａ、ＣｂデータＳ７Ｂ及びＣｒデータＳ７Ｃを、書込み時におけるフィールド周波数の２倍の速度でメモリ１１から読み出し、これらをディジタルアナログ（Ｄ／Ａ）変換回路１２に送出する。
【００１３】
Ｄ／Ａ変換回路１２は、これらＹデータＳ７Ａ、ＣｂデータＳ７Ｂ及びＣｒデータＳ７Ｃをディジタルアナログ変換することにより、Ｙ信号Ｓ８Ａ、Ｃｂ信号Ｓ８Ｂ及びＣｒ信号Ｓ８Ｃを得、これらを外部のモニタに出力して表示する。
【００１４】
ところで、ＰＡＬ方式の標準信号は、走査線６２５本のインターレース信号であり、図５（Ａ）に示すように、第１フィールド及び第２フィールドのいずれも３１２．５Ｈの走査線でなり、５０〔Ｈｚ〕毎に垂直同期信号Ｖ１を発生している。
【００１５】
従って出力同期発生回路９は、読出し時のフィールド周波数を書込み時のフィールド周波数の２倍にするため、図５（Ｂ）に示すような１００〔Ｈｚ〕の垂直同期信号Ｖ２を発生するようになされている。
【００１６】
出力同期発生回路９においては、このようなフィールド周波数が２倍の垂直同期信号Ｖ２を生成する方法として、図６に示すように、入力される元の垂直同期信号Ｖ１の時間を計測し、当該計測された時間の１／２のタイミングで中間同期信号パルスを発生させる方法を採用しており（特開昭６３−２８２０２９号公報）、これにより、ビデオテープレコーダの特殊再生などによってフィールド周波数が変化した場合であっても、表示される映像に不具合が生じることを回避している。
【００１７】
この出力同期発生回路９の構成を図７に示すと共に、当該出力同期発生回路９の動作タイミングを図８に示す。この出力同期発生回路９は、クロマデコーダ６から１フィールド３１２．５Ｈのインターレース信号でなる垂直同期信号Ｖ１（図８（Ａ））が供給されると、これをリセットタイミング発生回路２０、ラッチ回路２１及びオア回路２２に入力する。
【００１８】
これと共に出力同期発生回路９は、クロマデコーダ６から供給される水平同期信号Ｈ１を定倍回路２３に入力する。定倍回路２３は、水平同期信号Ｈ１のフィールド周波数を２倍にし、当該フィールド周波数が２倍にされた水平同期信号Ｈ２を入力垂直同期区間カウンタ２４、出力垂直同期区間カウンタ２５、後段のメモリコントローラ８に送出する。
【００１９】
リセットタイミング発生回路２０は、供給される垂直同期信号Ｖ１に基づいて、入力垂直同期区間カウンタ２４のカウント動作を垂直同期信号Ｖ１毎にリセットするようになされている。
【００２０】
入力垂直同期区間カウンタ２４は、供給される水平同期信号Ｈ２によって垂直同期信号Ｖ１の１区間をカウントし、そのカウント値Ｓ２０をラッチ回路２１に送出する。ラッチ回路２１は、供給されたカウント値Ｓ２０を、当該カウント値Ｓ２０をカウントした区間の次の区間の間保持することにより、当該カウント値Ｓ２０を、カウントした区間の次の区間の間出力するカウント値Ｓ２１（図８（Ｂ））を生成し、これを後段の１／２係数回路２６に送出する。
【００２１】
すなわち、この図８（Ｂ）に示すように、カウント値Ｓ２１は、元の水平同期信号Ｈ１によって垂直同期信号Ｖ１の１区間をカウントしたカウント値（３１２．５本）の２倍の値（６２５本）になり、図８（Ａ）における区間ａのカウント値Ｓ２０は次の区間ｂで出力されることになる。
【００２２】
１／２係数回路２６は、ラッチ回路２１から出力されたカウント値Ｓ２１に対して１／２を乗算し、その結果得られたカウント値Ｓ２２（図８（Ｃ））をコンパレータ２７に送出する。
【００２３】
一方、出力垂直同期区間カウンタ２５は、入力垂直同期区間カウンタ２４と同様に構成され、供給される水平同期信号Ｈ２によって垂直同期信号Ｖ１の１区間をカウントし、そのカウント値Ｓ２３（図８（Ｄ））をコンパレータ２７に送出する。この図８（Ｄ）に示すように、カウント値Ｓ２３は、水平同期信号Ｈ２が出力垂直同期区間カウンタ２５に入力される毎にリアルタイムで増加することになる。
【００２４】
コンパレータ２７は、１／２係数回路２６から出力されたカウント値Ｓ２２（図８（Ｃ））と、出力垂直同期区間カウンタ２５から出力されたカウント値Ｓ２３（図８（Ｄ））とを比較し、これらカウント値Ｓ２２及びＳ２３が一致したと判断した場合には、論理レベル「Ｌ」のパルスを発生する比較出力信号Ｓ２４（図８（Ｅ））を生成し、これをパルス幅拡大回路２８に送出する。
【００２５】
この比較出力信号Ｓ２４は、水平同期信号Ｈ２が発生するパルスのパルス幅と同一のパルス幅でなるパルスしか発生しないことから、パルス幅拡大回路２８は、当該比較出力信号Ｓ２４が発生するパルスのパルス幅を、垂直同期信号Ｖ１が発生するパルスのパルス幅に拡大し、その結果得られた比較出力信号Ｓ２５（図８（Ｆ））にオア回路２２に送出する。
【００２６】
オア回路２２は、垂直同期信号Ｖ１とパルス幅拡大回路２８から出力される比較出力信号Ｓ２との論理和をとることにより、フィールド周波数が２倍の垂直同期信号Ｖ２（図８（Ｇ））を生成し、これを後段のメモリコントローラ８に送出する。
【００２７】
【発明が解決しようとする課題】
ところでかかる構成の出力同期発生回路９においては、ユーザの選局操作によってチューナ５が切り替えられると、入力された垂直同期信号Ｖ１のパルス発生タイミングの周期が損なわれ、その結果、画像が乱れて画質が劣化する不都合が生じる。
【００２８】
ここで図９（Ａ）は、チューナ切替えが行われた場合の垂直同期信号Ｖ１を示し、図９（Ｂ）は、当該垂直同期信号Ｖ１を基に出力同期発生回路９によって生成された、フィールド周波数が２倍の垂直同期信号Ｖ２を示す。この出力される垂直同期信号Ｖ２には、入力される垂直同期信号Ｖ１と同一のタイミングで発生される垂直同期信号パルスＶｏ１〜Ｖｏ６と、垂直同期信号Ｖ１の時間を計測し、その計測時間の１／２のタイミングで発生される中間垂直同期信号パルスＶｍ１〜Ｖｍ５とから構成されている。
【００２９】
この図９（Ａ）に示すように、チューナ切替えがタイミングＴ１で行われ、タイミングＴ２でチューナ切替えが終了し、これ以降、安定した垂直同期信号Ｖ１が出力同期発生回路９に入力された場合について説明する。
【００３０】
この場合、垂直同期信号Ｖ１は、チューナ切替えによって周期が損なわれ、当該チューナ切替えが行われた垂直同期信号区間Ｃは、正常な動作を行っている場合の垂直同期信号区間Ａ及びＢと比較して短くなる。また、タイミングＴ２でチューナ切替えが終了し、続いて垂直同期信号パルスＶｉ４が出力された場合には、垂直同期信号Ｖ２は、当該垂直同期信号パルスＶｉ４と同一のタイミングで垂直同期信号パルスＶｏ４を発生することになる。
【００３１】
ところで、図９（Ｂ）の中間垂直同期信号パルスＶｍ３は、入力された垂直同期信号Ｖ１の垂直同期区間Ｂの１／２のタイミングで発生するパルスであり、当該中間垂直同期信号パルスＶｍ３が発生した後に、垂直同期信号パルスＶｉ４が入力されると、垂直同期信号パルスＶｏ４が発生してしまい、中間垂直同期信号パルスＶｍ３及び垂直同期信号パルスＶｏ４が立て続けに発生することになる。従って、垂直同期信号Ｖ２の周期が損なわれ、その結果、モニタに表示される画像が乱れることになる。
【００３２】
また、図９（Ｂ）の中間垂直同期信号パルスＶｍ４は、チューナ切替えによって垂直同期信号Ｖ１のうち垂直同期区間が乱れた区間Ｃを計測することにより生成されるパルスであり、これにより当該中間垂直同期信号パルスＶｍ４は、誤ったタイミングで発生することになる。
【００３３】
この場合、テレビジョン受信機１は、中間垂直同期信号パルスＶｍ３を垂直同期信号Ｖ２として処理し、さらに垂直同期信号パルスＶｏ４を通常の画像信号として処理することから、当該垂直同期信号パルスＶｏ４を表示対象の画像としてモニタに表示してしまうという不都合を生じさせることになる。
【００３４】
本発明は以上の点を考慮してなされたもので、表示画像の画質の劣化を回避し得る同期信号発生回路及び画像表示装置並びにそれらの方法を提案しようとするものである。
【００３５】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、所定のタイミングで順次発生する入力パルスからなる入力同期信号の各入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミング及び各入力パルスの発生タイミングの間の所定タイミングで出力パルスを順次発生させることにより、入力同期信号のフイールド周波数を所定倍にした出力パルスからなる出力同期信号を生成する生成手段と、入力パルスが発生する発生タイミングの不連続性を検出する検出手段と、検出手段の検出結果に基づいて出力パルスの発生タイミングを調整する調整手段とを設けた。この結果、出力同期信号を正しく生成することができる。
【００３６】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００３７】
図４との対応部分に同一符号を付して示す図１において、４０は全体としてテレビジョン受信機の構成を示し、複数の放送局からそれぞれ配信される放送波をアンテナ２によって受信し、ユーザが操作部３においてする選局操作に応じて、受信した複数の放送局の番組データの中から指定された放送局の番組データを選択し、当該選択された放送局の番組データを復調して外部のモニタに出力して表示する。
【００３８】
すなわちテレビジョン受信機４０は、ユーザが操作部３を操作することにより生成される命令信号Ｓ１をＣＰＵ（central processing unit ）４１に送出する。ＣＰＵ４１は、この命令信号Ｓ１を解析し、その解析結果に応じてテレビジョン受信機４０の各回路を制御するようになされている。
【００３９】
ＣＰＵ４１は、この命令信号Ｓ１を解析した結果、ユーザが操作部３において選局操作を行ったと判断した場合には、当該選局操作に応じてチャンネル選択信号Ｓ２を生成し、これをチューナ５に送出すると共に、チューナ５の切替えが開始されたことを示すチューナ切替え開始信号Ｓ４１Ａ及びチューナ５の切替えが終了したことを示すチューナ切替え終了信号Ｓ４１Ｂを生成し、これらを出力同期発生回路４２に送出する。
【００４０】
チューナ５は、アンテナ２によって受信した放送波の中からチャンネル選択信号Ｓ２に応じたチャンネルの放送波を抽出することにより映像信号Ｓ３を得、これをクロマデコーダ６に送出する。
【００４１】
クロマデコーダ６は、映像信号Ｓ３の中からＹ信号Ｓ４Ａ、Ｃｂ信号Ｓ４Ｂ及びＣｒ信号Ｓ４Ｃを抽出し、これらをアナログディジタル（Ａ／Ｄ）変換回路７に送出する。またクロマデコーダ６は、映像信号Ｓ３の中から水平同期信号Ｈ１及び垂直同期信号Ｖ１を抽出し、これらをメモリコントローラ８及び出力同期発生回路４２に送出すると共に、水平同期信号Ｈ１をＰＬＬ（phase locked loop）回路１０に送出する。ＰＬＬ回路１０は、この水平同期信号Ｈ１からドットクロックＤＣを生成し、これをメモリコントローラ８及び出力同期発生回路４２に送出し、これらメモリコントローラ８及び出力同期発生回路４２は、当該ドットクロックＤＣに基づいて動作するようになされている。
【００４２】
Ａ／Ｄ変換回路７は、Ｙ信号Ｓ４Ａ、Ｃｂ信号Ｓ４Ｂ及びＣｒ信号Ｓ４Ｃをアナログディジタル変換することにより、ＹデータＳ５Ａ、ＣｂデータＳ５Ｂ及びＣｒデータＳ５Ｃを得、これらをメモリ１１に送出する。
【００４３】
ところでメモリコントローラ８は、水平同期信号Ｈ１及び垂直同期信号Ｖ１を基に書込み制御信号Ｓ６Ａを生成し、これをメモリ１１に送出することにより、ＹデータＳ５Ａ、ＣｂデータＳ５Ｂ及びＣｒデータＳ５Ｃをメモリ１１に書き込む。
【００４４】
次いで出力同期発生回路４２は、水平同期信号Ｈ１及び垂直同期信号Ｖ１を基に、フィールド周波数が２倍の水平同期信号Ｈ２及び垂直同期信号Ｖ１０を生成し、これらをメモリコントローラ８に送出する。メモリコントローラ８は、このフィールド周波数が２倍の水平同期信号Ｈ２及び垂直同期信号Ｖ１０を基に読出し制御信号Ｓ６Ｂを生成し、これをメモリ１１に送出することにより、ＹデータＳ７Ａ、ＣｂデータＳ７Ｂ及びＣｒデータＳ７Ｃを、書込み時におけるフィールド周波数の２倍の速度でメモリ１１から読み出し、これらをディジタルアナログへ（Ｄ／Ａ）変換回路１２に送出する。
【００４５】
Ｄ／Ａ変換回路１２は、これらＹデータＳ７Ａ、ＣｂデータＳ７Ｂ及びＣｒデータＳ７Ｃをディジタルアナログ変換することにより、Ｙ信号Ｓ８Ａ、Ｃｂ信号Ｓ８Ｂ及びＣｒ信号Ｓ８Ｃを得、これらを外部のモニタに出力して表示する。
【００４６】
ここで出力同期発生回路４２の構成を図７との対応部分に同一符号を付して示す図２に示すと共に、当該出力同期発生回路４２の動作タイミングを図３に示す。この出力同期発生回路４２は、クロマデコーダ６から１フィールド３１２．５Ｈのインターレース信号でなる垂直同期信号Ｖ１（図３（Ａ））が供給されると、これをリセットタイミング発生回路２０、ラッチ回路２１、オア回路２２、ホールド回路５０及びスイッチＳＷ１に入力する。
【００４７】
この図３（Ａ）に示すように、チューナ切替えがタイミングＴ１で行われ、タイミングＴ２でチューナ切替えが終了し、これ以降、安定した垂直同期信号Ｖ１が出力同期発生回路４２に入力されている。
【００４８】
これと共に出力同期発生回路４２は、クロマデコーダ６から供給される水平同期信号Ｈ１を定倍回路２３に入力する。定倍回路２３は、水平同期信号Ｈ１のフィールド周波数を２倍にし、当該フィールド周波数が２倍にされた水平同期信号Ｈ２を入力垂直同期区間カウンタ２４、出力垂直同期区間カウンタ２５、後段のメモリコントローラ８に送出する。
【００４９】
リセットタイミング発生回路２０は、供給される垂直同期信号Ｖ１に基づいて、入力垂直同期区間カウンタ２４のカウント動作を垂直同期信号Ｖ１毎にリセットするようになされている。
【００５０】
入力垂直同期区間カウンタ２４は、供給される水平同期信号Ｈ２によって垂直同期信号Ｖ１の１区間をカウントし、そのカウント値Ｓ２０をラッチ回路２１に送出する。ラッチ回路２１は、供給されたカウント値Ｓ２０を、当該カウント値Ｓ２０をカウントした区間の次の区間の間保持することにより、当該カウント値Ｓ２０を、カウントした区間の次の区間の間出力するカウント値Ｓ２１（図３（Ｂ））を生成し、これをホールド回路５０及びスイッチＳＷ１に送出する。
【００５１】
すなわち、この図３（Ｂ）に示すように、カウント値Ｓ２１は、元の水平同期信号Ｈ１によって垂直同期信号Ｖ１の１区間をカウントしたカウント値（３１２．５本）の２倍の値（６２５本）になり、図３（Ａ）における区間Ａのカウント値Ｓ２０は次の区間Ｂで出力されることになる。
【００５２】
ホールド回路５０は、供給されたカウント値Ｓ２１を、さらに次の区間の間保持することにより、当該カウント値Ｓ２１を、ラッチ回路２１から出力された区間の次の区間の間出力するカウント値Ｓ５０（図３（Ｃ））を生成し、これをスイッチＳＷ１に送出する。
【００５３】
スイッチＳＷ１は、ＣＰＵ４１から供給されるチューナ切替え開始信号Ｓ４１Ａ及びチューナ切替え終了信号Ｓ４１Ｂに基づいてその接続状態を切り換えるようになされている。すなわちスイッチＳＷ１は、通常動作時にはその接続状態がラッチ回路２１側に切り換えられており、当該ラッチ回路２１から出力されるカウント値Ｓ２１を選択して１／２係数回路２６に送出する。
【００５４】
この状態において、スイッチＳＷ１は、図３（Ｄ）に示すように、チューナ切替え開始信号Ｓ４１Ａが入力されたときは、その接続状態をホールド回路５０側に切り換えて当該ホールド回路５０から出力されるカウント値Ｓ５０を選択して１／２係数回路２６に送出する。そしてスイッチＳＷ１は、垂直同期信号パルスＶｉ５が入力されるまで当該接続状態を維持し、垂直同期信号パルスＶｉ５が入力されたときは、その接続状態をラッチ回路２１側に切り換えて当該ラッチ回路２１から出力されるカウント値Ｓ２１を選択して１／２係数回路２６に送出する。
【００５５】
１／２係数回路２６は、スイッチＳＷ１から出力されたカウント値Ｓ２１又はＳ５０に対して１／２を乗算し、その結果得られたカウント値Ｓ５１（図３（Ｅ））をコンパレータ２７に送出する。
【００５６】
ところで、従来の出力同期発生回路９においては、ラッチ回路２１から供給されるカウント値Ｓ２１を１／２係数回路２６を介してコンパレータ２７に入力するようになされていることから、チューナ切替えによって周期が乱れた垂直同期信号区間Ｃをカウントすることにより得られるカウント値Ｓ２２をコンパレータ２７に入力することになり、このため中間垂直同期信号パルスＶｍ４がＣ／２という誤ったタイミングで発生されていた（図９）。
【００５７】
これに対して、本実施の形態の出力同期発生回路４２においては、チューナ切替えの開始タイミングから垂直同期信号パルスＶｉ５の発生タイミングまでの間、ホールド回路５０から出力されるカウント値Ｓ５０をスイッチＳＷ１及び１／２係数回路２６を順次介してコンパレータ２７に入力することにより、チューナ切替えによって周期が乱れた垂直同期信号区間Ｃの直前の垂直同期信号区間Ｂをカウントして得られたカウント値Ｓ５０をコンパレータ２７に入力することになり、このため中間垂直同期信号パルスＶｍ４がＢ／２という正当なタイミングで発生されることになる。
【００５８】
一方、出力垂直同期区間カウンタ２５は、入力垂直同期区間カウンタ２４と同様に構成され、供給される水平同期信号Ｈ２によって垂直同期信号Ｖ１の１区間をカウントし、そのカウント値Ｓ２３をコンパレータ２７に送出する。
【００５９】
コンパレータ２７は、１／２係数回路２６から出力されたカウント値Ｓ５１（図３（Ｅ））と、出力垂直同期区間カウンタ２５から出力されたカウント値Ｓ２３とを比較し、これらカウント値Ｓ５１及びＳ２３が一致したと判断した場合には、論理レベル「Ｌ」のパルスを発生する比較出力信号Ｓ５２を生成し、これをパルス幅拡大回路２８に送出する。
【００６０】
この比較出力信号Ｓ５２は、水平同期信号Ｈ２が発生するパルスのパルス幅と同一のパルス幅でなるパルスしか発生しないことから、パルス幅拡大回路２８は、当該比較出力信号Ｓ５２が発生するパルスのパルス幅を、垂直同期信号Ｖ１が発生するパルスのパルス幅に拡大し、その結果得られた比較出力信号Ｓ５３をオア回路２２に送出する。
【００６１】
オア回路２２は、垂直同期信号Ｖ１とパルス幅拡大回路２８から出力される比較出力信号Ｓ５３との論理和をとることにより、フィールド周波数が２倍の垂直同期信号Ｖ３を生成し、これをスイッチＳＷ２に送出する。
【００６２】
スイッチＳＷ２は、ＣＰＵ４１から供給されるチューナ切替え開始信号Ｓ４１Ａ及びチューナ切替え終了信号Ｓ４１Ｂに基づいてその接続状態を切り換えるようになされている。すなわちスイッチＳＷ１は、通常動作時にはその接続状態がオア回路２２側に切り換えられており、当該オア回路２２から出力される垂直同期信号Ｖ３を選択し、これを垂直同期信号Ｖ１０（図３（Ｇ））として後段のメモリコントローラ８に送出する。
【００６３】
この状態において、スイッチＳＷ２は、図３（Ｆ）に示すように、チューナ切替え開始信号Ｓ４１Ａが入力されたとき、その接続状態を垂直同期信号Ｖ１側に切り換えて当該垂直同期信号Ｖ１を選択し、これを垂直同期信号Ｖ１０（図３（Ｇ））としてメモリコントローラ８に送出する。そしてスイッチＳＷ２は、チューナ切替え終了信号Ｓ４１Ａが入力されるまで当該接続状態を維持し、チューナ切替え終了信号Ｓ４１Ａが入力されたときは、その接続状態をオア回路２２側に切り換えて当該オア回路２２から出力される垂直同期信号Ｖ３を選択し、これを垂直同期信号Ｖ１０（図３（Ｇ））としてメモリコントローラ８に送出する。
【００６４】
このようにチューナ切替えの開始タイミングからチューナ切替えの終了タイミングまでの間、スイッチＳＷ２の接続状態を垂直同期信号Ｖ１側に切り換え、当該垂直同期信号Ｖ１をそのまま垂直同期信号Ｖ１０（図３（Ｇ））としてメモリコントローラ８に送出することにより、フィールド周波数を２倍にするための中間垂直同期信号Ｖｍ３（図９（Ｂ））が発生されなくなり、従来の出力同期発生回路９のように、当該中間垂直同期信号パルスＶｍ３及び垂直同期信号パルスＶｏが立て続けに発生することがなくなる。
【００６５】
以上の構成において、出力同期発生回路４２では、チューナ切替えの開始タイミングから垂直同期信号パルスＶｉ５の発生タイミングまでの間、ホールド回路５０から出力されるカウント値Ｓ５０をスイッチＳＷ１及び１／２係数回路２６を順次介してコンパレータ２７に入力することにより、チューナ切替えによって周期が乱れた垂直同期信号区間Ｃの直前の垂直同期信号区間Ｂをカウントして得られたカウント値Ｓ５０をコンパレータ２７に入力することができ、このため中間垂直同期信号パルスＶｍ４を正当なタイミングで発生することができる。
【００６６】
また出力同期発生回路４２では、チューナ切替えの開始タイミングからチューナ切替えの終了タイミングまでの間、スイッチＳＷ２の接続状態を垂直同期信号Ｖ１側に切り換え、当該垂直同期信号Ｖ１をそのまま垂直同期信号Ｖ１０としてメモリコントローラ８に送出することにより、フィールド周波数を２倍にするための中間垂直同期信号が発生することを防止することができ、従来のように当該中間垂直同期信号パルス及び垂直同期信号パルスが立て続けに発生することを回避することができる。
【００６７】
以上の構成によれば、入力される垂直同期信号Ｖ１の１区間の時間を計測し、当該計測された時間の１／２のタイミングで中間垂直同期信号パルスＶｍを発生させることにより、フィールド周波数が２倍の垂直同期信号Ｖ１０を生成する出力同期発生回路４０において、当該入力される垂直同期信号Ｖ１がチューナ切替えによって乱れた場合であっても、チューナ切替えの開始及び終了タイミングに応じて中間垂直同期信号パルスＶｍの発生を調整することにより、フィールド周波数が２倍の垂直同期信号Ｖ１０を正しく生成することができ、かくして表示画像の画質の劣化を回避し得る。
【００６８】
なお上述の実施の形態においては、生成手段として、リセットタイミング発生回路２０、ラッチ回路２１、入力垂直同期区間カウンタ２４、出力垂直同期区間カウンタ２５、１／２係数回路２６、コンパレータ２７、パルス幅拡大回路２８及びオア回路２２を適用した場合について述べたが、本発明はこれに限らず、所定のタイミングで順次発生する入力パルスからなる入力同期信号の各入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミングで出力パルスを発生することにより、出力パルスからなる出力同期信号を生成する他の種々の生成手段を適用するようにしても良い。
【００６９】
また上述の実施の形態においては、検出手段としてＣＰＵ４１を適用した場合について述べたが、本発明はこれに限らず、入力パルスが発生する発生タイミングの不連続性を検出する他の種々の検出手段を適用するようにしても良い。
【００７０】
また上述の実施の形態においては、調整手段として、ホールド回路５０、スイッチＳＷ１及びＳＷ２を適用した場合について述べたが、本発明はこれに限らず、検出手段の検出結果に基づいて出力パルスの発生タイミングを調整する他の種々の調整手段を適用するようにしても良い。
【００７１】
また上述の実施の形態においては、同期信号変換回路として出力同期発生回路４２を適用した場合について述べたが、本発明はこれに限らず、他の種々の同期信号変換回路を適用するようにしても良い。
【００７２】
さらに上述の実施の形態においては、画像表示装置としてテレビジョン受信機４０適用した場合について述べたが、本発明はこれに限らず、他の種々の画像表示装置を適用するようにしても良い。
【００７３】
【発明の効果】
上述のように本発明によれば、所定のタイミングで順次発生する入力パルスからなる入力同期信号の各上記入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミング及び各入力パルスの発生タイミングの間の所定タイミングで出力パルスを順次発生させることにより、入力同期信号のフイールド周波数を所定倍にした出力パルスからなる出力同期信号を生成する同期信号変換回路において、入力パルスが発生する発生タイミングの不連続性を検出し、その検出結果に基づいて出力パルスの発生タイミングを調整することにより、出力同期信号を正しく生成することができる。
【図面の簡単な説明】
【図１】本発明によるテレビジョン受信機の一実施の形態を示すブロック図である。
【図２】出力同期発生回路の構成を示すブロック図である。
【図３】出力同期発生回路の動作タイミングを示すタイミングチャートである。
【図４】従来のテレビジョン受信機の構成を示すブロック図である。
【図５】標準ＰＡＬと倍速ＰＡＬの垂直同期信号の説明に供するタイミングチャートである。
【図６】出力垂直同期信号の発生方法の説明に供するタイミングチャートである。
【図７】従来の出力同期発生回路の構成を示すブロック図である。
【図８】従来の出力同期発生回路の動作タイミングを示すタイミングチャートである。
【図９】チューナ切替え時における従来の出力同期発生回路の動作の説明に供するタイミングチャートである。
【符号の説明】
１、４０……テレビジョン受信機、３……操作部、４、４１……ＣＰＵ、５……チューナ、９、４２……出力同期発生回路、２１……ラッチ回路、２２……オア回路、２４……入力垂直同期区間カウンタ、２５……出力垂直同期区間カウンタ、２７……コンパレータ、５０……ホールド回路。
Claims (8)
- 所定のタイミングで順次発生する入力パルスからなる入力同期信号の各上記入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミング及び各上記入力パルスの発生タイミングの間の所定タイミングで出力パルスを順次発生させることにより、上記入力同期信号のフイールド周波数を所定倍にした上記出力パルスからなる出力同期信号を生成する生成手段と、
上記入力パルスが発生する発生タイミングの不連続性を検出する検出手段と、上記検出手段の検出結果に基づいて上記出力パルスの発生タイミングを調整する調整手段と
を具えることを特徴とする同期信号変換回路。 - 受信した放送波の中から選択されたチヤンネルの放送波の映像信号を選局する選局手段を具えるとともに、
上記検出手段は、上記選局手段による選局動作のための制御信号を出力するとともに、上記選局動作の開始および終了を示す切替え開始信号および切替え終了信号を上記調整手段に出力することで、上記入力パルスが発生する発生タイミングの不連続性を伝え、
上記生成手段は、上記計測された時間間隔を、上記選局手段から出力される映像信号に含まれる垂直同期信号の一区間分だけ遅延させる遅延手段を具え、上記検出手段からの切替え開始信号から所定区間について、上記遅延手段からの一垂直同期区間分遅延させた時間間隔に基づくタイミング及び各上記入力パルスの発生タイミングの間の所定タイミングで上記出力パルスを発生させ、
上記調整手段は、上記検出手段からの切替え開始信号から切替え終了信号までの間、上記出力同期信号に替えて上記入力同期信号を出力する切替手段を具える
ことを特徴とする請求項１に記載の同期信号変換回路。 - 所定のタイミングで順次発生する入力パルスからなる入力同期信号の各上記入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミング及び各上記入力パルスの発生タイミングの間の所定タイミングで出力パルスを順次発生させることにより、上記入力同期信号のフイールド周波数を所定倍にした上記出力パルスからなる出力同期信号を生成する生成手段と、
上記入力パルスが発生する発生タイミングの不連続性を検出する検出手段と、上記検出手段の検出結果に基づいて上記出力パルスの発生タイミングを調整する調整手段と、
上記出力同期信号に基づいて外部から供給される画像信号を表示する表示手段と
を具えることを特徴とする画像表示装置。 - 受信した放送波の中から選択されたチヤンネルの放送波の映像信号を選局する選局手段を具えるとともに、
上記検出手段は、上記選局手段による選局動作のための制御信号を出力するとともに、上記選局動作の開始および終了を示す切替え開始信号および切替え終了信号を上記調整手段に出力することで、上記入力パルスが発生する発生タイミングの不連続性を伝え、
上記生成手段は、上記計測された時間間隔を、上記選局手段から出力される映像信号に含まれる垂直同期信号の一区間分だけ遅延させる遅延手段を具え、上記検出手段からの切替え開始信号から所定区間について、上記遅延手段からの一垂直同期区間分遅延させた時間間隔に基づくタイミング及び各上記入力パルスの発生タイミングの間の所定タイミングで上記出力パルスを発生させ、
上記調整手段は、上記検出手段からの切替え開始信号から切替え終了信号までの間、上記出力同期信号に替えて上記入力同期信号を出力する切替手段を具える
ことを特徴とする請求項３に記載の画像表示装置。 - 所定のタイミングで順次発生する入力パルスからなる入力同期信号の各上記入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミング及び各上記入力パルスの発生タイミングの間の所定タイミングで出力パルスを順次発生させることにより、上記入力同期信号のフイールド周波数を所定倍にした上記出力パルスからなる出力同期信号を生成する第１のステツプと、
上記入力パルスが発生する発生タイミングの不連続性を検出する第２のステツプと、
上記検出結果に基づいて上記出力パルスの発生タイミングを調整する第３のステツプと
を具えることを特徴とする同期信号変換方法。 - 上記第２のステツプでは、
受信した放送波の中から選択されたチヤンネルの放送波の映像信号を選局する選局動作に基づいて、上記入力パルスが発生する発生タイミングの不連続性を検出し、上記選局動作の開始および終了を示す切替え開始信号および切替え終了信号を出力することで上記入力パルスが発生する発生タイミングの不連続性を伝え、
上記第１のステツプでは、
上記切替え開始信号から所定区間について、上記計測された上記入力パルスが発生する時間間隔を上記選局手段から出力される映像信号に含まれる垂直同期信号の一区間分だけ遅延させた時間間隔に基づくタイミング及び各上記入力パルスの発生タイミングの間の所定タイミングで上記出力パルスを発生させ、
上記第３のステツプでは、
上記切替え開始信号から所定区間について、上記出力同期信号に替えて上記入力同期信号を出力する
ことを特徴とする請求項５に記載の同期信号変換方法。 - 所定のタイミングで順次発生する入力パルスからなる入力同期信号の各上記入力パルスが発生する時間間隔を計測し、当該計測された時間間隔に基づくタイミング及び各上記入力パルスの発生タイミングの間の所定タイミングで出力パルスを順次発生させることにより、上記入力同期信号のフイールド周波数を所定倍にした上記出力パルスからなる出力同期信号を生成する第１のステツプと、
上記入力パルスが発生する発生タイミングの不連続性を検出する第２のステツプと、
上記検出結果に基づいて上記出力パルスの発生タイミングを調整する第３のステツプと
を具えることを特徴とする画像表示方法。 - 上記第２のステツプでは、
受信した放送波の中から選択されたチヤンネルの放送波の映像信号を選局する選局動作に基づいて、上記入力パルスが発生する発生タイミングの不連続性を検出し、上記選局動作の開始および終了を示す切替え開始信号および切替え終了信号を出力することで上記入力パルスが発生する発生タイミングの不連続性を伝え、
上記第１のステツプでは、
上記切替え開始信号から所定区間について、上記計測された上記入力パルスが発生する時間間隔を上記選局手段から出力される映像信号に含まれる垂直同期信号の一区間分だけ遅延させた時間間隔に基づくタイミング及び各上記入力パルスの発生タイミングの間の所定タイミングで上記出力パルスを発生させ、
上記第３のステツプでは、
上記切替え開始信号から所定区間について、上記出力同期信号に替えて上記入力同期信号を出力する
ことを特徴とする請求項７に記載の画像表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001364831A JP3748223B2 (ja) | 2001-11-29 | 2001-11-29 | 同期信号変換回路及び画像表示装置並びにそれらの方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001364831A JP3748223B2 (ja) | 2001-11-29 | 2001-11-29 | 同期信号変換回路及び画像表示装置並びにそれらの方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003169228A JP2003169228A (ja) | 2003-06-13 |
| JP3748223B2 true JP3748223B2 (ja) | 2006-02-22 |
Family
ID=19174959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001364831A Expired - Fee Related JP3748223B2 (ja) | 2001-11-29 | 2001-11-29 | 同期信号変換回路及び画像表示装置並びにそれらの方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748223B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009084128A1 (ja) * | 2007-12-27 | 2009-07-09 | Panasonic Corporation | 同期信号変換回路およびそれを備える信号処理システム、並びに同期信号変換方法 |
-
2001
- 2001-11-29 JP JP2001364831A patent/JP3748223B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003169228A (ja) | 2003-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3964041B2 (ja) | 視聴チャンネル判定装置 | |
| KR100249228B1 (ko) | 디지탈 티브이의 화면비 변환장치 | |
| JP2005318610A (ja) | シーケンス適合同期信号生成器 | |
| EP1158481B1 (en) | A video display apparatus and display method | |
| JPH09181967A (ja) | テレシネ信号変換方法、及びアップコンバータ | |
| US8154654B2 (en) | Frame interpolation device, frame interpolation method and image display device | |
| US6297850B1 (en) | Sync signal generating apparatus and method for a video signal processor | |
| JPH118839A (ja) | 映像信号変換装置 | |
| JP3748223B2 (ja) | 同期信号変換回路及び画像表示装置並びにそれらの方法 | |
| JP2001320680A (ja) | 信号処理装置および方法 | |
| JP2004254007A (ja) | ジッタ・キャンセルの方法および装置 | |
| US8345161B2 (en) | Signal processing device, and image output device | |
| JP2881109B2 (ja) | ヘッド分離型ｃｃｄカメラ及びヘッド分離型ｃｃｄカメラの同期位相調整方法 | |
| JPH11219157A (ja) | サンプリングクロック制御装置 | |
| JP4906199B2 (ja) | 画像フォーマット変換前処理装置及び画像表示装置 | |
| JP2898084B2 (ja) | 画像圧縮処理装置 | |
| JP2002374430A (ja) | 同期検出装置 | |
| JP3974341B2 (ja) | 映像表示装置 | |
| JP3603494B2 (ja) | 同期判定回路及びテレビジョン受像機 | |
| JP3014791B2 (ja) | 垂直同期信号正規化装置 | |
| JP3338173B2 (ja) | 映像信号処理装置 | |
| JP4710117B2 (ja) | 映像同期装置および映像同期方法 | |
| JP2000134584A (ja) | インターフェース装置及び映像信号処理方法 | |
| JP3683141B2 (ja) | 映像信号変換装置、方法および映像信号変換記録システム | |
| JP2636951B2 (ja) | 画像処理装置の動画領域判定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |