JP3014791B2 - 垂直同期信号正規化装置 - Google Patents
垂直同期信号正規化装置Info
- Publication number
- JP3014791B2 JP3014791B2 JP3072253A JP7225391A JP3014791B2 JP 3014791 B2 JP3014791 B2 JP 3014791B2 JP 3072253 A JP3072253 A JP 3072253A JP 7225391 A JP7225391 A JP 7225391A JP 3014791 B2 JP3014791 B2 JP 3014791B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization signal
- input
- phase
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】本発明はテレビジョン受像機等に
おける垂直同期信号正規化装置に関するものである。
おける垂直同期信号正規化装置に関するものである。
【０００２】
【従来の技術】映像信号処理の分野において、デジタル
信号処理技術を用いて表示画像の品位を向上させる試み
がなされている。そのため、旧来ではテレビジョン信号
から分離・抽出された後は水平同期信号の位相とは無関
係にブラウン管等の表示器の垂直方向を駆動させるだけ
の役割しかもたなかった垂直同期信号を用いてメモリを
リセットしたり走査線の管理をするようになり、垂直同
期信号を水平同期信号で正規化する必要が生じてきた。
信号処理技術を用いて表示画像の品位を向上させる試み
がなされている。そのため、旧来ではテレビジョン信号
から分離・抽出された後は水平同期信号の位相とは無関
係にブラウン管等の表示器の垂直方向を駆動させるだけ
の役割しかもたなかった垂直同期信号を用いてメモリを
リセットしたり走査線の管理をするようになり、垂直同
期信号を水平同期信号で正規化する必要が生じてきた。
【０００３】ここで、垂直同期信号を水平同期信号で正
規化するための一般的な回路を図８に示す。Ｄフリップ
フロップ２１の入力端子１８に入力テレビジョン信号か
ら分離・抽出した垂直同期信号Ｖを入力し、クロック入
力端子１９に水平同期信号Ｈを入力すれば、出力端子２
０からはクロックである水平同期信号Ｈのタイミングで
正規化された垂直同期信号Ｖが得られる。
規化するための一般的な回路を図８に示す。Ｄフリップ
フロップ２１の入力端子１８に入力テレビジョン信号か
ら分離・抽出した垂直同期信号Ｖを入力し、クロック入
力端子１９に水平同期信号Ｈを入力すれば、出力端子２
０からはクロックである水平同期信号Ｈのタイミングで
正規化された垂直同期信号Ｖが得られる。
【０００４】
【発明が解決しようとする課題】ところで、上述の入力
垂直同期信号と入力水平同期信号は入力テレビジョン信
号から分離した信号そのものを用いることは少なく、垂
直同期信号としては分離後、ブロッキング発振器等で再
生した信号を用い、水平同期信号としてはＡＦＣ回路で
平均化したものや、信号処理に用いるシステムクロック
（水平同期信号又はカラ−バ−ストに位相追従させたク
ロック）を分周して水平同期信号と同一周波数にした信
号を用いることが多い。
垂直同期信号と入力水平同期信号は入力テレビジョン信
号から分離した信号そのものを用いることは少なく、垂
直同期信号としては分離後、ブロッキング発振器等で再
生した信号を用い、水平同期信号としてはＡＦＣ回路で
平均化したものや、信号処理に用いるシステムクロック
（水平同期信号又はカラ−バ−ストに位相追従させたク
ロック）を分周して水平同期信号と同一周波数にした信
号を用いることが多い。
【０００５】しかし、垂直・水平同期信号の分離は、等
化パルス、Ｓ／Ｎ、ＡＰＬ（平均映像レベル）の変動に
よる分離ミスが生じ易く、更に発振器の特性、ＡＦＣ回
路、ＰＬＬ回路の過渡応答特性の影響を受けるため、入
力信号が時間軸変動成分をもつ家庭用ＶＴＲからの信号
である場合やＳ／Ｎの悪い信号である場合には分離・抽
出後の垂直・水平同期信号の位相管理は十分にできず、
ジッタ−も多い。
化パルス、Ｓ／Ｎ、ＡＰＬ（平均映像レベル）の変動に
よる分離ミスが生じ易く、更に発振器の特性、ＡＦＣ回
路、ＰＬＬ回路の過渡応答特性の影響を受けるため、入
力信号が時間軸変動成分をもつ家庭用ＶＴＲからの信号
である場合やＳ／Ｎの悪い信号である場合には分離・抽
出後の垂直・水平同期信号の位相管理は十分にできず、
ジッタ−も多い。
【０００６】そのため、分離・抽出した垂直同期信号と
水平同期信号間の位相が小さく、ジッタ−により時間軸
上で前後する場合には図９に示すように垂直同期信号Ｖ
が破線のタイミングか、実線のタイミングかで水平同期
信号Ｈで正規化された垂直同期信号Ｖが水平同期信号単
位で前後する誤りを生じることになる。この誤って正規
化された垂直同期信号Ｖを用いて後の映像信号処理を行
なった場合には、画像が上下に揺れたりする等の破綻が
生じることになる。
水平同期信号間の位相が小さく、ジッタ−により時間軸
上で前後する場合には図９に示すように垂直同期信号Ｖ
が破線のタイミングか、実線のタイミングかで水平同期
信号Ｈで正規化された垂直同期信号Ｖが水平同期信号単
位で前後する誤りを生じることになる。この誤って正規
化された垂直同期信号Ｖを用いて後の映像信号処理を行
なった場合には、画像が上下に揺れたりする等の破綻が
生じることになる。
【０００７】本発明は、どのような場合においても正し
いタイミングで垂直同期信号を水平同期信号で正規化す
ることができる垂直同期信号正規化装置を提供すること
にある。
いタイミングで垂直同期信号を水平同期信号で正規化す
ることができる垂直同期信号正規化装置を提供すること
にある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明の垂直同期信号正規化装置は、入力テレビジョ
ン信号から分離・抽出した垂直同期信号と水平同期信号
間の位相を計測する計測手段と、前記計測手段で計測さ
れた位相と該位相のフレーム間差が入力され、各々を２
値化した大小の組合せに基づいて選択信号を発生する判
定回路と、水平同期信号で正規化した垂直同期信号を水
平同期信号単位で遅延させる遅延手段と、遅延された複
数個の正規化された垂直同期信号の中の一つを選択する
選択手段を具備し、前記判定回路の選択信号で前記遅延
手段の水平同期信号単位で遅延された複数個の正規化さ
れた垂直同期信号の中の一つを選択するようになってい
る。この場合、前記フレーム間差を与えるフレーム間差
発生手段が設けられており、該フレーム間差発生手段
は、現フレームの位相計測値と前フレームの位相計測値
との差をとって前記判定回路に与える減算手段（１５）
と、１フレームの遅延時間をもち、与えられた入力を前
フレームの位相計測値として前記減算手段へ与える遅延
手段（１３、１４）と、現フレームの位相計測値と前フ
レームの位相計測値又は固定値の一方を選択して前記遅
延手段へ前記入力として供給する選択器（１２）とを備
えており、前記判定手段の出力に基づいて前記選択器の
選択が制御されるようになっている。
め本発明の垂直同期信号正規化装置は、入力テレビジョ
ン信号から分離・抽出した垂直同期信号と水平同期信号
間の位相を計測する計測手段と、前記計測手段で計測さ
れた位相と該位相のフレーム間差が入力され、各々を２
値化した大小の組合せに基づいて選択信号を発生する判
定回路と、水平同期信号で正規化した垂直同期信号を水
平同期信号単位で遅延させる遅延手段と、遅延された複
数個の正規化された垂直同期信号の中の一つを選択する
選択手段を具備し、前記判定回路の選択信号で前記遅延
手段の水平同期信号単位で遅延された複数個の正規化さ
れた垂直同期信号の中の一つを選択するようになってい
る。この場合、前記フレーム間差を与えるフレーム間差
発生手段が設けられており、該フレーム間差発生手段
は、現フレームの位相計測値と前フレームの位相計測値
との差をとって前記判定回路に与える減算手段（１５）
と、１フレームの遅延時間をもち、与えられた入力を前
フレームの位相計測値として前記減算手段へ与える遅延
手段（１３、１４）と、現フレームの位相計測値と前フ
レームの位相計測値又は固定値の一方を選択して前記遅
延手段へ前記入力として供給する選択器（１２）とを備
えており、前記判定手段の出力に基づいて前記選択器の
選択が制御されるようになっている。
【０００９】
【作用】このような構成によれば、垂直同期信号と水平
同期信号間の位相関係とその位相のフレーム間での変化
から判定回路で水平同期信号単位で遅延した複数個の正
規化された垂直同期信号の中の一つを選択することで、
等化パルス、Ｓ／Ｎ、ＡＰＬの変動、ＡＦＣ回路・ＰＬ
Ｌ回路の過渡応答、ＶＴＲの時間軸変動等の影響を受け
た信号に対しても、正しいタイミングの水平同期信号で
正規化した垂直同期信号を得ることができる。
同期信号間の位相関係とその位相のフレーム間での変化
から判定回路で水平同期信号単位で遅延した複数個の正
規化された垂直同期信号の中の一つを選択することで、
等化パルス、Ｓ／Ｎ、ＡＰＬの変動、ＡＦＣ回路・ＰＬ
Ｌ回路の過渡応答、ＶＴＲの時間軸変動等の影響を受け
た信号に対しても、正しいタイミングの水平同期信号で
正規化した垂直同期信号を得ることができる。
【００１０】
【実施例】以下本発明の一実施例について説明する。
尚、入力テレビジョン信号から分離・抽出した垂直同期
信号Ｖと水平同期信号Ｈについては説明上、正極信号と
している。図１において、入力端子１に供給される垂直
同期信号Ｖは入力端子２より供給された水平同期信号Ｈ
で正規化される。この正規化された垂直同期信号Ｖは選
択器８へ入力信号として供給されると共に、水平同期
信号ＨをクロックとするＤ−フリップフロップ６、７で
水平同期信号Ｈ単位で遅延され、それぞれ入力信号、
として選択器８へ供給される。
尚、入力テレビジョン信号から分離・抽出した垂直同期
信号Ｖと水平同期信号Ｈについては説明上、正極信号と
している。図１において、入力端子１に供給される垂直
同期信号Ｖは入力端子２より供給された水平同期信号Ｈ
で正規化される。この正規化された垂直同期信号Ｖは選
択器８へ入力信号として供給されると共に、水平同期
信号ＨをクロックとするＤ−フリップフロップ６、７で
水平同期信号Ｈ単位で遅延され、それぞれ入力信号、
として選択器８へ供給される。
【００１１】一方、入力端子２より供給される水平同期
信号Ｈは、インバータ９で極性反転され、映像信号処理
に用いるシステムクロック（入力端子３より供給）で動
作するカウンター１０のカウントアップ開始信号Ｌとし
て用いる。Ｄ−フリップフロップ１１で、このカウンタ
ー値を垂直同期信号Ｖのタイミングで取り込むことで、
水平同期信号Ｈから垂直同期信号Ｖ間の位相値ＨＶＰを
システムクロック単位で計測する。この位相値ＨＶＰ
は、判定回路１７、減算器１５、選択器１２の入力へ
供給される。
信号Ｈは、インバータ９で極性反転され、映像信号処理
に用いるシステムクロック（入力端子３より供給）で動
作するカウンター１０のカウントアップ開始信号Ｌとし
て用いる。Ｄ−フリップフロップ１１で、このカウンタ
ー値を垂直同期信号Ｖのタイミングで取り込むことで、
水平同期信号Ｈから垂直同期信号Ｖ間の位相値ＨＶＰを
システムクロック単位で計測する。この位相値ＨＶＰ
は、判定回路１７、減算器１５、選択器１２の入力へ
供給される。
【００１２】選択器１２で選ばれた位相値ＨＶＰを、垂
直同期信号Ｖをクロックとする２つのＤ−フリップフロ
ップ１３、１４で１フレーム遅延した値は、Ｄ−フリッ
プフロップ１１で求めた位相値ＨＶＰの１フレーム前の
値となるため、減算器１５、絶対値器１６により、位相
値ＨＶＰのフレーム間差値ＦＳを求め、判定回路１７へ
供給する。判定回路１７では、後述の図２の表に従った
信号ＳＥＬ.１、ＳＥＬ．２をそれぞれ選択器８、選択
器１２へ供給する。選択器８で選ばれた信号が、正しい
タイミングで正規化された垂直同期信号Ｖとして出力端
子４に供給される。
直同期信号Ｖをクロックとする２つのＤ−フリップフロ
ップ１３、１４で１フレーム遅延した値は、Ｄ−フリッ
プフロップ１１で求めた位相値ＨＶＰの１フレーム前の
値となるため、減算器１５、絶対値器１６により、位相
値ＨＶＰのフレーム間差値ＦＳを求め、判定回路１７へ
供給する。判定回路１７では、後述の図２の表に従った
信号ＳＥＬ.１、ＳＥＬ．２をそれぞれ選択器８、選択
器１２へ供給する。選択器８で選ばれた信号が、正しい
タイミングで正規化された垂直同期信号Ｖとして出力端
子４に供給される。
【００１３】判定回路１７における位相値ＨＶＰ、位相
値ＨＶＰのフレーム間差ＦＳの大小の判定は、判定回路
への入力値と判定回路内部の定数とを比較することで行
っている。位相値ＨＶＰとの比較に用いる定数は、標準
の水平同期信号間の長さを入力端子３のシステムクロッ
クで測った値の半分程度の値にし、また位相値ＨＶＰの
フレーム間差ＦＳとの比較に用いる定数は、通常垂直同
期信号Ｖ・水平同期信号Ｈ間に生じるジッターの最大値
より多少大きめの値にしている。
値ＨＶＰのフレーム間差ＦＳの大小の判定は、判定回路
への入力値と判定回路内部の定数とを比較することで行
っている。位相値ＨＶＰとの比較に用いる定数は、標準
の水平同期信号間の長さを入力端子３のシステムクロッ
クで測った値の半分程度の値にし、また位相値ＨＶＰの
フレーム間差ＦＳとの比較に用いる定数は、通常垂直同
期信号Ｖ・水平同期信号Ｈ間に生じるジッターの最大値
より多少大きめの値にしている。
【００１４】次に、図１と共に、図３乃至図６も参照し
ながら本発明の動作原理を説明する。図３乃至図５は、
入力端子１の垂直同期信号Ｖ、入力端子２の水平同期信
号Ｈ、選択器８への入力信号のタイミングについ
て、左半分は１フレーム前のタイミングを、右半分は現
フレームでのタイミングを示している。尚、前述の理由
により垂直同期信号Ｖ、水平同期信号Ｈは共にジッター
が生じているが、タイミングは水平同期信号Ｈを基準に
して示している。
ながら本発明の動作原理を説明する。図３乃至図５は、
入力端子１の垂直同期信号Ｖ、入力端子２の水平同期信
号Ｈ、選択器８への入力信号のタイミングについ
て、左半分は１フレーム前のタイミングを、右半分は現
フレームでのタイミングを示している。尚、前述の理由
により垂直同期信号Ｖ、水平同期信号Ｈは共にジッター
が生じているが、タイミングは水平同期信号Ｈを基準に
して示している。
【００１５】図３に示す例１は、ジッターによる時間軸
上での変動がない場合のタイミングを示している。図
中、上部記載の位相値ＨＶＰは、１フレーム前と現フレ
ームで変化が無いため、判定回路１７でフレーム間差Ｆ
Ｓを小と判定し、選択信号ＳＥＬ．１により、出力端子
４に選択器８で選択させた入力信号のタイミングの正
規化された垂直同期信号Ｖを出力させる。
上での変動がない場合のタイミングを示している。図
中、上部記載の位相値ＨＶＰは、１フレーム前と現フレ
ームで変化が無いため、判定回路１７でフレーム間差Ｆ
Ｓを小と判定し、選択信号ＳＥＬ．１により、出力端子
４に選択器８で選択させた入力信号のタイミングの正
規化された垂直同期信号Ｖを出力させる。
【００１６】図４に示す例２は、ジッターによる時間軸
上での変動がある場合で、ジッターにより、水平同期信
号Ｈに対し本来波線のタイミングで入力されるべき垂直
同期信号Ｖが、水平同期信号Ｈの入力タイミングの後の
実線のタイミングで入力された場合について示してい
る。計測された位相値ＨＶＰは、１フレーム前で大き
く、現フレームでは小さい。そのため判定回路１７で、
位相値のフレーム間差ＦＳが大きいのは垂直同期信号Ｖ
の入力タイミングが前フレームに対し１水平同期信号期
間異なっているためで、現フレームの位相値ＨＶＰが小
さいことにより、本来の入力タイミングは１水平同期信
号期間前であると判定し、図２の表に従い出力端子４に
入力信号を出力するよう、選択器８に選択信号ＳＥ
Ｌ.１を供給する。さらに、現フレームにおける位相値
ＨＶＰはジッターによる誤った値であり、１フレーム後
にこの値を参照することは不適切であるため、現フレー
ムにおける位相値ＨＶＰ（信号）に換えて、１フレー
ム前における位相値ＨＶＰ（信号）を現フレームの位
相値ＨＶＰとするため、図２の表に従い選択器１２で信
号を選択するよう判定回路１７より選択信号ＳＥＬ．
２を出力する。
上での変動がある場合で、ジッターにより、水平同期信
号Ｈに対し本来波線のタイミングで入力されるべき垂直
同期信号Ｖが、水平同期信号Ｈの入力タイミングの後の
実線のタイミングで入力された場合について示してい
る。計測された位相値ＨＶＰは、１フレーム前で大き
く、現フレームでは小さい。そのため判定回路１７で、
位相値のフレーム間差ＦＳが大きいのは垂直同期信号Ｖ
の入力タイミングが前フレームに対し１水平同期信号期
間異なっているためで、現フレームの位相値ＨＶＰが小
さいことにより、本来の入力タイミングは１水平同期信
号期間前であると判定し、図２の表に従い出力端子４に
入力信号を出力するよう、選択器８に選択信号ＳＥ
Ｌ.１を供給する。さらに、現フレームにおける位相値
ＨＶＰはジッターによる誤った値であり、１フレーム後
にこの値を参照することは不適切であるため、現フレー
ムにおける位相値ＨＶＰ（信号）に換えて、１フレー
ム前における位相値ＨＶＰ（信号）を現フレームの位
相値ＨＶＰとするため、図２の表に従い選択器１２で信
号を選択するよう判定回路１７より選択信号ＳＥＬ．
２を出力する。
【００１７】図５に示す例３も、ジッターによる時間軸
上での変動がある場合で、例２とは逆にジッターによ
り、水平同期信号Ｈに対し本来波線のタイミングで入力
されるべき垂直同期信号Ｖが、水平同期信号Ｈの入力タ
イミングの前の実線のタイミングで入力された場合につ
いて示している。計測された位相値ＨＶＰは、１フレー
ム前で小さく、現フレームでは大きい。そのため、判定
回路１７では、位相値のフレーム間差ＦＳは大きく、な
おかつ現フレームの位相値ＨＶＰは大きいことにより、
本来の入力タイミングは１水平同期信号期間後であると
判定し、図２の表に従い出力端子４に入力信号を出力
するよう、選択器８に選択信号ＳＥＬ.１を供給する。
さらに、例２と同様に、現フレームにおける位相値ＨＶ
Ｐ（信号）に換えて、１フレーム前における位相値Ｈ
ＶＰ（信号）を現フレームの位相値ＨＶＰとするよ
う、図２の表に従い選択器１２で信号を選択するよう
判定回路１７より選択信号ＳＥＬ.２を出力する。
上での変動がある場合で、例２とは逆にジッターによ
り、水平同期信号Ｈに対し本来波線のタイミングで入力
されるべき垂直同期信号Ｖが、水平同期信号Ｈの入力タ
イミングの前の実線のタイミングで入力された場合につ
いて示している。計測された位相値ＨＶＰは、１フレー
ム前で小さく、現フレームでは大きい。そのため、判定
回路１７では、位相値のフレーム間差ＦＳは大きく、な
おかつ現フレームの位相値ＨＶＰは大きいことにより、
本来の入力タイミングは１水平同期信号期間後であると
判定し、図２の表に従い出力端子４に入力信号を出力
するよう、選択器８に選択信号ＳＥＬ.１を供給する。
さらに、例２と同様に、現フレームにおける位相値ＨＶ
Ｐ（信号）に換えて、１フレーム前における位相値Ｈ
ＶＰ（信号）を現フレームの位相値ＨＶＰとするよ
う、図２の表に従い選択器１２で信号を選択するよう
判定回路１７より選択信号ＳＥＬ.２を出力する。
【００１８】例１、２、３より、本来同一のタイミング
の水平同期信号Ｈで正規化されるべき垂直同期信号Ｖ
が、現フレームうにおいてジッターのせいで実線に示す
タイミングで入力されても、出力端子４における垂直同
期信号Ｖのタイミングは、同一のタイミングになること
が解る。
の水平同期信号Ｈで正規化されるべき垂直同期信号Ｖ
が、現フレームうにおいてジッターのせいで実線に示す
タイミングで入力されても、出力端子４における垂直同
期信号Ｖのタイミングは、同一のタイミングになること
が解る。
【００１９】図６に、第２の実施例として、選択器１２
の動作を選択器８と同一にして、判定回路１７からの選
択信号を一つにしたものを示す。選択器１２の選択端子
を２個から３個に変更したもので、標準の水平同期信号
間の長さを入力端子３のシステムクロックで測った値の
最大値を入力信号に、最小値を入力信号に、現フレ
ームの位相値ＨＶＰを入力信号に供給している。これ
は、現フレームにおける位相値ＨＶＰに換える１フレー
ム前における位相値ＨＶＰとして固定値を用いるもの
で、その他の構成、動作は、第１の実施例と同様であ
る。
の動作を選択器８と同一にして、判定回路１７からの選
択信号を一つにしたものを示す。選択器１２の選択端子
を２個から３個に変更したもので、標準の水平同期信号
間の長さを入力端子３のシステムクロックで測った値の
最大値を入力信号に、最小値を入力信号に、現フレ
ームの位相値ＨＶＰを入力信号に供給している。これ
は、現フレームにおける位相値ＨＶＰに換える１フレー
ム前における位相値ＨＶＰとして固定値を用いるもの
で、その他の構成、動作は、第１の実施例と同様であ
る。
【００２０】
【発明の効果】以上説明したように、本発明の垂直同期
信号正規化装置によれば、垂直同期信号と水平同期信号
間の位相関係とその位相のフレーム間での変化から判定
回路で水平同期信号単位で遅延した複数個の正規化され
た垂直同期信号の中の一つを選択することにより、例え
ば等化パルス、Ｓ／Ｎ、ＡＰＬの変動、ＡＦＣ回路・Ｐ
ＬＬ回路の過渡応答、ＶＴＲの時間軸変動等の影響を受
けた信号に対しても、正しいタイミングの水平同期信号
で正規化した垂直同期信号を得ることが可能であり、垂
直同期信号を用いて行う映像信号処理回路の装置として
使用して好適なものとなる。
信号正規化装置によれば、垂直同期信号と水平同期信号
間の位相関係とその位相のフレーム間での変化から判定
回路で水平同期信号単位で遅延した複数個の正規化され
た垂直同期信号の中の一つを選択することにより、例え
ば等化パルス、Ｓ／Ｎ、ＡＰＬの変動、ＡＦＣ回路・Ｐ
ＬＬ回路の過渡応答、ＶＴＲの時間軸変動等の影響を受
けた信号に対しても、正しいタイミングの水平同期信号
で正規化した垂直同期信号を得ることが可能であり、垂
直同期信号を用いて行う映像信号処理回路の装置として
使用して好適なものとなる。
【図１】 本発明の第１実施例を示す構成図。
【図２】 第１実施例中の判定回路の論理を示す図。
【図３】 第１実施例における例１の信号タイミングを
示す動作説明図。
示す動作説明図。
【図４】 第１実施例における例２の信号タイミングを
示す動作説明図。
示す動作説明図。
【図５】 第１実施例における例３の信号タイミングを
示す動作説明図。
示す動作説明図。
【図６】 本発明の第２の実施例を示す構成図。
【図７】 第２実施例中の判定回路の論理を示す図。
【図８】 従来例の構成図。
【図９】 従来例の動作を示す信号タイミング図。
１ 垂直同期信号入力端子 ２ 水平同期信号入力端子 ３ システムクロック入力端子 ４ 正規化された垂直同期信号出力端子 ５ Ｄ−フリップフロップ ８ 選択器 ９ インバータ １０ カウンター １５ 減算器 １６ 絶対値器 １７ 判定回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−279684（ＪＰ，Ａ) 特開 昭63−158976（ＪＰ，Ａ) 特開 平２−143777（ＪＰ，Ａ) 特開 平２−43876（ＪＰ，Ａ) 特開 昭61−80974（ＪＰ，Ａ) 特開 平２−119467（ＪＰ，Ａ) 実開 平１−70471（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/06 H04N 5/04
Claims (2)
- 【請求項１】入力テレビジョン信号から分離・抽出した
垂直同期信号と水平同期信号間の位相を計測する計測手
段と、前記計測手段で計測された位相と、該位相のフレーム間
差が入力され、各々を２値化した大小の組合せに基づい
て選択信号を発生する判定回路と、 水平同期信号で正規化した垂直同期信号を水平同期信号
単位で遅延させる遅延手段と、遅延された 複数個の正規化された垂直同期信号の中の一
つを選択する選択手段を具備し、 前記判定回路の選択信号で前記遅延手段の水平同期信号
単位で遅延された複数個の正規化された垂直同期信号の
中の一つを選択することを特徴とする 垂直同期信号正規
化装置。 - 【請求項２】前記フレーム間差を与えるフレーム間差発
生手段が設けられており、該フレーム間差発生手段は、 現フレームの位相計測値と前フレームの位相計測値との
差をとって前記判定回路に与える減算手段と、 １フレームの遅延時間をもち、与えられた入力を前フレ
ームの位相計測値として前記減算手段へ与える遅延手段
と、 現フレームの位相計測値と前フレームの位相計測値又は
固定値の一方を選択して前記遅延手段へ前記入力として
供給する選択器と、 を備えており、前記判定手段の出力に基づいて前記選択
器の選択が制御されるようにしたことを特徴とする請求
項１に記載の垂直同期信号正規化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3072253A JP3014791B2 (ja) | 1991-03-11 | 1991-03-11 | 垂直同期信号正規化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3072253A JP3014791B2 (ja) | 1991-03-11 | 1991-03-11 | 垂直同期信号正規化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04282971A JPH04282971A (ja) | 1992-10-08 |
| JP3014791B2 true JP3014791B2 (ja) | 2000-02-28 |
Family
ID=13483948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3072253A Expired - Fee Related JP3014791B2 (ja) | 1991-03-11 | 1991-03-11 | 垂直同期信号正規化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3014791B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI249339B (en) * | 2004-12-20 | 2006-02-11 | Realtek Semiconductor Corp | Synchronization control apparatus and method |
-
1991
- 1991-03-11 JP JP3072253A patent/JP3014791B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04282971A (ja) | 1992-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532749A (en) | Sample rate conversion device for processing non-standard television signal | |
| US20050237429A1 (en) | Sequence adaptive synchronization signal generator | |
| JP3252228B2 (ja) | フィールド形式表示信号発生装置 | |
| KR19990087869A (ko) | 동기제어회로 | |
| US6297850B1 (en) | Sync signal generating apparatus and method for a video signal processor | |
| JPH0832836A (ja) | 自動周波数制御装置 | |
| US5181115A (en) | Digital phase-locked loop | |
| JP3014791B2 (ja) | 垂直同期信号正規化装置 | |
| US6222590B1 (en) | Phase-locked loop circuit | |
| US4198659A (en) | Vertical synchronizing signal detector for television video signal reception | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| KR100277993B1 (ko) | 디지털 텔레비젼 수신기의 동기신호 발생장치 | |
| US7321397B2 (en) | Composite color frame identifier system and method | |
| JP3299838B2 (ja) | ワイドアスペクトテレビジョン表示装置 | |
| KR0183671B1 (ko) | 방송방식 판별장치 및 방법 | |
| KR19990056559A (ko) | 노이즈 감소방법 및 그 장치 | |
| US5995158A (en) | Blanking signal generating control circuit of a video apparatus | |
| KR910008379B1 (ko) | 텔레비젼의 ntsc 방송방식에 있어서 표준 영상신호 검출회로 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JPH0523018Y2 (ja) | ||
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| EP0469241B1 (en) | Circuit for controlling delay time between luminance and chrominance signals | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JPH0832832A (ja) | 同期信号補償回路 | |
| JPS63220677A (ja) | 水平ドライブ信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |