KR102377555B1 - 전자 장치 및 이의 클럭 제어 방법 - Google Patents

전자 장치 및 이의 클럭 제어 방법 Download PDF

Info

Publication number
KR102377555B1
KR102377555B1 KR1020140096296A KR20140096296A KR102377555B1 KR 102377555 B1 KR102377555 B1 KR 102377555B1 KR 1020140096296 A KR1020140096296 A KR 1020140096296A KR 20140096296 A KR20140096296 A KR 20140096296A KR 102377555 B1 KR102377555 B1 KR 102377555B1
Authority
KR
South Korea
Prior art keywords
clock
electronic device
comparison
counting
threshold
Prior art date
Application number
KR1020140096296A
Other languages
English (en)
Other versions
KR20160014273A (ko
Inventor
배건영
박동빈
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020140096296A priority Critical patent/KR102377555B1/ko
Priority to US14/742,227 priority patent/US9614504B2/en
Priority to EP15174250.9A priority patent/EP2981019B1/en
Publication of KR20160014273A publication Critical patent/KR20160014273A/ko
Application granted granted Critical
Publication of KR102377555B1 publication Critical patent/KR102377555B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/11—Arrangements specific to free-space transmission, i.e. transmission through air or vacuum
    • H04B10/114—Indoor or close-range type systems
    • H04B10/1149—Arrangements for indoor wireless networking of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/11—Arrangements specific to free-space transmission, i.e. transmission through air or vacuum
    • H04B10/114—Indoor or close-range type systems
    • H04B10/116—Visible light communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Electric Clocks (AREA)

Abstract

전자 장치 및 이의 클럭 제어 방법이 개시된다. 본 발명의 전자 장치의 클럭 제어 방법은, 전자 장치의 기준 클럭을 생성하는 단계, 외부의 AC 전원을 통해 비교 클럭을 생성하는 단계, 비교 클럭에 따라 기준 클럭을 카운팅하는 단계 및 카운팅 결과에 따라 기준 클럭의 생성 주기를 제어하는 단계를 포함한다.

Description

전자 장치 및 이의 클럭 제어 방법 { ELECTRONIC DEVICE AND CLOCK CONTROL METHOD THEREOF }
본 발명은 전자 장치 및 이의 클럭 제어 방법에 관한 것으로, 더욱 상세하게는 복수의 전자 장치가 사용되는 경우, 다른 전자 장치와 클럭 신호를 동기화할 수 있는 전자 장치 및 이에 클럭 제어 방법에 관한 것이다.
복수 개의 디스플레이 장치를 이용하여 대형 비디오 월(Video Wall)을 구현하거나, 비디오 및 오디오가 별개의 전자 장치에서 출력되는 경우 복수의 전자 장치 간에 기준 클럭(clock) 신호를 동기화할 필요가 있다.
즉, 복수의 전자 장치 각각에서 출력되는 데이터의 싱크(Sync)를 일치시키기 위해, 기준 클럭(clock) 신호를 동기화하기 위한 기술이 필요하다.
종래에는 복수의 전자 장치가 기준 클럭(clock) 신호를 동기화하기 위해 별도의 클럭 동기화 장치를 이용하거나, 복수의 장치 간 유선 연결을 통해 클럭 신호를 동기화하는 경우가 보편적이었다.
종래 방법에 의하는 경우, 많은 공유 선로가 사용되어야하므로 선로를 통해 전송되는 신호가 지연되는 경우가 발생하였다. 또는 지터(Jitter) 등의 이유로 높은 주파수의 클럭 신호를 전송하기에는 무리가 있었다.
따라서, 복수의 전자 장치에서 각각 멀티미디어 데이터를 출력하는 경우, 별도의 공유 선로 또는 별도의 동기화 장치가 사용되지 않는 경우에도, 기준 클럭을 동기화하기 위한 기술에 대한 필요성이 대두하였다.
본 발명은 상술한 필요성에 따라 안출된 것으로, 본 발명의 목적은 사용자가 복수의 전자 장치를 사용하는 동안, 다른 전자 장치와 클럭(clock) 신호가 동기화될 수 있도록 하기 위한 전자 장치 및 이의 클럭 제어 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 전자 장치의 클럭 제어 방법은 상기 전자 장치의 기준 클럭을 생성하는 단계, 외부의 AC 전원을 통해 비교 클럭을 생성하는 단계, 상기 비교 클럭에 따라 상기 기준 클럭을 카운팅하는 단계 및 상기 카운팅 결과에 따라 상기 기준 클럭의 생성 주기를 제어하는 단계를 포함할 수 있다.
그리고 상기 비교 클럭을 생성하는 단계는, 상기 외부의 AC 전원을 통해 출력되는 빛의 주기성에 따라 상기 비교 클럭을 생성하는 단계를 더 포함할 수 있다.
한편, 상기 기준 클럭을 카운팅하는 단계는, 상기 비교 클럭의 주기 동안 생성된 상기 기준 클럭의 수를 카운팅하는 것을 특징으로 할 수 있다.
그리고 상기 제어하는 단계는, 상기 카운팅 결과 상기 비교 클럭의 주기 동안 생성된 상기 기준 클럭의 수가 임계값 미만인 경우, 상기 기준 클럭의 생성 주기가 빨라지도록 제어하고, 상기 생성된 기준 클럭의 수가 상기 임계값 초과인 경우, 상기 기준 클럭의 생성 주기가 느려지도록 제어하는 것을 특징으로 할 수 있다.
한편, 상기 제어하는 단계는, 상기 기준 클럭을 생성하기 위한 클럭 제너레이터(clock generator)의 전압을 제어하여, 상기 기준 클럭의 생성 주기를 제어하는 것을 특징으로 할 수 있다.
그리고 상기 제어하는 단계는, 상기 카운팅 결과 상기 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우, 상기 클럭 제너레이터의 전압이 높아지도록 조절하여 기준 클럭의 생성 주기가 빨라지도록 제어하고, 상기 생성된 기준 클럭의 수가 상기 임계값 초과인 경우, 상기 클럭 제너레이터의 전압이 낮아지도록 조절하여 상기 기준 클럭의 생성 주기가 느려지도록 제어하는 것을 특징으로 할 수 있다.
한편, 상기 제어하는 단계는, 상기 카운팅 결과에 따라 상기 기준 클럭의 생성 주기를 제어하기 위한 PWM 신호를 발생하는 단계를 더 포함할 수 있다.
그리고 상기 PWM 신호를 발생하는 단계는, 상기 카운팅 결과 상기 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우 상기 PWM 신호의 펄스 폭이 임계값보다 넓어지도록 제어하고, 상기 생성된 기준 클럭의 수가 상기 임계값 초과인 경우, 상기 PWM 신호의 펄스 폭이 상기 임계값보다 좁아지도록 제어하는 것을 특징으로 할 수 있다.
한편, NTP(Network Time Protocol)를 이용하여, 상기 비교 클럭에 따라 상기 기준 클럭을 카운팅하기 위한 최초 시점을 결정하는 단계를 더 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른, 전자 장치는, 외부의 AC 전원을 통해 비교 클럭을 생성하고, 상기 전자 장치의 기준 클럭을 생성하는 클럭 생성부, 상기 비교 클럭에 따라 상기 기준 클럭을 카운팅하는 카운터 및 상기 카운팅 결과에 따라 상기 기준 클럭의 생성 주기를 제어하는 클럭 주기 제어부를 포함할 수 있다.
그리고 상기 클럭 생성부는, 상기 외부의 AC 전원을 통해 출력되는 빛의 주기성에 따라 상기 비교 클럭을 생성하는 것을 특징으로 할 수 있다.
한편, 상기 카운터는, 상기 비교 클럭의 주기 동안 생성된 상기 기준 클럭의 수를 카운팅하는 것을 특징으로 할 수 있다.
그리고 상기 클럭 주기 제어부는, 상기 카운팅 결과 상기 비교 클럭의 주기 동안 생성된 상기 기준 클럭의 수가 임계값 미만인 경우, 상기 기준 클럭의 생성 주기가 빨라지도록 제어하고, 상기 생성된 기준 클럭의 수가 상기 임계값 초과인 경우, 상기 기준 클럭의 생성 주기가 느려지도록 제어하는 것을 특징으로 할 수 있다.
한편, 상기 클럭 주기 제어부는, 상기 기준 클럭을 생성하기 위한 클럭 제너레이터(clock generator)의 전압을 제어하여, 상기 기준 클럭의 생성 주기를 제어하는 것을 특징으로 할 수 있다.
그리고 상기 클럭 주기 제어부는, 상기 카운팅 결과 상기 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우, 상기 클럭 제너레이터의 전압이 높아지도록 조절하여 기준 클럭의 생성 주기가 빨라지도록 제어하고, 상기 생성된 기준 클럭의 수가 상기 임계값 초과인 경우, 상기 클럭 제너레이터의 전압이 낮아지도록 조절하여 상기 기준 클럭의 생성 주기가 느려지도록 제어하는 것을 특징으로 할 수 있다.
한편, 상기 카운팅 결과에 따라 상기 기준 클럭의 생성 주기를 제어하기 위한 PWM 신호 제어부를 더 포함할 수 있다.
그리고 상기 PWM 신호 제어부는, 상기 카운팅 결과 상기 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우 상기 PWM 신호의 펄스 폭이 임계값보다 넓어지도록 제어하고, 상기 생성된 기준 클럭의 수가 상기 임계값 초과인 경우, 상기 PWM 신호의 펄스 폭이 상기 임계값보다 좁아지도록 제어하는 것을 특징으로 할 수 있다.
한편, NTP(Network Time Protocol)를 이용하여, 상기 비교 클럭에 따라 상기 기준 클럭을 카운팅하기 위한 최초 시점을 결정하는 결정부를 더 포함할 수 있다.
본 발명의 다양한 실시예에 따르면, 사용자는 복수의 전자 장치가 사용되는 동안 AC 전원을 이용하여 다른 전자 장치와 클럭(clock) 신호를 동기화할 수 있는 전자 장치를 이용할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른, 복수 개의 디스플레이 장치가 클럭 신호를 동기화하여, 대형 디스플레이를 구현하는 모습을 도시한 도면,
도 2는 본 발명의 일 실시예에 따른, 복수 개의 전자 장치가 클럭 신호를 동기화하여, 비디오 및 오디오 신호를 출력하는 모습을 도시한 도면,
도 3은 복수의 전자 장치에서 클럭 신호가 일치하지 않는 경우의 클럭 신호를 도시한 도면,
도 4는 본 발명의 일 실시예에 따른, 전자 장치의 구성을 간략히 도시한 블럭도,
도 5는 본 발명의 일 실시예에 따른, 외부의 AC 전원을 통해 생성된 비교 클럭을 도시한 도면,
도 6은 본 발명의 일 실시예에 따른, 기준 클럭을 카운팅하기 위한, 비교 클럭 및 기준 클럭을 도시한 도면,
도 7은 본 발명의 일 실시예에 따른, 전자 장치의 구성을 구체적으로 도시한 블럭도,
도 8은 본 발명의 일 실시예에 따른, 전자 장치의 클럭 제어 방법을 도시한 흐름도, 그리고,
도 9는 본 발명의 일 실시예에 따른, 전자 장치의 클럭 제어 방법을 구체적으로 도시한 흐름도이다.
이하에서는 첨부된 도면을 참조하여, 본 발명의 다양한 실시 예를 좀더 상세하게 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시 예에 따른, 대형 디스플레이 시스템(1000)을 도시한 도면이다. 특히, 도 1의 대형 디스플레이 시스템(1000)은 각각 별도로 영상을 디스플레이하는 복수 개의 디스플레이(100-1 내지 100-16)로 구현된 경우이다.
도 1에 도시된 바와 같이, 복수 개의 디스플레이(100-1 내지 100-16)를 통해 영상을 디스플레이하는 경우, 각 디스플레이는 수직 동기화(V-sync) 신호 및 수직 동기화(V-sync) 신호를 생성하기 위한 기준 클럭 신호의 주파수(예를 들면, 27MHz)를 공유할 필요가 있다.
즉, 복수 개의 디스플레이(100-1 내지 100-16)의 기준 클럭 신호의 주파수가 일치하지 않으면, 각 디스플레이에서 출력하는 영상의 재생 타이밍이 어긋나게 된다. 따라서, 대형 디스플레이 시스템(1000)에서 하나의 영상을 재생하는 것과 같은 시각적 효과를 얻기 위해서는 각 디스플레이에서 기준 클럭 신호의 동기화가 필수적이다.
도 2는 기준 클럭 신호의 동기화가 필수적인 또 다른 실시 예를 도시한 도면이다. 구체적으로, 도 2는 비디오 및 오디오 재생 시스템(2000)을 도시한 도면이다.
특히, 도 2의 비디오 및 오디오 재생 시스템(2000)은 스마트폰(100-18)과 같은 디스플레이 장치로 영상을 디스플레이하면서, 별도의 스피커(100-17)를 이용하여 디스플레이되는 영상의 오디오 데이터를 출력할 수 있다.
따라서, 스마트폰(100-18)에서 출력되는 비디오 프레임에 해당하는 오디오 를 별도의 스피커(100-17)에서 출력해야 하므로, 비디오 및 오디오 재생 시스템(2000)은 기준 클럭 신호의 동기화가 필요하다.
즉, 스마트폰(100-18) 및 스피커(100-17)의 비디오 및 오디오의 출력을 동기화하기 위한 기준 클럭 신호의 동기화가 이루어지지 않는 경우, 사용자는 스마트폰(100-18)에서 재생되는 영상과 스피커(100-17)에서 출력되는 사운드가 일치하지 않는 듯한 불편함을 느끼게 된다.
한편, 도 3은 본 발명의 일 실시 예에 따라, 제1 전자 장치에서 발생하는 제1 기준 클럭 신호(200-1)와 제2 전자 장치에서 발생하는 제2 기준 클럭 신호(200-2)의 동기화가 이루어지지 않는 경우의 클럭 신호를 도시한 도면이다.
즉, 제1 기준 클럭 신호(200-1) 및 제2 기준 클럭 신호(20-2)에 대해 미미한 차이가 발생하는 경우라도, 시간이 소요됨에 따라 발생한 차이가 누적될 수 있다. 따라서, 도 3에 도시된 바와 같이, t 시간이 소요된 뒤에는, 제1 기준 클럭 신호(200-1) 및 제2 기준 클럭 신호(200-2)의 싱크(Sync)가 어긋나게 된다.
예를 들어, 1개의 펄스에 따라 1개의 비디오 프레임이 출력되는 경우, 제1 전자 장치는 제1 기준 클럭 신호(200-1)에 의해, t 시간 동안 일곱 개의 비디오 프레임을 출력할 수 있다. 그러나 제2 전자 장치는 제2 기준 클럭 신호(200-2)에 의해, t 시간 동안 여덟 개의 비디오 프레임을 출력할 수 있다.
t 시간이 소요되면, 제1 전자 장치는 여덟 번째 비디오 프레임을 출력하고, 제2 전자 장치는 아홉 번째 비디오 프레임을 출력하게 된다.
따라서, 도 3에 도시된 바와 같이 기준 클럭 신호가 출력되는 경우, 전술한 도 1의 대형 디스플레이 시스템(1000)은 각 디스플레이에서 출력하는 영상의 재생 타이밍이 어긋나게 된다. 그리고 도 2의 비디오 및 오디오 재생 시스템(2000)은 스마트폰(100-18)에서 출력되는 비디오와 별개의 스피커(100-17)에서 출력되는 오디오가 일치하지 않으므로, 사용자는 시청각 데이터를 이용함에 있어 불편함을 느끼게 된다.
도 4는, 도 3에 도시된 바와 같이 제1 기준 클럭 신호(200-1)와 제2 기준 클럭 신호(200-2)의 동기화가 어긋나는 문제점을 해결하기 위한, 본 발명의 일 실시 예에 따른 전자 장치(100)의 구성을 간략히 도시한 블럭도이다.
도 4에 도시된 바와 같이, 전자 장치(100)는 클럭 생성부(110), 카운터(120) 및 클럭 주기 제어부(130)를 포함한다. 전자 장치(100)는 도 1에 도시된 바와 같이 디스플레이 장치, 도 2에 도시된 바와 같이 스마트 폰 또는 스피커로 구현될 수 있으나, 이는 실시예에 불과할 뿐, 전자 장치(100)는 비디오, 오디오 등의 데이터 출력 기능이 포함된 TV, 휴대폰, 태블릿 PC, 디지털 카메라, 캠코더, 노트북 PC, PDA, 홈시어터, 오디오, 방송 전송 장치 등과 같은 다양한 장치로 구현될 수 있다.
클럭 생성부(110)는 전자 장치(100)의 기준 클럭을 생성하기 위한 구성요소이다. 즉, 클럭 생성부(110)는 27MHz와 같이 기설정된 주파수를 가지는 기준 클럭을 생성할 수 있다.
구체적으로, 클럭 생성부(110)는 오실레이터(Oscillator)로 구현될 수 있다. 즉, 오실레이터(Oscillator)와 같은 발진기에 전압 또는 전류가 인가되면, 오실레이터(Oscillator)는 사인파와 같은 파동 형태의 전압을 출력할 수 있게 된다. 이와 같은 출력 전압이 필터를 통과하여 펄스(Pulse)가 발생된다.
클럭 생성부(110)는 외부 교류(AC) 전원을 이용하여 비교 클럭을 생성할 수 있다. 외부 AC 전원은 60Hz 또는 유럽의 경우, 50Hz와 같이 기설정된 주파수를 가진다. 그리고 전자 장치(100)는 외부 AC 전원을 사용하는 경우가 보통이다. 따라서, 클럭 생성부(110)는 전자 장치(100)와 연결된 AC 전원을 이용하여, AC 전원의 주파수와 동일한 주기를 가지는 비교 클럭을 생성할 수 있다.
또한, 클럭 생성부(110)는 외부 AC 전원을 통해 출력되는 빛을 감지하고, 감지된 빛의 주기성에 따라 비교 클럭을 생성할 수도 있다. 즉, 전자 장치(100)가 외부 AC 전원을 사용하지 않고, 무선으로 작동되는 경우, 클럭 생성부(110)는 형광등과 같은 외부 AC 전원을 사용하는 조명 장치를 이용하여 비교 클럭을 생성할 수도 있다.
카운터(120)는 클럭 생성부(110)에 의해 생성된 비교 클럭에 따라 기준 클럭을 카운팅하기 위한 구성요소이다. 즉, 카운터(Counter, 120)는 비교 클럭의 주기 동안 발생하는 기준 클럭의 수를 카운팅 할 수 있다.
클럭 주기 제어부(130)는 카운터(120)에서 카운팅 한 결과에 따라 외부의 전자 장치와 동기화하기 위해, 기준 클럭의 생성 주기를 제어하기 위한 구성요소이다.
구체적으로, 카운팅 결과 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우, 클럭 주기 제어부(130)는 기준 클럭의 생성 주기가 빨라지도록 제어할 수 있다. 그리고 카운팅 결과 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 초과인 경우, 클럭 주기 제어부(130)는 기준 클럭의 생성 주기가 느려지도록 제어할 수 있다.
특히, 클럭 주기 제어부(130)는 기준 클럭을 생성하기 위한 클럭 제너레이터(clock generator)의 전압을 제어하여, 기준 클럭의 생성 주기를 제어할 수 있다. 즉, 클럭 주기 제어부(130)는 카운터(120)의 카운팅 결과에 따라, 클럭 생성부(110)에 인가되는 전압을 제어하여, 기준 클럭의 생성 주기를 제어할 수 있다.
구체적으로, 클럭 주기 제어부(130)는 카운팅 결과 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우, 클럭 제너레이터의 전압이 높아지도록 조절하여 기준 클럭의 생성 주기가 빨라지도록 할 수 있다. 또는, 생성된 기준 클럭의 수가 임계값 초과인 경우, 클럭 주기 제어부(130)는 클럭 제너레이터의 전압이 낮아지도록 조절하여 기준 클럭의 생성 주기가 느려지도록 제어할 수 있다.
이하에서는, 도 5 및 도 6을 참고하여, 전자 장치(100)가 기준 클럭을 카운팅하는 방법에 대해 구체적으로 설명한다.
도 5에 도시된 바와 같이 외부 AC 전원의 주파수가 60Hz인 경우를 예로 든다. 유럽의 경우, AC 전원의 주파수는 50Hz가 사용된다. 즉, AC 전원의 주파수는 지역에 따라 상이하나, 서로 동기화되어 비디오 또는 오디오 신호 등을 출력하기 위한 복수의 전자 장치가 사용되는 범위 내에서는 동일한 주파수가 사용되는 것이 보통이다.
클럭 생성부(110)는 외부 AC 전원에서 인가되는 60Hz의 주파수를 가지는 교류 신호(500)를 이용하여, 동일한 주파수를 가지는 펄스 신호인 비교 클럭(510)을 생성할 수 있다.
한편, 전자 장치(100)가 외부 AC 전원에 연결되지 않은 경우, 클럭 생성부(110)는 외부 AC 전원을 통해 출력되는 빛을 감지하고, 감지된 빛의 주기성에 따라 비교 클럭(510)을 생성할 수도 있다. 즉, 형광등은 외부 AC의 전원을 사용하므로, 클럭 생성부(110)는 형광등과 같은 조명 장치를 이용하여 AC 전원의 주파수와 동일한 주파수의 비교 클럭(510)을 생성할 수도 있다.
한편, 도 6은 본 발명의 일 실시 예에 따라, 기준 클럭(520)의 수를 카운팅하는 방법을 설명하기 위한 도면이다. 즉, 카운터(120)는 비교 클럭(510)의 주기 동안 발생하는 기준 클럭(520)의 수를 카운팅 할 수 있다. 구체적으로, 카운터(120)는 비교 클럭(510)이 발생하는 T 시간 동안, 발생한 기준 클럭(520)의 수를 카운팅 할 수 있다. 그리고 전자 장치(100)는 카운터(120)의 카운팅 결과에 따라 기준 클럭의 생성 주기를 제어할 수 있다.
이하에서는, 도 7을 참조하여, 기준 클럭의 생성 주기를 제어하기 위한 추가적인 구성에 대해 설명한다.
도 7에 도시된 바와 같이, 전자 장치(100)는 클럭 생성부(110), 카운터(120), 클럭 주기 제어부(130) 외에 비교부(140) 및 PWM 신호 제어부(150)를 더 포함할 수 있다.
클럭 생성부(110)는 비교 클럭 생성부(111) 및 기준 클럭 생성부(112)를 포함할 수 있다. 즉, 비교 클럭 생성부(111)는 외부 교류(AC) 전원을 이용하여 비교 클럭을 생성할 수 있다. 외부 AC 전원은 60Hz 또는 유럽의 경우, 50Hz와 같이 기설정된 주파수를 가진다.
또한, 전자 장치(100)는 외부 AC 전원을 사용하는 경우가 보통이다. 따라서, 비교 클럭 생성부(111)는 전자 장치(100)와 연결된 AC 전원을 이용하여, AC 전원의 주파수와 동일한 주기를 가지는 비교 클럭을 생성할 수 있다.
기준 클럭 생성부(112)는 기설정된 주파수를 가지는 기준 클럭을 생성할 수 있다. 구체적으로, 기준 클럭 생성부(112)는 오실레이터(Oscillator)로 구현될 수 있다. 즉, 오실레이터(Oscillator)와 같은 발진기에 전압 또는 전류가 인가되면, 오실레이터(Oscillator)는 사인파와 같은 파동 형태의 전압을 출력할 수 있게 된다. 이와 같은 출력 전압이 필터를 통과하면 펄스(Pulse)가 발생된다.
카운터(120)는 비교 클럭에 따라 기준 클럭을 카운팅하기 위한 구성요소이다. 즉, 카운터(120)는 비교 클럭의 주기 동안 발생하는 기준 클럭의 수를 카운팅 할 수 있다. 예를 들면, 카운터(120)는 비교 클럭이 발생하는 T 시간 동안, 발생한 기준 클럭의 수를 카운팅 할 수 있다.
비교부(140)는 카운터(120)가 카운팅 한 결과를 비교하기 위한 구성요소이다. 예를 들면, 비교 클럭이 발생하는 T 시간 동안, 발생하는 기준 클럭의 임계값이 10인 경우, 비교부(140)는 T시간 동안 카운팅 된 기준 클럭의 수가 10인지 여부를 비교한다.
또한, PWM 신호 제어부(150)는 비교 결과에 따라 카운팅 된 기준 클럭의 수가 임계값과 일치하지 않는 경우, 기준 클럭의 생성 주기를 제어하기 위한 PWM 신호를 발생하기 위한 구성요소이다.
구체적으로, PWM 신호 제어부(150)는 카운팅 결과 비교 클럭의 주기 T 동안 생성된 기준 클럭의 수가 임계값 미만인 경우 PWM 신호의 펄스 폭이 넓어지도록 제어할 수 있다. 또는, 생성된 기준 클럭의 수가 임계값 초과인 경우, PWM 신호 제어부(150)는 PWM 신호의 펄스 폭이 좁아지도록 제어할 수 있다.
즉, 전자 장치(100)는 카운터(120)의 카운팅 결과에 따라, 클럭 제너레이터의 전압을 조절하여 기준 클럭의 생성 주기를 제어할 수 있다. 다만, 전자 장치(100)는 PWM 신호의 펄스 폭을 제어함으로써, 클럭 제너레이터의 전압을 용이하게 조절할 수 있다.
구체적으로, PWM 신호의 펄스 폭(Pulse Width)이 넓어지면 클럭 제너레이터의 전압이 상승한다. 따라서, 기준 클럭의 생성 주기는 빨라지게 된다. 반면, PWM 신호의 펄스 폭(Pulse Width)이 좁아지면 클럭 제너레이터의 전압이 하강한다. 따라서, 기준 클럭의 생성 주기는 느려지게 된다. 따라서, 전자 장치(100)는 비교 결과에 따라 PWM 신호의 펄스 폭(Pulse Width)을 조절함으로써, 기준 클럭의 생성 주기를 제어할 수 있다.
한편, 비교 결과 비교 클럭이 발생하는 T 시간 동안, 발생하는 기준 클럭의 수가 기설정된 임계값에 상응하는 경우, 전자 장치(100)의 클럭 주기 제어부(130)는 클럭 주기를 유지하도록 할 수 있음을 자명하다.
전자 장치(100)는 NTP(Network Time Protocol)를 이용하여, 비교 클럭의 주기 동안 기준 클럭을 카운팅하기 위한 최초 시점을 결정할 수 있다.
NTP(Network Time Protocol)은 인터넷을 통해 전자 장치의 시간을 기준 클럭원에 동기 시키기 위한 프로토콜이다. 따라서, 기준 클럭을 동기화하기 위한 복수의 전자 장치 각각이 인터넷 통신을 이용하는 경우, 각 전자 장치는 NTP를 이용하여, 기준 클럭의 카운팅에 따른, 비디오 또는 오디오 신호 등을 출력하기 위한 최초 시점을 결정할 수 있다.
그러나 NTP는 일 실시 예에 불과할 뿐, 최초 시점을 결정하기 위한 방법은 이에 한정되지 않는다. 예를 들면, 복수의 전자 장치 간 네트워크 딜레이(delay)를 고려하여 최초 시점을 결정하는 등 다양한 방법에 의해 최초 시점이 결정될 수 있다.
상술한 바와 같은 전자 장치(100)에 의해, 도 1에 도시된 바와 같은 복수의 디스플레이(100-1 내지 100-16)를 포함하는 대형 디스플레이 시스템(1000)은 마치 하나의 디스플레이에 의해 영상을 디스플레이하는 것과 같이 영상 데이터를 출력할 수 있다. 그리고 도 2에 도시된 바와 같은 비디오 및 오디오 재생 시스템(2000)은 스마트폰(100-18)에서 출력되는 비디오 프레임에 대응되는 오디오를 별도의 스피커(100-17)를 통해 출력할 수 있다.
또한, 상술한 바와 같은 전자 장치(100)가 비교 클럭에 따라 기준 클럭을 카운팅 하여, 기준 클럭의 생성 주기를 제어하는 방법은 사용자의 선택에 의해 온오프(on/off)가 제어될 수 있다.
즉, 사용자는 복수개의 전자 장치 각각 또는 임의의 전자 장치에서 별도의 설정 메뉴 또는 디스플레이된 UI메뉴를 통해 외부 AC전원을 통해 비교 클럭을 생성하고, 생성된 비교 클럭에 따라 기준 클럭을 카운팅 하도록 하는 기능을 켤 수 있다. 또는, 사용자는 필요에 따라 비교 클럭에 따라 기준 클럭을 카운팅 하여, 기준 클럭의 생성 주기를 제어하는 기능을 오프(off)할 수도 있다.
한편, 도 8은 본 발명의 일 실시예에 따른, 전자 장치(100)의 클럭 제어 방법을 도시한 흐름도이다. 먼저, 전자 장치(100)는 기준 클럭을 생성한다(S800). 구체적으로, 전자 장치(100)는 오실레이터(Oscillator)로 구현될 수 있다. 즉, 오실레이터(Oscillator)와 같은 발진기에 전압 또는 전류가 인가되면, 오실레이터(Oscillator)는 사인파와 같은 파동 형태의 전압을 출력할 수 있게 된다. 이와 같은 출력 전압이 필터를 통과하면 펄스(Pulse)가 발생된다.
그리고 전자 장치(100)는 외부의 AC 전원을 통해 비교 클럭을 생성한다(S810). 외부 AC 전원은 60Hz 또는 유럽의 경우, 50Hz와 같이 기설정된 주파수를 가진다. 전자 장치(100)는 외부 AC 전원을 사용하는 경우가 보통이다. 따라서, 전자 장치(100)는 전자 장치(100)와 연결된 AC 전원을 이용하여, AC 전원의 주파수와 동일한 주기를 가지는 비교 클럭을 생성할 수 있다.
한편, 전자 장치(100)가 외부 AC 전원에 연결되지 않은 경우, 전자 장치(100)는 외부 AC 전원을 통해 출력되는 빛을 감지하고, 감지된 빛의 주기성에 따라 비교 클럭을 생성할 수도 있다. 즉, 형광등은 외부 AC의 전원을 사용하므로, 전자 장치(100)는 형광등과 같은 조명 장치를 이용하여 AC 전원의 주파수와 동일한 주파수의 비교 클럭을 생성할 수도 있다.
전자 장치(100)는 비교 클럭에 따라 기준 클럭을 카운팅 한다(S820). 구체적으로, 전자 장치(100)는 비교 클럭이 발생하는 T 시간 동안, 발생한 기준 클럭의 수를 카운팅 할 수 있다. 즉, T시간 동안 발생해야하는 기준 클럭의 수는 기설정되어 있다. 따라서, 전자 장치(100)는 T 시간 동안 발생한 기준 클럭의 수가 임계값과 동일한지 여부를 판단할 수 있다.
그리고 전자 장치(100)는 카운팅 결과에 따라 기준 클럭의 생성 주기를 제어한다(S830). 특히, 전자 장치(100)는 카운팅 결과에 따라 클럭 제너레이터에 인가되는 전압을 제어하여, 기준 클럭의 생성 주기를 제어할 수 있다.
구체적으로, 전자 장치(100)는 카운팅 결과 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우, 클럭 제너레이터의 전압이 높아지도록 조절하여 기준 클럭의 생성 주기가 빨라지도록 할 수 있다. 또는, 생성된 기준 클럭의 수가 임계값 초과인 경우, 전자 장치(100)는 클럭 제너레이터의 전압이 낮아지도록 조절하여 기준 클럭의 생성 주기가 느려지도록 제어할 수 있다.
전자 장치(100)는 기준 클럭의 생성 주기가 느려지거나 빨라지도록 제어하여, 비교 클럭의 주기 T 동안 기설정된 수의 기준 클럭이 발생하도록 제어할 수 있게 된다.
한편, 도 9는 본 발명의 일 실시예에 따른, 전자 장치의 클럭 제어 방법을 구체적으로 도시한 흐름도이다. 먼저, 전자 장치(100)는 기준 클럭을 생성한다(S900). 구체적으로, 전자 장치(100)는 오실레이터(Oscillator)로 구현될 수 있다. 즉, 오실레이터(Oscillator)와 같은 발진기에 전압 또는 전류가 인가되면, 오실레이터(Oscillator)는 사인파와 같은 파동 형태의 전압을 출력할 수 있게 된다. 이와 같은 출력 전압이 필터를 통과하면 펄스(Pulse)가 발생된다.
그리고 전자 장치(100)는 외부의 AC 전원을 통해 60Hz의 주기를 가지는 비교 클럭을 생성한다(S910). 외부 AC 전원은 기설정된 주파수를 가진다. 특히, 대부분의 지역에서 외부 AC 전원은 60Hz의 주파수를 가진다. 즉, 전자 장치(100)는 외부 AC 전원을 사용하는 경우가 보통이므로 전자 장치(100)는 전자 장치(100)와 연결된 AC 전원을 이용하여, AC 전원의 주파수 60Hz와 동일한 주기를 가지는 비교 클럭을 생성할 수 있다.
한편, 전자 장치(100)가 외부 AC 전원에 연결되지 않은 경우, 전자 장치(100)는 외부 AC 전원을 통해 출력되는 빛을 감지하고, 감지된 빛의 주기성에 따라 비교 클럭을 생성할 수도 있다. 즉, 형광등은 외부 AC의 전원을 사용하므로, 전자 장치(100)는 형광등과 같은 조명 장치를 이용하여 AC 전원의 주파수 60Hz와 동일한 주기를 가지는 비교 클럭을 생성할 수도 있다.
전자 장치(100)는 비교 클럭의 주기 동안 생성된 기준 클럭의 수를 카운팅 한다(S920). 구체적으로, 전자 장치(100)는 비교 클럭이 발생하는 T 시간 동안, 발생한 기준 클럭의 수를 카운팅 할 수 있다. 즉, 외부 AC 전원의 주파수가 60Hz이므로, 전자 장치(100)는 1/60초의 시간 동안 발생하는 기준 클럭의 수를 카운팅 할 수 있다.
1/60초 동안 발생해야하는 기준 클럭의 수는 기설정되어 있다. 따라서, 전자 장치(100)는 1/60초 동안 발생한 기준 클럭의 수가 임계값과 동일한지 여부를 판단할 수 있다.
예를 들어, 1/60초 동안 기준 클럭의 수가 10번 발생하는 것으로 설정된 경우, 전자 장치(100)는 1/60초 동안 발생하는 기준 클럭의 수를 카운팅 하여, 10번 발생하였는지 여부를 판단할 수 있다.
그리고 전자 장치(100)는 카운팅 결과 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값과 동일한지 여부를 판단한다(S930). 즉, 전술한 예시와 같이, 전자 장치(100)는 1/60초 동안 기준 클럭이 10회 발생하였는지 여부를 판단할 수 있다.
판단 결과, 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값과 동일한 경우(S930-Y), 전자 장치(100)는 기준 클럭의 생성 주파수를 유지한다(S940). 즉, 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값과 동일하다는 것은 전자 장치(100)의 출력 신호가 외부의 다른 전자 장치의 출력 신호와 동기화된 것으로 의미한다. 따라서, 전자 장치(100)는 기준 클럭의 생성 주파수를 유지하면서, 임계 시간 이후, 비교 클럭에 따른 기준 클럭을 다시 카운팅 할 수 있다.
한편, 판단 결과, 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값과 동일하지 않은 경우(S930-N), 전자 장치(100)는 카운팅 결과 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인지 여부를 판단한다(S950).
따라서, 카운팅 결과 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우(S950-Y), 전자 장치(100)는 기준 클럭의 생성 주기가 빨라지도록 제어한다(S960). 그리고 카운팅 결과 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 초과인 경우(S950-N), 전자 장치(100)는 기준 클럭의 생성 주기가 느려지도록 제어한다(S970).
특히, 전자 장치(100)는 카운팅 결과에 따라 클럭 제너레이터에 인가되는 전압을 제어하여, 기준 클럭의 생성 주기를 제어할 수 있다.
구체적으로, 전자 장치(100)는 카운팅 결과 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우, 클럭 제너레이터의 전압이 높아지도록 조절하여 기준 클럭의 생성 주기가 빨라지도록 할 수 있다. 또는, 생성된 기준 클럭의 수가 임계값 초과인 경우, 전자 장치(100)는 클럭 제너레이터의 전압이 낮아지도록 조절하여 기준 클럭의 생성 주기가 느려지도록 제어할 수 있다.
또한, 전자 장치(100)는 카운팅 결과에 따라 PWM 신호의 펄스 폭을 제어하여, 기준 클럭의 생성 주기를 조절할 수도 있다.
구체적으로, 전자 장치(100)는 카운팅 결과 비교 클럭의 주기 T 동안 생성된 기준 클럭의 수가 임계값 미만인 경우 PWM 신호의 펄스 폭이 넓어지도록 제어할 수 있다. 또는, 생성된 기준 클럭의 수가 임계값 초과인 경우, 전자 장치(100)는 PWM 신호의 펄스 폭이 좁아지도록 제어할 수 있다.
즉, 전자 장치(100)는 카운터(120)의 카운팅 결과에 따라, 클럭 제너레이터의 전압을 조절하여 기준 클럭의 생성 주기를 제어할 수 있다. 다만, 전자 장치(100)는 PWM 신호의 펄스 폭을 제어함으로써, 클럭 제너레이터의 전압을 용이하게 조절할 수 있다.
구체적으로, PWM 신호의 펄스 폭(Pulse Width)이 넓어지면 클럭 제너레이터의 전압이 상승한다. 따라서, 기준 클럭의 생성 주기는 빨라지게 된다. 반면, PWM 신호의 펄스 폭(Pulse Width)이 좁아지면 클럭 제너레이터의 전압이 하강한다. 따라서, 기준 클럭의 생성 주기는 느려지게 된다. 따라서, 전자 장치(100)는 비교 결과에 따라 PWM 신호의 펄스 폭(Pulse Width)을 조절함으로써, 기준 클럭의 생성 주기를 제어할 수 있다.
상술한 방법에 의해, 사용자는 클럭 신호 동기화를 위한 별도의 유선 연결 또는 별도의 동기화 장치를 사용하지 않아도, 외부의 다른 전자 장치와 클럭 신호를 동기화할 수 있는 전자 장치를 이용할 수 있게 된다.
상술한 다양한 실시 예들에 따른 전자 장치의 클럭 제어 방법은 소프트웨어로 코딩되어 비일시적 판독 가능 매체(non-transitory readable medium)에 저장될 수 있다. 이러한 비일시적 판독 가능 매체는 다양한 장치에 탑재되어 사용될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 될 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.
100: 전자 장치 110: 클럭 생성부
120: 카운터 130: 클럭 주기 제어부
140: 비교부 150: PWM 신호 제어부

Claims (18)

  1. 전자 장치의 클럭 제어 방법에 있어서,
    상기 전자 장치의 기준 클럭을 생성하는 단계;
    외부의 AC 전원을 통해 출력되는 빛의 주기성에 따라 비교 클럭을 생성하는 단계;
    상기 비교 클럭에 따라 상기 기준 클럭을 카운팅하는 단계; 및
    상기 카운팅 결과에 따라 상기 기준 클럭의 생성 주기를 제어하는 단계; 를 포함하는 클럭 제어 방법.
  2. 제1항에 있어서,
    상기 비교 클럭을 생성하는 단계는,
    상기 외부의 AC 전원을 통해 출력되는 빛의 주기성에 따라 상기 비교 클럭을 생성하는 단계를 더 포함하는 클럭 제어 방법.
  3. 제1항에 있어서,
    상기 기준 클럭을 카운팅하는 단계는,
    상기 비교 클럭의 주기 동안 생성된 상기 기준 클럭의 수를 카운팅하는 것을 특징으로 하는 클럭 제어 방법.
  4. 제3항에 있어서,
    상기 제어하는 단계는,
    상기 카운팅 결과 상기 비교 클럭의 주기 동안 생성된 상기 기준 클럭의 수가 임계값 미만인 경우, 상기 기준 클럭의 생성 주기가 빨라지도록 제어하고, 상기 생성된 기준 클럭의 수가 상기 임계값 초과인 경우, 상기 기준 클럭의 생성 주기가 느려지도록 제어하는 것을 특징으로 하는 클럭 제어 방법.
  5. 제3항에 있어서,
    상기 제어하는 단계는,
    상기 카운팅 결과에 따라 상기 기준 클럭의 생성 주기를 제어하기 위한 PWM 신호를 발생하는 단계를 더 포함하는 클럭 제어 방법.
  6. 제5항에 있어서,
    상기 PWM 신호를 발생하는 단계는,
    상기 카운팅 결과 상기 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우 상기 PWM 신호의 펄스 폭이 임계값보다 넓어지도록 제어하고, 상기 생성된 기준 클럭의 수가 상기 임계값 초과인 경우, 상기 PWM 신호의 펄스 폭이 상기 임계값보다 좁아지도록 제어하는 것을 특징으로 하는 클럭 제어 방법.
  7. 전자 장치에 있어서,
    외부의 AC 전원을 통해 출력되는 빛을 감지하고, 상기 감지된 빛의 주기성에 따라 비교 클럭을 생성하고, 상기 전자 장치의 기준 클럭을 생성하는 클럭 생성부;
    상기 비교 클럭에 따라 상기 기준 클럭을 카운팅하는 카운터; 및
    상기 카운팅 결과에 따라 상기 기준 클럭의 생성 주기를 제어하는 클럭 주기 제어부를 포함하는 전자 장치.
  8. 제7항에 있어서,
    상기 클럭 주기 제어부는,
    상기 기준 클럭을 생성하기 위한 클럭 제너레이터(clock generator)의 전압을 제어하여, 상기 기준 클럭의 생성 주기를 제어하는 것을 특징으로 하는 전자 장치.
  9. 제8항에 있어서,
    상기 클럭 주기 제어부는,
    상기 카운팅 결과 상기 비교 클럭의 주기 동안 생성된 기준 클럭의 수가 임계값 미만인 경우, 상기 클럭 제너레이터의 전압이 높아지도록 조절하여 기준 클럭의 생성 주기가 빨라지도록 제어하고, 상기 생성된 기준 클럭의 수가 상기 임계값 초과인 경우, 상기 클럭 제너레이터의 전압이 낮아지도록 조절하여 상기 기준 클럭의 생성 주기가 느려지도록 제어하는 것을 특징으로 하는 전자 장치.
  10. 제7항에 있어서,
    NTP(Network Time Protocol)를 이용하여, 상기 비교 클럭에 따라 상기 기준 클럭을 카운팅하기 위한 최초 시점을 결정하는 결정부를 더 포함하는 전자 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020140096296A 2014-07-29 2014-07-29 전자 장치 및 이의 클럭 제어 방법 KR102377555B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140096296A KR102377555B1 (ko) 2014-07-29 2014-07-29 전자 장치 및 이의 클럭 제어 방법
US14/742,227 US9614504B2 (en) 2014-07-29 2015-06-17 Electronic device and clock control method thereof
EP15174250.9A EP2981019B1 (en) 2014-07-29 2015-06-29 Electronic device and clock control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140096296A KR102377555B1 (ko) 2014-07-29 2014-07-29 전자 장치 및 이의 클럭 제어 방법

Publications (2)

Publication Number Publication Date
KR20160014273A KR20160014273A (ko) 2016-02-11
KR102377555B1 true KR102377555B1 (ko) 2022-03-22

Family

ID=53513994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140096296A KR102377555B1 (ko) 2014-07-29 2014-07-29 전자 장치 및 이의 클럭 제어 방법

Country Status (3)

Country Link
US (1) US9614504B2 (ko)
EP (1) EP2981019B1 (ko)
KR (1) KR102377555B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11394480B2 (en) * 2019-08-23 2022-07-19 Bose Corporation Systems and methods for synchronizing device clocks
EP3968522A1 (en) * 2020-09-11 2022-03-16 FRAUNHOFER-GESELLSCHAFT zur Förderung der angewandten Forschung e.V. Electrical circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5268468A (en) 1975-12-04 1977-06-07 Casio Comput Co Ltd Watch device
US4583865A (en) 1984-12-17 1986-04-22 Honeywell Real time clock synchronization
KR100243168B1 (ko) * 1997-12-29 2000-02-01 윤종용 다수 채널을 동시에 수신하는 디지털 수신기의 오디오/비디오동기화 회로 및 그 방법
CN1319297C (zh) 2001-03-09 2007-05-30 汤姆森许可公司 数字通信网络中的抖动防止
KR100947777B1 (ko) 2003-06-23 2010-03-15 엘지디스플레이 주식회사 액정표시장치의 램프 구동장치
US7483448B2 (en) 2004-03-10 2009-01-27 Alcatel-Lucent Usa Inc. Method and system for the clock synchronization of network terminals
KR100619034B1 (ko) 2004-06-19 2006-08-31 삼성전자주식회사 디지털 멀티미디어 데이터 수신기에서 송수신 데이터 동기방법 및 장치
JP4641767B2 (ja) 2004-09-01 2011-03-02 アバゴ・テクノロジーズ・イーシービーユー・アイピー（シンガポール）プライベート・リミテッド 光通信システム及びそれに用いられる照明装置
KR100688805B1 (ko) * 2005-05-04 2007-03-02 삼성에스디아이 주식회사 발광표시장치 및 그의 구동방법
WO2009088898A2 (en) * 2008-01-04 2009-07-16 Cue Acoustics, Inc. Audio device using ac power clock reference
JP2010034618A (ja) * 2008-07-24 2010-02-12 Sony Corp Ｐｌｌ回路、無線端末装置およびｐｌｌ回路の制御方法
JP2010199810A (ja) * 2009-02-24 2010-09-09 Toshiba Corp 発振器制御装置
KR101851712B1 (ko) 2012-01-31 2018-06-11 삼성전자주식회사 디지털 시변 필터를 이용한 다채널 오디오 신호 변환 장치, 이를 포함하는 전자 시스템, 및 디지털 시변 필터를 이용한 다채널 오디오 신호 변환 방법
TWI466481B (zh) 2012-06-18 2014-12-21 Primax Electronics Ltd 同步複數個數位媒體播放器之音訊播放的方法與數位媒體控制器，以及數位音訊媒體播放器
TWI492545B (zh) * 2012-09-14 2015-07-11 Univ Nat Chiao Tung 具有增益校正之鎖相迴路、用於鎖相迴路之增益量測方法、校正方法及抖動量測方法
US8933737B1 (en) * 2013-06-28 2015-01-13 Stmicroelectronics International N.V. System and method for variable frequency clock generation

Also Published As

Publication number Publication date
US20160036421A1 (en) 2016-02-04
EP2981019B1 (en) 2023-12-13
US9614504B2 (en) 2017-04-04
EP2981019A1 (en) 2016-02-03
KR20160014273A (ko) 2016-02-11

Similar Documents

Publication Publication Date Title
US9848221B2 (en) Method and infrastructure for synchronized streaming of content
CN105376628B (zh) 音视频信号同步方法和装置
US10992451B2 (en) Audio and video playback system and method for playing audio data applied thereto
CA2806092C (en) Method and apparatus for automatic synchronization of audio and video signals
US9942541B2 (en) Method and apparatus for synchronizing of 3-D display devices
US10841697B1 (en) Method and apparatus for playing audio, playing device, and storage medium
KR20150030946A (ko) 오디오 신호의 출력을 지연시키는 ａ/ｖ 수신 장치 및 그 방법, 그리고, ａ/ｖ 신호 처리 시스템
US20150304526A1 (en) External video locking and synchronization device
US20180367768A1 (en) Projection system, projector, and method for controlling projection system
JP2012191524A (ja) 音響装置および音響システム
US9838584B2 (en) Audio/video synchronization using a device with camera and microphone
KR102377555B1 (ko) 전자 장치 및 이의 클럭 제어 방법
JP6720566B2 (ja) オーディオ機器
EP2814259A1 (en) Method, system, capturing device and synchronization server for enabling synchronization of rendering of multiple content parts, using a reference rendering timeline
KR102598367B1 (ko) 오디오 검출을 위한 방법 및 대응하는 디바이스
KR20160056165A (ko) 영상 입력 장치, 디스플레이 장치 및 그 동작 방법
JP2013143706A (ja) 映像音声処理装置、及びそのプログラム
JP5735360B2 (ja) 情報端末、情報機器及びこれらからなるシステム
KR20240009076A (ko) 오디오와 비디오의 출력을 동기화하는 전자 장치 및 그 제어 방법
KR20220163644A (ko) 신호처리장치 및 그의 동작방법
KR101664403B1 (ko) 동기화 장치, 동기화 방법, 및 동기화 시스템, 그리고 이를 이용한 3ｄ 디스플레이 장치
KR20060090099A (ko) 영상기기 및 그의 영상/음성 일치 방법
WO2013092198A1 (en) Tv frame play-out in sync with line cycle

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant