KR20060047515A - Sequence adaptive synchronization signal generator - Google Patents

Sequence adaptive synchronization signal generator Download PDF

Info

Publication number
KR20060047515A
KR20060047515A KR1020050034999A KR20050034999A KR20060047515A KR 20060047515 A KR20060047515 A KR 20060047515A KR 1020050034999 A KR1020050034999 A KR 1020050034999A KR 20050034999 A KR20050034999 A KR 20050034999A KR 20060047515 A KR20060047515 A KR 20060047515A
Authority
KR
South Korea
Prior art keywords
synchronization signal
timing
images
sequence
deviation
Prior art date
Application number
KR1020050034999A
Other languages
Korean (ko)
Inventor
미카엘 그룬드메이어
프랑크 얀센
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060047515A publication Critical patent/KR20060047515A/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A23FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23LFOODS, FOODSTUFFS, OR NON-ALCOHOLIC BEVERAGES, NOT COVERED BY SUBCLASSES A21D OR A23B-A23J; THEIR PREPARATION OR TREATMENT, e.g. COOKING, MODIFICATION OF NUTRITIVE QUALITIES, PHYSICAL TREATMENT; PRESERVATION OF FOODS OR FOODSTUFFS, IN GENERAL
    • A23L7/00Cereal-derived products; Malt products; Preparation or treatment thereof
    • A23L7/10Cereal-derived products
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • AHUMAN NECESSITIES
    • A23FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23PSHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
    • A23P20/00Coating of foodstuffs; Coatings therefor; Making laminated, multi-layered, stuffed or hollow foodstuffs
    • A23P20/20Making of laminated, multi-layered, stuffed or hollow foodstuffs, e.g. by wrapping in preformed edible dough sheets or in edible food containers
    • AHUMAN NECESSITIES
    • A23FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23PSHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
    • A23P30/00Shaping or working of foodstuffs characterised by the process or apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Nutrition Science (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)

Abstract

사전결정된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하는 방법 및 장치가 제공된다. 사전정의된 입력 타이밍 표준으로부터 수신 동기화 신호의 타이밍 편차가 검출되고, 검출된 편차에 근거하여, 발생된 동기화 신호의 타이밍이 조정된다.According to a predetermined output timing standard, a method and apparatus are provided for generating a synchronization signal based on a received synchronization signal. A timing deviation of the received synchronization signal is detected from a predefined input timing standard, and based on the detected deviation, the timing of the generated synchronization signal is adjusted.

Description

동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생 방법 및 비디오 변환 방법{SEQUENCE ADAPTIVE SYNCHRONIZATION SIGNAL GENERATOR}Synchronization signal generator, video conversion circuit, synchronization signal generation method and video conversion method {SEQUENCE ADAPTIVE SYNCHRONIZATION SIGNAL GENERATOR}

도 1a는 50Hz 격행 비디오 신호의 100Hz 격행 비디오 신호로의 비디오 변환 방안을 도시하는 도면,1A is a diagram illustrating a video conversion scheme of a 50 Hz accompanying video signal into a 100 Hz engaged video signal;

도 1b는 50Hz 격행 비디오 신호의 75Hz 순행 비디오 신호로의 비디오 변환 방안을 도시하는 도면,FIG. 1B is a diagram illustrating a video conversion scheme of a 50 Hz parallel video signal into a 75 Hz progressive video signal; FIG.

도 1c는 50Hz 격행 비디오 신호의 60Hz 순행 비디오 신호로의 비디오 변환 방안을 도시하는 도면,1C is a diagram illustrating a video conversion method of a 50 Hz parallel video signal into a 60 Hz progressive video signal;

도 2는 종래의 비디오 변환 회로의 개략도,2 is a schematic diagram of a conventional video conversion circuit,

도 3은 종래의 동기화 신호 발생 방안을 도시하는 도면으로서, 75Hz 순행 비디오 신호에 대한 동기화 신호가, 수신된 50Hz 격행 비디오 신호의 동기화 신호로부터 발생되는 것을 도시하는 도면,3 is a diagram illustrating a conventional synchronization signal generation scheme, wherein a synchronization signal for a 75 Hz forward video signal is generated from a synchronization signal of a received 50 Hz perforated video signal;

도 4a는 소스 스위칭으로 인한 비디오 신호의 타이밍에서의 에러를 도시하는 도면,4A illustrates an error in timing of a video signal due to source switching;

도 4b는 재생 탐색 모드에서 소비자 등급 VCR에 의해 전형적으로 생성되는 비디오 신호의 타이밍 편차를 도시하는 도면,4B is a diagram illustrating timing deviation of a video signal typically generated by a consumer grade VCR in playback seeking mode;

도 5는 비표준 타이밍의 비디오 신호가 제공된 종래의 비디오 변환 기법의 동작을 도시하는 도면,5 illustrates the operation of a conventional video conversion technique provided with a video signal of non-standard timing;

도 6은 본 발명에 따른 동기화 신호 발생기의 개략도,6 is a schematic diagram of a synchronization signal generator according to the present invention;

도 7은 본 발명에 따른, 화소 카운터에 의해 편차가 검출되는 동기화 신호 발생기의 예시적인 구성을 도시하는 도면,7 illustrates an exemplary configuration of a synchronization signal generator whose deviation is detected by a pixel counter, in accordance with the present invention;

도 8은 본 발명의 동기화 신호 발생 방안을 이용하는 비디오 변환 회로의 개략도,8 is a schematic diagram of a video conversion circuit using the synchronization signal generation scheme of the present invention;

도 9는 본 발명의 동기화 신호 발생 방안을 도시하는 도면으로서, 수신된 비디오 시퀀스가 표준 비디오 시퀀스보다 짧은 경우를 도시하는 도면,9 is a diagram illustrating a synchronization signal generation scheme according to the present invention, illustrating a case in which a received video sequence is shorter than a standard video sequence;

도 10은 본 발명의 동기화 신호 발생 방안을 도시하는 도면으로서, 수신된 비디오 시퀀스가 표준 비디오 시퀀스보다 긴 경우를 도시하는 도면,FIG. 10 is a diagram illustrating a synchronization signal generation scheme of the present invention, in which a received video sequence is longer than a standard video sequence. FIG.

도 11은 본 발명의 다른 동기화 신호 발생 방안을 도시하는 도면으로서, 수신된 비디오 이미지의 시퀀스에서의 편차가 동시 발생된 동기화 신호의 시퀀스에 도입되는 것을 도시하는 도면,FIG. 11 is a diagram illustrating another synchronization signal generation scheme of the present invention, in which a deviation in a sequence of received video images is introduced into a sequence of simultaneously generated synchronization signals;

도 12는 본 발명에 따른 동기화 신호 발생 방법을 도시하는 도면,12 is a diagram illustrating a synchronization signal generating method according to the present invention;

도 13은 본 발명에 따른, 입력 동기화 신호에서의 편차 검출의 예시적인 구현을 도시하는 도면,13 illustrates an exemplary implementation of deviation detection in an input synchronization signal, in accordance with the present invention;

도 14는 본 발명에 따른, 발생된 동기화 신호의 타이밍 조정의 예시적인 구현을 도시하는 도면.14 illustrates an exemplary implementation of timing adjustment of a generated synchronization signal in accordance with the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

610 : 편차 검출기 620 : 타이밍 조정 회로610: deviation detector 620: timing adjustment circuit

630 : 타이밍 참조 수단 640 : 신호 발생기630: timing reference means 640: signal generator

본 발명은 동기화 신호의 적응적 발생에 관한 것이다.The present invention relates to the adaptive generation of synchronization signals.

특히, 본 발명은 텔레비젼 및 멀티미디어 디스플레이 응용의 시간적 프레임 레이트 변환기(temporal frame rate converters) 및 픽처 개선 회로(picture improvement circuits)에 이용된 동기화 신호의 발생에 관한 것이다.In particular, the present invention relates to the generation of synchronization signals used in temporal frame rate converters and picture improvement circuits in television and multimedia display applications.

시간적 프레임 레이트 변환은, 현대의 텔레비젼 세트에서 중요한 문제로 되었다. 특히, CRT(cathode ray tube) 텔레비젼 세트는 때때로, 비디오 신호를 PAL 혹은 SECAM 비디오 신호의 50Hz의 원래 필드 레이트 또는 NTSC 비디오 신호의 60Hz의 필드 레이트로부터 보다 높은 프레임 레이트로 변환하여, 영역 플릭커 효과(area flicker effects)를 감소시키는 회로를 포함한다. 50Hz의 수신된 비디오 신호는 60Hz, 75Hz 및 100Hz 등의 시간적 프레임 레이트로 변환된다. 60Hz 입력 비디오 신호는 72Hz, 80Hz 및 120Hz와 같은 주파수로 상향 변환(up-conversion)될 수 있다.Temporal frame rate conversion has become an important problem in modern television sets. In particular, cathode ray tube (CRT) television sets sometimes convert a video signal from a 50 Hz original field rate of a PAL or SECAM video signal or a 60 Hz field rate of an NTSC video signal to a higher frame rate, thereby producing an area flicker effect. circuitry to reduce flicker effects. The received video signal at 50 Hz is converted to temporal frame rates such as 60 Hz, 75 Hz and 100 Hz. The 60 Hz input video signal can be up-converted to frequencies such as 72 Hz, 80 Hz and 120 Hz.

통상적으로, 시간적 프레임 레이트 변환은 이미지 크기 스케일링 및 수신된 격행(interlaced) 비디오 이미지의 디인터레이싱(de-interlacing)을 더 수행할 수 있는 디지털 신호 처리 칩셋에 의해 수행된다. 예를 들어, 표준 PAL 비디오 신호는 75Hz의 프레임 레이트에서 1500*810 화소의 프레임으로 변환될 수 있다.Typically, temporal frame rate conversion is performed by a digital signal processing chipset that can further perform image size scaling and de-interlacing of received interlaced video images. For example, a standard PAL video signal may be converted to a frame of 1500 * 810 pixels at a frame rate of 75 Hz.

시간적 프레임 레이트 변환은 입력 비디오 시퀀스와는 상이한 시간적 위치에서의 비디오 콘텐츠를 반영하는 중간 이미지의 발생을 필요로 한다. 수신된 비디오 이미지와 상향 변환된 비디오 신호의 이미지 사이의 시간적 관계가, PAL 표준에 따른 비디오 신호와 같은 50Hz의 필드 레이트를 갖는 수신된 비디오 신호에 대해, 도 1a, 1b, 1c에 도시되어 있다.Temporal frame rate conversion requires the generation of an intermediate image that reflects the video content at a different temporal position than the input video sequence. The temporal relationship between the received video image and the image of the upconverted video signal is shown in FIGS. 1A, 1B and 1C for a received video signal having a field rate of 50 Hz, such as a video signal according to the PAL standard.

도 1a에 도시된 바와 같이, 50Hz 신호의 100Hz 격행 비디오 신호로의 변환은, 각각의 수신된 필드를 반복함으로써 수행될 수 있다. 잘 알려져 있듯이, 보다 정교한 기법이 본 기술 분야에 또한 알려져 있다. 도 1b는 75Hz 순행(progressive) 비디오 신호로의 변환을 도시한다. 이 경우, 후속하는 입력 필드 쌍이, 3 프레임의 변환된 비디오 신호로 변환된다. 마지막으로, 도 1c는 격행 50Hz 비디오 신호와 순행 60Hz 비디오 신호 사이의 변환을 도시한다. 도면으로부터 볼 수 있듯이, 입력 비디오 신호의 10 필드의 시간 주기는 변환된 비디오 신호의 12 필드의 시간 주기에 대응한다.As shown in FIG. 1A, the conversion of the 50 Hz signal to the 100 Hz perturbation video signal may be performed by repeating each received field. As is well known, more sophisticated techniques are also known in the art. 1B shows the conversion to a 75 Hz progressive video signal. In this case, the subsequent input field pairs are converted into a converted video signal of three frames. Finally, FIG. 1C shows the conversion between a perturbation 50 Hz video signal and a progressive 60 Hz video signal. As can be seen from the figure, the time period of 10 fields of the input video signal corresponds to the time period of 12 fields of the converted video signal.

변환된 비디오 신호의 이미지 콘텐츠 발생 이외에도, 디스플레이상의 변환된 비디오 신호의 제공을 제어하기 위해, 수직 및 수평 동기화 신호의 새로운 비디오 시간 베이스가 발생되어야 한다.In addition to generating the image content of the converted video signal, in order to control the provision of the converted video signal on the display, a new video time base of the vertical and horizontal synchronization signals must be generated.

변환된 비디오 신호에 대한 동기화 신호를 발생하는 종래의 기법이 도 3에 도시되어 있다. 통상적으로, 원래의 비디오 신호와 변환된 비디오 신호 사이의 변환 주파수 비율은 정수 비율에 대응한다. 따라서, 원래의 비디오 신호와 변환된 비디오 신호의 소정의 동기화 신호들은 시간적으로 일치될 수 있다. 종래의 비디오 변환 회로는, 원래의 비디오 신호에 대한 각각의 동기화 신호(310, 330)에 의해, 변환된 비디오 신호(311, 331)의 특정 동기화 신호의 발생을 트리거링함으로써, 이러한 관계를 이용한다.A conventional technique for generating a synchronization signal for the converted video signal is shown in FIG. Typically, the conversion frequency ratio between the original video signal and the converted video signal corresponds to an integer ratio. Thus, some synchronization signals of the original video signal and the converted video signal can be matched in time. Conventional video conversion circuitry exploits this relationship by triggering the generation of a particular synchronization signal of the converted video signal 311, 331 with each synchronization signal 310, 330 to the original video signal.

격행 50Hz 신호의 순행 75Hz 신호로의 변환에 관한 도 3에 도시된 예에서, 원래의 비디오 신호의 2번째 마다의 수직 동기화 신호(310, 330)는 변환된 비디오 신호의 3번째 마다의 수직 동기화 신호(311, 331)와 일치된다. 이들 수직 동기화 신호(311, 331)는, 원래의 비디오 신호의 대응하는 수직 동기화 신호(310, 330)가 수신될 때 발생된다. 트리거링된 동기화 신호(311, 331)에 의해 설정된 시간 래스터에 근거하여, 타이머의 동작에 의해, 중간 동기화 신호(312, 313, 332)가 발생된다.In the example shown in FIG. 3 regarding the conversion of a perturbing 50 Hz signal to a progressive 75 Hz signal, the second every second vertical synchronization signal 310, 330 of the original video signal is a third every third synchronization signal of the converted video signal. (311, 331). These vertical synchronization signals 311 and 331 are generated when the corresponding vertical synchronization signals 310 and 330 of the original video signal are received. Based on the time raster set by the triggered synchronization signals 311, 331, the intermediate synchronization signals 312, 313, 332 are generated by the operation of the timer.

지금까지, 단지 수직 동기화 신호의 발생만이 기술되었다. 동일한 방식으로, 원래의 비디오 신호의 각각의 수평 동기화에 근거하여 수평 동기화 신호의 발생을 트리거링함으로써, 수평 동기화 신호가 발생될 수 있다. 타이머는 원래의 비디오 신호의 동기와 신호의 타이밍과 일치하지 않는 수평 동기화 신호를 보충한다. 이와 달리, 트리거링된 수직 동기화 신호(311, 331)의 시간 래스터내의 타이머 동작에만 근거하여 수평 동기화 신호를 발생할 수 있다.So far, only the generation of the vertical synchronization signal has been described. In the same way, the horizontal synchronization signal can be generated by triggering the generation of the horizontal synchronization signal based on the respective horizontal synchronization of the original video signal. The timer supplements the horizontal synchronization signal that does not match the synchronization of the original video signal and the timing of the signal. Alternatively, the horizontal synchronization signal may be generated based only on the timer operation in the time raster of the triggered vertical synchronization signals 311 and 331.

도 2는 도 3을 참조하여 전술된 바와 같은 동기화 신호의 발생을 수행할 수 있는 종래의 상향 변환 회로의 회로 구조를 도시한다. 도시된 회로에서, 50Hz에서 100Hz로의 상향 변환이 수행된다. 유사한 비디오 변환 회로에 대해서, 필립스 반도체로부터 이용가능한 "Scan conversion using the SAA4998 (FALCONIC EM)"이란 제목으로 애플리케이션 노트 AN10233에 기술되어 있다.FIG. 2 illustrates a circuit structure of a conventional upconversion circuit capable of performing generation of a synchronization signal as described above with reference to FIG. 3. In the circuit shown, upconversion from 50 Hz to 100 Hz is performed. For a similar video conversion circuit, it is described in application note AN10233 entitled "Scan conversion using the SAA4998 (FALCONIC EM)" available from Philips Semiconductors.

도 2에 도시된 바와 같이, 수신된 비디오 신호(201)는 비디오 입력 회로(210)에 의해 디지털 획득을 겪게 되며, 메모리(220)에 저장된다. 그것의 수평 동기화 신호(202)는 PLL 단(240)에 제공되어, 출력 화소 클럭(205)을 발생한다. 출력 화소 클럭(205)은 주파수 분할 회로(250)에서 2로 분할되어, 획득 화소 클럭(206)이 얻어진다. 변환된 비디오 출력단(230)은 메모리(220)를 액세스함으로써 상향 변환된 비디오 신호(231)의 비디오 이미지를 발생하고, 변환된 비디오 신호에 대한 동기화 신호를 더 발생한다. 이들 동기화 신호는 입력 동기화 신호(202)에 근거하여 발생된 동기화 신호 중 소정 신호를 트리거링함으로써 전술한 방식으로 발생될 수 있다. 또한, 출력 화소 클럭 신호(205)에 근거하여 중간 동기화 신호가 발생된다.As shown in FIG. 2, the received video signal 201 is subjected to digital acquisition by the video input circuit 210 and stored in the memory 220. Its horizontal synchronization signal 202 is provided to the PLL stage 240 to generate an output pixel clock 205. The output pixel clock 205 is divided into two in the frequency dividing circuit 250 to obtain an acquisition pixel clock 206. The converted video output 230 generates a video image of the up-converted video signal 231 by accessing the memory 220 and further generates a synchronization signal for the converted video signal. These synchronization signals can be generated in the manner described above by triggering certain of the synchronization signals generated based on the input synchronization signal 202. In addition, an intermediate synchronization signal is generated based on the output pixel clock signal 205.

동기화 신호를 발생하는 종래의 방안의 단점은, 원래의 비디오 신호의 동기화 신호의 타이밍에서의 에러가, 출력 타이밍 표준에 대한 발생된 동기화 신호의 타이밍에서 제어되지 않으며 때로는 상당한 에러를 초래한다는 것이다. 도 4a 및 4b는 각각의 입력 타이밍 표준으로부터의 수신된 동기화 신호의 편차의 2가지 가능한 원인을 도시한다. 도 5는 수신된 동기화 신호의 타이밍 에러에 대한 종래의 동기화 신호 발생기의 반응을 도시한다.A disadvantage of the conventional approach of generating the synchronization signal is that an error in the timing of the synchronization signal of the original video signal is not controlled in the timing of the generated synchronization signal relative to the output timing standard and sometimes results in significant errors. 4A and 4B show two possible causes of the deviation of the received synchronization signal from each input timing standard. 5 shows the response of a conventional synchronization signal generator to timing errors of a received synchronization signal.

도 4a는 예를 들어, 디지털 수신기에서 발생될 수 있는 비디오 소스의 스위칭을 도시한다. 시점 T0에서, 비디오 신호는 제 1 소스 1A, 1B, 2A, ...로부터 제 2 소스 1B', 2A', 2B', ...으로 스위칭된다. 결과적인 비디오 이미지 시퀀스에서, 표준 필드보다 시간 △t1 만큼 짧은 필드 1B가 발생된다. 다른 경우에, 표준 필드보다 긴 필드가 나타날 수 있다. 도 4b는 탐색 재생 모드에서 표준 소비자 등급 비디오 테이프 레코더(VCR)의 비디오 신호로부터 알려지는 타이밍 에러를 도시한다. 불규칙한 간격으로, 표준 필드와 비교했을 때, 소정수의 라인이 필드에서 빠지게 된다. 도시된 경우에, 필드 1B는 표준 필드보다 간격 △t2 만큼 짧다. 더욱이, 비표준 비디오 신호가, 비디오 게임 콘솔과 같은 오락 장치로부터 발생될 수 있다.4A illustrates the switching of a video source that may occur, for example, in a digital receiver. At a time point T0, the video signal is switched from the first source 1A, 1B, 2A, to the second source 1B ', 2A', 2B ',. In the resulting video image sequence, field 1B is generated that is shorter than the standard field by time Δt1. In other cases, fields longer than the standard fields may appear. 4B shows a timing error known from the video signal of a standard consumer grade video tape recorder (VCR) in search playback mode. At irregular intervals, a certain number of lines fall out of the field as compared to the standard field. In the case shown, field 1B is shorter than the standard field by the interval Δt2. Moreover, non-standard video signals can be generated from entertainment devices such as video game consoles.

그러한 비표준 비디오 시퀀스가 비디오 변환 회로에 공급될 때, 사전설정된 출력 타이밍 표준으로부터 실질적으로 벗어나는 연속적인 동기화 신호가, 도 5에 도시된 바와 같이 발생될 수 있다. 여기서, 입력 비디오 신호의 필드 1B는 표준 필드보다 편차 △t3 만큼 짧다. 종래의 변환 회로의 동작이, 50Hz 격행으로부터 100Hz 격행 비디오 신호로의 변환에 대해 도시되어 있다. 종래의 동기화 신호 발생 기법을 이러한 예에 적용하면, 입력 비디오 신호의 수직 동기화 신호를 트리거로서 이용함으로써, 2번째 마다의 수직 동기화 신호가 발생된다.When such a non-standard video sequence is supplied to the video conversion circuit, a continuous synchronization signal substantially deviating from the preset output timing standard can be generated, as shown in FIG. Here, field 1B of the input video signal is shorter than the standard field by a deviation Δt3. The operation of a conventional conversion circuit is shown for conversion from a 50 Hz perforation to a 100 Hz perforated video signal. Applying the conventional synchronization signal generation technique to this example, the second vertical synchronization signal is generated by using the vertical synchronization signal of the input video signal as a trigger.

따라서, 입력 필드 1B로부터 다음 입력 필드 2A로의 전이시에, 입력 필드 2A의 시작을 나타내는 수직 동기화 신호가, 발생된 필드 'd'로부터 'e'로의 전이를 나타내는 수직 동기화 신호를 트리거한다. 도 5로부터 볼 수 있듯이, 필드 'd'에 대해 발생되는 동기화 신호는 사전설정된 출력 타이밍 표준으로부터 △t4의 양만큼 실질적으로 벗어난다.Thus, upon transition from input field 1B to the next input field 2A, the vertical synchronization signal indicating the start of input field 2A triggers the vertical synchronization signal indicating the transition from the generated field 'd' to 'e'. As can be seen from FIG. 5, the synchronization signal generated for field 'd' is substantially deviated by the amount of DELTA t4 from the preset output timing standard.

도 2에 도시된 바와 같이, PLL 회로에 의해 입력 동기화 신호로부터 발생된 화소 클럭 신호에 근거하여, 다음 발생된 필드 'e'에, 표준 타이밍에 비해 높은 주파수의 동기화 신호가 제공될 것이다. 따라서, 필드 'e'는 표준 필드보다 시간 △t5 만큼 단축될 것이다. 다음 필드 'f'에 대한 동기화 신호의 발생을 위해, 회로는 입력 동기화 신호로부터의 각각의 트리거 수신시까지 대기하여, 필드 'f'가 표준 필드보다 기간 △t6 만큼 길어지도록 할 것이다.As shown in Fig. 2, on the basis of the pixel clock signal generated from the input synchronization signal by the PLL circuit, the next generated field 'e' will be provided with a synchronization signal of a higher frequency than the standard timing. Thus, field 'e' will be shortened by the time [Delta] t5 than the standard field. For the generation of the synchronization signal for the next field 'f', the circuit will wait until each trigger reception from the input synchronization signal, so that the field 'f' is longer by the period [Delta] t6 than the standard field.

음극선관 디스플레이는 통상적으로 그러한 편차를 따르고, 적어도 왜곡된 이미지를 디스플레이하지만, LCD 및 플라즈마 평판 디스플레이와 같은 현대의 디지털 디스플레이는, 장치 사양에 따라 사전결정된 타이밍 표준으로부터 실질적으로 벗어나는 비디오 신호를 수용하지 않는다. 그러한 디지털 디스플레이상에서, 발생된 비디오 신호가 표준 타이밍을 재개할 때까지 스크린은 블랭크를 턴(turn)한다. 따라서, 변환된 비디오 신호에 대해 동기화 신호를 발생하는 종래의 기법은 디지털 디스플레이에 대해 불만족스럽게 동작을 수행하는데, 그 이유는, 그것이 소스 스위칭 또는 소비자 등급 VCR에서의 비디오 장면 탐색 동안에 블랭크 스크린을 생성하기 때문이다.Cathode ray tube displays typically follow such deviations and display at least distorted images, but modern digital displays, such as LCDs and plasma flat panel displays, do not accept video signals that deviate substantially from predetermined timing standards according to device specifications. . On such a digital display, the screen turns blank until the generated video signal resumes standard timing. Thus, the conventional technique of generating a synchronization signal for the converted video signal performs unsatisfactorily for the digital display because it creates a blank screen during source switching or video scene searching in a consumer grade VCR. Because.

기술된 에러는 50Hz 비디오 신호로부터 60Hz 순행 비디오 신호로의 변환이 수행될 때에 특히 성가신 것이다. 이러한 변환 유형은, 플라즈마 평판 및 LCD 디스플레이와 같은 디지털 디스플레이의 경우 60 Hz의 비디오 프레임 주파수가 디스 플레이 표준으로서 설정되었기 때문에, 보다 중요해진다. 도 1c에 도시된 바와 같이, 이러한 변환 비율에서, 입력 비디오 신호와 출력 비디오 신호의 수직 동기화 신호들의 일치 사이의 시간 주기는 10 입력 필드 및 12 출력 필드의 길이에 대응한다. 입력 동기화 신호의 타이밍 편차가 그러한 시퀀스의 시작부에서 발생될 때, 다음 출력 동기화 신호가 트리거링될 때까지 다소 긴 시간이 지나간다. 따라서, 타이밍 에러가 변환된 비디오 신호에서 긴 시간 동안 명백할 것이다.The error described is particularly annoying when the conversion from the 50 Hz video signal to the 60 Hz forward video signal is performed. This type of conversion becomes more important because a digital frame frequency of 60 Hz is set as the display standard for digital displays such as plasma flat panels and LCD displays. As shown in FIG. 1C, at this conversion ratio, the time period between the coincidence of the vertical synchronization signals of the input video signal and the output video signal corresponds to the length of 10 input fields and 12 output fields. When the timing deviation of the input synchronization signal occurs at the beginning of such a sequence, a rather long time passes until the next output synchronization signal is triggered. Thus, the timing error will be apparent for a long time in the converted video signal.

분리된 PLL 회로들에 의해 출력 화소 클럭 및 입력 화소 클럭을 발생하는 방안이 있으며, 여기서 출력 화소 클럭에 대한 PLL 회로는, 예를 들면, 전술한 필립스 애플리케이션 노트에 기술된 바와 같이, 느린 반응 속도를 갖는다. 따라서, 보다 안정적인 출력 화소 클럭이 발생된다. 유사한 방안은 안정적인 내부 수정 발진기에 의해 출력 화소 클럭을 발생하는 것이다. 그러나, 이들 방안 모두는, 원래의 비디오 신호의 타이밍 에러에 반응하여, 변환된 비디오 신호의 출력 타이밍 표준으로부터 제어불가능하게 실질적으로 벗어나는 동기화 신호의 발생을 방지할 수 없다.There is a way to generate the output pixel clock and the input pixel clock by separate PLL circuits, where the PLL circuit for the output pixel clock can achieve a slow response rate, as described, for example, in the Philips application note above. Have Thus, a more stable output pixel clock is generated. A similar approach is to generate the output pixel clock by a stable internal crystal oscillator. However, neither of these approaches can prevent the generation of a synchronization signal that, in response to a timing error of the original video signal, uncontrolled substantially deviates from the output timing standard of the converted video signal.

비디오 변환 방법의 다른 방안에 대해서는 EP-0 775 421 B에 기술되어 있으며, 여기서 비디오 변환 회로가 안정적인 참조 동기화 신호에 따라 동작된다. 참조 동기화 신호는 변환된 비디오 신호의 시간적 프레임 레이트에 대응한다. 비디오 변환 회로는 참조 동기화 신호와 수신된 비디오 신호의 동기화 신호 사이의 위상차를 평가하여, 보간된 이미지의 발생에 적용될 원래 이미지의 보간 비율을 결정한다.Another alternative of the video conversion method is described in EP-0 775 421 B, where the video conversion circuit is operated according to a stable reference synchronization signal. The reference synchronization signal corresponds to the temporal frame rate of the converted video signal. The video conversion circuit evaluates the phase difference between the reference synchronization signal and the synchronization signal of the received video signal to determine the interpolation ratio of the original image to be applied to the generation of the interpolated image.

이 방안의 단점은, 현재 위상을 실시간으로 결정하기 위해서는 다소 복잡한 처리가 요구된다는 것이다. 더욱이, 이 방안은 높은 계산 및 하드웨어 작용을 초래하게 된다.The disadvantage of this approach is that somewhat complex processing is required to determine the current phase in real time. Moreover, this approach leads to high computational and hardware behavior.

전술한 종래의 변환 기법의 결함의 관점에서, 본 발명의 목적은 수신된 동기화 신호에 근거하여 동기화 신호를 발생하는 개선된 방안을 제공하는 것이다.In view of the above deficiencies of the conventional conversion scheme, it is an object of the present invention to provide an improved way of generating a synchronization signal based on the received synchronization signal.

이러한 목적은 동기화 신호 발생기에 대한 청구항 1 및 동기화 신호 발생 방법에 대한 청구항 24의 특징에 의해 달성된다.This object is achieved by the features of claim 1 for a synchronization signal generator and claim 24 for a method of generating a synchronization signal.

본 발명의 제 1 양상에 따르면, 사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하기 위한 동기화 신호 발생기가 제공된다. 동기화 신호 발생기는 사전정의된 입력 타이밍 표준으로부터 수신 동기화 신호의 타이밍의 편차를 검출하는 검출 수단과, 검출 수단에 의해 검출된 편차에 근거하여, 발생된 동기화 신호의 타이밍을 조정하는 타이밍 조정 회로를 포함한다. 특히, 본 발명의 동기화 신호 발생기는 수평 및 수직 비디오 동기화 신호의 발생을 위해 제공된다.According to a first aspect of the invention, a synchronization signal generator is provided for generating a synchronization signal, based on a received synchronization signal, in accordance with a predefined output timing standard. The synchronization signal generator includes detection means for detecting a deviation of the timing of the received synchronization signal from a predefined input timing standard and a timing adjustment circuit for adjusting the timing of the generated synchronization signal based on the deviation detected by the detection means. do. In particular, the synchronization signal generator of the present invention is provided for the generation of horizontal and vertical video synchronization signals.

본 발명의 다른 양상에 따르면, 동기화 신호를 발생하는 방법은 사전정의된 출력 타이밍 표준에 따라, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생한다. 이러한 방법에 따르면, 사전정의된 출력 타이밍 표준으로부터 수신 동기화 신호의 타이밍의 편차가 검출되고, 검출 단계에서 검출된 편차에 근거하여, 발생된 동기화 신호의 타이밍이 조정된다. 특히, 본 발명의 동기화 신호 발생 방법은 수평 및 수직 비디오 동기화 신호의 발생을 위해 제공된다.According to another aspect of the present invention, a method of generating a synchronization signal generates a synchronization signal based on a received synchronization signal according to a predefined output timing standard. According to this method, the deviation of the timing of the received synchronization signal from the predefined output timing standard is detected, and based on the deviation detected in the detection step, the timing of the generated synchronization signal is adjusted. In particular, the synchronization signal generation method of the present invention is provided for generation of horizontal and vertical video synchronization signals.

본 발명의 특별한 방안은, 수신된 동기화 신호의 편차를 검출하는 것이다. 검출 결과에 근거하여, 발생된 동기화 신호의 타이밍이 조정되어, 출력 타이밍 표준으로부터 단지 조금만 변하도록 함으로써, 검출된 타이밍 에러를 반영한다. 이러한 방식으로, 발생된 동기화 신호는, 출력 타이밍 표준 및 출력 타이밍 표준으로부터의 발생된 동기화 신호의 편차에 따라, 항상 본질적으로 확실하게 제어될 수 있다. 따라서, 발생된 동기화 신호는 지정된 표준으로부터 입력 비디오 신호의 단지 약간의 편차를 허용하면서, 디지털 디스플레이 장치를 신뢰할 수 있게 구동한다. 그러한 디스플레이 응용에는 LCD 및 플라즈마 평판 디스플레이가 포함된다. 본 발명의 동기화 신호 발생 방안은 50Hz 격행과 60Hz 순행 비디오 신호 사이의 시간적 프레임 레이트 변환을 수행하는 비디오 변환 회로에서 바람직하게 이용된다.A special solution of the invention is to detect the deviation of the received synchronization signal. Based on the detection result, the timing of the generated synchronization signal is adjusted to reflect only a slight change from the output timing standard, thereby reflecting the detected timing error. In this way, the generated synchronization signal can always be inherently controlled in reliance upon the output timing standard and the deviation of the generated synchronization signal from the output timing standard. Thus, the generated synchronization signal reliably drives the digital display device while allowing only a slight deviation of the input video signal from the specified standard. Such display applications include LCDs and plasma flat panel displays. The synchronization signal generation scheme of the present invention is preferably used in a video conversion circuit for performing temporal frame rate conversion between a 50 Hz perforation and a 60 Hz forward video signal.

바람직한 실시예에 따르면, 수신된 동기화 신호들 사이의 시간 주기가 화소 클럭 카운트의 단위로 측정되도록 제 1 화소 클럭 신호를 카운팅함으로써, 사전정의된 입력 타이밍으로부터 수신 동기화 신호의 편차의 검출이 수행된다. 화소 클럭의 카운트값을 이용함으로써, 수신된 동기화 신호와 입력 타이밍 표준 사이의 편차의 효율적인 정량적 검출이 달성된다.According to a preferred embodiment, by counting the first pixel clock signal such that the time period between the received synchronization signals is measured in units of pixel clock counts, detection of the deviation of the received synchronization signal from a predefined input timing is performed. By using the count value of the pixel clock, efficient quantitative detection of the deviation between the received synchronization signal and the input timing standard is achieved.

바람직하게, 화소의 수는 사전정의된 수의 후속 입력 이미지의 주기에 대해 카운트된다. 특히, 화소는 1, 2 또는 10 후속 입력 필드에 대해 카운트될 수 있다.Preferably, the number of pixels is counted for a period of a predefined number of subsequent input images. In particular, pixels may be counted for 1, 2 or 10 subsequent input fields.

다른 실시예에 따르면, 카운트될 후속 입력 이미지의 수는, 입력 타이밍 표준에 따른 후속 입력 이미지의 수의 주기가 출력 타이밍 표준에 따른 후속 출력 이미지의 정수의 주기에 대응하도록 사전설정된다. 따라서, 입력 이미지의 이미지 시퀀스 및 대응하는 출력 이미지가 사전정의되며, 여기서 일치하는 수직 동기화 신호가 각 시퀀스의 시작을 결정한다. 이것은 발생된 동기화 신호의 타이밍 조정을 특히 효율적으로 결정할 수 있도록 한다.According to another embodiment, the number of subsequent input images to be counted is preset such that the period of the number of subsequent input images according to the input timing standard corresponds to the period of integers of the subsequent output image according to the output timing standard. Thus, the image sequence of the input image and the corresponding output image are predefined, where a matching vertical synchronization signal determines the start of each sequence. This makes it possible to particularly efficiently determine the timing adjustment of the generated synchronization signal.

또다른 실시예에 따르면, 현재 출력 이미지의 발생된 동기화 신호의 타이밍이 조정된다. 이것에 따르면, 수신된 동기화 신호에서의 편차가, 발생된 동기화 신호에 즉시 도입된다.According to another embodiment, the timing of the generated synchronization signal of the current output image is adjusted. According to this, the deviation in the received synchronization signal is immediately introduced into the generated synchronization signal.

바람직한 실시예에 따르면, 발생된 동기화 신호의 타이밍이 출력 이미지의 시퀀스에 대해 조정되며, 여기서 시퀀스의 이미지의 수는, 출력 타이밍 표준에 따른 시퀀스의 주기가 후속 입력 이미지의 사전설정된 수의 주기에 대응하도록 사전설정된다. 따라서, 본 발명의 동기화 신호 발생 방안은 이미지 시퀀스에 근거하여 수행되며, 그것은 수신 및 발생된 동기화 신호들의 2개의 일치하는 수직 동기화 신호들 사이의 시간 간격을 포함한다. 이러한 방식으로, 편차를 검출하여, 각각의 조정을 수행하는 동작이 간략화된다.According to a preferred embodiment, the timing of the generated synchronization signal is adjusted for a sequence of output images, where the number of images in the sequence corresponds to a period of the sequence according to the output timing standard corresponding to a predetermined number of periods of subsequent input images. Is preset. Accordingly, the synchronization signal generation scheme of the present invention is performed based on the image sequence, which includes the time interval between two matching vertical synchronization signals of the received and generated synchronization signals. In this way, the operation of detecting the deviation and making each adjustment is simplified.

다른 바람직한 실시예에 따르면, 출력 이미지의 시퀀스의 마지막 이미지의 발생된 수평 동기화 신호의 수가, 입력 타이밍 표준과는 상이한 카운트된 화소의 수에 응답하여 조정된다. 따라서, 출력 동기화 신호의 현재 시퀀스는, 출력 시퀀스의 마지막 프레임까지 표준 타이밍 래스터를 유지한다.According to another preferred embodiment, the number of generated horizontal synchronization signals of the last image of the sequence of output images is adjusted in response to the number of counted pixels different from the input timing standard. Thus, the current sequence of output synchronization signals maintains a standard timing raster until the last frame of the output sequence.

다른 바람직한 실시예에 따르면, 출력 이미지의 시퀀스의 모든 이미지에서의 발생된 수평 동기화 신호의 수를 조정함으로써, 검출된 편차가 출력 이미지의 시퀀스내에서 분배된다. 따라서, 발생된 동기화 신호와 출려 타이밍 표준 사이의 단지 작은 변화가 발생되도록 편차가 분배된다. 특히, 발생된 동기화 신호는 디지털 디스플레이 장치의 타이밍 사양내에 쉽게 유지되어, 변환된 비디오 신호를 디스플레이할 때, 개선된 뷰잉을 경험하도록 한다.According to another preferred embodiment, by adjusting the number of generated horizontal synchronization signals in all the images of the sequence of output images, the detected deviation is distributed in the sequence of output images. Thus, the deviation is distributed such that only a small change between the generated synchronization signal and the origin timing standard occurs. In particular, the generated synchronization signal is easily maintained within the timing specification of the digital display device, allowing for an improved viewing experience when displaying the converted video signal.

바람직하게, 시퀀스의 모든 이미지의 발생된 수평 동기화 신호의 수를 조정함으로써 편차를 분배하는 것 이외에도, 출력 이미지의 시퀀스의 모든 라인에 대해 연속적으로 발생된 수평 동기화 신호들 사이의 시간 간격을 조정함으로써 나머지 편차가 분배된다. 따라서, 디지털 디스플레이 장치에 의한 발생 신호의 거절을 회피하도록, 검출된 편차는 보다 정교한 방법으로 분배될 수 있다.Preferably, in addition to distributing the deviation by adjusting the number of generated horizontal synchronization signals of all the images of the sequence, the remaining time by adjusting the time interval between successively generated horizontal synchronization signals for all lines of the sequence of output images. The deviation is distributed. Thus, to avoid rejection of the generated signal by the digital display device, the detected deviation can be distributed in a more sophisticated manner.

바람직하게, 사전설정된 수의 입력 이미지에 대해 검출된 편차가 출력 이미지의 현재 또는 이후의 시퀀스내로 완전히 도입된다. 따라서, 사전결정된 출력 타이밍 표준으로부터의 출력 동기화 신호의 약간의 편차가, 많아야 1개의 시퀀스에 대응하는 제한된 시간 간격내에서만 발생된다. 더욱이, 다음 시퀀스가 시작됨에 따라, 모든 편차가 고려되어, 표준 동기화 신호의 발생이 재개되도록 한다.Preferably, the detected deviation for a predetermined number of input images is fully introduced into the current or subsequent sequence of output images. Thus, a slight deviation of the output synchronization signal from a predetermined output timing standard occurs only within a limited time interval corresponding at most to one sequence. Moreover, as the next sequence begins, all deviations are taken into account, allowing the generation of the standard synchronization signal to resume.

다른 바람직한 실시예에 따르면, 출력 동기화 신호의 타이밍 조정과 더불어, 출력 이미지의 시퀀스에 대한 현재 이미지 위치를 나타내는 시퀀스 위치 신호가 발생된다. 그러한 시퀀스 위치 신호는 변환 처리를 효율적으로 제어한다. 특히, 현재 발생된 이미지와 하나 또는 복수의 수신 이미지 사이의 사전설정된 보간 비율을 이용한 변환 처리가 효율적으로 제어될 수 있다.According to another preferred embodiment, in addition to timing adjustment of the output synchronization signal, a sequence position signal is generated that indicates the current image position relative to the sequence of output images. Such sequence position signals efficiently control the conversion process. In particular, the conversion process using a predetermined interpolation ratio between the currently generated image and the one or the plurality of received images can be efficiently controlled.

바람직하게, 발생된 동기화 신호의 시간적 위치는, 제 2 화소 클럭 신호에 따라 타이밍 조정을 수행하는 처리에 의해 결정된다. 따라서, 발생된 동기화 신호의 타이밍은 독립적인 화소 클럭에 근거하여 확실히 결정된다.Preferably, the temporal position of the generated synchronization signal is determined by a process of performing timing adjustment in accordance with the second pixel clock signal. Thus, the timing of the generated synchronization signal is reliably determined based on the independent pixel clock.

다른 바람직한 실시예에 따르면, 동기화 신호 발생을 제어하기 위해, 필드 또는 프레임당 라인의 수가 결정된다.According to another preferred embodiment, to control the generation of the synchronization signal, the number of lines per field or frame is determined.

바람직하게, 동기화 신호 발생을 제어하기 위해, 라인당 화소의 수가 결정된다.Preferably, in order to control synchronization signal generation, the number of pixels per line is determined.

다른 바람직한 실시예에 따르면, 본 발명의 동기화 신호 발생 방안은 이하의 3개의 사전정의된 동작으로부터 조정 동작을 선택하며, 3개의 동작은 다음과 같다. (1) 라인의 수를 조정함으로써 출력 이미지의 시퀀스의 마지막 이미지에 검출된 편차가 도입된다. 나머지 화소는 마지막 라인에 추가된다. (2) 시퀀스의 모든 이미지의 라인수를 조정함으로써 출력 이미지에 대한 시퀀스의 모든 이미지들 사이에 검출된 편차가 분배되고, 나머지 화소는 마지막 이미지의 마지막 라인에 추가된다. (3) 모든 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차가 분배되고, 나머지 화소는 모든 이미지의 모든 라인들 사이에 분배된다. 나머지 화소는 마지막 이미지의 마지막 라인에 추가된다. 따라서, 검출된 편차에 대해 가장 적절하게 나타나는 조정 동작을 선택할 수 있다.According to another preferred embodiment, the synchronization signal generation scheme of the present invention selects an adjustment operation from the following three predefined operations, wherein the three operations are as follows. (1) By adjusting the number of lines, the detected deviation is introduced into the last image of the sequence of output images. The remaining pixels are added to the last line. (2) By adjusting the number of lines of all the images of the sequence, the detected deviation is distributed between all the images of the sequence with respect to the output image, and the remaining pixels are added to the last line of the last image. (3) By adjusting the number of lines of all images, the detected deviation is distributed among all images of the sequence of output images, and the remaining pixels are distributed among all lines of all images. The remaining pixels are added to the last line of the last image. Therefore, it is possible to select the adjustment operation that appears most appropriately to the detected deviation.

바람직하게, 조정 동작은 편차의 크기 및 방향에 근거하여 선택된다. 이들 두 값은 조정 동작의 선택을 수행하기 위한, 용이하고 효율적으로 접근가능한 기준 을 제공한다.Preferably, the adjustment operation is selected based on the magnitude and direction of the deviation. These two values provide an easily and efficiently accessible criterion for performing the selection of the adjustment action.

본 발명의 또다른 바람직한 실시예에 따르면, 조정 동작은 발생된 동기화 신호의 타이밍과 출력 타이밍 표준 사이의 편차가 사전정의된 편차 범위를 초과하지 않도록 선택된다. 따라서, 조정 동작으로 인한 발생된 동기화 신호의 개별적인 편차는 사전정의된 간격내에 유지될 수 있어, 발생된 신호가 예를 들면 LCD 디스플레이의 사전설정된 장치 사양을 따르는 것이 보장된다.According to another preferred embodiment of the present invention, the adjustment operation is selected such that the deviation between the timing of the generated synchronization signal and the output timing standard does not exceed the predefined deviation range. Thus, the individual deviation of the generated synchronization signal due to the adjustment operation can be maintained within a predefined interval, so that the generated signal is guaranteed, for example, in accordance with the preset device specifications of the LCD display.

다른 바람직한 실시예에 따르면, 조정 동작을 선택하기 위해, 수신된 동기화 신호의 유형 및 시간적 위치가 평가된다. 따라서, 신호 에러의 유형이 검출될 수 있어, 예를 들면, 탐색 모드에서의 VCR과 소스 스위칭 사이의 구별이 가능하게 된다. 그에 따라 조정 동작이 선택될 수 있다.According to another preferred embodiment, in order to select an adjustment operation, the type and temporal position of the received synchronization signal are evaluated. Thus, the type of signal error can be detected, allowing for a distinction between VCR and source switching in, for example, a seek mode. Accordingly, the adjustment operation can be selected.

바람직하게, 비디오 신호가 시간적 프레임 레이트 변환되도록 하는 비디오 변환 회로는 본 발명에 따른 동기화 신호 발생기를 포함한다.Preferably, the video conversion circuit for causing the video signal to be temporally frame rate converted comprises a synchronization signal generator according to the invention.

또다른 실시예는 종속 청구항들의 주제이다.Another embodiment is the subject of the dependent claims.

본 발명의 상기 및 다른 목적 및 특징은, 첨부 도면과 함께 제공된 이하의 설명으로부터 명백해질 것이다.These and other objects and features of the present invention will become apparent from the following description provided in conjunction with the accompanying drawings.

본 발명은 수신된 동기화 신호에 근거한 동기화 신호의 발생에 관한 것이며, 여기서는, 입력 타이밍 표준에 대한 수신된 동기화 신호의 타이밍에서의 편차가 검출된다. 검출된 편차는, 발생된 동기화 신호의 타이밍을 조정하여, 출력 타이밍 표준으로부터 단지 조금만 변하도록 함으로써, 발생된 동기화 신호의 타이밍으로 도입된다.The present invention relates to the generation of a synchronization signal based on a received synchronization signal, wherein a deviation in the timing of the received synchronization signal relative to the input timing standard is detected. The detected deviation is introduced into the timing of the generated synchronization signal by adjusting the timing of the generated synchronization signal so that it changes only slightly from the output timing standard.

도 6에는, 기술된 동기화 신호 발생 방안을 구현하기 위한 동기화 신호 발생기가 도시되어 있다. 편차 검출기(610)는 동기화 신호(601)를 수신하고, 수신된 동기화 신호의 타이밍을 입력 타이밍 표준과 비교한다. 입력 타이밍 표준은 타이밍 참조 수단(630)에 의해 제공된다. 타이밍 참조 수단은, 예를 들면, 입력 타이밍 표준에 대한 표준 시간 주기 특성을 나타내는 표를 포함할 수 있다. 입력 동기화 신호(601)와 입력 타이밍 표준 사이에 편차가 발생될 때, 편차 검출기(610)는 편차를 검출하여, 그 편차를 타이밍 조정 회로(620)에 시그널링한다. 출력 타이밍 표준에 따르면, 타이밍 조정 회로(620)는 발생된 동기화 신호(602)의 타이밍을 조정한다. 조정된 타이밍에 따르면, 신호 발생기단(640)은 동기화 신호(602)를 발생한다. 입력 타이밍 표준과 유사하게, 타이밍 참조 수단(630)은 출력 타이밍 표준을 제공한다.6 shows a synchronization signal generator for implementing the described synchronization signal generation scheme. The deviation detector 610 receives the synchronization signal 601 and compares the timing of the received synchronization signal with an input timing standard. The input timing standard is provided by the timing reference means 630. The timing reference means may comprise, for example, a table representing standard time period characteristics for the input timing standard. When a deviation occurs between the input synchronization signal 601 and the input timing standard, the deviation detector 610 detects the deviation and signals the deviation to the timing adjustment circuit 620. According to the output timing standard, the timing adjustment circuit 620 adjusts the timing of the generated synchronization signal 602. According to the adjusted timing, the signal generator stage 640 generates the synchronization signal 602. Similar to the input timing standard, the timing reference means 630 provides an output timing standard.

편차 검출기(610)를 제공함으로써, 본 발명은 수신된 동기화 신호가 입력 타이밍 표준을 따르는지 여부를 인식한다. 반대로, 종래의 방안은 입력 동기화 신호와 표준 타이밍을 비교하지 않으므로, 동기화 신호의 발생이 출력 타이밍 표준으로부터 상당히 벗어나게 한다.By providing the deviation detector 610, the present invention recognizes whether the received synchronization signal follows the input timing standard. In contrast, the conventional approach does not compare the input synchronization signal with the standard timing, which causes the generation of the synchronization signal to deviate significantly from the output timing standard.

본 발명에 따르면, 발생된 동기화 신호의 타이밍은, 결정론적 방법으로 출력 타이밍 표준으로부터 벗어나도록 조정되어, 편차가 확실하게 제어되도록 한다. 따라서, 발생된 동기화 신호는 항상 본질적으로 출력 타이밍 표준을 따르게 되고, 연 속적인 프레임 래스터를 유지한다. 따라서, 발생된 동기화 신호는 지정된 표준으로부터 입력 비디오 신호의 단지 약간의 편차를 허용하면서, 디지털 디스플레이 장치를 신뢰할 수 있게 구동한다.According to the present invention, the timing of the generated synchronization signal is adjusted to deviate from the output timing standard in a deterministic manner so that the deviation is reliably controlled. Thus, the generated synchronization signal always follows the output timing standard inherently and maintains a continuous frame raster. Thus, the generated synchronization signal reliably drives the digital display device while allowing only a slight deviation of the input video signal from the specified standard.

본 발명의 동기화 신호 발생기는 시간적 프레임 레이트 변화을 겪은 비디오 신호의 동기화 신호 발생을 위해 효율적으로 이용된다. 특히, 50Hz 격행 비디오 신호로부터 60Hz 순행 비디오 신호로의 상향 변환을 필요로 하는 응용에서, 본 발명은 개선된 타이밍 품질의 동기화 신호를 발생한다.The synchronization signal generator of the present invention is effectively used for generating synchronization signals of video signals that have undergone temporal frame rate changes. In particular, in applications requiring up-conversion from a 50 Hz perforated video signal to a 60 Hz forward video signal, the present invention generates a synchronization signal of improved timing quality.

또한, 본 발명은 비디오 소스로부터 가능하게 왜곡된 동기화 신호를 수신하고, 동일한 시간적 프레임 레이트로 새로운 동기화 신호를 발생함으로써, 비디오 신호의 동기화 신호가 재저장되는 응용에서 바람직하게 이용된다.In addition, the present invention is preferably used in applications where the synchronization signal of the video signal is restored, by receiving a distorted synchronization signal possibly from a video source and generating a new synchronization signal at the same temporal frame rate.

본 발명의 동기화 신호 발생기는 다른 것들 중에서, PAL, SECAM 또는 NTSC 비디오 표준에 따른 동기화 신호를 수신할 수 있다.The synchronization signal generator of the present invention may receive a synchronization signal according to the PAL, SECAM or NTSC video standard, among others.

발생된 동기화 신호는 HDTV와 같은 고선명도 텔레비젼 표준과 관련될 수 있다. 발생된 동기화 신호에 대응하는 이미지 레이트는 60Hz 순행 비디오 신호, 75Hz 순행, 100Hz 격행 및 120Hz 격행 비디오 신호를 포함한다.The generated synchronization signal may be associated with a high definition television standard such as HDTV. Image rates corresponding to the generated synchronization signal include a 60 Hz traveling video signal, a 75 Hz traveling, a 100 Hz traveling and a 120 Hz traveling video signal.

이하에서, 비디오 신호의 필드 및 프레임 둘다 비디오 이미지로서 표시될 것이다.In the following, both fields and frames of the video signal will be represented as video images.

이제 도 7을 참조하면, 본 발명의 동기화 신호 발생기의 예시적인 구성이 보다 상세히 기술되어 있다. 수신된 동기화 신호는 편차 검출기(710)로 제공되고, 편차 검출기(710)는 제 1 화소 클럭(750)의 클럭 신호를 카운팅함으로써, 수신된 동기화 신호의 타이밍과 입력 타이밍 표준 사이의 편차를 검출한다. Referring now to FIG. 7, an exemplary configuration of a synchronization signal generator of the present invention is described in more detail. The received synchronization signal is provided to a deviation detector 710, which counts the clock signal of the first pixel clock 750 to detect a deviation between the timing of the received synchronization signal and the input timing standard. .

화소 클럭 발생부(750)는 수정 발진기단으로서 구현될 수 있다. 편차 검출기(710)의 카운터(715)는 특정 동기화 신호를 수신한 후에 리세트 및 재개시된다. 카운터(715)가 리세트될 때, 카운트값이 평가된다. 따라서, 특정 동기화 신호들 사이의 시간 주기가 화소 클럭 카운트의 단위로 측정된다. 측정된 시간 주기에 대응하는 화소 클럭 카운트값이, 입력 타이밍 표준에 의해 결정된 시간 주기에 대응하는 예상값과 비교된다.The pixel clock generator 750 may be implemented as a crystal oscillator stage. The counter 715 of the deviation detector 710 is reset and restarted after receiving a particular synchronization signal. When the counter 715 is reset, the count value is evaluated. Thus, the time period between specific synchronization signals is measured in units of pixel clock counts. The pixel clock count value corresponding to the measured time period is compared with the expected value corresponding to the time period determined by the input timing standard.

특정 구현에서, 카운터(715)는 수신된 동기화 신호가 관련되는 사전정의된 수의 후속 입력 이미지에 대응하는 주기 동안 화소 클럭 신호를 카운트한다. 이 경우, 카운터의 리세트 조건은 새로운 비디오 이미지를 나타내는 동기화 신호를 포함하여, 카운터가 후속 입력 이미지의 정수에 대한 화소 클럭 신호를 카운트하도록 한다.In a particular implementation, the counter 715 counts the pixel clock signal for a period corresponding to a predefined number of subsequent input images with which the received synchronization signal is associated. In this case, the reset condition of the counter includes a synchronization signal representing the new video image, causing the counter to count the pixel clock signal for the integer of the subsequent input image.

편차 검출기(710)는 편차 신호(711)를 타이밍 조정 회로(720)에 제공한다. 편차 신호는 편차의 방향을 포함하며, 그것은 입력 타이밍 표준에 따른 예상 카운트값에 비교하여 작거나 또는 초과하는 화소가 카운트되었는지의 여부를 나타낸다. 편차 신호는 예상 화소 카운트값과 측정된 화소 카운트값 사이의 차이를 더 포함한다.The deviation detector 710 provides the deviation signal 711 to the timing adjustment circuit 720. The deviation signal includes the direction of the deviation, which indicates whether a small or exceeding pixel has been counted compared to the expected count value according to the input timing standard. The deviation signal further includes a difference between the expected pixel count value and the measured pixel count value.

이러한 편차 신호에 따르면, 타이밍 조정 회로(720)는 발생된 동기화 신호의 타이밍을 조정한다. 이러한 목적을 위해, 타이밍 조정 회로는 동기화 신호의 시간적 위치를 동기화 신호 발생기(740)에 시그널링하며, 동기화 신호 발생기(740)는 각각의 동기화 신호의 실제 신호 파형을 발생한다.According to this deviation signal, the timing adjustment circuit 720 adjusts the timing of the generated synchronization signal. For this purpose, the timing adjustment circuit signals the temporal position of the synchronization signal to the synchronization signal generator 740, which generates the actual signal waveform of each synchronization signal.

타이밍 조정 회로(720)는, 비디오 변환 회로의 출력 이미지의 화소 클럭에 바람직하게 관련되는 제 2 화소 클럭(760)으로부터의 클럭 참조에 근거하여 동작된다. 제 2 화소 클럭은 수정 발진기에 의해 발생된다. 제 2 화소 클럭 신호는 예를 들면, 시간적 프레임 레이트 변환기의 디스플레이 구동단으로부터 얻어질 수 있다.The timing adjustment circuit 720 is operated based on the clock reference from the second pixel clock 760 which is preferably related to the pixel clock of the output image of the video conversion circuit. The second pixel clock is generated by the crystal oscillator. The second pixel clock signal may be obtained, for example, from the display driving stage of the temporal frame rate converter.

도 9, 10 및 11은 도 6 또는 7 중 임의의 도면에서 도시된 동기화 신호 발생기에 의해 수행된 본 발명의 타이밍 조정 처리에 대한 예를 도시한다. 이들 특정한 예에서, 50Hz 격행 비디오 신호로부터 75Hz 순행 비디오 신호로의 시간적 프레임 레이트 변환이 선택되었다. 그러나, 도시된 동작 모드는 임의의 다른 시간적 프레임 레이트 변환 비율에 적용할 수 있다.9, 10 and 11 show an example of the timing adjustment process of the present invention performed by the synchronization signal generator shown in any of Figs. 6 or 7. In these specific examples, a temporal frame rate conversion from a 50 Hz perforated video signal to a 75 Hz progressive video signal was chosen. However, the illustrated mode of operation can apply to any other temporal frame rate conversion ratio.

일반적으로, 이하에서는, 수신 및 발생된 동기화 신호가 이미지, 필드, 프레임, 라인 및 화소의 관점에서 기술되지만, 본 발명의 타이밍 조정은 동기화 신호의 수 및 시간적 위치의 조정에만 관련됨을 알아야 한다. 이미지, 필드, 프레임, 라인, 화소 등의 용어는, 조정 동작의 이해를 돕기 위해 이용되며, 대응하는 동기화 신호에 대한 참조로서 항상 이해되어야 한다. 타이밍 조정은 본 발명의 동기화 신호 발생 방안이 이용될 수 있는 변환 처리에서 생성된 비디오 이미지 콘텐츠를 고려할 필요가 없다. 특히, 비표준 입력 비디오 이미지로 인한 에러를 포함하는 비디오 이미지 콘텐츠의 발생이 허용될 수 있다.In general, in the following, received and generated synchronization signals are described in terms of images, fields, frames, lines and pixels, but it should be understood that the timing adjustment of the present invention relates only to the adjustment of the number and the temporal position of the synchronization signals. Terms such as image, field, frame, line, pixel, etc. are used to aid in understanding the adjustment operation and should always be understood as a reference to the corresponding synchronization signal. The timing adjustment does not need to take into account the video image content generated in the conversion process in which the synchronization signal generation method of the present invention can be used. In particular, generation of video image content including errors due to non-standard input video images may be allowed.

예시된 모든 예는 입력 이미지의 시퀀스에 근거하여, 수신된 동기화 신호의 타이밍 편차를 본질적으로 검출하고, 출력 이미지의 시퀀스에 근거하여, 발생된 동기화 신호의 타이밍 조정을 수행한다. 다수의 연속적인 입력 또는 출력 이미지의 시퀀스 각각은, 연속적인 입력 이미지의 수 및 연속적인 출력 이미지의 수가 동일한 시간 주기에 대응하는 방식으로 정의된다. 이미지의 수는 정수이다. 입력 이미지는 원래의 비디오 신호의 이미지에 대응하며, 출력 이미지는 변환된 비디오 신호의 이미지에 대응한다. 이미지 시퀀스의 정의와 유사하게, 수신된 동기화 신호의 시퀀스 및 발생된 동기화 신호의 시퀀스는 동일한 시간 주기에 대응한다. 특히, 시퀀스의 시작을 나타내는 수직 동기화 신호는, 수신된 동기화 신호의 시퀀스 및 발생된 동기화 신호의 시퀀스에 대해 일치할 수 있다.All illustrated examples essentially detect timing deviations of the received synchronization signal based on the sequence of input images, and perform timing adjustments of the generated synchronization signal based on the sequence of output images. Each sequence of a plurality of consecutive input or output images is defined in such a way that the number of consecutive input images and the number of consecutive output images correspond to the same time period. The number of images is an integer. The input image corresponds to the image of the original video signal and the output image corresponds to the image of the converted video signal. Similar to the definition of an image sequence, the sequence of received synchronization signals and the sequence of generated synchronization signals correspond to the same time period. In particular, the vertical synchronization signal indicating the start of the sequence may coincide with the sequence of received synchronization signals and the sequence of generated synchronization signals.

상기 설명으로부터 명백한 바와 같이, 시퀀스의 길이는 변환 비율에 의해 사전결정된다. 50Hz 격행 신호로부터 60Hz 순행 신호로의 변환을 위해 동기화 신호가 발생될 때, 입력 시퀀스는 10 후속 필드에 대응하고, 출력 시퀀스는 12 프레임을 포함한다. 50Hz 격행으로부터 75Hz 순행으로의 변환의 경우에, 수신된 동기화 신호의 시퀀스는 2 필드에 대응하며, 동시에 3 출력 프레임에 대한 동기화 신호가 발생된다. 당업자라면, 다른 변환 비율에 대한 시퀀스 수를 쉽게 결정할 것이다.As is apparent from the above description, the length of the sequence is predetermined by the conversion ratio. When a synchronization signal is generated for conversion from a 50 Hz traveling signal to a 60 Hz traveling signal, the input sequence corresponds to 10 subsequent fields and the output sequence includes 12 frames. In the case of a conversion from 50 Hz perforation to 75 Hz perforation, the sequence of received synchronization signals corresponds to two fields, and at the same time a synchronization signal for three output frames is generated. Those skilled in the art will readily determine the number of sequences for the different conversion ratios.

도 9에 도시된 타이밍 조정 처리에 따르면, 입력 이미지의 시퀀스에 대응하는 시간 주기 t0이 측정되어 평가된다. 도시된 예에서, 이러한 시간 주기는 2 입력 필드 및 3 출력 프레임에 대응한다. 각각의 연속적인 시퀀스에 대해, 입력 화소 클럭이 카운트되고, 예상 카운트값으로부터의 편차가 검출된다.According to the timing adjustment process shown in Fig. 9, the time period t0 corresponding to the sequence of the input image is measured and evaluated. In the example shown, this time period corresponds to two input fields and three output frames. For each successive sequence, the input pixel clock is counted and a deviation from the expected count value is detected.

도 9에 도시된 바와 같이, 시간 간격 T1-T2에 수신된 입력 시퀀스는 입력 타 이밍 표준에 따른 예상 시간 주기 t0으로부터 편차 시간 △t10 만큼 벗어난다. 이 경우, 입력 이미지 시퀀스의 제 1 필드 T1-T2는 입력 타이밍 표준에 의해 정의된 것보다 짧다.As shown in FIG. 9, the input sequence received in the time interval T1-T2 deviates by the deviation time Δt10 from the expected time period t0 according to the input timing standard. In this case, the first fields T1-T2 of the input image sequence are shorter than those defined by the input timing standard.

발생된 동기화 신호의 타이밍 조정은, 편차가 검출된 입력 시퀀스와 동일한 시간 T1에서 시작된 현재 발생된 시퀀스의 발생된 동기화 신호가 정확히 출력 타이밍 표준에 따라 종료되도록 수행된다. 시간 간격 T3과 T4 사이의 발생된 동기화 신호의 다음 시퀀스는, 검출된 시간 편차 △t10이 발생된 동기화 신호의 이러한 시퀀스내로 도입되도록, 그의 타이밍에 있어서 조정된다. 따라서, 시간 간격 T3-T4에서의 발생된 동기화 신호의 시퀀스는, 편차가 검출된 입력 이미지 시퀀스와 동일한 길이 t0-△t10을 갖는다. 따라서, 시점 T4에서, 입력 이미지와 출력 이미지의 시퀀스의 시작은 다시 일치된다.The timing adjustment of the generated synchronization signal is performed such that the generated synchronization signal of the currently generated sequence started at the same time T1 as the input sequence where the deviation is detected is exactly terminated according to the output timing standard. The next sequence of generated synchronization signals between time intervals T3 and T4 is adjusted in its timing such that the detected time deviation Δt10 is introduced into this sequence of generated synchronization signals. Therefore, the sequence of synchronization signals generated in the time interval T3-T4 has the same length t0-Δt10 as the input image sequence in which the deviation was detected. Thus, at time point T4, the beginning of the sequence of input image and output image coincide again.

시간 기간 T3-T4에서의 발생된 동기화 신호의 조정을 위해, 상이한 조정 동작 옵션이 구현될 수 있다. 제 1 조정 옵션에 따르면, 검출된 편차 △t10이, 조정될 출력 이미지 시퀀스의 마지막 이미지에만 적용된다. 출력 이미지 시퀀스의 마지막 이미지의 라인수를 감소시킴으로써 조정이 수행된다. 이것은, 마지막 이미지의 수평 동기화 신호의 수가 감소됨을 의미한다. 전체 라인에 추가되지 않는 나머지 화소는 출력 시퀀스의 마지막 이미지의 마지막 라인을 형성한다.For adjustment of the generated synchronization signal in the time period T3-T4, different adjustment operation options can be implemented. According to the first adjustment option, the detected deviation [Delta] t10 is applied only to the last image of the output image sequence to be adjusted. Adjustment is performed by reducing the number of lines in the last image of the output image sequence. This means that the number of horizontal synchronization signals of the last image is reduced. The remaining pixels not added to the entire line form the last line of the last image of the output sequence.

조정을 수행하기 위한 제 2 옵션에 따르면, 검출된 편차 △t10은 출력 시퀀스의 발생된 동기화 신호로 균일하게 분배된다. 조정은 시퀀스의 모든 이미지에서의 라인수를 감소시키는 것을 포함한다. 또한, 라인당 화소의 수는, 2개의 연속적 인 수평 동기화 신호들 사이의 시간 간격이 짧아지도록, 감소될 수 있다. 전술한 조정 동작 옵션에 따르면, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 개별적인 편차가, 전술한 제 1 옵션에 따른 것만큼 상당히 낮다. 따라서, 제 2 옵션은 출력 동기화 신호가 사전결정된 타이밍 표준 사양으로부터 가급적 조금만 벗어날 것을 요구하는 응용에 대해 바람직하다. 그러한 응용은 LCD 스크린 및 플라즈마 평판 디스플레이와 같은 디지털 디스플레이에 대한 신호 발생을 포함한다.According to a second option for performing the adjustment, the detected deviation Δt10 is evenly distributed to the generated synchronization signal of the output sequence. The adjustment includes reducing the number of lines in all the images of the sequence. Also, the number of pixels per line can be reduced so that the time interval between two consecutive horizontal synchronization signals is shortened. According to the aforementioned adjustment operation option, the individual deviation of the generated synchronization signal from the output timing standard is considerably lower as in accordance with the first option described above. Thus, the second option is desirable for applications that require the output synchronization signal to deviate as little as possible from the predetermined timing standard specification. Such applications include signal generation for digital displays such as LCD screens and plasma flat panel displays.

도 10에 도시된 타이밍 조정 동작에 대한 예는, 수신된 동기화 신호 시퀀스가 입력 타이밍 표준에 의해 정의된 것보다 긴 시간 주기를 요구한다는 점에서, 도 9를 참조하여 기술된 조정 처리와는 상이하다.The example of the timing adjustment operation shown in FIG. 10 differs from the adjustment process described with reference to FIG. 9 in that the received synchronization signal sequence requires a longer period of time than defined by the input timing standard. .

도 10에 도시된 바와 같이, 입력 이미지의 시퀀스는 시간 간격 T1-T3에서의 예상 시간 t0 대신에 시간 t0+△t20을 필요로 한다. 검출된 편차 △t20은 입력 타이밍 표준으로부터 벗어나는 수신 신호의 시퀀스와 동일한 시간 T1에서 시작되는 발생된 동기화 신호의 시퀀스 T1-T2 이후에 계속되는 발생된 동기화 신호의 시퀀스 T2-T4에 도입된다.As shown in FIG. 10, the sequence of input images requires time t0 + Δt20 instead of the expected time t0 in time intervals T1-T3. The detected deviation [Delta] t20 is introduced into the sequence T2-T4 of the generated synchronization signal continuing after the sequence T1-T2 of the generated synchronization signal starting at the same time T1 as the sequence of the received signal deviating from the input timing standard.

도 9에 기술된 동작과 유사한 방식으로, 검출된 편차 △t20은 제 1 조정 옵션에 따른 출력 이미지 시퀀스의 마지막 프레임에 추가되거나, 또는 제 2 조정 옵션에 따른 출력 이미지 시퀀스의 프레임들 사이에 균일하게 분배된다. 결과적으로, 시간 T4에서, 수신 및 발생된 동기화 신호의 다른 시퀀스를 시작하는 수직 동기화 신호들이 다시 일치된다.In a manner similar to the operation described in FIG. 9, the detected deviation Δt20 is added to the last frame of the output image sequence according to the first adjustment option, or uniformly between frames of the output image sequence according to the second adjustment option. Is distributed. As a result, at time T4, the vertical synchronization signals starting another sequence of received and generated synchronization signals are matched again.

제 1 조정 옵션에 따르면, 출력 이미지 시퀀스의 라인에 대응하는 추가적인 수평 동기화 신호가 마지막 프레임에 추가된다. 임의의 나머지 화소가 마지막 라인을 형성하도록 추가될 수 있다. 제 2 조정 옵션에 따르면, 동일한 수의 라인을 출력 이미지 시퀀스의 각 프레임에 추가함으로써 편차가 분배된다. 또한, 라인당 화소의 수는, 2개의 연속적인 수평 동기화 신호들 사이의 시간 간격이 길어지도록, 증가될 수 있다. According to the first adjustment option, an additional horizontal synchronization signal corresponding to the line of the output image sequence is added to the last frame. Any remaining pixels can be added to form the last line. According to the second adjustment option, the deviation is distributed by adding the same number of lines to each frame of the output image sequence. In addition, the number of pixels per line can be increased so that the time interval between two consecutive horizontal synchronization signals becomes longer.

단지 작은 양의 편차가 검출될 때, 이러한 편차는 출려 이미지 시퀀스의 마지막 이미지와 관련된 발생된 동기화 신호에 도입될 수 있다. 그러나, 보다 큰 편차가 검출될 때, 이러한 편차는 바람직하게 복수의 이미지에 분배되어, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 개별적인 편차가 작아지도록 한다.When only a small amount of deviation is detected, this deviation can be introduced into the generated synchronization signal associated with the last image of the source image sequence. However, when a larger deviation is detected, this deviation is preferably distributed over a plurality of images, so that the individual deviation of the generated synchronization signal from the output timing standard is small.

도 11에 도시된 바와 같이, 예를 들면, 각각의 수신된 수직 동기화 신호 이후의 편차를 검출함으로써, 아직 완전히 수신되지 않은 입력 이미지 시퀀스내에 이미 존재하는 타이밍 편차를 검출할 수도 있다. 이것에 따르면, 수신된 시퀀스의 완료를 대기하지 않고서도, 수신된 신호의 시퀀스와 동일한 시점 T1에서 시작되는 발생된 동기화 신호의 시퀀스의 타이밍을 조정할 수 있다.As shown in FIG. 11, for example, by detecting a deviation after each received vertical synchronization signal, a timing deviation that already exists in an input image sequence that has not yet been fully received may be detected. According to this, it is possible to adjust the timing of the sequence of generated synchronization signals starting at the same time point T1 as the sequence of received signals without waiting for the completion of the received sequence.

도시된 예에 따르면, 편차 △t30이 수신된 시퀀스 T1-T2의 제 1 이미지에서 발생되고, 입력 시퀀스의 각 필드의 주기를 평가함으로써 검출된다. 도 11에서의 예시적인 옵션 1 및 2를 참조하면, 검출된 편차는, 편차가 검출된 입력 이미지를 따르는 출력 이미지 시퀀스의 이미지들 중 하나에 적용된다. 도 11에서의 제 3 옵션에 따르면, 검출된 편차가 나머지 출력 이미지들 사이에서 분배된다. 상기 구현에서 이미 기술된 바와 같이, 타이밍 조정은 라인(즉, 수평 동기화 신호)을 추가하 거나 또는 빼는 것에 의해서, 또는 라인당 화소의 수를 조정함으로써 수행된다.According to the example shown, a deviation Δt30 is generated in the first image of the received sequence T1-T2 and detected by evaluating the period of each field of the input sequence. Referring to example options 1 and 2 in FIG. 11, the detected deviation is applied to one of the images of the output image sequence following the input image where the deviation was detected. According to the third option in FIG. 11, the detected deviation is distributed among the remaining output images. As already described in the above implementation, timing adjustment is performed by adding or subtracting a line (ie, a horizontal synchronization signal), or by adjusting the number of pixels per line.

도 8에는, 본 발명에 따른 동기화 신호의 발생을 수행하는 시간적 프레임 레이트 변환기의 구성이 도시된다. 이러한 시간적 프레임 레이트 변환기는 전술한 타이밍 조정 동작들 중 임의의 동작을 수행할 수 있다.8 shows the configuration of a temporal frame rate converter for performing the generation of a synchronization signal according to the invention. Such a temporal frame rate converter may perform any of the timing adjustment operations described above.

시간적 프레임 레이트 변환기(800)에는 입력 이미지 데이터를 저장하고, 변환된 비디오 신호로서 공급될 이미지 데이터를 판독하는 버퍼(870)가 제공된다. 수신된 이미지 데이터의 획득은, 수신된 비디오 신호의 수평 및 수직 동기화 신호(801) 및 입력 화소 클럭을 수신하는 메모리 제어기(880)에 의해 제어된다. 동기화 신호 및 입력 화소 클럭이, 특정 수의 입력 이미지에 대응하는 화소 클럭 신호를 카운트하는 클럭 카운터(815)에 또한 공급된다. 클럭 카운터(815)는 입력 이미지의 각 시퀀스에 대한 화소를 카운트한다. 다음 시퀀스의 시작을 나타내는 수신된 동기화 신호는, 카운트값이 평가되고, 카운터가 리세트되도록 한다.Temporal frame rate converter 800 is provided with a buffer 870 that stores input image data and reads out image data to be supplied as a converted video signal. The acquisition of the received image data is controlled by the memory controller 880 which receives the horizontal and vertical synchronization signals 801 of the received video signal and the input pixel clock. A synchronization signal and an input pixel clock are also supplied to a clock counter 815 that counts pixel clock signals corresponding to a certain number of input images. Clock counter 815 counts the pixels for each sequence of the input image. The received synchronization signal, indicating the start of the next sequence, causes the count value to be evaluated and the counter to be reset.

카운트값은 ALU(arithmetic logic unit)(810)에 제공되어, 입력 타이밍 표준에 따른 예상 카운트값과 비교된다. 검출된 편차에 따라, ALU(810)는 출력 이미지의 시퀀스에 대한 발생된 동기화 신호의 조정을 결정한다. 이러한 목적을 위해, ALU(810)는 수평 및 수직 동기화 신호(802)가 발생될 시간적 위치를 계산하고, 각각의 신호를 동기화 신호 발생 회로(840)에 제공한다. 이 회로는 동기화 신호(802)의 실제 파형을 발생하고, 발생된 동기화 신호를 출력 화소 클럭과 함께 출력한다. 발생된 동기화 신호(802) 및 출력 화소 클럭은 판독 메모리 제어기(890)에도 제공되어, 변환된 비디오 신호의 발생을 제어하도록 한다.The count value is provided to an arithmetic logic unit (ALU) 810 and compared with the expected count value according to the input timing standard. Depending on the detected deviation, the ALU 810 determines the adjustment of the generated synchronization signal to the sequence of output images. For this purpose, the ALU 810 calculates the temporal position at which the horizontal and vertical synchronization signals 802 will be generated and provides each signal to the synchronization signal generation circuit 840. This circuit generates the actual waveform of the synchronization signal 802 and outputs the generated synchronization signal along with the output pixel clock. The generated synchronization signal 802 and output pixel clock are also provided to the read memory controller 890 to control the generation of the converted video signal.

ALU는 '시퀀스 시작' 신호 및 현재 시퀀스 위치를 더 제공하여, 변환 처리를 제어한다. 시퀀스 위치는 출력 이미지 시퀀스내의 현재 이미지를 나타낸다. 시퀀스 위치 신호를 발생하는 효율적인 방법은, 발생된 동기화 신호가, 통상적으로 수직 및 수평 동기화 신호의 동시 발생인 새로운 이미지를 나타낼 때마다, 시퀀스 위치 카운터를 증가시키는 것이다. 시퀀스 위치를 0으로 리세트하는 것은, 출력 이미지의 새로운 시퀀스의 시작을 나타낸다. 변환 처리는 시퀀스 위치를 이용하여, 출력 비디오 이미지와 하나 또는 복수의 입력 비디오 이미지 사이의 이미지 보간 비율을 결정한다. 이러한 방식으로, 변환 처리의 효율적인 제어가 달성된다.The ALU further provides a 'sequence start' signal and a current sequence position to control the conversion process. The sequence position represents the current image in the output image sequence. An efficient way of generating a sequence position signal is to increment the sequence position counter whenever the generated synchronization signal represents a new image, which is typically the simultaneous generation of vertical and horizontal synchronization signals. Resetting the sequence position to zero indicates the start of a new sequence of output images. The conversion process uses the sequence position to determine the image interpolation ratio between the output video image and one or a plurality of input video images. In this way, efficient control of the conversion process is achieved.

ALU(810)는 출력 시퀀스의 이미지당 라인의 수 및 라인당 화소의 수를 내부적으로 결정하여, 수평 및 수직 동기화 신호(802)의 발생을 제어한다.The ALU 810 internally determines the number of lines per image and the number of pixels per line of the output sequence to control the generation of horizontal and vertical synchronization signals 802.

화소 클럭 카운트값 이외에도, ALU(810)에는 수신된 수평 및 수직 동기화 신호가 제공될 수 있다. 이들 신호에 근거하여, ALU는 편차의 유형을 결정한다. 수평 동기화 신호 및/또는 수직 동기화 신호가 입력 타이밍 표준에 따른 주기를 갖는지의 여부를 결정함으로써, 탐색 모드에서 VCR에 의해 발생된 타이밍 에러 및 소스 스위칭에 의해 발생된 에러가 구별될 수 있다. 따라서, 발생된 동기화 신호의 적절한 조정 처리가 선택된다.In addition to the pixel clock count value, the ALU 810 may be provided with the received horizontal and vertical synchronization signals. Based on these signals, the ALU determines the type of deviation. By determining whether the horizontal synchronization signal and / or the vertical synchronization signal have a period according to the input timing standard, the timing error generated by the VCR in the seek mode and the error generated by the source switching can be distinguished. Thus, appropriate adjustment processing of the generated synchronization signal is selected.

도 12에는, 사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하는 방법이 기술된다. 제 1 단계(s100)에서, 수신된 동기화 신호와 입력 타이밍 표준 사이의 편차가 검출된다. 제 2 단계(s200)에서, 검출된 편차에 따라, 발생된 동기화 신호의 타이밍이 조정된다.12 describes a method for generating a synchronization signal based on a received synchronization signal in accordance with a predefined output timing standard. In a first step s100, a deviation between the received synchronization signal and the input timing standard is detected. In a second step s200, the timing of the generated synchronization signal is adjusted according to the detected deviation.

따라서, 기술된 본 발명의 동기화 신호 발생 방법은 수신된 동기화 신호의 편차를 반영하는 발생된 동기화 신호를 제공한다. 그러나, 수신된 동기화 신호에서의 편차는 출력 동기화 신호의 발생에 실질적인 에러를 초래하지 않는다. 반대로, 기술된 방법은 본질적으로 출력 타이밍 표준에 따라 동기화 신호를 발생하며, 여기서, 발생된 동기화 신호의 타이밍은 확실히 제어될 수 있다. 이러한 방식으로, 발생된 동기화 신호는, LCD 스크린 및 플라즈마 평탄 스크린을 포함하는 디지털 디스플레이와 같은, 안정적인 신호 입력을 필요로 하는 응용에 대해 개선된 디스플레이 제어를 제공한다.Thus, the described synchronization signal generation method of the present invention provides the generated synchronization signal reflecting the deviation of the received synchronization signal. However, the deviation in the received synchronization signal does not cause substantial error in the generation of the output synchronization signal. In contrast, the described method essentially generates a synchronization signal in accordance with the output timing standard, where the timing of the generated synchronization signal can be reliably controlled. In this way, the generated synchronization signal provides improved display control for applications requiring stable signal input, such as digital displays including LCD screens and plasma flat screens.

이제, 도 13을 참조하여, 검출 단계(s100)의 예시적인 구현이 보다 상세히 기술된다. 이러한 구현에 따르면, 제 부단계(s110)에서, 입력 화소 클럭의 클럭 신호가 카운트된다. 또다른 부단계(s120)에서, 특정 동기화 신호가 수신될 때, 카운트값이 리세트된다. Referring now to FIG. 13, an exemplary implementation of the detection step s100 is described in more detail. According to this implementation, in the sub-step s110, the clock signal of the input pixel clock is counted. In another substep s120, when a specific synchronization signal is received, the count value is reset.

이러한 방식으로, 화소 클럭 신호가, 2개의 특정 동기화 신호들 사이의 시간 주기에 대해 카운트된다. 예를 들어, 2개의 연속적인 수직 동기화 신호들 사이의 화소 클럭 신호를 카운팅함으로써, 수신된 필드 또는 프레임에 대응하는 시간 간격에 대해 화소 클럭 카운트가 얻어진다. 전술한 동작 모드에 따르면, 수신된 수직 동기화 신호의 시퀀스에 대한 시간 간격이 카운트된다. 이미지의 수는, 수신된 동기화 신호와 발생된 동기화 신호 사이의 변환 비율에 따라 사전결정된다.In this way, the pixel clock signal is counted for the time period between two specific synchronization signals. For example, by counting the pixel clock signal between two consecutive vertical synchronization signals, a pixel clock count is obtained for a time interval corresponding to the received field or frame. According to the operation mode described above, the time interval for the sequence of received vertical synchronization signals is counted. The number of images is predetermined according to the conversion ratio between the received synchronization signal and the generated synchronization signal.

또다른 부단계(s130)에서, 특정 동기화 신호들 사이의 시간 간격에 대한 카운트값이, 입력 타이밍 표준에 따른 예상 카운트값과 비교된다. 이러한 방식으로, 수신된 동기화 신호와 입력 타이밍 표준 사이의 편차가, 화소 클럭 카운트값의 단위로 결정된다. 따라서, 효율적인 동작으로, 편차가 정량적으로 결정될 수 있다.In another substep s130, the count value for the time interval between specific synchronization signals is compared with the expected count value according to the input timing standard. In this way, the deviation between the received synchronization signal and the input timing standard is determined in units of pixel clock count values. Thus, with efficient operation, the deviation can be determined quantitatively.

전술한 동작 모드(도 9, 10, 11을 참조)에서, 수신된 동기화 신호의 시퀀스에 대해 카운트된 화소의 수는, 입력 타이밍 표준에 따른 예상 화소 클럭 카운트와 비교된다. 예상 카운트값과 실제 카운트값 사이의 차이는, 발생된 동기화 신호의 타이밍 조정을 제어하기 위해 이용되는 편차 값을 지정한다.In the above-described operating mode (see FIGS. 9, 10, 11), the number of pixels counted for the sequence of received synchronization signals is compared with the expected pixel clock count according to the input timing standard. The difference between the expected count value and the actual count value specifies the deviation value used to control the timing adjustment of the generated synchronization signal.

기술된 편차 검출 단계(s100)의 구현은, 프로그램가능 디지털 신호 프로세서 또는 FPGA(field programmable gate array)와 같은 임의의 종류의 프로그램가능 논리 회로에서 효율적으로 구현될 수 있다.The implementation of the described deviation detection step s100 may be efficiently implemented in any kind of programmable logic circuit, such as a programmable digital signal processor or a field programmable gate array (FPGA).

도 14를 참조하여, 발생된 동기화 신호의 타이밍을 조정하는 단계(s200)의 예시적인 구현이 기술된다. 제 1 부단계(s210)에서, 검출된 편차를 지정하는 값이 수신된다. 수신된 편차 값에 따라, 부단계(s220)에서, 타이밍의 조정을 수행하는 조정 방법이 선택된다.Referring to FIG. 14, an example implementation of adjusting the timing of the generated synchronization signal (s200) is described. In a first substep s210, a value specifying the detected deviation is received. According to the received deviation value, in the substep s220, an adjustment method for adjusting the timing is selected.

조정 방법의 선택은, 적어도 편차의 크기를 고려함으로써 효율적으로 수행된다. 또한, 검출된 편차의 방향이 선택 기준으로서 이용될 수 있다. 발생된 동기화 신호의 타이밍과 출력 타이밍 표준 사이의 편차가 사전정의된 편차 범위를 초과하지 않는 방식으로, 적절한 타이밍 조정 방법이 선택된다. 따라서, LCD 및 플라즈마 평판 디스플레이와 같은 매우 안정적인 입력 신호를 필요로 하는 디스플레이 응용을 구동하는데 바람직하게 이용되는, 개선된 타이밍 품질의 동기화 신호가 발생된다.The selection of the adjustment method is performed efficiently by considering at least the magnitude of the deviation. In addition, the direction of the detected deviation can be used as the selection criterion. The appropriate timing adjustment method is selected in such a way that the deviation between the timing of the generated synchronization signal and the output timing standard does not exceed the predefined deviation range. Thus, an improved timing quality synchronization signal is generated, which is preferably used to drive display applications that require highly stable input signals such as LCD and plasma flat panel displays.

대안적으로, 조정 방법의 선택은 편차의 유형을 검출함으로써 수행될 수 있다. 이러한 대안에 따르면, 각각의 수신된 수평 및 수직 동기화 신호의 시간적 위치가 평가된다. 이러한 평가에 근거하여, 예를 들면, 입력 비디오 신호에서의 에러가 탐색 모드에서의 소비자 등급 VCR로부터 또는 소스 스위칭으로부터 초래되는지의 여부를 구별할 수 있다. 특히, 정수의 라인이 각각의 필드에서 빠지거나 추가된다는 점에서, 입력 타이밍 표준으로부터 입력 이미지가 벗어나는지 여부를 결정할 수 있다. 또한, 특정 라인이 보다 크거나 작은 수의 화소를 갖는지 여부를 결정할 수 있다. 이러한 구별에 따라, 적절한 조정 방법이 선택된다.Alternatively, the selection of the adjustment method may be performed by detecting the type of deviation. According to this alternative, the temporal position of each received horizontal and vertical synchronization signal is evaluated. Based on this evaluation, one can, for example, distinguish whether an error in the input video signal results from a consumer grade VCR in search mode or from source switching. In particular, it is possible to determine whether the input image deviates from the input timing standard in that a line of integers is missing or added in each field. It is also possible to determine whether a particular line has a larger or smaller number of pixels. In accordance with this distinction, an appropriate adjustment method is selected.

발생된 동기화 신호에서의 타이밍 편차를 가급적 반대할 수 없는 것으로 하도록 조정 방법이 선택되는 고려 사항이, 개별적인 조정 방법을 기술할 때에 기술될 것이다. 이하에 기술된 조정 방법들 중 적어도 하나는 선택을 위해 이용가능해야 한다. 바람직하게, 기술된 조정 방법들 중 임의의 것들 사이에서 선택할 수 있다.Considerations in which the adjustment method is selected will be described in describing the individual adjustment method so that the timing deviation in the generated synchronization signal is not as opposing as possible. At least one of the adjustment methods described below should be available for selection. Preferably, one can choose between any of the described adjustment methods.

단계(s230a)에 의해 도시된 제 1 조정 방법에 따르면, 검출된 편차가, 발생된 동기화 신호의 시퀀스의 마지막 이미지에 도입된다. 편차 값에 대응하여, 마지막 이미지의 라인을 나타내는 수평 동기화 신호의 수가 증가되거나 감소된다. 과다한 수의 화소가 마지막 (보다 짧은) 라인으로서 추가된다.According to the first adjustment method shown by step s230a, the detected deviation is introduced into the last image of the sequence of generated synchronization signals. Corresponding to the deviation value, the number of horizontal synchronization signals representing the line of the last image is increased or decreased. An excessive number of pixels are added as the last (shorter) line.

편차가 특정 값을 초과하지 않는다면, 이러한 조정 방법이 선택되어, 수신된 이미지의 시퀀스에 대해 검출된 편차가, 출력 타이밍 표준으로부터 사전정의된 편차 범위보다 더 벗어나지 않고서도, 발생된 수평 신호의 시퀀스의 마지막 이미지에 도입될 수 있다. 수신된 동기화 신호의 편차가, 발생된 동기화 신호에 대한 사전정의된 편차 범위보다 큰 편차를 초래한다면, 다른 조정 방법이 선택된다.If the deviation does not exceed a certain value, this adjustment method is selected so that the detected deviation for the sequence of received images does not deviate more than the predefined deviation range from the output timing standard. May be introduced in the last image. If the deviation of the received synchronization signal results in a deviation that is greater than the predefined deviation range for the generated synchronization signal, another adjustment method is selected.

단계(s230b)에 도시된 제 2 조정 방법에 따르면, 검출된 편차가 출력 동기화 신호의 시퀀스의 모든 이미지들 사이에 분배된다. 출력 시퀀스의 모든 이미지의 라인수는 모든 필드/프레임이 동일한 수의 라인을 갖게 편차를 분배하도록 조정된다. 나머지 화소는 마지막 필드의 마지막 라인을 형성한다. 이 라인은 표준 라인보다 짧을 수 있다.According to the second adjustment method shown in step s230b, the detected deviation is distributed among all the images of the sequence of output synchronization signals. The number of lines of all images in the output sequence is adjusted to distribute the deviation so that all fields / frames have the same number of lines. The remaining pixels form the last line of the last field. This line may be shorter than the standard line.

이 방법에 따르면, 발생된 동기화 신호의 시퀀스의 복수의 이미지 사이에 보다 큰 편차를 분배할 수 있다. 더욱이, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 편차가 사전설정된 편차 범위내에 유지될 수 있다. 이러한 조정 방법은, 탐색 모드에서의 VCR에 의해 초래된 것과 같은, 정수의 라인이 입력 필드에서 빠지는 수신된 동기화 신호에서의 에러를 처리하기에 특히 바람직하다. 동기화 신호의 수신된 시퀀스에서 빠지는 라인의 수에 따라, 발생된 동기화 신호에서의 라인수가 조정되어, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 최소의 반대할 수 있는 편차를 초래한다.According to this method, a larger deviation can be distributed between a plurality of images of the sequence of generated synchronization signals. Moreover, the deviation of the generated synchronization signal from the output timing standard can be kept within a predetermined deviation range. This method of adjustment is particularly desirable for handling errors in the received synchronization signal where a line of integers falls out of the input field, such as caused by the VCR in search mode. Depending on the number of lines that fall out of the received sequence of synchronization signals, the number of lines in the generated synchronization signal is adjusted, resulting in the least inverse deviation of the generated synchronization signal from the output timing standard.

검출된 편차가, 제 2 조정 방법에 따른 타이밍 조정이 사전설정된 편차 범위보다 크게, 개별적인 발생된 동기화 신호의 편차를 초래하는 그러한 크기라면, 제 3 조정 방법이 선택된다.If the detected deviation is such a magnitude that the deviation of the individual generated synchronization signal is greater than the timing adjustment according to the second adjustment method is greater than the preset deviation range, the third adjustment method is selected.

단계(s230c)에 도시된 이러한 방법에 따르면, 검출된 편차가, 발생된 동기화 신호의 시퀀스의 모든 이미지들 사이에 분배된다. 출력 시퀀스의 모든 이미지에서 의 라인에 대응하는 발생된 수평 동기화 신호의 수를 조정함으로써, 검출된 편차가 분배되며, 또한 나머지 화소를 분배하도록 라인당 화소의 수가 조정된다. 출력 시퀀스의 모든 라인들 사이에 고르게 분배되지 않을 수 있는 나머지 화소는 마지막 필드의 마지막 라인을 형성한다.According to this method shown in step s230c, the detected deviation is distributed among all the images of the sequence of synchronization signals generated. By adjusting the number of generated horizontal synchronization signals corresponding to the lines in all the images of the output sequence, the detected deviation is distributed, and the number of pixels per line is adjusted to distribute the remaining pixels. The remaining pixels, which may not be evenly distributed between all the lines of the output sequence, form the last line of the last field.

이 방법에 따르면, 출력 타이밍 표준으로부터 사전설정된 편차 범위보다 더 벗어나는 발생된 동기화 신호없이도, 보다 큰 편차가 출력 필드/프레임 사이에 분배될 수 있다. 이러한 편차 범위는 필드/프레임당 라인의 수를 지정하는 간격 및 라인당 화소의 수를 지정하는 간격을 포함할 수 있다. 따라서, 사전결정된 편차 제한을 준수하면서, 큰 크기의 편차도, 발생된 동기화 신호 사이에 분배될 수 있다.According to this method, larger deviations can be distributed between the output fields / frames without the generated synchronization signal being more than a predetermined deviation range from the output timing standard. This deviation range may include an interval specifying the number of lines per field / frame and an interval specifying the number of pixels per line. Thus, a large amount of deviation can be distributed between the generated synchronization signals, while complying with the predetermined deviation limit.

기술된 타이밍 조정 단계(s200)의 구현은, 프로그램가능 디지털 신호 프로세서 또는 FPGA와 같은 임의의 종류의 프로그램가능 논리 회로에서 효율적으로 구현될 수 있다.The implementation of the timing adjustment step s200 described may be efficiently implemented in any kind of programmable logic circuit, such as a programmable digital signal processor or an FPGA.

요약하면, 본 발명은 사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하는 동기화 신호 발생 방안을 제공한다. 사전정의된 입력 타이밍 표준으로부터의 수신된 동기화 신호의 타이밍의 편차가 검출되고, 검출된 편차에 근거하여, 발생된 동기화 신호의 타이밍이 조정된다.In summary, the present invention provides a synchronization signal generation scheme for generating a synchronization signal based on a received synchronization signal according to a predefined output timing standard. A deviation of the timing of the received synchronization signal from a predefined input timing standard is detected, and based on the detected deviation, the timing of the generated synchronization signal is adjusted.

따라서, 수신된 동기화 신호의 타이밍에서의 편차가, 발생된 동기화 신호가 항상 본질적으로 출력 타이밍 표준을 따르는 방식으로, 발생된 동기화 신호에 도입되고, 출력 타이밍 표준으로부터의 발생된 동기화 신호의 편차가 확실히 제어될 수 있다. 따라서, 발생된 동기화 신호는, 지정된 표준으로부터의 입력 비디오 신호의 단지 약간의 편차를 허용하면서, 디지털 디스플레이 장치를 신뢰할 수 있게 구동한다. 그러한 디스플레이 응용은 LCD 및 플라즈마 평판 디스플레이를 포함한다. 종래의 동기화 신호 발생 방안의 단점인, 발생된 동기화 신호의 타이밍에서의 실질적인 에러의 발생이 회피된다.Thus, a deviation in the timing of the received synchronization signal is introduced into the generated synchronization signal in such a way that the generated synchronization signal always follows the output timing standard, and the deviation of the generated synchronization signal from the output timing standard is assured. Can be controlled. Thus, the generated synchronization signal reliably drives the digital display device while allowing only a slight deviation of the input video signal from the specified standard. Such display applications include LCDs and plasma flat panel displays. The generation of substantial errors in the timing of the generated synchronization signal, which is a disadvantage of the conventional synchronization signal generation scheme, is avoided.

본 발명에 따르면, 수신된 동기화 신호에 근거하여 동기화 신호를 발생하는 개선된 방안을 제공할 수 있다.According to the present invention, an improved scheme for generating a synchronization signal based on a received synchronization signal can be provided.

Claims (44)

사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호(601)에 근거하여, 동기화 신호(602)를 발생하는 동기화 신호 발생기―상기 수신된 동기화 신호(601) 및 상기 발생된 동기화 신호(602)는 수평 및 수직 비디오 동기화 신호를 포함함―에 있어서,According to a predefined output timing standard, based on the received synchronization signal 601, a synchronization signal generator that generates a synchronization signal 602—the received synchronization signal 601 and the generated synchronization signal 602 are Comprising horizontal and vertical video synchronization signals, 사전정의된 입력 타이밍 표준으로부터 상기 수신된 동기화 신호(601)의 타이밍의 편차를 검출하는 검출 수단(610, 710)과, Detection means (610, 710) for detecting a deviation in timing of the received synchronization signal (601) from a predefined input timing standard; 상기 검출 수단(610, 710)에 의해 검출된 상기 편차에 근거하여, 상기 발생된 동기화 신호(602)의 타이밍을 조정하는 타이밍 조정 회로(620, 720)를 포함하는A timing adjustment circuit 620, 720 for adjusting the timing of the generated synchronization signal 602 based on the deviation detected by the detection means 610, 710; 동기화 신호 발생기.Synchronization signal generator. 제 1 항에 있어서,The method of claim 1, 상기 검출 수단(710, 810)은 수신된 동기화 신호들(601, 801) 사이의 시간 주기를 화소 클럭 카운트값의 단위로 측정하기 위해, 제 1 화소 클럭 신호를 카운팅하는 카운터(715, 815)를 포함하는 동기화 신호 발생기.The detection means 710 and 810 count counters 715 and 815 for counting the first pixel clock signal to measure the time period between the received synchronization signals 601 and 801 in units of pixel clock count values. A synchronization signal generator that includes. 제 2 항에 있어서,The method of claim 2, 상기 카운터(715, 815)는 사전정의된 수의 후속 입력 이미지의 주기에 대해 화소의 수를 카운트하는 동기화 신호 발생기.The counter (715, 815) counts the number of pixels for a predefined number of subsequent input image periods. 제 3 항에 있어서,The method of claim 3, wherein 상기 주기는 1 또는 2 후속 입력 필드에 대응하는 동기화 신호 발생기.Wherein the period corresponds to one or two subsequent input fields. 제 3 항에 있어서,The method of claim 3, wherein 상기 주기는 10 후속 입력 필드에 대응하는 동기화 신호 발생기.Wherein the period corresponds to 10 subsequent input fields. 제 3 항에 있어서,The method of claim 3, wherein 상기 후속 입력 이미지의 수는, 상기 입력 타이밍 표준에 따른 상기 후속 입력 이미지의 수의 주기(t0)가 상기 출력 타이밍 표준에 따른 정수의 후속 출력 이미지의 주기(t0)에 대응하도록 사전설정되는 동기화 신호 발생기.The number of subsequent input images is a synchronization signal that is preset such that a period t0 of the number of subsequent input images according to the input timing standard corresponds to a period t0 of an integer subsequent output image according to the output timing standard. generator. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 6, 상기 타이밍 조정 회로(620, 720, 810)는 현재 출력 이미지의 발생된 동기화 신호(602, 802)의 타이밍을 조정하는 동기화 신호 발생기.The timing adjustment circuit (620, 720, 810) for adjusting the timing of the generated synchronization signal (602, 802) of the current output image. 제 6 항에 있어서,The method of claim 6, 상기 타이밍 조정 회로(620, 720, 810)는 출력 이미지의 시퀀스의 발생된 동기화 신호(602, 802)의 타이밍을 조정하고, 상기 시퀀스의 이미지의 수는 상기 출력 타이밍 표준에 따른 상기 시퀀스의 주기(t0)가 상기 사전설정된 수의 후속 입력 이미지의 상기 주기(t0)에 대응하도록 사전설정되는 동기화 신호 발생기.The timing adjustment circuits 620, 720, 810 adjust the timing of the generated synchronization signals 602, 802 of the sequence of output images, wherein the number of images in the sequence is determined by the period of the sequence according to the output timing standard. and t0) is preset to correspond to the period t0 of the preset number of subsequent input images. 제 8 항에 있어서,The method of claim 8, 상기 타이밍 조정 회로(620, 720, 810)는 상기 입력 타이밍 표준에 의해 지정된 것보다 높은 카운트된 화소의 수에 응답하여 상기 출력 이미지의 시퀀스의 마지막 이미지의 발생된 수평 동기화 신호의 수를 증가시키는 동기화 신호 발생기.The timing adjustment circuits 620, 720, and 810 synchronize to increase the number of generated horizontal synchronization signals of the last image of the sequence of output images in response to the number of counted pixels higher than that specified by the input timing standard. Signal generator. 제 8 항에 있어서,The method of claim 8, 상기 타이밍 조정 회로(620, 720, 810)는 상기 입력 타이밍 표준에 의해 지정된 것보다 낮은 카운트된 화소의 수에 응답하여 상기 출력 이미지의 시퀀스의 마지막 이미지의 발생된 수평 동기화 신호의 수를 감소시키는 동기화 신호 발생기.The timing adjustment circuits 620, 720, 810 are configured to reduce the number of generated horizontal synchronization signals of the last image of the sequence of output images in response to the number of counted pixels lower than that specified by the input timing standard. Signal generator. 제 8 항에 있어서,The method of claim 8, 상기 타이밍 조정 회로(620, 720, 810)는 상기 출력 이미지의 시퀀스의 모든 이미지에서의 발생된 수평 동기화 신호의 수를 조정함으로써, 카운트된 화소의 수에서의 편차를 분배하는 동기화 신호 발생기.And the timing adjustment circuit (620, 720, 810) distributes the deviation in the number of pixels counted by adjusting the number of generated horizontal synchronization signals in all images of the sequence of output images. 제 11 항에 있어서,The method of claim 11, 상기 타이밍 조정 회로(620, 720, 810)는 상기 출력 이미지의 시퀀스의 모든 라인에 대해 연속적으로 발생된 수평 동기화 신호들 사이의 시간 간격을 더 조정하는 동기화 신호 발생기.The timing adjustment circuit (620, 720, 810) further adjusts the time interval between successive horizontal synchronization signals for all lines of the sequence of output images. 제 8 항 내지 제 12 항 중 어느 한 항에 있어서,The method according to any one of claims 8 to 12, 상기 타이밍 조정 회로(620, 720, 810)는 상기 사전설정된 수의 입력 이미지에 대해 검출된 편차(△t10, △t20, △t30)를 현재 또는 이후의 출력 이미지의 시퀀스내로 완전하게 도입하는 동기화 신호 발생기.The timing adjustment circuits 620, 720, and 810 provide a synchronization signal that completely introduces the detected deviations? T10,? T20,? T30 for the preset number of input images into a sequence of current or subsequent output images. generator. 제 8 항 내지 제 13 항 중 어느 한 항에 있어서,The method according to any one of claims 8 to 13, 상기 타이밍 조정 회로(620, 720, 810)는 출력 이미지의 시퀀스에 대한 현재 이미지 위치를 나타내는 시퀀스 위치 신호를 더 발생하는 동기화 신호 발생기.The timing adjustment circuit (620, 720, 810) further generates a sequence position signal indicative of the current image position relative to the sequence of output images. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 14, 상기 타이밍 조정 회로(720, 810)는 제 2 화소 클럭 신호에 따라 상기 발생된 동기화 신호(602, 802)의 시간적 위치를 결정하는 동기화 신호 발생기.The timing adjustment circuit (720, 810) determines a temporal position of the generated synchronization signal (602, 802) according to a second pixel clock signal. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 15, 상기 타이밍 조정 회로(620, 720, 810)는 상기 동기화 신호 발생을 제어하기 위해, 필드 또는 프레임당 라인의 수를 결정하는 동기화 신호 발생기.And the timing adjustment circuit (620, 720, 810) determines the number of lines per field or frame to control the synchronization signal generation. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 16, 상기 타이밍 조정 회로(620, 720, 810)는 상기 동기화 신호 발생을 제어하기 위해, 라인당 화소의 수를 결정하는 동기화 신호 발생기.And the timing adjustment circuit (620, 720, 810) determines the number of pixels per line to control the synchronization signal generation. 제 8 항 내지 제 17 항 중 어느 한 항에 있어서,The method according to any one of claims 8 to 17, 상기 타이밍 조정 회로(620, 720, 810)는 이하의 사전정의된 동작들, 즉,The timing adjustment circuits 620, 720, and 810 may use the following predefined operations, i.e. (i) 라인의 수를 조정함으로써 출력 이미지의 시퀀스의 마지막 이미지에 검출된 편차를 도입하고, 나머지 화소를 마지막 라인에 추가하며,(i) introduce a detected deviation in the last image of the sequence of output images by adjusting the number of lines, add the remaining pixels to the last line, (ii) 모든 상기 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차를 분배하고, 나머지 화소를 마지막 이미지의 마지막 라인에 추가하며,(ii) distribute the detected deviation between all images of the sequence of output images by adjusting the number of lines of all said images, add the remaining pixels to the last lines of the last image, (iii) 모든 상기 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차를 분배하고, 나머지 화소를 모든 상기 이미지의 모든 라인들 사이에 분배하며, 나머지 화소를 마지막 이미지의 마지막 라인에 추가(iii) distributing the detected deviation between all images of the sequence of output images by adjusting the number of lines of all the images, distributing the remaining pixels among all the lines of all the images, and remaining pixels of the last image Add to last line 하는 동작들로부터 조정 동작을 선택하는 동기화 신호 발생기.A synchronization signal generator that selects an adjustment action from the actions performed. 제 18 항에 있어서,The method of claim 18, 상기 조정 동작은 상기 편차의 크기(magnitude) 및/또는 방향(direction)에 근거하여 선택되는 동기화 신호 발생기.And the adjustment operation is selected based on the magnitude and / or direction of the deviation. 제 19 항에 있어서,The method of claim 19, 상기 조정 동작은, 상기 발생된 동기화 신호의 타이밍과 상기 출력 타이밍 표준 사이의 편차가 사전정의된 편차 범위를 초과하지 않도록 선택되는 동기화 신 호 발생기.The adjustment operation is selected such that a deviation between the timing of the generated synchronization signal and the output timing standard does not exceed a predefined deviation range. 제 18 항에 있어서,The method of claim 18, 상기 타이밍 조정 회로(620, 720, 810)는 상기 조정 동작을 선택하기 위해, 수신된 동기화 신호의 유형 및 시간을 평가하는 동기화 신호 발생기.And the timing adjustment circuit (620, 720, 810) evaluates the type and time of the received synchronization signal to select the adjustment operation. 비디오 신호가 시간적 프레임 레이트 변환되도록 하는 비디오 변환 회로에 있어서,A video conversion circuit for causing a video signal to be temporally frame rate converted, 제 1 항 내지 제 21 항에 따른 동기화 신호 발생기를 포함하는A synchronization signal generator as claimed in claim 1. 비디오 변환 회로.Video conversion circuit. 사전정의된 출력 타이밍 표준에 따라서, 수신된 동기화 신호에 근거하여, 동기화 신호를 발생하는 방법―상기 수신된 동기화 신호 및 상기 발생된 동기화 신호는 수평 및 수직 비디오 동기화 신호를 포함함―에 있어서,A method of generating a synchronization signal based on a received synchronization signal, in accordance with a predefined output timing standard, wherein the received synchronization signal and the generated synchronization signal comprise horizontal and vertical video synchronization signals; 사전정의된 입력 타이밍 표준으로부터 상기 수신된 동기화 신호의 타이밍의 편차를 검출하는 단계(s100)와,Detecting a deviation of timing of the received synchronization signal from a predefined input timing standard (s100); 상기 검출 단계(s100)에 의해 검출된 상기 편차에 근거하여 상기 발생된 동 기화 신호의 타이밍을 조정하는 단계(s200)를 포함하는 Adjusting the timing of the generated synchronization signal based on the deviation detected by the detecting step (s100) (s200). 동기화 신호 발생 방법.How to generate a synchronization signal. 제 23 항에 있어서,The method of claim 23, 상기 검출 단계(s100)는 수신된 동기화 신호들 사이의 시간 주기를 화소 클럭 카운트값의 단위로 측정하기 위해, 제 1 화소 클럭 신호를 카운팅하는 단계(s110)를 포함하는 동기화 신호 발생 방법.The detecting step (s100) includes counting the first pixel clock signal (s110) to measure a time period between received synchronization signals in units of a pixel clock count value (s110). 제 24 항에 있어서,The method of claim 24, 상기 검출 단계(s100)는 특정 동기화 신호 수신시에, 상기 제 1 화소 클럭 신호의 카운트값을 리세트하는 단계(s120)를 더 포함하는 동기화 신호 발생 방법.The detecting step (s100) further includes the step (s120) of resetting a count value of the first pixel clock signal upon receiving a specific synchronization signal. 제 25 항에 있어서,The method of claim 25, 상기 화소의 수는 사전정의된 수의 후속 입력 이미지의 주기에 대해 카운트되는 동기화 신호 발생 방법.And the number of pixels is counted for a period of a predefined number of subsequent input images. 제 26 항에 있어서,The method of claim 26, 상기 주기는 1 또는 2 후속 입력 필드에 대응하는 동기화 신호 발생 방법.Wherein said period corresponds to one or two subsequent input fields. 제 26 항에 있어서,The method of claim 26, 상기 주기는 10 후속 입력 필드에 대응하는 동기화 신호 발생 방법.Wherein said period corresponds to 10 subsequent input fields. 제 26 항에 있어서,The method of claim 26, 상기 후속 입력 이미지의 수는, 상기 입력 타이밍 표준에 따른 상기 사전정의된 수의 후속 입력 이미지의 주기(t0)가 상기 출력 타이밍 표준에 따른 정수의 후속 출력 이미지의 주기(t0)에 대응하도록 사전설정되는 동기화 신호 발생 방법.The number of subsequent input images is preset such that the period t0 of the predefined number of subsequent input images according to the input timing standard corresponds to the period t0 of an integer subsequent output image according to the output timing standard. Synchronization signal generation method. 제 23 항 내지 제 29 항 중 어느 한 항에 있어서,The method according to any one of claims 23 to 29, 상기 타이밍 조정 단계(s200)는 현재 출력 이미지의 발생된 동기화 신호(602, 802)의 타이밍을 조정하는 동기화 신호 발생 방법.The timing adjusting step (s200) adjusts the timing of the generated synchronization signal (602, 802) of the current output image. 제 29 항에 있어서,The method of claim 29, 상기 타이밍 조정 단계(s200)는 출력 이미지의 시퀀스의 발생된 동기화 신호의 타이밍을 조정하고, 상기 시퀀스의 이미지의 수는 상기 출력 타이밍 표준에 따른 상기 시퀀스의 주기(t0)가 상기 사전설정된 수의 후속 입력 이미지의 상기 주기(t0)에 대응하도록 사전설정되는 동기화 신호 발생 방법.The timing adjusting step s200 adjusts the timing of the generated synchronization signal of the sequence of output images, wherein the number of images of the sequence is such that the period t0 of the sequence according to the output timing standard is subsequent to the preset number. And a synchronization signal generation method which is preset to correspond to the period t0 of the input image. 제 31 항에 있어서,The method of claim 31, wherein 상기 타이밍 조정 단계(s200)는 상기 입력 타이밍 표준과는 상이한 카운트된 화소의 수에 응답하여 상기 출력 이미지의 시퀀스의 마지막 이미지의 발생된 수평 동기화 신호의 수를 조정(s230a)하는 동기화 신호 발생 방법.The timing adjustment step (s200) adjusts the number of generated horizontal synchronization signals of the last image of the sequence of output images in response to the number of counted pixels different from the input timing standard (s230a). 제 31 항에 있어서,The method of claim 31, wherein 상기 타이밍 조정 단계(s200)는 상기 출력 이미지의 시퀀스의 모든 이미지에서의 발생된 수평 동기화 신호의 수를 조정함으로써, 카운트된 화소의 수에서의 편차를 분배(s230b)하는 동기화 신호 발생 방법.And the timing adjusting step (s200) distributes (s230b) the deviation in the number of counted pixels by adjusting the number of generated horizontal synchronization signals in all images of the sequence of output images. 제 33 항에 있어서,The method of claim 33, wherein 상기 타이밍 조정 단계(s200)는 상기 출력 이미지의 시퀀스의 모든 라인에 대해 연속적으로 발생된 수평 동기화 신호들 사이의 시간 간격을 더 조정하는 동기화 신호 발생 방법.The timing adjustment step (s200) further adjusts the time interval between successive horizontal synchronization signals for all the lines of the sequence of the output image. 제 31 항 내지 제 34 항 중 어느 한 항에 있어서,The method according to any one of claims 31 to 34, wherein 상기 타이밍 조정 단계(s200)는 상기 사전설정된 수의 입력 이미지에 대해 검출된 편차(△t10, △t20, △t30)를 현재 또는 이후의 출력 이미지의 시퀀스내로 완전히 도입하는 동기화 신호 발생 방법.And the timing adjustment step (s200) completely introduces detected deviations (Δt10, Δt20, Δt30) for the preset number of input images into a sequence of current or subsequent output images. 제 31 항 내지 제 35 항 중 어느 한 항에 있어서,The method according to any one of claims 31 to 35, 출력 이미지의 시퀀스에 대한 현재 이미지 위치를 나타내는 시퀀스 위치 신호를 발생하는 단계를 더 포함하는 동기화 신호 발생 방법.Generating a sequence position signal indicative of the current image position relative to the sequence of output images. 제 23 항 내지 제 36 항 중 어느 한 항에 있어서,The method according to any one of claims 23 to 36, 상기 타이밍 조정 단계(s200)는 제 2 화소 클럭 신호에 따라 상기 출력 동기 화 신호의 시간적 위치를 결정하는 동기화 신호 발생 방법.The timing adjustment step (s200) is a synchronization signal generation method for determining the temporal position of the output synchronization signal in accordance with a second pixel clock signal. 제 23 항 내지 제 37 항 중 어느 한 항에 있어서,The method according to any one of claims 23 to 37, 상기 타이밍 조정 단계(s200)는 상기 동기화 신호 발생을 제어하기 위해, 필드 또는 프레임당 라인의 수를 결정하는 동기화 신호 발생 방법.The timing adjusting step (s200) determines the number of lines per field or frame to control the generation of the synchronization signal. 제 23 항 내지 제 38 항 중 어느 한 항에 있어서,The method according to any one of claims 23 to 38, 상기 타이밍 조정 단계(s200)는 상기 동기화 신호 발생을 제어하기 위해, 라인당 화소의 수를 결정하는 동기화 신호 발생 방법.The timing adjusting step (s200) determines the number of pixels per line to control the generation of the synchronization signal. 제 31 항 내지 제 39 항 중 어느 한 항에 있어서,The method according to any one of claims 31 to 39, 상기 타이밍 조정 단계(s200)는 이하의 사전정의된 동작들, 즉,The timing adjusting step s200 may include the following predefined operations, namely (i) 라인의 수를 조정함으로써 출력 이미지의 시퀀스의 마지막 이미지에 검출된 편차를 도입(s230a)하고, 나머지 화소를 마지막 라인에 추가하며,(i) introducing the detected deviation in the last image of the sequence of output images by adjusting the number of lines (s230a), adding the remaining pixels to the last line, (ii) 모든 상기 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차를 분배(s230b)하고, 나머지 화소를 마지막 이미지의 마지막 라인에 추가하며,(ii) distributing the detected deviation between all images of the sequence of output images by adjusting the number of lines of all the images (s230b), and adding the remaining pixels to the last line of the last image, (iii) 모든 상기 이미지의 라인수를 조정함으로써 출력 이미지의 시퀀스의 모든 이미지들 사이에 검출된 편차를 분배(s230c)하고, 나머지 화소를 모든 상기 이미지의 모든 라인들 사이에 분배하며, 나머지 화소를 마지막 이미지의 마지막 라인에 추가(iii) distributing the detected deviation between all images of the sequence of output images by adjusting the number of lines of all the images (s230c), distributing the remaining pixels among all the lines of all the images, and disposing the remaining pixels. Append to last line of last image 하는 동작들로부터 조정 동작을 선택하는 단계(s220)를 포함하는 동기화 신호 발생 방법.And (s220) selecting an adjustment operation from the operations to perform the synchronization signal generation. 제 40 항에 있어서,The method of claim 40, 상기 조정 동작은 상기 편차의 크기 및/또는 방향에 근거하여 선택되는 동기화 신호 발생 방법.And the adjustment operation is selected based on the magnitude and / or direction of the deviation. 제 41 항에 있어서,42. The method of claim 41 wherein 상기 조정 동작은, 상기 발생된 동기화 신호의 타이밍과 상기 출력 타이밍 표준 사이의 편차가 사전정의된 편차 범위를 초과하지 않도록 선택되는 동기화 신호 발생 방법.And the adjustment operation is selected such that the deviation between the timing of the generated synchronization signal and the output timing standard does not exceed a predefined deviation range. 제 40 항에 있어서,The method of claim 40, 상기 타이밍 조정 단계(s200)는 조정 동작을 선택하기 위해, 수신된 동기화 신호의 유형 및 시간을 평가하는 단계를 더 포함하는 동기화 신호 발생 방법.The timing adjustment step (s200) further comprises the step of evaluating the type and time of the received synchronization signal to select the adjustment operation. 비디오 신호가 시간적 프레임 레이트 변환되도록 하는 방법에 있어서,A method for causing a video signal to be temporally frame rate converted, 제 23 항 내지 제 43 항 중 어느 한 항에 따른 동기화 신호 발생 방법을 포함하는44. A method for generating a synchronization signal according to any one of claims 23 to 43 비디오 변환 방법.How to convert video.
KR1020050034999A 2004-04-27 2005-04-27 Sequence adaptive synchronization signal generator KR20060047515A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04010022A EP1592245A1 (en) 2004-04-27 2004-04-27 Adaptive generation of synchronization signals
EP04010022.4 2004-04-27

Publications (1)

Publication Number Publication Date
KR20060047515A true KR20060047515A (en) 2006-05-18

Family

ID=34924761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050034999A KR20060047515A (en) 2004-04-27 2005-04-27 Sequence adaptive synchronization signal generator

Country Status (5)

Country Link
US (1) US20050237429A1 (en)
EP (1) EP1592245A1 (en)
JP (1) JP2005318610A (en)
KR (1) KR20060047515A (en)
CN (1) CN1725846A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210153138A (en) * 2019-05-10 2021-12-16 시네웨이브 피티이. 엘티디. Systems and methods for synchronizing audio content on a mobile device to a separate visual display system

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239355B2 (en) * 2004-05-17 2007-07-03 Mstar Semiconductor, Inc. Method of frame synchronization when scaling video and video scaling apparatus thereof
JP4720658B2 (en) * 2005-07-19 2011-07-13 パナソニック株式会社 Synchronization detection circuit and multi-mode wireless communication device
JP5062661B2 (en) * 2006-11-24 2012-10-31 アルパイン株式会社 Video signal output apparatus and method
WO2009037812A1 (en) * 2007-09-19 2009-03-26 Panasonic Corporation Synchronization signal generation device
CN101911669B (en) * 2007-12-27 2013-07-10 松下电器产业株式会社 Synchronous signal conversion circuit, signal processing system including it, and synchronous signal conversion method
EP2337011A4 (en) * 2008-10-14 2012-04-11 Sharp Kk Lamp on/off operation control method, clock generation method, clock generation circuit, light source control circuit, and display device
JP5163702B2 (en) 2010-06-16 2013-03-13 セイコーエプソン株式会社 Imaging apparatus and timing control circuit
CN102006397B (en) * 2010-10-26 2012-08-08 成都国腾电子技术股份有限公司 Video field synchronizing signal generating circuit
CN102487438B (en) * 2010-12-02 2014-10-15 瑞昱半导体股份有限公司 Image conversion apparatus and method thereof
GB2492098B (en) 2011-06-21 2014-08-06 Canon Kk Method and apparatus for regenerating a pixel clock signal
CN103956135A (en) * 2011-12-31 2014-07-30 四川虹欧显示器件有限公司 Display method and device for plasma display device
GB2505872B (en) * 2012-07-24 2019-07-24 Snell Advanced Media Ltd Interpolation of images
CN102968951A (en) * 2012-11-30 2013-03-13 四川虹欧显示器件有限公司 Method for self-adaptively adjusting overflow of sustaining pulses under programmable array logic (PAL) mode
CN107102283A (en) * 2017-05-27 2017-08-29 上海市计量测试技术研究院 A kind of oscilloscope calibrator square wave amplitude measuring system and method
CN107835455B (en) * 2017-11-07 2021-06-04 晶晨半导体(上海)股份有限公司 Automatic adjusting method for clock frequency
JP7119948B2 (en) 2018-11-28 2022-08-17 セイコーエプソン株式会社 Circuit devices, electro-optical devices, electronic devices and moving bodies

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU560269B2 (en) * 1982-09-22 1987-04-02 Philips Electronics N.V. Field number conversion
NL8700903A (en) * 1987-04-16 1988-11-16 Philips Nv IMAGE DISPLAY DEVICE WITH A GRID CONVERTER.
JPH10136290A (en) * 1996-10-28 1998-05-22 Casio Comput Co Ltd Liquid crystal display device
JP3580792B2 (en) * 2001-12-12 2004-10-27 沖電気工業株式会社 Video signal detection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210153138A (en) * 2019-05-10 2021-12-16 시네웨이브 피티이. 엘티디. Systems and methods for synchronizing audio content on a mobile device to a separate visual display system

Also Published As

Publication number Publication date
JP2005318610A (en) 2005-11-10
EP1592245A1 (en) 2005-11-02
CN1725846A (en) 2006-01-25
US20050237429A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
KR20060047515A (en) Sequence adaptive synchronization signal generator
US7158186B2 (en) Method and system for changing the frame rate to be optimal for the material being displayed while maintaining a stable image throughout
EP0913053B1 (en) Synchronization of multiple video and graphic sources with a display using a slow pll approach
JP4690636B2 (en) Method and apparatus for vertically locking an input video signal and an output video signal
EP1056285A2 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
US7268820B2 (en) Video signal conversion apparatus delivering enhanced display quality for video signals from film and video sources
KR100393458B1 (en) Vertical Panning System for Interlaced Video
JP2003189257A (en) Image signal processing apparatus and method
JP3580792B2 (en) Video signal detection circuit
KR100510148B1 (en) Display synchronization signal generation apparatus in the analog video signal receiver and method thereof
JP2007053695A (en) 2-2 pulldown signal detector and 2-2 pulldown signal detection method
KR100385975B1 (en) Apparatus for converting video format and method thereof
KR100233900B1 (en) Display device
KR950004106B1 (en) Picture image control circuit
JP3299838B2 (en) Wide aspect television display
KR0166758B1 (en) Method and device for displaying the liquid crystal panel with vga image signal
JP3642181B2 (en) Double-speed video display method, display device, and television receiver
JPH04306987A (en) Television receiver
JP2852256B2 (en) Digital television signal processor
KR100370073B1 (en) Apparatus and Method of Frame Sync Control for VCR Record output of Digital Broadcasting
KR100224579B1 (en) Horizontal signchroniting apparatus and method using pll in image processing system
JP2964490B2 (en) Television receiver
JP2653351B2 (en) Digital television receiver
JPH1132234A (en) Horizontal synchronization signal separating circuit
JPH07322089A (en) Circuit for detecting and reproducing vertical synchronizing signal

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid