JP2653351B2 - Digital television receiver - Google Patents

Digital television receiver

Info

Publication number
JP2653351B2
JP2653351B2 JP7067351A JP6735195A JP2653351B2 JP 2653351 B2 JP2653351 B2 JP 2653351B2 JP 7067351 A JP7067351 A JP 7067351A JP 6735195 A JP6735195 A JP 6735195A JP 2653351 B2 JP2653351 B2 JP 2653351B2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
clock
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7067351A
Other languages
Japanese (ja)
Other versions
JPH07274200A (en
Inventor
敏則 村田
郁也 荒井
俊之 栗田
一三夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7067351A priority Critical patent/JP2653351B2/en
Publication of JPH07274200A publication Critical patent/JPH07274200A/en
Application granted granted Critical
Publication of JP2653351B2 publication Critical patent/JP2653351B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、ディジタルテレビジョ
ン受信機に係り、特にVTR等によって生じるNTSC
方式の仕様を満足しない非標準信号に対して最適な処理
を施すのに必要な、同期処理を含む信号処理を行うディ
ジタルテレビジョン受信機に関する。 【0002】 【従来の技術】従来のテレビジョン受信機では、色信号
が輝度信号に周波数多重されていることに起因するクロ
スカラー、ドットクロール、さらに、インタレース走査
に起因するラインフリッカ、走査線妨害などの画質の劣
化が生じることが知らされている。このような画質劣化
要因を取り除き、高画質化を図るために、半導体メモリ
とディジタル信号処理技術を用い、画像の時間方向の相
関性(フレーム相関、フィールド相関)を利用したフレ
ームくし形フィルタによるY/C分離(輝度・色度分
離)、フィールド間補間による走査線密度の倍密化、順
次走査変換といった時間軸処理技術の導入が考えられて
いる(特開昭58−115995、特開昭58−793
79)。ただし、これらの高画質化手段は、周知のよう
にフレーム相関・フィールド相関の強い静止画像のみに
ついて効果を発揮するが、動画像についてはかえって妨
害を発生することになる。そこで、フレーム間の差をと
ることで画像の動きを検出し、静止画像と判定される時
は、フレームくし形フィルタ、フィールド間補間という
前記時間軸上の処理、一方、動画と判定される時は、フ
ィールド内の空間処理に切り換える、いわゆる動き適応
形の処理を導入し実用化を目指すものが知られている
(特開昭59−45770)。 【0003】 【発明が解決しようとする課題】上記技術は、色副搬送
波周波数fSC、水平走査周波数fH、垂直走査周波数fV
が、予め定められた周波数関係に正確に管理されたテレ
ビジョン信号(以下、標準信号と呼ぶ)についてその効
果が期待できるが、家庭用VTRやパーソナルコンピュ
ータのようにfSC,fH,fVが定められた周波数関係に
ないテレビジョン信号(以下、非標準信号と呼ぶ)につ
いてその効果を引き出すことができないという問題があ
った。 【0004】例えば、NTSC方式の場合には、fSC
Hは fSC=(455/2)・fH ─────(1) の関係が、また、fHとfVとの間には、 fH =(525/2)・fV =(262+1/2)・fV─(2) なる関係が定められている。(2)式は、走査線がイン
タレースしていることを示しており、現フィールドの隣
りあう2本の走査線上の画素を考えると、その丁度中間
に前フィールドの走査線の画素が対応する。一方、
(1)式と(2)式から fSC=(119437+1/2)・fV/2 ──────(3) が得られるが、これは色副搬送波の位相が1フレーム期
間(周波数fV/2)離れた信号間で逆相になることを
示す。このように、標準信号においては上記関係が成立
するので、フレームくし形処理やフィールド間補間が可
能となる。 【0005】しかし、周波数fSC,fH,fVが前記
(1),(2)式を満足しない非標準信号では、フィー
ルド間の画素の対応、フレーム間の色副搬送波の反転の
関係が成立しなくなるため、フィールド間走査線補間や
フレームくし形による輝度信号と色信号の分離が正確に
できなくなる。したがって、静止画と判定された場合に
は、上記処理により画質が大幅に劣化することになる。
このように、従来技術においては、標準/非標準の信号
の性質まで考慮されておらず、非標準信号に対して適切
な処理を施すことが困難であった。 【0006】一方、走査線補間処理を行うためには、入
力信号の水平走査周波数fHを基準としてその2倍の水
平走査周波数2fHを再生し、これによりディスプレイ
側の偏向回路を駆動する必要がある(特開昭57−15
2279、特開昭58−79379)。従来、これを実
現するため、入力信号から同期信号を抽出した後PLL
回路により2fHを発生させて、信号処理の基準とし、
さらにこの2fHを基に、偏向側のAFC回路で同期信
号を再生するのが一般的であった。この場合、入力信号
から見ると、従属接続された第1と第2の2つのPLL
回路を経て、2fHなる同期信号を再生することになる
ため、ジッタやスキューを多分に含む前記家庭用VTR
等の非標準信号に対しては、再生した同期信号の安定度
が悪いという問題があった。つまり、入力信号にスキュ
ー(ステップ状の位相変化)が存在すると、第1のPL
Lはそれに追従すべく振動的に応答する。次に、第2の
PLLは、第1のPLLの出力に追従するようさらに振
動的に動作するので、入力の位相変化に完全に追従する
までの遅れ時間が大きくなる。また、不規則に発生する
ジッタを考えてみると、各々のジッタについて各PLL
は上記のように動作するので、ジッタとそれに対する応
答の状況によっては、かえってゆれを増大させることに
もなる。このように、従来技術においては、家庭用VT
Rのような非標準信号に対して再生した同期信号の安定
度が悪いという問題も存在していた。 【0007】本発明の目的は、非標準信号に対しても良
好な画質の得られる同期処理を含む信号処理を行うディ
ジタルテレビジョン受信機を提供するにある。 【0008】 【課題を解決するための手段】上記の目的を達成するた
め、本発明では入力のテレビジョン信号から同期信号を
分離し、分離した同期信号にもとづいた第1のパルスを
発生させる手段と、入力のテレビジョン信号に含まれる
カラーバースト信号に同期した第2のパルスを発生させ
る手段と、前記第1と第2のパルスをそれぞれ所定数分
周する第1と第2の分周器と、該第1と第2の分周器の
出力を比較する比較手段を備え、入力のテレビジョン信
号が標準信号か非標準信号かを検出し、その検出結果に
基づいて入力のテレビジョン信号に対応したクロックの
切り換え等の最適な処理を行うようにした。 【0009】さらに、検出動作を確実にするため、光ビ
デオディスクプレーヤのスティルモードのように標準信
号にきわめて近い非標準信号に対しては、色復調時にお
けるバースト再生用制御電圧の乱れを検知する乱れ検知
手段を設け、これによっても標準信号か非標準信号かを
判定するようにした。 【0010】一方、水平同期信号の再生については、1
つのPLLにてこれを再生するようにした。すなわち、
同期分離出力とフライバックパルスを分周したものとを
直接位相比較して電圧制御発振器を制御し、これを所定
数分周することで2倍の水平周波数をもつ同期信号を再
生した。また、該電圧制御発振器の出力は非標準信号を
処理するための最適信号処理用クロックとしても利用さ
れる。 【0011】以上の手段により、上記目的は達成され
る。 【0012】 【作用】前記第1の分周器は、同期分離出力fHをm分
周(m=1,2,……)し、一方、第2の分周器はカラ
ーバースト信号fSCを455m/2分周し、比較手段
は、両者の出力の周期を比較する。入力のテレビジョン
信号が標準信号であれば、(1)式が成立するので比較
手段は一致出力を出し、標準信号と判別する。一方、入
力のテレビジョン信号が非標準信号であれば、(1)式
は成立しないので比較手段は不一致出力を出し、非標準
信号と判別する。 【0013】次に、光ビデオディスクプレーヤのスティ
ルモードにおいては、出力されるビデオ信号の色副搬送
波の位相はフレーム間で同相となる。このため、逆相関
係を利用するフレームくし形フィルタは利用することが
できず非標準信号となる。 【0014】この場合は、色副搬送波が1フレームに1
回不連続となるため、その時点においてカラーバースト
再生用の制御電圧は乱れる。したがって、前記制御電圧
の乱れ検知手段は、ある所定のしきい値を設け、このし
きい値を越えた場合、非標準信号と判定する。 【0015】以上の検出結果に基づいて、テレビジョン
の入力信号をアナログ信号からディジタル信号に変換す
るアナログ−ディジタル変換回路(A/D変換器)及び
信号処理回路は後述する理由により、処理クロックを、
標準信号に対してはカラーバーストを基準としたクロッ
クとして通常の信号処理を行い、一方、非標準信号に対
しては、水平同期信号を基準とした前記電圧制御発振器
の出力を利用するよう切換え、また、動き適応時空間輝
度色度分離回路を空間内の処理に切換える。 【0016】さらに、該電圧制御発振器と前記分周器お
よび位相比較手段はPLL回路を構成し、入力の水平同
期信号を直接の基準としてその2倍の周波数を有するフ
ライバックパルスを作成し、偏向系を直接駆動する。以
上により非標準信号に対しても最適な処理が行え、良好
な画質を提供することができる。 【0017】 【実施例】以下、本発明によるディジタルテレビジョン
受信機の信号および同期処理回路の第1の実施例を図1
により説明する。また、以下のすべての説明はNTSC
方式を例として行う。 【0018】図1において、101はビデオ信号入力端
子、102はラインくし形フィルタ、103,104は
スイッチ、105は帯域通過フィルタ(BPF)、10
6は色復調回路、107,108はそれぞれ輝度信号
用、色信号用のA/D変換器、109は動き適応輝度
(Y)分離回路(フレームくし形フィルタとラインくし
形フィルタ)、110は動き適応色(C)分離回路(同
上)、111,112はスイッチ、113は輝度信号用
ノイズリデューサ、114は色信号用ノイズリデュー
サ、115は輝度信号用動き適応走査線補間回路、11
6は色信号用走査線補間回路、117,118はそれぞ
れ、輝度信号用、色信号用D/A変換器、119はRG
B変換回路、120はブラウン管、121はバースト信
号抽出回路、122は位相比較器、123は低域通過フ
ィルタ(LPF)、124は電圧制御発振器、125,
126は分周器、127は同期分離回路、128は位相
比較器、129は2PF、130は電圧制御発振器、1
31は分周器、132は水平励振・出力回路、133は
フライバックトランス、134,135は分周器、13
6は周期比較器、137は積分器、138はスイッチ、
139は分周器である。140は前処理部、141は水
平同期再生部、142は制御電圧の乱れ検知回路、14
3はオア回路である。 【0019】まず、信号処理系の動作の概要について述
べる。標準信号が入力された場合、スイッチ103,1
04,111,112,138は図示と反対側に閉じ
る。輝度信号用A/D変換器107には、入力信号がそ
のまま入力される。一方、色信号については、BPF1
05にて色信号帯域のみが抜きとられ、色復調回路10
6にて色差信号が得られる。色信号用A/D変換器10
8はこれを入力としてディジタル信号に変換する。以下
輝度信号については、動き適応の時空間輝度分離回路1
09によって色信号からのクロストークのない輝度信号
を得、ノイズリデューサ113によってノイズを低減
し、動き適応時空間走査線補間回路115にて走査線を
補間し、D/A変換器117にて水平周期が1/2に縮
められた倍速の輝度信号を得る。また、色信号について
は、やはり動き適応の色分離回路110にて輝度信号か
らのクロストークのない色信号を得、ノイズリデューサ
114によってノイズを低減し、走査線補間回路116
にて走査線を補間し、D/A変換器118にて水平周期
が1/2に縮められた倍速の色信号を出力する。D/A
変換器117,118の倍速輝度信号・色差信号出力は
RGB変換回路119にてRGB信号に変換され、ブラ
ウン管120を駆動する。 【0020】次に、非標準信号が入力された場合の動作
について述べる。非標準信号が入力された場合、スイッ
チ103,104,111,112,138は図示の如
く閉じる。まず、入力ビデオ信号は、空間内処理のライ
ンくし形フィルタ102で輝度信号と色信号に分離さ
れ、色信号はBPF105、色復調回路106を経由し
て色差信号となる。このようにして得られた輝度信号と
色差信号は、それぞれA/D変換器107と108によ
り、ディジタル信号に変換される。A/D変換器107
と108の出力は、図中のY分離、C分離回路109と
110をジャンプして、それぞれノイズリデューサ11
3,114に入力され、ノイズが低域される。以下、走
査線補間回路115,116にて走査線が補間されたあ
と、D/A変換器117,118、RGB変換回路11
9を経てブラウン管120を駆動する。 【0021】次に、信号処理に使用するクロックの発生
方法について述べる。この実施例では、入力信号に含ま
れるカラーバースト信号を基準として作成したクロック
信号と、入力信号に含まれる水平同期信号を基準として
作成したクロック信号とを用意しておき、標準信号に対
しては前者、非標準信号に対しては後者を使用する。こ
こで、前者をバーストロッククロック、後者をラインロ
ッククロックと呼ぶことにする。さて、入力のビデオ信
号からバースト信号抽出回路121にてカラーバースト
信号(周波数fSC)を抽出する。電圧制御発振器124
は8fSCなる周波数で発振しており、分周器125にて
8分周されて、位相比較器122にて、カラーバースト
信号と位相比較し、その誤差電圧の供給を受ける。一
方、同期分離回路127は、入力のビデオ信号から同期
信号を抽出し、位相比較器128に入力する。電圧制御
発振器130はやはり8fSCなる周波数で発振してお
り、分周器131にて910分周および分周器134に
て2分周して(合計1820分周)同期分離出力と位相
比較し、その誤差電圧の供給を受ける。電圧制御発振器
124,130の出力は、それぞれ、バーストロックク
ロック、ラインロッククロックとなる。このクロックは
直接D/A変換器117,118を、また、分周器13
9を経由してA/D変換器107,108を駆動する。 【0022】以下に、標準信号と非標準信号とで上記の
ように信号処理系とクロックを切換える理由について述
べる。図2は、標準信号と非標準信号について(a)カ
ラーバースト信号、(b)水平同期信号、(c)バース
トロッククロック、(d)ラインロッククロックを示し
たものである。 【0023】まず、標準信号については、1水平同期期
間にカラーバースト信号fSCは455/2サイクル存在
するので((a)図)、4fSCなるバーストロッククロ
ックおよびラインロッククロックは1水平周期期間に9
10サイクル存在する((c),(d)図)。くし形フ
ィルタは、1フレーム周期または1ライン周期という所
定期間離れた信号間の演算を行って、輝度信号と色信号
を分離するものである。この図では、いずれのクロック
を用いても、910クロック離れた信号のカラーバース
ト位相は反転し一方、輝度信号は同相なので、該所定間
隔離れた信号の和をとれば輝度信号、差をとれば色信号
を得ることができる。次に走査線補間については、とな
りあう現フィールドの走査線間に現フィールドの走査線
(例えば直前の走査線)または、前フィールドの走査線
をはめこむことであるが、この場合も、いずれのクロ
クを用いても、やはり前記クロック数だけ離れた信号の
情報は正確に対応しているので、正しく走査線を補間す
ることができる。 【0024】また、ノイズリデューサについては、フレ
ーム間での対応する画素の演算により、ノイズを低減す
るものであるが、やはりいずれのクロックを用いても所
定クロック数だけ離れた信号の情報は正確に対応するの
で問題ない動作が得られる。 【0025】次に、非標準信号入力時について説明す
る。非標準信号は図示のようにカラーバースト信号が1
水平同期期間に455/2サイクル存在しない((a)
図)。今、1水平同期期間に455/2サイクル以上存
在しているとする。したがってこの場合、バーストロッ
ククロックは、1水平同期期間に910サイクル以上存
在し((c)図)、一方、ラインロッククロックは丁度
910サイクル存在する((d)図)。 【0026】しかしながら、バーストロッククロックで
910サイクル離れた信号を考えると、そのカラーバー
スト信号の位相は反転する。したがって、輝度の高域成
分が小さければ該所定期間離れた信号の差をとると色信
号を抽出することができるし、またこの信号を入力した
ビデオ信号から差し引けば、輝度信号を得ることができ
る。輝度信号が高域成分を持っている時には、上記の和
によって輝度信号の画素が異なる点での演算が行われる
ので、この成分が欠落して色信号へもれ込むが走査線間
で見るとその画素差は小さいため、影響は軽微である。
ただし、フレームくし形フィルタを採用した場合は、フ
レーム間での画素差は走査線間のそれの蓄積となるた
め、誤差は大きくくし形フィルタの分離性能は大きく劣
化する。よって、フレームくし形フィルタは使用できな
い。 【0027】一方、走査線補間については、輝度信号、
および復調された色信号に対して走査線をはめ込むもの
であるが、走査は水平同期信号を基準として行うため、
走査線補間に使用するクロックも水平同期信号を基準と
して画素を対応させた方が良い。したがって、走査線補
間にはラインロッククロックを利用すべきである。この
場合、(b)図に示すように、1水平同期期間にカラー
バースト信号が455/2サイクル以上存在しているた
め、水平走査終了付近では輝度信号と色信号のズレを生
じるが、これは元来、入力の信号に存在する性質であっ
て、受信側で生じる妨害ではない。 【0028】また、ノイズリデューサについては、やは
りフレーム間の画素の対応が重要となるので、ラインロ
ッククロックが良い。ラインロッククロックはフィール
ド、あるいはフレーム単位で見ると垂直同期信号にも同
期しているからである。 【0029】以上述べたように、使用するクロックとし
ては標準信号に対しては、バーストロッククロックとラ
インロッククロックのいずれでも良く、また、非標準信
号に対しては、くし形フィルタにはバーストロッククロ
ック、走査線補間にはラインロッククロックが良い。た
だ、バーストロッククロックとラインロッククロックを
比較すると、前者は水晶振動子、後者はLCフィルタに
よる発振器を用いて構成することが多いため、発振S/
N(クロックのジッタ等)を比較すると、前者の方が優
れている。したがって、標準信号に対してはバーストロ
ッククロックを利用した方が良好な特性を得ることがで
きる。 【0030】また、非標準信号時には、バーストロック
クロックが良いと述べたが、これは63.5μ秒だけ画
素が離れたところでの信号の演算をするものであるの
で、通常のアナログ遅延線(ガラス遅延線)によるくし
形フィルタはこれと等価である。よって、本実施例で
は、くし形フィルタにはバーストロッククロック、走査
線補間にはラインロッククロックという2つのクロック
の使用を避けるため、くし形フィルタには、アナログの
遅延線を設けている。 【0031】次に、標準信号か非標準信号かの検出方法
について述べる。この検出の第1の手段としては、前述
した方法によって発生したバーストロッククロックとラ
インロッククロックに関係したパルスを利用する。ま
ず、バーストロッククロックに関連したパルスとして図
1に示すように分周器125の出力を利用する。この出
力の周波数はfSCであるが、これを分周器126で、例
えば455・525/4分周すれば、(1),(2)式
により、垂直周波数に対応したパルス得ることができる
(455・525/4という分周については、4fSC
るクロック信号を455・525分周して求めても良
い)。 【0032】一方、ラインロッククロックに関連したパ
ルスとして分周器134の出力を利用する。この出力の
周波数はfHであるので、これを分周器135で例えば
525/2分周すれば、やはり、垂直周波数に対応した
パルスを得ることができる。この2つのパルスに対し、
図1に示すように例えば、分周器135の出力で分周器
126をリセットするようにすると、各分周器の出力は
図3に示したようになる。すなわち、図3において、分
周器135は(a)図に示すリセット出力と、(b)図
に示したようにこのリセットパルスの前で立上がり、後
で立下がる所定幅を持った出力を発生する。前者のリセ
ットパルスは、分周器126に対してのリセットパルス
として動作し、これを基準として分周器126は分周を
開始することになるが、分周器126の出力は、入力信
号が標準信号か非標準信号かで、以下に説明するように
異なったタイミングで発生する。 【0033】すなわち、入力信号が標準信号であれば、
(1),(2)式が成立するため、図(c)に示すよう
に、分周器126出力と、分周器135のリセット出力
はタイミングがほぼ一致する。したがって、分周器12
6出力は、分周器135出力に含まれてしまう。比較器
136は、両者の論理積をとるなどして、その一致を確
認し、標準信号と判定する。しかし、入力信号が非標準
信号であれば(1),(2)式は成立しないので、図
(d)に示すように、分周器126の出力は、分周器1
35の出力に含まれない。比較器136はこの不一致を
検出して、入力信号が非標準信号であると判定する。 【0034】なお、分周器135出力のパルス幅は、上
記標準と非標準の検出感度を決める。つまり、パルス幅
が広ければ、非標準信号も標準信号として検出しやすく
なるし、パルス幅が狭ければ標準信号も非標準信号と判
定することになる。 【0035】また、比較器136は1垂直周期毎に動作
するとして、分周器126はfSCを455・525/4
分周、また、分周器135は525525/2分周する
ものとして説明したが、判定周期は、1垂直周期に限ら
ず、1走査周期でも1フレーム周期でも良く、任意の値
に選ぶことができる。 【0036】このようにして標準信号か、非標準信号か
の判定をする場合、インパルスノイズが混入したりする
と、同期分離回路127の誤動作が頻発することにな
る。したがって分周器134の出力も正常なタイミング
で得られず、よって分周器135の出力も誤動作する。
この場合、入力信号が標準信号であっても非標準信号と
判定されてしまうため、これを防ぐ目的で積分回路13
7を付加してある。 【0037】図4はこの詳細を示すブロック図である。 【0038】同図において、401はアップダウンカウ
ンタ、402はオア回路、403はRSフリップフロッ
プである。アップダウンカウンタ401のアップカウン
ト端子には、比較器136の一致出力、また、ダウンカ
ウント端子には、不一致出力が入力される。今、アップ
ダウンカウンタ401の初期値をNとし、この計数値が
2N、および0で、それぞれ、キャリー出力、ボロー出
力が得られるようにしておく。また、これらパルスの発
生に対応してオア回路402にてカウンタ401のロー
ドパルスを作成し、これにて初期値Nをセットするよう
にする。この場合垂直周期毎に、一致か不一致のいずれ
かの入力が得られるので、アップダウンカウンタ401
はアップカウントかダウンカウントを行うが、一方の入
力が他方の入力よりもN回多くなった時に初めてキャリ
ー出力かボロー出力が発生し、RSフリップフロップの
セットとリセットを決定する。したがって、同期分離回
路127が誤動作しても標準・非標準の判定は影響を受
けない。 【0039】次に、非標準信号の第2の検出手段である
色復調用カラーバースト再生に利用する制御電圧の乱れ
検知方法について述べる。図1において、分周器125
の出力は周波数fSCなるカラーバースト再生出力となる
ので、これを色復調回路106に印加すれば色復調をす
ることができる。ところで、家庭用の光ビデオディスク
プレーヤにおいて、スティルモードやクイックプレイ、
あるいは、スローモードなどの特殊再生により再生され
た信号は、ディスクのトラックジャンプに伴って、カラ
ーバーストの信号位相が不連続となっており、非標準信
号の一種であるということができる。このバースト信号
位相の不連続点では、位相比較器122に入力されるバ
ースト位相が急変するため、位相比較器122の出力が
乱れ、その結果、再度位相同期するまでの期間、電圧制
御発振器124の出力クロック周波数も乱れる。したが
って、該クロックを所定数計数して、1フレーム遅延を
行ったとしても、クロックの乱れた分だけの誤差が生
じ、フレーム間やフィールド間で画素が対応しなくな
り、したがって通常の標準信号に対する処理を行うと、
かえって画質劣化をきたすことになる。すなわち、この
ような信号は非標準信号である。この場合、(3)式が
成立しないので、前記第1の検出手段でも検出可能であ
るが、上記誤差は非常に小さいため、検出感度を上げる
か長時間計数を行うかの対応が必要となる。いずれの方
法にも、誤判定や多大な検出時間という問題があり、実
用的でない。そこで、本実施例では、カラーバースト信
号の不連続点において、電圧制御発振器124の制御電
圧が乱れることを利用して、これが乱れることを検知す
る乱れ検知回路142にて、非標準信号と判定し、その
出力と積分回路137の出力の論理和をオア回路143
にて求め、これにより、総合的な判定を行っている。 【0040】図5に乱れ検知回路142の構成を示す。
同図において、151は増幅回路、152は絶対値化回
路、153はコンパレータ、154はRSフリップフロ
ップである。増幅器151には図6(a)に示すLPF
123の出力が入力される。増幅器151はこれを増幅
し、絶対値化回路152へ送る。絶対値化回路152
は、同図(b)に示すようにこれを正方向のみに整流し
てコンパレータ153へ送る。コンパレータ153は所
定のしきい値をもっており、それ以上の入力に対して同
図(c)なる出力を発生し、RSフリップフロップ15
4を同図(d)のようにセットする。これにより非標準
信号と判定することができる。なお、RSフリップフロ
ップ154に対し、例えば分周器135からの1垂直周
期のパルスでリセットをかけると、フィールド単位で信
号判定をすることができる。 【0041】次に、水平同期の再生について説明する。
既に述べたように、図1において8fSCなる周波数で発
振している電圧制御発振器130は分周器131で91
0分周されて、周波数が2fHなる水平偏向パルスを発
生させる。この出力は水平励振・水平出力回路132を
経由して図示せざる偏向ヨークとフライバックトランス
133を駆動する。偏向ヨークはブラウン管の水平走査
を行い、また、フライバックトランス133はテレビジ
ョン受信機を駆動する各種高圧・電源をつくり出す。こ
のフライバックトランス133の出力パルスは分周器1
34によって2分周され、周波数がfHなる出力パルス
を発生し、位相比較器128に供給される。以上のよう
にして、同期分離回路127の出力を基準として1つの
PLL回路にて水平同期信号を再生することができる。 【0042】また、既に明らかなように、本実施例にお
いては、このPLLを利用して、ラインロッククロッ
ク、また標準・非標準信号の検出パルスも発生させてお
り、効率良くハードウェアを利用している。 【0043】本実施例は、本発明の曲型的な例として説
明したが、以下のような変形も可能である。 【0044】図7は図1の前処理部140の第2の実施
例を示したものである。図7において501はPFを
示し、他の部品は前掲と同一である。本実施例では、非
標準信号と判定された場合の輝度信号と色信号の分離を
くし形フィルタを利用せずに通常の周波数分離方式を利
用したものである。標準信号が入力された場合の動作に
ついては前述と全く同様である。非標準信号が入力され
た場合には、ビデオ入力信号は、PF501に入力さ
れる。これは非標準信号として最も代表的な映像ソース
は家庭用VTRであるが、この信号は元来、輝度の高域
成分が少ないため、入力ビデオ信号の低域成分のみを輝
度信号と見なしてもさしつかえない場合が多いからであ
る。勿論、非標準信号受信時には後続の動き適応Y・C
分離回路109,110はジャンプする。 【0045】図8は図1の水平同期再生部141の第2
の実施例を示したものである。図8において、601は
位相比較器、602はLPF、603は電圧制御発振
器、604は分周器であり、前掲と同一部品には同一番
号を符してある。本実施例は、同期分離回路127の出
力に対し、標準信号か非標準信号かを検出するためのラ
インロッククロックに関連したパルス発生を行うPLL
と、非標準信号をサンプリングするサンプリングクロッ
クおよび、水平同期再生部を別々のPLL回路で構成し
たものである。多くの場合、図1に示した構成をとれば
問題はないが、テレビジョン受信機によっては次のよう
な問題が発生する場合がある。 【0046】すなわち、フライバックトランス133は
1次側に水平励振・水平出力回路132のパルスを受け
て、2次側に高圧を発生させる。その高圧はブラウン管
120のアノード電圧として利用される。ここで、映像
信号が比較的明るい画面を再現するものであると、ブラ
ウン管120のアノードからカソードに向けて、大きな
ビーム電流が流れてその結果高圧が変動し、その影響が
フライバックトランス133の1次側に現われる。この
ため、分周器134への入力パルス(フライバックトラ
ンス133の出力パルス)のパルス幅や波高値が変化す
ることになる。これは次の事を意味する。つまり、入力
ビデオ信号が正規のNTSC信号であって水平周波数ズ
レやジッタがなくても、映像信号の明るさに依存して、
位相比較器128の出力には、電圧制御発振器130に
対してある誤差電圧を発生することになる。よって、入
力信号が正規の標準信号であっても、その誤差電圧の大
小によっては、非標準信号と判定されてしまうことがあ
る。 【0047】しかしながら、図8に述べたような構成を
とれば、標準・非標準検出回路は、フライバックトラン
ス133を含まない、PLL系から構成されるため、映
像信号内容に依存しない安定した検出動作を行うことが
可能となる。なお、図8では、電圧制御発振器603の
発振周波数は8fSCに選定する必要はなく、例えば2f
Hなる低い周波数に設定し、分周器135にて525分
周すれば、1垂直周期の比較パルスを得ることができ
る。 【0048】さらに、本実施例では非標準入力時には、
くし形フィルタを空間内の処理に切換えたが、ノイズリ
デューサや、走査線補間回路も空間内(走査線間の)処
理に切換えてもかまわない。 【0049】本発明によるディジタルテレビジョン受信
機の信号および同期処理回路の第2の実施例を図9に示
す。本実施例は、図1と比べて、走査線補間回路がな
く、したがって水平の偏向周波数はfHとなっている。
このため、図1の分周器134(2分周器)は削除さ
れ、フライバックトランス133の出力がそのまま位相
比較器128に入力される。 【0050】図1と同様に、図7と図8の変形実施が可
能である。 【0051】 【0052】 【発明の効果】以上述べたように本発明に従えば、入力
信号が正規の標準信号か非標準信号かを自動的に検出
し、検出した結果に基づいて、信号処理方式とクロック
を切換えることとし、かつ、水平同期再生についても、
入力の同期信号を直接の基準として偏向系を駆動するの
で、入力信号のジッタやスキューに速やかに応答する同
期信号を再生することができる。この結果、非標準信号
に対しても走査線補間やノイズリデューサの処理が行
え、かつ、追従の早い同期再生を可能とするので、良好
な画質を提供することができる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital television receiver, and more particularly to an NTSC system produced by a VTR or the like.
The present invention relates to a digital television receiver that performs signal processing including synchronization processing necessary for performing optimal processing on a non-standard signal that does not satisfy the specifications of the system. 2. Description of the Related Art In a conventional television receiver, cross color and dot crawl caused by frequency multiplexing of a chrominance signal with a luminance signal, line flicker caused by interlaced scanning, and scanning lines are performed. It is known that image quality degradation such as interference occurs. In order to remove such a factor of image quality deterioration and to achieve high image quality, a Y-comb filter using a semiconductor memory and digital signal processing technology and a frame comb filter using the temporal correlation (frame correlation, field correlation) of an image is used. It has been considered to introduce a time axis processing technique such as / C separation (luminance / chromaticity separation), doubling the scanning line density by inter-field interpolation, and sequential scan conversion (Japanese Patent Laid-Open Nos. 58-115959 and 58-15995). -793
79). However, as is well known, these means for improving the image quality exert an effect only on a still image having a strong frame correlation and a strong field correlation, but rather cause a disturbance on a moving image. Therefore, the motion of the image is detected by taking the difference between the frames, and when the image is determined to be a still image, processing on the time axis such as a frame comb filter and inter-field interpolation is performed. Is known to introduce a so-called motion adaptive process for switching to spatial processing in a field and aim at practical use thereof (Japanese Patent Laid-Open No. 59-45770). [0003] The above-mentioned techniques are based on a color subcarrier frequency f SC , a horizontal scanning frequency f H , and a vertical scanning frequency f V.
But accurately manage television signal in a predetermined frequency relationship (hereinafter, standard signal hereinafter) but its effect on can be expected, f SC as household VTR or personal computers, f H, f V However, there is a problem that the effect cannot be obtained with respect to a television signal (hereinafter, referred to as a non-standard signal) which does not have a predetermined frequency relationship. [0004] For example, in the case of the NTSC system, f SC and f H the relationship f SC = (455/2) · f H ───── (1) is also the f H and f V between, f H = (525/2) · f V = (262 + 1/2) · f V ─ (2) the relationship is defined. Equation (2) shows that the scanning lines are interlaced. Considering the pixels on the two scanning lines adjacent to the current field, the pixel of the scanning line of the previous field corresponds exactly in the middle. . on the other hand,
From Equations (1) and (2), f SC = (119347 + /) · f V / 2────── (3) is obtained, which is obtained when the phase of the chrominance subcarrier is changed for one frame period (frequency f V / 2) indicates that the signals are out of phase with each other. As described above, the above relationship is established in the standard signal, so that frame comb processing and inter-field interpolation can be performed. However, in the case of a non-standard signal whose frequencies f SC , f H , and f V do not satisfy the above equations (1) and (2), the relationship between the pixel correspondence between fields and the inversion of the color subcarrier between frames are not satisfied. Since this is not the case, it becomes impossible to accurately separate the luminance signal and the chrominance signal by inter-field scanning line interpolation or frame combing. Therefore, when it is determined that the image is a still image, the image quality is significantly deteriorated by the above processing.
As described above, in the related art, the characteristics of the standard / non-standard signals are not considered, and it is difficult to perform appropriate processing on the non-standard signals. On the other hand, in order to perform the scanning line interpolation processing, it is necessary to reproduce a horizontal scanning frequency 2f H which is twice as high as the horizontal scanning frequency f H of the input signal, thereby driving a deflection circuit on the display side. (JP-A-57-15)
2279, JP-A-58-79379). Conventionally, to realize this, a PLL is used after extracting a synchronization signal from an input signal.
2f H is generated by the circuit and used as a reference for signal processing.
Further, based on the 2f H , it is general to reproduce the synchronization signal in the AFC circuit on the deflection side. In this case, when viewed from the input signal, the first and second two cascaded PLLs
Through the circuit, to become possible to reproduce a synchronizing signal composed of 2f H, said household VTR including jitter and skew perhaps
And the like, there is a problem that the stability of the reproduced synchronization signal is poor. That is, if there is a skew (step-like phase change) in the input signal, the first PL
L responds oscillatingly to follow it. Next, the second PLL operates more oscillatingly to follow the output of the first PLL, so that the delay time until completely following the phase change of the input becomes longer. Considering the jitter that occurs randomly, each PLL
Operates as described above, so that the fluctuation may be increased depending on the situation of the jitter and the response to the jitter. Thus, in the prior art, the home VT
There is also a problem that the stability of a reproduced synchronization signal with respect to a non-standard signal such as R is poor. An object of the present invention is to provide a digital television receiver for performing signal processing including synchronization processing capable of obtaining good image quality even for non-standard signals. In order to achieve the above object, according to the present invention, a synchronizing signal is separated from an input television signal, and a first pulse is generated based on the separated synchronizing signal. Means for generating a second pulse synchronized with a color burst signal included in an input television signal; and first and second frequency dividers for dividing the first and second pulses by a predetermined number, respectively. And comparing means for comparing the outputs of the first and second frequency dividers, detecting whether the input television signal is a standard signal or a non-standard signal, and based on the detection result, detecting the input television signal. Of the clock corresponding to
Optimized processing such as switching is performed. Further, in order to ensure the detection operation, for a non-standard signal which is very close to the standard signal such as the still mode of the optical video disc player, the disturbance of the burst reproduction control voltage at the time of color demodulation is detected. Disturbance detection means is provided to determine whether the signal is a standard signal or a non-standard signal. On the other hand, regarding the reproduction of the horizontal synchronizing signal, 1
This is reproduced by two PLLs. That is,
The voltage-controlled oscillator was controlled by directly comparing the phase of the sync separation output with that obtained by dividing the flyback pulse, and the sync signal having a double horizontal frequency was reproduced by dividing the frequency by a predetermined number. The output of the voltage controlled oscillator is also used as an optimal signal processing clock for processing a non-standard signal. The above object is achieved by the above means. The first frequency divider divides the synchronization separation output f H by m (m = 1, 2,...), While the second frequency divider divides the color burst signal f SC by m. Is divided by 455 m / 2, and the comparing means compares the periods of both outputs. If the input television signal is a standard signal, the equation (1) is satisfied, so that the comparing means outputs a coincidence output and determines that the signal is a standard signal. On the other hand, if the input television signal is a non-standard signal, since the equation (1) does not hold, the comparing means outputs a non-coincidence output and determines that the signal is a non-standard signal. Next, in the still mode of the optical video disc player, the phase of the chrominance subcarrier of the output video signal is the same between frames. For this reason, a frame comb filter using an inverse phase relationship cannot be used, and becomes a non-standard signal. In this case, the chrominance subcarrier is one per frame.
At this point, the control voltage for color burst reproduction is disturbed. Therefore, the control voltage disturbance detecting means sets a predetermined threshold value, and when the threshold value is exceeded, determines that the signal is a non-standard signal. On the basis of the above detection results , the television
Input signal from analog signal to digital signal
The analog-digital conversion circuit (A / D converter) and the signal processing circuit generate a processing clock for the reason described later.
For a standard signal, a normal signal processing is performed as a clock based on a color burst.On the other hand, for a non-standard signal, switching is performed to use the output of the voltage controlled oscillator based on a horizontal synchronization signal, Further, the motion adaptive spatiotemporal luminance / chromaticity separation circuit is switched to processing in space. Further, the voltage controlled oscillator, the frequency divider and the phase comparing means constitute a PLL circuit, and generate a flyback pulse having a frequency twice as high as that of the input horizontal synchronizing signal as a direct reference. Drive the system directly. As described above, optimal processing can be performed on non-standard signals, and good image quality can be provided. FIG. 1 shows a first embodiment of a signal and synchronization processing circuit of a digital television receiver according to the present invention.
This will be described below. Also, all the descriptions below are based on NTSC
The method will be described as an example. In FIG. 1, 101 is a video signal input terminal, 102 is a line comb filter, 103 and 104 are switches, 105 is a band pass filter (BPF), 10
6 is a color demodulation circuit, 107 and 108 are A / D converters for luminance signal and chrominance signal respectively, 109 is a motion adaptive luminance (Y) separation circuit (frame comb filter and line comb filter), and 110 is motion Adaptive color (C) separation circuit (same as above), 111 and 112 are switches, 113 is a noise reducer for luminance signal, 114 is a noise reducer for color signal, 115 is a motion adaptive scanning line interpolation circuit for luminance signal, 11
Reference numeral 6 denotes a color signal scanning line interpolation circuit, 117 and 118 denote luminance signal and color signal D / A converters, and 119 denotes RG.
B conversion circuit, 120 is a cathode ray tube, 121 is a burst signal extraction circuit, 122 is a phase comparator, 123 is a low-pass filter (LPF), 124 is a voltage controlled oscillator, 125,
126 is a frequency divider, 127 is a synchronization separation circuit, 128 is a phase comparator, 129 is 2PF, 130 is a voltage controlled oscillator,
31 is a frequency divider, 132 is a horizontal excitation / output circuit, 133 is a flyback transformer, 134 and 135 are frequency dividers, 13
6 is a period comparator, 137 is an integrator, 138 is a switch,
139 is a frequency divider. 140 is a pre-processing unit, 141 is a horizontal synchronous reproduction unit, 142 is a control voltage disturbance detection circuit, 14
3 is an OR circuit. First, an outline of the operation of the signal processing system will be described. When a standard signal is input, the switches 103 and 1
04, 111, 112, and 138 are closed on the opposite side of the figure. The input signal is directly input to the luminance signal A / D converter 107. On the other hand, for the color signal, BPF1
05, only the color signal band is extracted, and the color demodulation circuit 10
At 6, a color difference signal is obtained. A / D converter for color signal 10
8 converts this into a digital signal as an input. Hereinafter, for a luminance signal, a spatio-temporal luminance separation circuit 1 for motion adaptation
09, a luminance signal without crosstalk from a chrominance signal is obtained, noise is reduced by a noise reducer 113, a scanning line is interpolated by a motion adaptive spatio-temporal scanning line interpolation circuit 115, and a horizontal signal is converted by a D / A converter 117. A double-speed luminance signal whose cycle is shortened to 1/2 is obtained. As for the color signal, a color signal without crosstalk from the luminance signal is obtained by the motion-adaptive color separation circuit 110, the noise is reduced by the noise reducer 114, and the scanning line interpolation circuit 116 is used.
The D / A converter 118 outputs a double-speed color signal whose horizontal cycle has been reduced to に て. D / A
The double-speed luminance signal / color difference signal output from the converters 117 and 118 is converted into an RGB signal by an RGB conversion circuit 119, and the CRT 120 is driven. Next, the operation when a non-standard signal is input will be described. When a non-standard signal is input, the switches 103, 104, 111, 112, and 138 are closed as shown. First, an input video signal is separated into a luminance signal and a chrominance signal by a line comb filter 102 for in-space processing, and the chrominance signal becomes a color difference signal via a BPF 105 and a color demodulation circuit 106. The thus obtained luminance signal and color difference signal are converted into digital signals by A / D converters 107 and 108, respectively. A / D converter 107
And 108 output jump the Y separation and C separation circuits 109 and 110 in FIG.
3, 114, and the noise is reduced. Hereinafter, after the scanning lines are interpolated by the scanning line interpolation circuits 115 and 116, the D / A converters 117 and 118 and the RGB conversion circuit 11
Then, the cathode ray tube 120 is driven via 9. Next, a method of generating a clock used for signal processing will be described. In this embodiment, a clock signal created based on the color burst signal included in the input signal and a clock signal created based on the horizontal synchronization signal included in the input signal are prepared. The former and the latter are used for non-standard signals. Here, the former is called a burst lock clock, and the latter is called a line lock clock. A burst signal extracting circuit 121 extracts a color burst signal (frequency f SC ) from the input video signal. Voltage controlled oscillator 124
Is oscillated at a frequency of 8f SC, is frequency-divided by 8 by the frequency divider 125, is compared in phase with the color burst signal by the phase comparator 122, and is supplied with the error voltage. On the other hand, the sync separation circuit 127 extracts a sync signal from the input video signal and inputs the sync signal to the phase comparator 128. The voltage-controlled oscillator 130 also oscillates at a frequency of 8f SC , divides the frequency by 910 in the frequency divider 131 and divides it by 2 in the frequency divider 134 (total frequency of 1820), and compares the phase with the sync separation output. Receive the error voltage. The outputs of the voltage controlled oscillators 124 and 130 become a burst lock clock and a line lock clock, respectively. This clock is directly supplied to the D / A converters 117 and 118 and the frequency divider 13.
9 drive the A / D converters 107 and 108. The reason why the signal processing system and the clock are switched between the standard signal and the non-standard signal as described above will be described below. FIG. 2 shows (a) a color burst signal, (b) a horizontal synchronization signal, (c) a burst lock clock, and (d) a line lock clock for the standard signal and the non-standard signal. First, as for the standard signal, since the color burst signal fSC has 455/2 cycles in one horizontal synchronization period (FIG. 10A), the burst lock clock and the line lock clock of 4 fSC are 9 in one horizontal period.
There are 10 cycles (Figs. (C) and (d)). The comb filter separates a luminance signal and a chrominance signal by performing an operation between signals separated by a predetermined period such as one frame period or one line period. In this figure, no matter which clock is used, the color burst phase of a signal separated by 910 clocks is inverted, while the luminance signal is in phase. Therefore, if the sum of the signals separated by a predetermined interval is obtained, the luminance signal is obtained, and the difference is obtained. A color signal can be obtained. Next, with respect to the scanning line interpolation, the scanning line of the current field (for example, the immediately preceding scanning line) or the scanning line of the previous field is inserted between the adjacent scanning lines of the current field. be used black Tsu <br/> click, since also information of the number of clocks apart signal corresponds exactly, it is possible to interpolate the correct scan line. The noise reducer reduces noise by calculating corresponding pixels between frames. However, no matter which clock is used, information of a signal separated by a predetermined number of clocks can be accurately obtained. No problem is obtained because of the correspondence. Next, a case where a non-standard signal is input will be described. The non-standard signal has a color burst signal of 1 as shown in the figure.
455/2 cycles do not exist in the horizontal synchronization period ((a)
Figure). Now, it is assumed that 455/2 cycles or more exist in one horizontal synchronization period. Therefore, in this case, the burst lock clock exists for 910 cycles or more in one horizontal synchronization period (FIG. 10C), while the line lock clock exists for exactly 910 cycles (FIG. 10D). However, considering a signal which is 910 cycles away from the burst lock clock, the phase of the color burst signal is inverted. Therefore, if the high-frequency component of the luminance is small, the color signal can be extracted by taking the difference between the signals separated by the predetermined period, and the luminance signal can be obtained by subtracting this signal from the input video signal. it can. When the luminance signal has a high-frequency component, an operation is performed at the point where the pixel of the luminance signal is different according to the above sum, so this component is missing and leaks into the color signal, but when viewed between the scanning lines, Since the pixel difference is small, the influence is small.
However, when a frame comb filter is adopted, the pixel difference between frames is the accumulation of the difference between scanning lines, so that the error is large and the separation performance of the comb filter is greatly deteriorated. Therefore, a frame comb filter cannot be used. On the other hand, for the scanning line interpolation, a luminance signal,
And the scanning line is fitted to the demodulated color signal, but since the scanning is performed based on the horizontal synchronization signal,
It is preferable that the clock used for the scanning line interpolation be associated with the pixels based on the horizontal synchronization signal. Therefore, a line lock clock should be used for scanning line interpolation. In this case, as shown in FIG. 5B, since a color burst signal exists for 455/2 cycles or more in one horizontal synchronization period, a difference between a luminance signal and a chrominance signal occurs near the end of horizontal scanning. Originally, it is a property that exists in the input signal, not a disturbance that occurs on the receiving side. As for the noise reducer, since the correspondence of pixels between frames is also important, a line lock clock is preferable. This is because the line lock clock is also synchronized with the vertical synchronization signal when viewed on a field or frame basis. As described above, the clock to be used may be either a burst lock clock or a line lock clock for a standard signal, and a burst lock clock may be used for a non-standard signal in a comb filter. A line lock clock is preferred for clock and scanning line interpolation. However, comparing the burst lock clock with the line lock clock, the former is often configured using a crystal oscillator, and the latter is often configured using an oscillator using an LC filter.
Comparing N (clock jitter, etc.), the former is superior. Therefore, better characteristics can be obtained by using the burst lock clock for the standard signal. Also, it has been described that a burst lock clock is preferable for a non-standard signal. However, since this is for calculating a signal at a position where a pixel is separated by 63.5 μsec, a normal analog delay line (glass A comb filter with a delay line) is equivalent to this. Therefore, in this embodiment, the comb filter is provided with an analog delay line in order to avoid using two clocks, a burst lock clock for the comb filter and a line lock clock for the scanning line interpolation. Next, a method of detecting whether a signal is a standard signal or a non-standard signal will be described. As a first means of this detection, a pulse related to the burst lock clock and the line lock clock generated by the above-described method is used. First, the output of the frequency divider 125 is used as a pulse related to the burst lock clock as shown in FIG. The frequency of this output is f SC. If the frequency is divided by, for example, 455.525 / 4 by the frequency divider 126, a pulse corresponding to the vertical frequency can be obtained by the equations (1) and (2). (The frequency division of 455.525 / 4 may be obtained by dividing the clock signal of 4f SC by 455.525). On the other hand, the output of the frequency divider 134 is used as a pulse related to the line lock clock. Since the frequency of this output is f H , if this is frequency-divided by, for example, 525/2 by the frequency divider 135, a pulse corresponding to the vertical frequency can also be obtained. For these two pulses,
As shown in FIG. 1, for example, when the divider 126 is reset by the output of the divider 135, the output of each divider becomes as shown in FIG. That is, in FIG. 3, the frequency divider 135 generates a reset output as shown in FIG. 3A and an output having a predetermined width which rises before this reset pulse and falls later as shown in FIG. I do. The former reset pulse operates as a reset pulse for the frequency divider 126, and the frequency divider 126 starts frequency division based on the reset pulse. It occurs at different timings depending on whether the signal is a standard signal or a non-standard signal as described below. That is, if the input signal is a standard signal,
Since the equations (1) and (2) hold, the output of the frequency divider 126 and the reset output of the frequency divider 135 have almost the same timing as shown in FIG. Therefore, the frequency divider 12
The six outputs are included in the divider 135 output. The comparator 136 confirms the coincidence by, for example, taking a logical product of the two, and determines that the signal is a standard signal. However, if the input signal is a non-standard signal, Equations (1) and (2) do not hold, and as shown in FIG.
35 not included in the output. The comparator 136 detects this mismatch and determines that the input signal is a non-standard signal. The pulse width of the output of the frequency divider 135 determines the standard and non-standard detection sensitivities. That is, if the pulse width is wide, the non-standard signal is easily detected as a standard signal, and if the pulse width is narrow, the standard signal is also determined as a non-standard signal. Further, assuming that the comparator 136 operates every vertical cycle, the frequency divider 126 sets f SC to 455 ・ 525/4.
The frequency division and the frequency divider 135 have been described as dividing the frequency by 525525/2. However, the determination period is not limited to one vertical period, and may be one scanning period or one frame period, and may be selected to an arbitrary value. it can. When determining whether the signal is a standard signal or a non-standard signal in this way, if the impulse noise is mixed in, the malfunction of the sync separation circuit 127 frequently occurs. Therefore, the output of the frequency divider 134 cannot be obtained at a normal timing, and the output of the frequency divider 135 malfunctions.
In this case, even if the input signal is a standard signal, it is determined to be a non-standard signal.
7 is added. FIG. 4 is a block diagram showing the details. In the figure, 401 is an up / down counter, 402 is an OR circuit, and 403 is an RS flip-flop. The coincidence output of the comparator 136 is input to the up-count terminal of the up-down counter 401, and the non-coincidence output is input to the down-count terminal. Now, the initial value of the up / down counter 401 is set to N, and the count value is set to 2N and 0, so that a carry output and a borrow output are obtained, respectively. The OR circuit 402 generates a load pulse for the counter 401 in response to the generation of these pulses, and sets the initial value N. In this case, an input of either coincidence or non-coincidence is obtained for each vertical cycle.
Performs an up-count or a down-count, but a carry output or a borrow output is generated only when one input becomes N times greater than the other input, and the RS flip-flop is set or reset. Therefore, even if the sync separation circuit 127 malfunctions, the standard / non-standard determination is not affected. Next, a method of detecting disturbance of the control voltage used for color burst reproduction for color demodulation, which is the second means for detecting a non-standard signal, will be described. In FIG. 1, the frequency divider 125
Is a color burst reproduction output having a frequency f SC , and if this output is applied to the color demodulation circuit 106, color demodulation can be performed. By the way, in a home optical video disc player, still mode, quick play,
Alternatively, a signal reproduced by special reproduction such as a slow mode has a discontinuous color burst signal phase due to a track jump of a disc, and can be said to be a type of non-standard signal. At the discontinuous point of the burst signal phase, the burst phase input to the phase comparator 122 changes suddenly, so that the output of the phase comparator 122 is disturbed. As a result, during the period until the phase is synchronized again, the voltage control oscillator 124 The output clock frequency is also disturbed. Therefore, even if the clock is counted a predetermined number and delayed by one frame, an error corresponding to the disturbance of the clock occurs, and the pixels do not correspond between frames or fields. When you do
Instead, the image quality is degraded. That is, such a signal is a non-standard signal. In this case, since the equation (3) does not hold, the first detection means can detect the error. However, since the error is very small, it is necessary to take measures to increase the detection sensitivity or perform long-time counting. . Each of these methods has a problem of erroneous determination and a long detection time, and is not practical. Therefore, in the present embodiment, at the discontinuity point of the color burst signal, the control voltage of the voltage controlled oscillator 124 is used to be disturbed. , And the OR of the output of the integration circuit 137 and the OR circuit 143
, Thereby making a comprehensive judgment. FIG. 5 shows the configuration of the disturbance detection circuit 142.
In the figure, 151 is an amplifier circuit, 152 is an absolute value circuit, 153 is a comparator, and 154 is an RS flip-flop. The amplifier 151 has the LPF shown in FIG.
The output of 123 is input. The amplifier 151 amplifies this and sends it to the absolute value conversion circuit 152. Absolute value conversion circuit 152
Rectifies this only in the positive direction and sends it to the comparator 153 as shown in FIG. The comparator 153 has a predetermined threshold and generates an output as shown in FIG.
4 is set as shown in FIG. Thereby, it can be determined as a non-standard signal. When the RS flip-flop 154 is reset with a pulse of one vertical cycle from the frequency divider 135, for example, a signal can be determined on a field basis. Next, reproduction of horizontal synchronization will be described.
As described above, the voltage controlled oscillator 130 oscillating at the frequency of 8 f SC in FIG.
0 min is peripheral, generates a horizontal deflection pulse frequency is 2f H. This output drives a deflection yoke (not shown) and a flyback transformer 133 via a horizontal excitation / horizontal output circuit 132. The deflection yoke performs horizontal scanning of the cathode ray tube, and the flyback transformer 133 produces various high-voltage power supplies for driving the television receiver. The output pulse of the flyback transformer 133 is applied to the frequency divider 1
The frequency is divided by 2 to generate an output pulse having a frequency f H, which is supplied to the phase comparator 128. As described above, the horizontal synchronization signal can be reproduced by one PLL circuit based on the output of the synchronization separation circuit 127. Further, as is already clear, in this embodiment, the line lock clock and the detection pulse of the standard / non-standard signal are generated by using this PLL, so that the hardware can be efficiently used. ing. Although the present embodiment has been described as a curved example of the present invention, the following modifications are possible. FIG. 7 shows a second embodiment of the preprocessing section 140 of FIG. 7 501 indicates L PF, the other components are identical to supra. In the present embodiment, a normal frequency separation method is used without using a comb filter to separate a luminance signal and a chrominance signal when a non-standard signal is determined. The operation when the standard signal is input is exactly the same as described above. If the non-standard signal is inputted, the video input signal is input to the L PF501. This is because the most typical video source as a non-standard signal is a home VTR, but since this signal is originally low in the high frequency component of the luminance, even if only the low frequency component of the input video signal is regarded as the luminance signal, This is because there are many cases where it cannot be determined. Of course, when a non-standard signal is received, the following motion adaptation YC
The separation circuits 109 and 110 jump. FIG. 8 shows a second example of the horizontal synchronous reproduction section 141 of FIG.
FIG. In FIG. 8, 601 is a phase comparator, 602 is an LPF, 603 is a voltage controlled oscillator, and 604 is a frequency divider, and the same parts as those described above are denoted by the same reference numerals. In this embodiment, a PLL for generating a pulse related to a line lock clock for detecting a standard signal or a non-standard signal with respect to the output of the sync separation circuit 127 is described.
, A sampling clock for sampling a non-standard signal, and a horizontal synchronous reproduction unit configured by separate PLL circuits. In many cases, there is no problem if the configuration shown in FIG. 1 is used, but the following problem may occur depending on the television receiver. That is, the flyback transformer 133 receives the pulse of the horizontal excitation / horizontal output circuit 132 on the primary side and generates a high voltage on the secondary side. The high voltage is used as the anode voltage of the cathode ray tube 120. If the video signal reproduces a relatively bright screen, a large beam current flows from the anode to the cathode of the cathode ray tube 120, and as a result, the high voltage fluctuates. Appear on the next side. Therefore, the pulse width and peak value of the input pulse to the frequency divider 134 (the output pulse of the flyback transformer 133) change. This means that: That is, even if the input video signal is a regular NTSC signal and has no horizontal frequency shift or jitter, depending on the brightness of the video signal,
An error voltage is generated at the output of the phase comparator 128 with respect to the voltage controlled oscillator 130. Therefore, even if the input signal is a normal standard signal, it may be determined as a non-standard signal depending on the magnitude of the error voltage. However, if the configuration as shown in FIG. 8 is employed, the standard / non-standard detection circuit is constituted by a PLL system which does not include the flyback transformer 133, so that the stable detection which does not depend on the contents of the video signal is performed. The operation can be performed. In FIG. 8, the oscillation frequency of the voltage controlled oscillator 603 does not need to be set to 8f SC , for example, 2f SC.
If the frequency is set to a low value of H and the frequency is divided by 525 in the frequency divider 135, a comparison pulse having one vertical cycle can be obtained. Further, in this embodiment, at the time of non-standard input,
Although the comb filter is switched to processing in space, the noise reducer and the scanning line interpolation circuit may be switched to processing in space (between scanning lines). FIG. 9 shows a second embodiment of the signal and synchronization processing circuit of the digital television receiver according to the present invention. This embodiment, as compared to FIG. 1, no scanning line interpolation circuit, thus deflection frequency of the horizontal has a f H.
Therefore, the frequency divider 134 (divide-by-2) in FIG. 1 is deleted, and the output of the flyback transformer 133 is directly input to the phase comparator 128. As in FIG. 1, a modification of FIGS. 7 and 8 is possible. As described above, according to the present invention, whether an input signal is a normal standard signal or a non-standard signal is automatically detected, and signal processing is performed based on the detected result. The system and clock are switched, and the horizontal synchronous playback is also
Since the deflection system is driven using the input synchronization signal as a direct reference, it is possible to reproduce a synchronization signal that quickly responds to jitter or skew of the input signal. As a result, scanning line interpolation and noise reducer processing can be performed on non-standard signals, and synchronous reproduction with fast following can be performed, so that good image quality can be provided.

【図面の簡単な説明】 【図1】本発明の第1の実施例を示すブロック図。 【図2】標準信号と非標準信号を示す波形図。 【図3】標準・非標準信号検出回路の動作を示すブロッ
ク図。 【図4】積分回路の詳細を示すブロック図。 【図5】制御電圧の乱れ検出回路を示すブロック図。 【図6】その動作波形図。 【図7】図1の第1の変形実施例を示すブロック図。 【図8】図1の第2の変形実施例を示すブロック図。 【図9】本発明の第2の実施例を示すブロック図。 【符号の説明】 102…くし形フィルタ、109…動き適応Y分離、1
13…ノイズリデューサ、115…動き適応走査線補
間、121…バースト抽出、127…同期分離、128
…位相比較器、130…電圧制御発振器、133…フラ
イバックトランス、142…乱れ検知回路、401…ア
ップダウンカウンタ、402…オア回路、403…RS
フリップフロップ、501…PF、601…位相比較
器、602…PF、603…電圧制御発振器、604
…分周器。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 2 is a waveform diagram showing a standard signal and a non-standard signal. FIG. 3 is a block diagram showing the operation of a standard / non-standard signal detection circuit. FIG. 4 is a block diagram showing details of an integration circuit. FIG. 5 is a block diagram showing a control voltage disturbance detection circuit. FIG. 6 is an operation waveform diagram thereof. FIG. 7 is a block diagram showing a first modified example of FIG. 1; FIG. 8 is a block diagram showing a second modified example of FIG. 1; FIG. 9 is a block diagram showing a second embodiment of the present invention. [Explanation of Codes] 102: Comb filter, 109: Motion adaptive Y separation, 1
13: noise reducer, 115: motion adaptive scanning line interpolation, 121: burst extraction, 127: synchronization separation, 128
... phase comparator, 130 ... voltage controlled oscillator, 133 ... flyback transformer, 142 ... disturbance detection circuit, 401 ... up-down counter, 402 ... OR circuit, 403 ... RS
Flip-flop, 501 ... L PF, 601 ... phase comparator, 602 ... L PF, 603 ... voltage-controlled oscillator, 604
... divider.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中川 一三夫 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所家電研究所内 (56)参考文献 特開 昭61−184082(JP,A)   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Kazuo Nakagawa               292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa               Hitachi, Ltd.                (56) References JP-A-61-184082 (JP, A)

Claims (1)

(57)【特許請求の範囲】 1.テレビジョンの入力信号をディジタル的に処理する
テレビジョン信号処理装置を備えたテレビジョン受信機
において、 少なくとも、2種類のクロックであって、相対的に発振
S/Nの良好な特性をもつ第1のクロックと、相対的に
追従性の良好な特性を持つ第2のクロックを有するクロ
ック発生手段と、 該クロックにより駆動される動き適応型の時間処理空間
処理を行う輝度・色度分離回路を含む時空間信号処理回
路と、 該クロックにより駆動され前記テレビジョンの入力信号
をアナログ信号からディジタル信号に変換するアナログ
−ディジタル変換回路と、 前記時空間信号処理回路出力を所定処理した信号により
表示を行う表示装置と、 前記入力信号が標準信号か非標準信号かを検出する検出
手段とを備え、 この検出手段が標準信号を検出したときには、前記第1
のクロックにより前記アナログ−ディジタル変換回路と
前記時空間信号処理回路を駆動し、非標準信号を検出し
たときには前記第2のクロックにより前記アナログ−デ
ィジタル変換回路と前記時空間信号処理回路を駆動する
と共に前記輝度・色度分離回路を空間内の処理に切り換
え、前記時空間信号処理回路出力を所定処理した後、前
記表示装置に表示することを特徴とするディジタルテレ
ビジョン受信機。 2.前記検出手段は、 前記第1のクロック発生手段と、 該クロック発生手段の出力を所定数分周する第1の分周
回路と、 入力信号に含まれる水平同期信号を基準としてこの水平
同期信号の所定倍のパルスを発生させるパルス発生回路
と、 前記パルス発生回路の出力を所定数分周する第2の分周
回路と、 該第2の分周回路と前記第1の分周回路の出力を入力す
る比較器と、 前記比較器の出力を積分する積分器を含むことを特徴と
する特許請求の範囲第1項記載のディジタルテレビジョ
ン受信機。 3.前記検出手段は、 前記第1のクロック発生手段と、 前記クロック発生手段の出力を所定数分周する第1の分
周回路と、 前記第2のクロック発生手段と、 前記第2のクロック発生手段の出力を所定数分周する第
3の分周回路と、 該第3の分周回路と前記第1の分周回路の出力を入力す
る比較器と、 前記比較器の出力を積分する積分器を含むことを特徴と
する特許請求の範囲第1項記載のディジタルテレビジョ
ン受信機。 4.前記検出手段は、カラーバースト信号を基準として
該カラーバースト信号に位相同期した信号を再生する電
圧制御発振器を備え、 前記電圧制御発振器の制御電圧の変化を検出する検出手
段からなることを特徴とする特許請求の範囲第1項記載
のディジタルテレビジョン受信機。5. 前記電圧制御発振器は、前記第1のクロック発生手
段を構成することを特徴とする特許請求の範囲第4項記
載のディジタルテレビジョン受信機。
(57) [Claims] In a television receiver provided with a television signal processing device for digitally processing a television input signal, at least two types of clocks, and a first having relatively good oscillation S / N characteristics. And a clock generating means having a second clock having relatively good tracking characteristics, and a luminance / chromaticity separation circuit for performing a motion adaptive time processing spatial process driven by the clock. A spatio-temporal signal processing circuit; an analog-digital conversion circuit driven by the clock to convert an input signal of the television from an analog signal to a digital signal; and performing display by a signal obtained by predetermined processing of the output of the spatio-temporal signal processing circuit. A display device; and a detection unit for detecting whether the input signal is a standard signal or a non-standard signal. When issued, the first
The analog-digital conversion circuit and the spatio-temporal signal processing circuit are driven by the clock signal. When the non-standard signal is detected, the analog-digital conversion circuit and the spatio-temporal signal processing circuit are driven by the second clock signal. A digital television receiver, wherein the luminance / chromaticity separation circuit is switched to processing in space, and the spatio-temporal signal processing circuit performs predetermined processing on the output, and then displays the output on the display device. 2. The detecting means includes: a first clock generating means; a first frequency dividing circuit for dividing the output of the clock generating means by a predetermined number; a horizontal synchronizing signal included in an input signal as a reference; A pulse generation circuit for generating a predetermined number of pulses, a second frequency division circuit for dividing the output of the pulse generation circuit by a predetermined number, and an output of the second frequency division circuit and the output of the first frequency division circuit 2. The digital television receiver according to claim 1, further comprising a comparator for inputting, and an integrator for integrating an output of the comparator. 3. The detection unit includes: a first clock generation unit; a first frequency division circuit that divides an output of the clock generation unit by a predetermined number; a second clock generation unit; and a second clock generation unit A third frequency divider that divides the output of the third frequency divider by a predetermined number, a comparator that receives the outputs of the third frequency divider and the first frequency divider, and an integrator that integrates the output of the comparator 2. The digital television receiver according to claim 1, further comprising: 4. The detection means includes a voltage-controlled oscillator that reproduces a signal phase-synchronized with the color burst signal based on the color burst signal, and includes a detection means that detects a change in a control voltage of the voltage-controlled oscillator. The digital television receiver according to claim 1. 5. 5. The digital television receiver according to claim 4, wherein said voltage controlled oscillator constitutes said first clock generating means.
JP7067351A 1995-03-27 1995-03-27 Digital television receiver Expired - Lifetime JP2653351B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7067351A JP2653351B2 (en) 1995-03-27 1995-03-27 Digital television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7067351A JP2653351B2 (en) 1995-03-27 1995-03-27 Digital television receiver

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62051909A Division JPH0832059B2 (en) 1987-03-09 1987-03-09 Digital television signal processor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8292387A Division JP2716037B2 (en) 1996-11-05 1996-11-05 Digital television receiver

Publications (2)

Publication Number Publication Date
JPH07274200A JPH07274200A (en) 1995-10-20
JP2653351B2 true JP2653351B2 (en) 1997-09-17

Family

ID=13342521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7067351A Expired - Lifetime JP2653351B2 (en) 1995-03-27 1995-03-27 Digital television receiver

Country Status (1)

Country Link
JP (1) JP2653351B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832059B2 (en) * 1987-03-09 1996-03-27 株式会社日立製作所 Digital television signal processor

Also Published As

Publication number Publication date
JPH07274200A (en) 1995-10-20

Similar Documents

Publication Publication Date Title
JPH0832059B2 (en) Digital television signal processor
US4665437A (en) Adaptive field or frame store processor
US4962427A (en) TV receiver including multistandard OSD
US5025310A (en) Clock pulse generator capable of being switched to process both standard and non-standard television signals
CA1143830A (en) Television horizontal afpc with phase detector driven at twice the horizontal frequency
US5469220A (en) Vertical synchronizing circuit
JP2714112B2 (en) Television receiver
JP2653351B2 (en) Digital television receiver
JP2571038B2 (en) Digital television signal processor
JP2716037B2 (en) Digital television receiver
JPH08340550A (en) Digital television signal processor
JP2852256B2 (en) Digital television signal processor
JP2880187B2 (en) Digital television receiver
JP2638937B2 (en) YC separation control circuit
GB2050730A (en) Television horizontal oscillator synchronizing phase detector
JP2579775B2 (en) Clock switching device
JP2691012B2 (en) Signal processing circuit of television receiver
JPH07264624A (en) Digital television signal processor
JP2004534482A (en) Method for obtaining a line synchronization information item from a video signal, and apparatus for implementing this method
JP2507325B2 (en) Television signal processor
JP4663134B2 (en) A / D conversion apparatus and method for analog video signal
KR100224579B1 (en) Horizontal signchroniting apparatus and method using pll in image processing system
JP3101689B2 (en) Synchronous signal generation circuit for video signal processing device
JP2809730B2 (en) Standard / non-standard judgment device
JPH0632451B2 (en) Signal processing circuit of television receiver

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term