CN100350795C - 将原始影像帧转换并产生目标影像帧的系统及方法 - Google Patents

Abstract

本发明提供一种将原始影像帧转换并产生目标影像帧的系统及方法，用以产生视频信号定时时间给一显示装置，该显示装置具有不同的输入/输出的影像/视频格式。所述的系统除了一影像尺寸缩放器，还包含一时脉调整器，该时脉调整器具有一第一定时信号产生器及一第二定时信号产生器。第一定时信号产生器以一第一时脉信号接收所述原始影像帧中的多个原始像素数据，并根据所述第一时脉信号以及一第一系数产生一原始水平同步信号。第二定时信号产生器根据一第二系数及一第二时脉信号产生一预估的原始水平同步信号。所述原始/输入影像与显示/输出影像之间的偏差可被调整，以避免输出帧被重复及/或停止的情况。

Description

将原始影像帧转换并产生目标影像帧的系统及方法

技术领域

本发明涉及视频显示系统，特别地，本发明是应用于一种将一原始影像转换为一目标影像的方法及装置，本发明亦应用于一种产生视频信号时间的方法及装置，所述视频信号时间提供给一显示装置，该显示装置具有一与输入视频格式不同的输出/显示视频格式。

背景技术

交错视频信号(Interlaced video signal)分为许多种类，例如NTSC和PAL，还有连续扫描视频信号诸如VESA、VGA、SVGA、XGA以及SXGA。为了在一单一显示装置上观看并兼容不同种类的原始视频信号，先前技术方法曾采用过几种方法论(Methodology)。先前技术方法包含转换原始视频信号的分辨率和帧速率(Frame rate)，原始视频信号通常包括多个符合一格式的影像(image)帧/场(Frame/field)，并且该格式为所述显示装置(例如液晶显示器、等离子体显示器以及电视机)所支持。

在所述显示装置中通常有一控制器和一显示屏幕(例如一平板显示器或一阴极射线管屏幕)。所述控制器用以执行必要的视频格式转换与相关的控制功能。一缓冲器(Buffer)用以接收并暂时性地储存所述原始视频信号。所述显示装置以一输入帧速率接收影像帧，并在执行必要的视频格式转换后以一输出帧速率将影像帧输出。

如果输入和输出的帧/场不相同，所述缓冲器中用以显示输出影像的被接收的数据将会上溢(Overflow)或下溢(Underflow)。接着，被显示的帧将由两个不同的帧组成。这种问题被称为“帧分裂”(Frame tear)。在先前技术中，一个解决这种“帧分裂”问题的方法是由所述缓冲器停止或重复所述输入影像帧/场。然而，这个方法会在输出帧/场中造成短暂的令人讨厌的失真。在高品质的显示装置中，这种现象是不允许的。

如果所述显示装置可以将输出帧/场速率固定为输入帧/场速率，将会是一个很大的优点。因为影像帧/场不再需要被重复或停止，如此即可消除前述的短暂失真问题。

再者，假设所述显示装置的输入和输出帧/场速率不同，如果输出帧/场速率能被固定为输入帧/场速率的部分倍数(Fractional multiple)，即可避免“帧分裂”的问题，帧的重复和停止将会是周期性并且可预知的。部分倍数包含任意整数及非整数的任意分数。

因此，本发明的一目的为提供一解决上述问题的方法及其相对的装置。

发明内容

本发明的目的之一是提供一种视频信号转换的方法及装置，该方法及装置可调整原始/输入视频信号与目标/输出/显示视频信号之间的偏差。

本发明的另一目的是提供一种视频信号转换的方法及装置，该方法及装置可消除或避免当目标/输出/显示影像帧/场被输出时，帧被重复或停止的情况。

本发明的又一目的是提供一种视频信号转换的方法及装置，该方法及装置可保持输入帧速率和输出帧速率之间的比例。该比例可以是一固定的整数或分数。

为了实现所述的目的，本发明提供一种将一呈水平及/或垂直方向的原始影像帧转换并产生一目标影像帧的方法，所述原始影像帧以一输入帧速率被接收，所述原始影像帧包含多条具有多个原始像素数据的原始扫描线，所述目标影像帧以一输出帧速率被输出，所述目标影像帧包含多条具有多个目标像素数据的目标扫描线，所述方法包含下列步骤：

(a)以一第一时脉信号(CLK_src)接收所述原始影像帧中的多个原始像素数据，并根据所述第一时脉信号以及一第一系数产生一原始水平同步信号HSYNC_src，其中第一系数为原始水平长度Htotal_src；

(b)根据一第二系数以及一第二时脉信号(CLK_dst)产生一预估的原始水平同步信号(HSYNC_src’)，其中第二系数是(Htotal_dst*Vtotal_dst*Ftotal_dst)/(Vtotal_src*Ftotal_src)，Htotal_dst是目标水平长度，Vtotal_dst是目标垂直长度，Ftotal_dst是目标帧速率，Vtotal_src是原始垂直长度，Ftotal_src是原始帧速率；

(c)根据所述原始水平同步信号HSYNC_src与预估的原始水平同步信号HSYNC_src’之间的相位差Δt_src调整所述第二时脉信号；以及

(d)根据调整后的第二时脉信号New CLK_dst，在水平及/或垂直方向调整所述原始影像帧，以产生代表所述目标影像帧的多个目标像素数据。

本发明另提供一种将一呈水平及/或垂直方向的原始影像帧转换并产生一目标影像帧的系统，所述原始影像帧以一输入帧速率被接收，所述原始影像帧包含多条具有多个原始像素数据的原始扫描线，所述目标影像帧以一输出帧速率被输出，所述目标影像帧包含多条具有多个目标像素数据的目标扫描线，所述系统包含：

一第一定时信号产生器(Timing generator)，该第一定时信号产生器以一第一时脉信号(CLK_src)接收所述原始影像帧中的多个原始像素数据，并根据所述第一时脉信号以及一第一系数产生一原始水平同步信号(HSYNC_src)，其中第一系数为原始水平长度Htotal_src；

一第二定时信号产生器，该第二定时信号产生器根据一第二系数及一第二时脉信号(CLK_dst)产生一预估的原始水平同步信号(HSYNC_src’)，其中第二系数是(Htotal_dst*Vtotal_dst*Ftotal_dst)/(Vtotal_src*Ftotal_src)，Htotal_dst是目标水平长度，Vtotal_dst是目标垂直长度，Ftotal_dst是目标帧速率，Vtotal_src是原始垂直长度，Ftotal_src是原始帧速率；

一锁相回路，该锁相回路根据所述原始水平同步信号HSYNC_src与预估的原始水平同步信号HSYNC_src’之间的相位差Δt_src调整所述第二时脉信号；以及

一影像尺寸缩放器(Image scaler)，该尺寸缩放器根据调整后的第二时脉信号New CLK_dst在水平及/或垂直方向调整所述原始影像帧，以产生代表所述目标影像帧的多个目标像素数据。

本发明的系统及方法可调整原始/输入视频信号与目标/输出/显示视频信号之间的偏差，以消除或避免当目标/输出/显示影像帧/场被输出时，帧被重复或停止的情况，并可保持输入帧速率和输出帧速率之间的比例，本发明的系统及方法用以产生视频信号定时时间给一显示装置，该显示装置具有不同的输入/输出的影像/视频格式。

附图说明

图1为根据本发明的一较佳具体实施例的格式转换系统的信号流程图；

图2为根据本发明实施例的格式转换系统的方块图；

图3为初始的目标水平同步信号(HSYNC_dst)、预估的原始水平同步信号(HSYNC_src’)、初始的原始水平同步信号(HSYNC_src)以及调整后的目标水平同步信号(adjusted HSYNC_dst)的时序图；

图4为根据本发明的时脉调整器的方块图。

主要元件符号说明：

100：格式转换系统                200：数据总线

300：显示屏幕

101：输入帧速率                  111：输出帧速率

102：原始视频信号                112：目标视频信号

104：原始影像帧                  114：目标影像帧

106：原始帧速率                  116：目标帧速率

107：原始扫描线                  117：目标扫描线

108：原始垂直长度                118：目标垂直长度

109：原始像素数据                119：目标像素数据

110：原始水平长度                120：目标水平长度

174：第一时脉信号                184：第二时脉信号

130：存储器                      140：列缓冲器

150：影像尺寸缩放器              152：垂直插补器

154：水平插补器                  160：视频标准检测器

162：鉴定后的结果                170：时脉调整器

177：查找表                      188：调整后的第二时脉信号

190：时间控制器                  192：调整后的垂直同步信号

194：调整后的水平同步信号        196：计数器

171：第一定时信号产生器          172：第一除法器

173：第一系数                    175：原始水平同步信号

176：相位差                      181：第二定时信号产生器

182：第二除法器                  183：第二系数

185：预估的原始水平同步信号      186：相位频率检测器

187：锁相回路                    189：比较器

具体实施方式

关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。

图1为根据本发明的一较佳具体实施例的格式转换系统的信号流程图。在图1中，本发明的格式转换系统100由一信号线及/或一数据总线200接收一原始视频信号102。该原始视频信号102包含多个原始影像帧104。所述原始影像帧104被所述格式转换系统100以一输入帧速率101接收并由相对应的原始视频信号102中撷取所得。每一个原始影像帧104包含多条原始扫描线107，并且每一条原始扫描线107具有多个原始像素数据109。接收所述原始像素数据109时有利用一第一时脉信号(CLK_src)174。原始影像帧104包含多个预先决定的原始视频参数：一原始帧速率(Ftotal_src)106、一原始垂直长度(Vtotal_src)108以及一原始水平长度(Htotal_src)110，所述原始垂直长度108是表示在一原始影像帧104中原始扫描线107的数量，所述原始水平长度110是表示在一原始扫描线107中原始像素数据109的数量。原始影像帧104的分辨率根据原始垂直长度(Vtotal_src)108以及原始水平长度(Htotal_src)110所决定。

在执行所述格式转换系统100的视频信号转换功能后，所述系统100将一目标视频信号112输出至一显示屏幕300，该显示屏幕300可适当地将调整后的视频/影像显示出来。所述目标视频信号112包含多个目标影像帧114。所述多个目标影像帧114被所述格式转换系统100以一输出帧速率111输出。每一个目标影像帧114包含多条目标扫描线117，并且每一条目标扫描线117具有多个目标像素数据119。输出所述目标像素数据119时利用一第二时脉信号(CLK_dst)184。目标影像帧114包含多个预先决定的目标视频参数：一目标帧速率(Ftotal_dst)116、一目标垂直长度(Vtotal_dst)118以及一目标水平长度(Htotal_dst)120，所述目标垂直长度118是表示在一目标影像帧114中目标扫描线117的数量，所述目标水平长度120是表示在一目标扫描线117中目标像素数据119的数量。目标影像帧114的分辨率是根据目标垂直长度(Vtotal_src)118以及目标水平长度(Htotal_src)120所决定。

当所述目标影像帧114的被预期的分辨率高于所述原始影像帧104的初始分辨率，所述格式转换系统100将在垂直及/或水平方向扩大所述原始影像帧104，以产生目标影像帧114。相对地，当所述目标影像帧114的被预期的分辨率低于所述原始影像帧104的初始分辨率，所述格式转换系统100将在垂直及/或水平方向缩小所述原始影像帧104，以产生目标影像帧114。所述格式转换系统100针对这类的视频信号格式/影像分辨率转换提供了一个有效的方法，并可避免先前技术的缺点。

图2为根据该实施例的格式转换系统100的方块图。所述格式转换系统100包含一存储器(例如DRAM)130、一视频标准检测器160、一列缓冲器(Linebuffer)140、一影像尺寸缩放器(Image scaler)150、一时脉调整器170以及一时间控制器(Timing controller)190。所述存储器130接收并储存所述原始像素数据109。所述原始像素数据109被包含于所述接收到的原始视频信号102中并且接收所述原始像素数据109时有利用一第一时脉信号(CLK_src)174。所述输入的原始视频信号102可被订为一特定的视频信号标准，例如CCIR-656NTSC或VGA 1280×1024@75等标准。不同的视频信号标准规定了不同的帧速率(Ftotal_src)、不同的原始垂直长度(Vtotal_src)以及不同的原始水平长度(Htotal_src)。视频标准检测器160被用以检查所述原始视频信号并鉴别输入的原始视频信号102所属的特定视频信号标准。鉴定后的结果162接着会被传送至时脉调整器170。根据所述结果162，时脉调整器170参考一查找表(Look-up table)177以找出所述原始影像帧104的预先决定的原始视频参数，例如原始帧速率(Ftotal_src)、原始垂直长度(Vtotal_src)和原始水平长度(Htotal_src)。

如果所述原始视频信号的视频信号标准被鉴定为NTSC、PAL、HDTV、VGA或其它的视频格式，所述原始帧速率分别为每秒Ftotal_src个帧，所述原始垂直长度是分别为每个帧有Vtotal_src条扫描线，所述原始水平长度是分别为每条扫描线有CLK_src/(Ftotal_src*Vtotal_src)个像素。接下来有两个例子：

	NTSC	PAL
			输入的CLK_src(MHz)	13.5	13.5

Ftotal_src(frame/sec)	29.97	25
			Vtotal_src(lines/frame)	525	625
计算得出Htotal_src(pixels/line)	13500000/(29.97*525)＝858	13500000/(25*625)＝864

根据这些参数，所述时脉调整器170可产生一调整更新后的新时脉信号(NewCLK_dst)188。时脉调整器170的详细功能和操作方式稍后将在图4中解释，在此不作赘述。

根据所述调整更新后的新时脉信号(New CLK_dst)188，所述时间控制器190可计数并输出调整后的水平同步信号(HSYNC_dst)194以及调整后的垂直同步信号(VSYNC_dst)192。时间控制器190中的一计数器196会根据下列目标视频参数来计数：表示在一目标影像帧114中目标扫描线117的数量的目标垂直长度118与表示在一目标扫描线117中目标像素数据119的数量的目标水平长度120。调整后的水平同步信号(HSYNC_dst)194和调整后的垂直同步信号(VSYNC_dst)192会被输出至列缓冲器140、影像尺寸缩放器150以及显示屏幕300。

所述列缓冲器140是根据调整后的HSYNC_dst信号194暂时性地储存目前由所述存储器130输出的原始扫描线107的原始像素数据109。影像尺寸缩放器150包含一个垂直插补器(Vertical interpolator)152和一个水平插补器(Horizontal interpolator)154。所述垂直插补器152根据调整后的HSYNC_dst信号194和调整后的VSYNC_dst信号192在垂直方向扩大或缩小所述原始影像帧104的原始像素数据109。所述水平插补器154根据调整后的HSYNC_dst信号194在水平方向扩大或缩小所述原始影像帧104的原始像素数据109。也就是说，所述影像尺寸缩放器150在垂直及/或水平方向扩大或缩小所述原始影像帧104的原始像素数据109，以产生代表目标影像帧114的多个目标像素数据119。所述目标影像帧114的多个目标像素数据119是根据调整后的第二时脉信号(New CLK_dst)188被显示在显示屏幕300上。运用垂直插补器152的垂直插补程序和运用水平插补器154的水平插补程序皆为熟悉影像处理技术的人士所熟知，因此在此不再针对垂直插补器152和水平插补器154详加描述。

第一时脉信号(CLK_src)174和第二时脉信号(CLK_dst)184之间的频率关系可用下列式1表示：

$\frac{\mathrm{CLK}\_\mathrm{dst}}{\mathrm{CLK}\_\mathrm{src}}=\frac{\mathrm{Ftotal}\_\mathrm{dst}*\mathrm{Vtotal}\_\mathrm{dst}*\mathrm{Htotal}\_\mathrm{dst}}{\mathrm{Ftotal}\_\mathrm{src}*\mathrm{Vtotal}\_\mathrm{src}*\mathrm{Htotal}\_\mathrm{src}}$ (式1)

原始水平同步信号(HSYNC_src)175的周期被定义为T_Hsrc，T_Hsrc等于值(Htotal_src)110除以第一时脉信号(CLK_src)174的频率。该关系表示于式2中：

T_Hsrc＝CLK_src^-1*Htotal_src           (式2)

相同地，目标水平同步信号(HSYNC_dst)的周期被定义为T_Hdst，T_Hdst等于值(Htotal_dst)120除以第二时脉信号(CLK_dst)184的频率。该关系表示于式3中：

T_Hdst＝CLK_dst^-1*Htotal_dst           (式3)

综合式1、式2及式3，周期T_Hsrc和周期T_Hdst之间的关系可表示如式4：

$T\_\mathrm{Hsrc}=\frac{\mathrm{Ftotal}\_\mathrm{dst}*\mathrm{Vtotal}\_\mathrm{dst}}{\mathrm{Ftotal}\_\mathrm{src}*\mathrm{Vtotal}\_\mathrm{src}}*T\_\mathrm{Hdst}$ (式4)

周期T_Hsrc和周期T_Hdst的比例可被决定为(Ftotal_dst*Vtotal_dst)/(Ftotal_src*Vtotal_src)。亦即，如果原始水平同步信号(HSYNC_src)的周期为已知，则所有的需要的参数Ftotal_dst、Vtotal_dst、Ftotal_src以及Vtotal_src皆可轻易地被得到，并且目标水平同步信号(HSYNC_dst)的周期可利用上述式4计算得出。

然而，由于输入的原始视频信号102可能是不稳定且无法预期的，原始影像帧104的原始像素数据109可能无法稳定地被接收，也会导致第一时脉信号(CLK_src)174的变化。也就是说，第一时脉信号(CLK_src)174可能会随着时间变化，并且输入帧速率(或是输入像素速率)不是固定不变的。因此，我们必须根据变动的第一时脉信号(CLK_src)174调整第二时脉信号(CLK_dst)184，以保持(Ftotal_dst*Vtotal_dst)/(Ftotal_srs*Vtotal_src)的比例固定不变。根据上述式4，一旦输入帧速率(或是输入像素速率)有所改变，T_Hsrc也必须被改变。如果我们能调整T_Hsrc，则该比例可保持不变。

图3为初始的目标水平同步信号(HSYNC_dst)、预估的原始水平同步信号(HSYNC_src’)、初始的原始水平同步信号(HSYNC_src)以及调整后的目标水平同步信号(adjusted HSYNC_dst)的时序图。所述初始的目标水平同步信号(HSYNC_dst)可由目标水平长度(Htotal_dst)除以CLK_dst 184产生。相同地，所述初始的HSYNC_src可由Htotal_src除以CLK_src计算得出。根据式4，所述预估的原始水平同步信号(HSYNC_src’)可由(Ftotal_dst*Vtotal_dst)/(Ftotal_src*Vtotal_src)乘以T_Hdst得到。在这里，T_Hdst随着CLK_dst(或New CLK_dst)的变化而变化。CLK_dst(或New CLK_dst)的变化是借着比较HSYNC_src’和HSYNC_src所产生。比较HSYNC_src’和HSYNC_src可得到一相位差(Δt_src)176，Δt_src 176代表HSYNC_src’和HSYNC_src两者间的差。某些信号反馈机制可被设计并使用以将Δt_src最小化，以产生调整后的目标水平同步信号(adjusted HSYNC_dst)以及第二时脉信号(New CLK_dst)。信号(New CLK_dst)是以调整初始的第二时脉信号(CLK_dst)所产生，因此输出帧/场速率可被固定为输入帧/场速率。输入和输出帧/场速率的比例只要在一个周期的时间内被大致维持或固定为一常数即可，也就是说，不需要在任意瞬时时刻都是精确的，在所述常数附近的瞬时细微变化是可被接受的。电路设计的部分将在接下来的段落中与时脉调整器(Clock adjuster)170连同本发明一并解释。

图4绘示根据本发明的时脉调整器170的方块图。图4画出了与时脉调整器170相关的详细元件。时脉调整器170用以产生一调整后的第二时脉信号(New CLK_dst)188；借着调整第二时脉信号(CLK_dst)，输入和输出帧速率的比例得以大致保持为常数。

在一较佳具体实施例中，时脉调整器170包含一第一定时信号产生器(Timing generator)171、一第二定时信号产生器181、一相位频率检测器(Phase frequency detector，PFD)186以及一锁相回路(Phase locked loop，PLL)187。通过利用第一时脉信号(CLK_src)174，原始影像帧104中的多个原始像素数据109被格式转换系统100所接收。由于输入的原始视频信号102的不可预测性及不稳定性，原始影像帧104中的多个原始像素数据109未必可以被妥当地接收。这个情况也会导致第一时脉信号(CLK_src)174的变化，亦即第一时脉信号(CLK_src)174的周期可能会随着时间变化。在第一定时信号产生器171中，一第一除法器172将一第一系数173除以所述第一时脉信号(CLK_src)以产生一原始水平同步信号(HSYNC_src)175。所述第一系数173是可预先被储存在第一除法器172中的原始水平长度(Htotal_src)。再者，如果有一个水平同步信号输入与视频输入同时被输入，第一定时信号产生器171是使用所述水平同步信号输入以取代第一除法器172的输出；所述视频输入是以CLK_src被取样。在第二定时信号产生器181中，一第二除法器182将一第二系数183除以所述第二时脉信号(CLK_dst)184以产生一预估的原始水平同步信号(HSYNC_src’)185。此处的第二时脉信号可通过，举例而言，另一个内部震荡器产生，因此第二时脉信号独立于第一时脉信号(CLK_src)。所述第二系数183是(Htotal_dst*Vtotal_dst*Ftotal_dst)/(Vtotal_src*Ftotal_src)。因为第二系数183可能为一个分数(Fractional number)，第二除法器182较适合以一分数除法器来实现。

原始水平同步信号(HSYNC_src)175与预估的原始水平同步信号(HSYNC_src’)185被传送至相位频率检测器186。该相位频率检测器186包含一比较器189，比较器189用以比较所述预估的原始水平同步信号(HSYNC_src’)和所述原始水平同步信号(HSYNC_src)，以得到一相位差(Δt_src)176。理想上，如果第一时脉信号(CLK_src)174的周期并未由于某些原因(比方说，输入的原始视频信号102的不稳定性)而变动，相位差(Δt_src)176为零。当第一时脉信号(CLK_src)174的周期在特定的时间内非定值，相位差(Δt_src)176将会变动。相位差(Δt_src)176是与两信号HSYNC_src 175和HSYNC_src’185的正缘(Rising edge)或负缘(Falling edge)之间的差呈比例关系。

锁相回路187由相位频率检测器186接收相位差(Δt_src)176，并且利用该得到的相位差(Δt_src)176调整所述第二时脉信号(CLK_dst)184的时脉周期，以产生所述调整后的第二时脉信号(New CLK_dst)188。所述调整后的第二时脉信号(New CLK_dst)188被反馈至所述第二除法器183作为第二系数的除数。这种信号反馈机制在信号处理领域中广为人知并被广泛地利用。通过信号反馈机制，所述得到的相位差(Δt_src)176会逐渐被最小化，甚至在一短时间内趋近于零。更新后的时脉信号(New CLK_dst)188被产生后可被提供给时间控制器(Time controller)190，以通过根据更新后的时脉信号(New CLK_dst)188计数，输出调整后的水平同步信号(HSYNC_dst)194与调整后的垂直同步信号(VSYNC_dst)192。目标影像帧114的目标像素数据119根据更新后的时脉信号(New CLK_dst)188被显示在显示屏幕300上。

在本实施例中，第一时脉信号(CLK_src)可以由外部或内部产生，亦即本发明可使用由原始视频信号102的外部产生的第一时脉信号(CLK_src)来接收原始像素数据109。此外，本实施例也可以使用由原始视频信号102的内部产生的数据正确信号(DATA_valid)。上述两种信号皆可依照本发明的精神被利用及实践。

通过以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明的保护范围内。

Claims (20)

1.一种将一呈水平及/或垂直方向的原始影像帧转换并产生一目标影像帧的方法，所述原始影像帧以一输入帧速率被接收，所述原始影像帧包含多条具有多个原始像素数据的原始扫描线，所述目标影像帧以一输出帧速率被输出，所述目标影像帧包含多条具有多个目标像素数据的目标扫描线，其特征在于，所述方法包含下列步骤：

(a)以一第一时脉信号CLK_src接收所述原始影像帧中的多个原始像素数据，并根据所述第一时脉信号以及一第一系数产生一原始水平同步信号HSYNC_src，其中第一系数为原始水平长度Htotal_src；

(b)根据一第二系数以及一第二时脉信号CLK_dst产生一预估的原始水平同步信号HSYNC_src’，其中第二系数是(Htotal_dst*Vtotal_dst*Ftotal_dst)/(Vtotal_src*Ftotal_src)，Htotal_dst是目标水平长度，Vtotal_dst是目标垂直长度，Ftotal_dst是目标帧速率，Vtotal_src是原始垂直长度，Ftotal_src是原始帧速率；

(c)根据所述原始水平同步信号HSYNC_src与预估的原始水平同步信号HSYNC_src’之间的相位差Δt_src调整所述第二时脉信号；以及

(d)根据调整后的第二时脉信号New CLK_dst，在水平及/或垂直方向调整所述原始影像帧，以产生代表所述目标影像帧的多个目标像素数据。

2.根据权利要求1所述的方法，其特征在于：所述原始影像帧包含多个预先决定的原始视频参数，并且所述原始影像帧由一对应的原始视频信号中撷取所得，在接收所述原始视频信号后，该方法检查所述原始视频信号并鉴别所述原始视频信号所属的视频信号规范。

3.根据权利要求2所述的方法，其特征在于：所述原始视频参数为所述的原始帧速率Ftotal_src、原始垂直长度Vtotal_src以及原始水平长度Htotal_src，所述原始垂直长度表示在一原始影像帧中原始扫描线的数量，所述原始水平长度表示在一原始扫描线中原始像素数据的数量。

4.根据权利要求3所述的方法，其特征在于：当原始视频信号所属的视频信号规范被鉴定为NTSC、PAL、HDTV、VGA或其它特定视频格式其中之一，所述原始帧速率为每秒Ftotal_src个帧，所述原始垂直长度为每个帧有Vtotal_src条扫描线，所述原始水平长度为每条扫描线有CLK_src/(Ftotal_src*Vtotal_src)个像素。

5.根据权利要求3所述的方法，其特征在于：所述目标影像帧包括由所述目标帧速率Ftotal_dst、目标垂直长度Vtotal_dst以及目标水平长度Htotal_dst中选出的参数组合在内的多个预先决定的目标视频参数，所述目标垂直长度表示在一目标影像帧中目标扫描线的数量，所述目标水平长度表示在一目标扫描线中目标像素数据的数量。

6.根据权利要求5所述的方法，其特征在于进一步包含下列步骤：

由原始视频信号中接收所述原始水平同步信号HSYNC_src，或借着将所述第一系数除以所述第一时脉信号CLK_src以产生所述原始水平同步信号HSYNC_src；以及

将所述第二系数除以所述第二时脉信号CLK_dst以产生所述预估的原始水平同步信号HSYNC_src’。

7.根据权利要求6所述的方法，其特征在于进一步包含下列步骤：

比较所述预估的原始水平同步信号HSYNC_src’和所述原始水平同步信号HSYNC_src，以得到所述相位差Δt_src；以及

利用得到的相位差Δt_src调整所述第二时脉信号CLK_dst的时脉周期，以将得到的相位差Δt_src最小化。

8.根据权利要求7所述的方法，其特征在于：所述得到的相位差Δt_src被输入一锁相回路以产生调整后的第二时脉信号New CLK_dst，该调整后的第二时脉信号New CLK_dst进一步被反馈为所述第二系数的除数，用以产生所述预估的原始水平同步信号HSYNC_src’。

9.根据权利要求8所述的方法，其特征在于：以所述调整后的第二时脉信号提供所述调整后的水平同步信号HSYNC_dst与所述调整后的垂直同步信号VSYNC_dst。

10.根据权利要求1所述的方法，其特征在于：根据所述调整后的水平同步信号HSYNC_dst和所述调整后的垂直同步信号VSYNC_dst，进一步针对所述原始影像帧的原始像素数据执行一垂直插补程序及/或一水平插补程序以产生该目标影像帧的目标像素数据。

11.一种将一呈水平及/或垂直方向的原始影像帧转换并产生一目标影像帧的系统，所述原始影像帧以一输入帧速率被接收，所述原始影像帧包含多条具有多个原始像素数据的原始扫描线，所述目标影像帧以一输出帧速率被输出，所述目标影像帧包含多条具有多个目标像素数据的目标扫描线，其特征在于所述系统包含：

一第一定时信号产生器，该第一定时信号产生器以一第一时脉信号CLK_src接收所述原始影像帧中的多个原始像素数据，并根据所述第一时脉信号以及一第一系数产生一原始水平同步信号HSYNC_src，其中第一系数为原始水平长度Htotal_src；

一第二定时信号产生器，该第二定时信号产生器根据一第二系数及一第二时脉信号CLK_dst产生一预估的原始水平同步信号HSYNC_src’，其中第二系数是(Htotal_dst*Vtotal_dst*Ftotal_dst)/(Vtotal_src*Ftotal_src)，Htotal_dst是目标水平长度，Vtotal_dst是目标垂直长度，Ftotal_dst是目标帧速率，Vtotal_src是原始垂直长度，Ftotal_src是原始帧速率；

一锁相回路，该锁相回路根据所述原始水平同步信号HSYNC_src与预估的原始水平同步信号HSYNC_src’之间的相位差Δt_src调整所述第二时脉信号；以及

一影像尺寸缩放器，该尺寸缩放器根据调整后的第二时脉信号NewCLK_dst，在水平及/或垂直方向调整所述原始影像帧，以产生代表所述目标影像帧的多个目标像素数据。

12.根据权利要求11所述的系统，其特征在于：所述原始影像帧包含多个预先决定的原始视频参数，并且所述原始影像帧是由一对应的原始视频信号中撷取所得，在接收该原始视频信号后，一视频标准检查器被用以检查所述原始视频信号并鉴别该原始视频信号所属的特定视频信号标准。

13.根据权利要求12所述的系统，其特征在于：所述多个原始视频参数为所述原始帧速率Ftotal_src、原始垂直长度Vtotal_src以及原始水平长度Htotal_src，所述原始垂直长度表示在一原始影像帧中原始扫描线的数量，所述原始水平长度表示在一原始扫描线中原始像素数据的数量。

14.根据权利要求13所述的系统，其特征在于：当原始视频信号所属的视频信号规范被鉴定为NTSC、PAL、HDTV、VGA或其它特定视频格式其中之一，所述原始帧速率是每秒Ftotal_src个帧，所述原始垂直长度为每个帧有Vtotal_src条扫描线，所述原始水平长度为每条扫描线有CLK_src/(Ftotal_src*Vtotal_src)个像素。

15.根据权利要求13所述的系统，其特征在于：所述目标影像帧包括由所述目标帧速率Ftotal_dst、目标垂直长度Vtotal_dst以及目标水平长度Htotal_dst中选出的参数组合在内的多个预先决定的目标视频参数，所述目标垂直长度表示在一目标影像帧中目标扫描线的数量，所述目标水平长度表示在一目标扫描线中目标像素数据的数量。

16.根据权利要求15所述的系统，其特征在于进一步包含：

一第一除法器，该第一除法器将所述第一系数除以所述第一时脉信号CLK_src以产生一原始水平同步信号HSYNC_src；以及

一第二除法器，该第二除法器将所述第二系数除以所述第二时脉信号CLK_dst以产生所述预估的原始水平同步信号HSYNC_src’。

17.根据权利要求16所述的系统，其特征在于进一步包含：

一相位频率检测器，该相位频率检测器用以比较该预估的原始水平同步信号HSYNC_src’和所述原始水平同步信号HSYNC_src，以得到一相位差Δt_src；以及

所述锁相回路，所述锁相回路是利用所述得到的相位差Δt_src调整所述第二时脉信号CLK_dst的时脉周期，以产生所述调整后的第二时脉信号NewCLK_dst。

18.根据权利要求17所述的系统，其特征在于：所述调整后的第二时脉信号New CLK_dst进一步被反馈至所述第二除法器作为所述第二系数的除数，将所述得到的相位差Δt_src最小化，以产生所述预估的原始水平同步信号HSYNC_src’。

19.根据权利要求18所述的系统，其特征在于：所述系统进一步包含一时间控制器，所述时间控制器用以接收所述调整后的第二时脉信号，以输出该调整后的水平同步信号HSYNC_dst与所述调整后的垂直同步信号VSYNC_dst。

20.根据权利要求11所述的系统，其特征在于进一步包含：

一存储器，该存储器用以接收并储存所述多个原始像素数据；

一列缓冲器，该列缓冲器用以暂时性地储存目前由所述存储器输出的原始扫描线的原始像素数据；

一垂直插补器，该垂直插补器用以调整垂直方向的原始影像帧的原始像素数据；以及

一水平插补器，该水平插补器用以调整水平方向的原始影像帧的原始像素数据。

Images