TWI270290B - System for format conversion using clock adjuster and method of the same - Google Patents

System for format conversion using clock adjuster and method of the same Download PDF

Info

Publication number
TWI270290B
TWI270290B TW094134371A TW94134371A TWI270290B TW I270290 B TWI270290 B TW I270290B TW 094134371 A TW094134371 A TW 094134371A TW 94134371 A TW94134371 A TW 94134371A TW I270290 B TWI270290 B TW I270290B
Authority
TW
Taiwan
Prior art keywords
original
src
signal
target
dst
Prior art date
Application number
TW094134371A
Other languages
English (en)
Other versions
TW200614799A (en
Inventor
Jen-Shi Wu
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200614799A publication Critical patent/TW200614799A/zh
Application granted granted Critical
Publication of TWI270290B publication Critical patent/TWI270290B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

J270290 — 九、發明說明： 【發明所屬之技術領域】 本發明係關於視訊顯示系統，並且特別地，本發明係應用於 一種將一原始影像轉換為一目標影像的方法及裝置，本發明亦應 用於一種產生視訊信號時間的方法及裝置，該視訊信號時間係^ 供給一顯示裝置，該顯示裝置具有一與輸入視訊格式不同的輸出/ . 顯示視訊格式。 【先前技術】
面輸出。 以一輸出畫面速率將影像晝 交錯視訊信號(Interlaced video signal)分為許多種類，例如 NTSC和PAL ’還有連績掃瞒視訊信號諸如vesa、vga、 SVGA、XGA以及SXGA。為了在一單一顯示裝置上觀看並相容 不同種類的原始視訊信號，先前技術方法曾採用過幾種方法认 (Methodology)。先前技術方法包含轉換原始視訊信號的觫舶疫二 ’該緩衝器中用以顯示輸出 如果輸入和輸出的晝面/場不相同，
種問題被稱為「 晝面分裂」（Frame tear)。在先前技&中 資料將會上限溢位（0verflow)或下限溢位 ^被顯示的晝面將由兩個不同的畫面組成。這 烕。這 一個解 1270290 :晝面分裂」問題的方法係由該缓徐^ 入影像晝面/場。然而，這個方法衝态停止或重複該等 令人討厭的失真。在高品質的顯胃1出晝面/場中造成短暫的 的。 $置巾’這觀妓不被允許 如果該顯示裝置可以將輸出晝 速率，將會是一個很大的優點。因〜^_率固定為輸入晝面/場 或停止，如此即可消除前述的短暫問^面/場不再需要被重覆 再者，假设該顯示裝置的輪入和蚩 輸出晝面/場速率能被固定為輪入^场速率不同，如果 (Fractional multiple)，即可避免「奎t面/琢速率的部份倍數 和停止將會是週舰獻可預知二二，畫面的重覆 整數之任意分數。 數包含任意整數及非 本發明之—目的為提供—解決上述問 對的裝置 【發明内容】 題的方法及其相 本电月的目的之一係提供一種視訊信號轉換、狀 ί 細輸人視訊_ 訊信 辞方2 目的係提供—種視訊信號轉換的方法及裝置， Ϊ，晝面‘重複或。目標’輸出’顯示影像晝面/場被輸出 兮古3 「目的係提供—種視訊信號轉換的方法及裝置， 可保持輸入晝面速率和輸出畫面速率之間的比例。 該比例可^-固定的整數或分數。 關於本發明之優軸精神可以藉由以下的發明詳述及所附圖 J270290 式得到進一步的暸解。 【實施方式】 圖一係繪示根據本發明之一較佳具體實施例之格式轉換系統 的信號流程圖。在圖一中，本發明的格式轉換系統100由一信號 線及/或一資料匯流排200接收一原始視訊信號1〇2。該原始視訊 信號102包含多個原始影像晝面1〇4。該等原始影像畫面104係 被該格式轉換系統100以一輸入晝面速率101接收並係由相對應 的原始視訊信號102中擷取所得。每一個原始影像晝面1⑽包含 多條原始掃描線107，並且每一條原始掃描線1〇7具有多個原始 晝素資料109。接收該等原始晝素資料1〇9時有利用一第一時脈 - 信號(CLK一src)174。原始影像晝面1〇4包含多個預先決定的原始 視訊參數：一原始晝面速率(Ftotal一src)106、一原始垂直長度 (Vtotal一src)108以及一原始水平長度(Htotal-Src)llO，該原始垂直 長度108係表示在一原始影像晝面1〇4中原始掃描線的數 量，該原始水平長度110係表示在一原始掃描線1〇7中原始畫素 資料109的數量。原始影像晝面1〇4的解析度係根據原始垂直長 度(Vtotal—src)108以及原始水平長度(Ht〇tal—src)110所決定。 _ 在執行該格式轉換系統100的視訊信號轉換功能後，該系統 100將一目標視訊信號112輸出至一顯示螢幕300，該顯示螢幕 300可適當地將調整後的視訊/影像顯示出來。該目標視訊信號 112包含多個目標影像晝面114。該等目標影像畫面114係被該柊 式轉換系統100以一輸出畫面速率ln輸出。每一個目標影像^ 面114包含多條目標掃描線117，並且每一條目標掃描線117^ 有多個目標晝素資料119。輸出該等目標畫素資料119時有利^ 一第二時脈信號(CLK一dst)184。目標影像晝面114包含多個預先 決定的目標視訊參數：一目標晝面速率(Ft〇tal-dst)116、一目標垂 直長度(Vtotal一dst)118以及一目標水平長度(HtotaLdst)12〇 ^目 標垂直長度118係表示在一目標影像晝面114中目標掃描線117 J270290 ' $數量，該目標水平長度12(H系表示在一目標掃描、線117中目標 2素:貝料119的數量。目標影像晝面114的解析度係根據目標垂 直長度(Vtotal_Src)ll8以及目標水平長度(Ht〇tal_src)12〇所決定。 當該目標影像晝面1H的被預期的解析度係高於該原始影像 旦面104的初始解析度，該格式轉換系統1〇〇將在垂直及/或水平 方向擴大該原始影像晝面1〇4,以產生目標影像晝面114。相對 當該目標影像畫面114的被預期的解析度係低於該原始影像 旦面104的初始解析度，該格式轉換系統1⑻將在垂直及/或水平 方向縮〕]、該原始影像晝面1〇4,以產生目標影像晝面114。該格 _ 式轉換系統100針對這類的視訊信號格式/影像解析度轉換提供了 一個有效的方法，並可避免先前技術的缺點。 、圖二，繪示根據該實施例之格式轉換系統丨⑻的方塊圖。該 格式轉換系統100包含一記憶體(例如DRAM)130、一視訊標準貞 測器160、一列緩衝器(Line buffer)140、一影像調整器(Image scaler)150、一色彩調整器17〇以及一時間控制器（Timing c〇ntr〇ller)190。該記憶體13〇接收並儲存該等原始晝素資料 109。該等原始晝素資料1〇9係被包含於該接收到的原始視訊信 ，102中並且接收該等原始晝素資料1〇9時有利用一第一時脈信 籲 號(CLK-src)174。該輸入的原始視訊信號102可被訂為一特定的 視訊信號標準，例如CCIR-656 NTSC或VGA 1280xl024@75等 標準。不同的視訊信號標準規定了不同的晝面速率(Ft〇tal_src)、 不同的原始垂直長度(Vtotal一 src)以及不同的原始水平長度 (Htotal一src)。視訊標準偵測器160係被用以檢查該原始視訊信號 並鑑別該輸入的原始視訊信號1〇2所屬的特定視訊信號標準。 定後的結果162接著會被傳送至時脈調整器17〇。根據該結果 162 ’時脈調整器no係參考一查找表(L〇〇j-Up table)177以找出該 原始影像畫面104的預先決定的原始視訊參數，例如原始晝面速 率（Ftotal—src)、原始垂直長度（Vtotal_src)和原始水平s長度 (Htotal—src) 〇 8 1270290 如果該原始視訊信號的視訊信號標準被鑑定為 PAL、HDTV、VGA $其他的視訊格式，該原始畫面速率係個別 為每秒Ft〇tal—src個晝面，該原始垂直長度係個別為每個晝面有 Vtotal-src條掃描線，該原始水平長度係個別為每條掃^線有 CLK一SrC/(Ftotal一SrC*Vt〇tal一src)個晝素。接下來有兩個例子· NTSC PAL 輸入的CLK__src (MHz) 13.5 13.5 Ftotal 一 src (frame/sec) 29.97 25 Vtotal一 src (lines/frame) 525 625 計算得出Htotal_src (pixels/line) 13500000/(29.97 * 525) = 858 13500000/ (25 * 625) =864 根據這些參數，該時脈調整器170可產生一調整更新後的新 時脈信號(New CLK一dst)188。時脈調整器170的詳細功能和操作 方式稍後將在圖四中解釋，在此不作贅述。 、 根據該調整更新後的新時脈信號(New CLK-dst)188 ,該時間 控制器190可計數並輸出調整後的水平同步信號(HSYNC_dst)194 以及調整後的垂直同步信號(VSYNC—dst)192。時間控制器19〇中 =一計數器196會根據下列目標視訊參數來計數：表示在一目標 f像晝面114中目標掃描線117的數量之目標垂直長度ns與表 示在一目標掃描線117中目標畫素資料119的數量之目標水平長 度120。該調整後的水平同步信號(HSYNC_dst)194和調整後的垂 直同步信號(VSYNC一dst)192會被輸出至列缓衝器140、影像調整 器150以及顯示螢幕3〇〇。 該列緩衝器140係根據該調整後的HSYNC—dst信號194暫 時性地儲存目前由該記憶體130輸出的原始掃描線107之原始晝 1270290 素貧料109。影像調整器15〇包含一個垂直插補器(Vertical ιη&Φ〇1^)152 和一個水平插補器(H〇riz〇mal in_d_)154。該 垂直插補裔152根據調整後的HSYNC—dst信號194和調整後的 VSYNC一dst信號192在垂直方向擴大或縮小該原始影像晝面ι〇4 的原始晝素資料109。該水平插補器154根據調整後的 HSYNC一dst信號194在水平方向擴大或縮小該原始影像晝面1〇4 的原始晝素資料109。也就是說，該影像調整器15〇在垂直及/或 水平方向擴大或縮小該原始影像晝面1〇4的原始晝素資料1〇9， 以產生代表目標影像晝面114的多個目標晝素資料119。該目標 =象晝面114的多個目標畫素資料119係根據調整後的第二時脈 4吕號(New CLK—dst)188被顯示在顯示螢幕3〇〇上。運用垂直插補 器152的垂直插補程序和運用水平插補器154的水平插補程序皆 為熟悉影像處理技術者所熟知，因此在此不再針對垂直插補器 152和水平插補器154詳加描述。 第一時脈信號(CLK__src) 174和第二時脈信號(CLK_dst)丨84之 間的頻率關係可用下列式1表示： — CLK dst __ Ftotal __ dst * Vtotal _ dst * Htotal __ dst 广斗、 CLK — src Ftotal_src * Vtotal_src * Htotal_ src (式 1) 原始水平同步信號(HSYNC—src)175的週期被定義為 T_Hsrc，T_Hsrc等於值（Htotal—src)l 10除以第一時脈信號 (CLK-Src)174的頻率。該關係係表示於式2中： T_Hsrc = CLK一src~l * Htotal_src (式 2) 相同地，目標水平同步信號(HSYNC_dst)的週期被定義為 T-Hdst，TJidst等於值（Htotal—dst)120除以第二時脈信號 (CLK—dst)184的頻率。該關係係表示於式3中： T _Hdst = CLK 一 dsr' * Htotal 一 dst {式 3、 1270290 綜合式1、式2及式3，週期T_Hsrc和週期T Hdst之p弓aa 關係可表示如式4: ~ 間的 τ τι Ftotal dst * Vtotal dst , —胸(式 4) 週期T_Hsrc和週期T—Hdst的比例可被決定為 〇〇加/—如*版仏/_如)/ (伽切/—饥w)。亦即，如果原始水平同 步信號(HSYNC一src)的週期為已知，則所有的需要的參數 (Ftotal一dst)、（Vtotal一dst)、（Ftotal__src)以及(Vtotal—src)皆可輕易地
被得到，並且目標水平同步信號(HSYNC一dst)的週期可利用上 式4計算得出。 然而，由於輸入的原始視訊信號102可能是不穩定且無法預 期的，原始影像畫面104的原始畫素資料1〇9可能無法穩^地被 接收，也會導致第一時脈信號(CLK一src)174的變化。也就是說， 第一時脈信號(CLK—Src)174可能會隨著時間變化，並且輸入晝面 速率(或是輸入晝素速率)不是固定不變的。因此，我們必須根據 變動的第一時脈信號（CLK一src)174調整第二時脈信號 (CLK—dst)184 ’以保持（伽办浐吻放/_如)/ (厂，福—奶^)的 比例固定不變。根據上述式4，一旦輸入畫面速率(或是輸入晝素 速率）有所改變，TJHsrc也必須被改變。如果我們能調整 T-Hsrc，則該比例可保持不變。 圖三係繪示該初始的目標水平同步信號(HSYNCjst)、該預 估的原始水平同步信號(HSYNC-Src，）、該初始的原始水平同步信 號(HSYNC一src)以及該調整後的目標水平同步信號(adjuSted HSYNC一dst)之時序圖。該初始的目標水平同步信號(HSYNC_dst) 可由（Htotal一dst)除以（CLK_dst)184產生。相同地，該初始的 (HSYNC一src)可由(Htotal_src)除以(CLK_src)計算得出。根據式 4，該預估的原始水平同步信號（HSYNC_src，）可由 (Ftotal-dst*Vtotal—dst)/(Ftotal-Src*Vtotal-Src)乘以(T—Hdst)得到。 11 1270290 … 在這裡，（T一Hdst)隨著(CLK一dst)(或(New CLK」ist))的變化而變 化。（CLK一dst)(或(New CLK_dst))的變化是藉著比較(HSYNC_src，) 和(HSYNC一src)所產生。比較(HSYNC一Src，)和(HSYNCLsrc);得 到一相位差（△ t_src)176，（ δ t—src)176 代表（HSYNC_src，）和 (HSYNC—src)兩者間的差。某些信號回授機制可被設計並使用以 將（△ t_src)隶小化’以產生调整後的目標水平同步信號(a(jjuSted HSYNC—dst)以及第二時脈信號(New CLK—dst)。信號(New CLK一dst)係以調整初始的第二時脈信號(CLK一dst)所產生，因此輸 出晝面/場速率可被固定為輸入晝面/場速率。輸入和輸出晝面/場 速率的比例只要在一個週期的時間内被大致維持或固定為一常數 _ 即可，也就是說’不需要在任意暫態時刻都是精確的，在該常數 附近的暫態細微變化是可被接受的。電路設計的部份將在接下來 的段落中與時脈調整器(Clock adjuster) 170連同本發明一併解釋。 圖四係繪示根據本發明之時脈調整器17〇的方塊圖。圖四書 出了與時脈調整器170相關的詳細元件。時脈調整器no係用= 產生一調整後的第二時脈信號(New CLK一dst)188 ;藉著調整第二 時脈信號(CLK__dst)，輸入和輸出晝面速率的比例得以大致保持為 常數。 … • 在一較佳具體實施例中，時脈調整器170包含一第一定時信 號產生器(Timing generator)171、一第二定時信號產生器ι81、一 相位頻率偾測器(Phase frequency detector，PFD)186以及一鎖相迴 路（Phase locked loop，PLL)187。藉由利用第一時脈信號 (CLK一src)174，原始影像晝面104中的多個原始晝素資料1〇9 ^ 格式轉換系統100所接收。由於輸入的原始視訊信號102之不可 預測性及不穩定性，原始影像晝面104中的多個原始晝素資料 109未必可以被妥當地接收。這個情況也會導致第一時脈信號 (CLK一src)174的變化，亦即第一時脈信號(CLK一src)174的週 能會隨著時間變化。在第一定時信號產生器171中，一第—除^ 态172將一第一係數173除以該第一時脈信號(CLK一src)以產 12 1270290 .原始水平同步信號(HSYNC一src)175。該第一係數173係可預先被 儲存在第一除法器172中的原始水平長度(Htotal—src)。再者，如 果有一個水平同步k號輸入與視訊輸入同時被輸入，第一定時传 號產生器171係使用該水平同步信號輸入以取代第一除法器172 的輸出；該視訊輸入係以CLK一src被取樣。在第二定時信號產生 ^ ui中，一第二除法器182將一第二係數183除以該時脈 仏號（CLK一dst)184以產生一預估的原始水平同步信號 (HSYNC—src )185。此處的第二時脈信號可藉由，舉例而言，另 一個内部震盪器產生，因此第二時脈信號係獨立於第一時&作號 (CLK_src) 〇 該第二係數 183 係(HtotaUst * vt()tal_dst * ► / (Vtotal一src * Ftotal一src)。因為第二係數183可能為一個分數 (Fractional number)，第二除法器182較適合以一分數除法器來杏 現。 "貝 原始水平同步信號(HSYNC一src)175與預估的原始水平同步 信號(HSYNC一src’)185係被傳送至相位頻率偵測器186。該相位 頻率债測器186包含一比較器189，比較器189係用以比較該預 估的原始水平同步信號(HSYNC一Src，)和該原始水平同步信號 (HSYNC—src)，以得到一相位差⑷一src)176。理想上，如果 時脈信號(CLK_Src)174的週期並未由於某些原因方說，輸入的 夢 原始視訊信號102之不穩定性)而變動，相位差(δϊ^γ(；)176為零。 當第一時脈信號(CLK_Src)174的週期在特定的時g内非定值:相 位差將會變動。相位差Ut一src)176係與兩信號 (HSTOC—src)175 和(HSYNC—src’)185 的正緣(Rising edge)或負緣 (Falling edge)之間的差呈比例關係。 、’ 鎖相迴路187係由相位頻率偵測器186接收相位差 (△t—SrC)176，並且利用該得到的相位差(Δ1；-3Γ(：)176調整該第二時 脈信號(CLK一dst)184的時脈週期，以產生該調整後 號_ CLK—華8。該調整後的第二時以= CLK_dst)188係被回授至該第二除法$ 183作為該第二係數的除 13 J270290 最小化，甚至在-短= 逐漸被 CLK_dst)188 _生射被提供給咖㈣器2 更新後的時脈信號(New CLK)S_ 在二=據 f本實施例中’第一時脈信號(CLK_src)可以由外部或 生，亦即本發明可使用由原始視訊信號1〇2之外 的 士 脈信號(CLK—src)來接收原使畫素資料109。此外，本浐 = 以使用由原始視訊信號102之内部產生的資料正&確彳; (DATA^valid)〇^^ 藉由以上較佳具體實施例之詳述，係希望能更加清楚描 ，明之特徵與精神，而並非以上述所揭露的較佳具體實施例^ 本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改辫 及具相等性的安排於本發明所欲申請之專利範圍的範轉内。交 -1270290 【圖式簡單說明】 圖一係繪示根據本發明之一較佳具體實施例之格式轉換系統 的信號流程圖。 圖二係繪示根據該實施例之格式轉換系統的方塊圖。 圖三係繪示該初始的目標水平同步信號(HSYNC一dst)、該預 估的原始水平同步信號(HSYNC一Src，）、該初始的原始^平同步信 號(HSYNC一src)以及該調整後的目標水平同步信號 HSYNC_dst)之時序圖。 Yu 圖四係緣示根據本發明之時脈調整器的方塊圖。 【主要元件符號說明】 100 :格式轉換系統 300 :顯示螢幕 101 :輸入畫面速率 102 :原始視訊信號 104 :原始影像晝面 106 :原始晝面速率 107 ··原始掃描線 108 :原始垂直長度 109 :原始晝素資料 110 ·原始水平長度 2〇〇 :資料匯流排 m:輸出晝面速率 112 ·目標視訊信號 114 :目標影像晝面 116 :目標畫面速率 H7 :目標掃描線 118 :目標垂直長度 U9 :目標晝素資料 12〇 :目標水平長度 1270290
174 :第一時脈信號 184 :第二時脈信號 130 :記憶體 140 :列緩衝器 150 :影像調整器 152 :垂直插補器 154 :水平插補器 160 :視訊標準偵測器 162 :鑑定後的結果 170 :時脈調整器 177 :查找表 188 :調整後的第二時脈信號 190 :時間控制器 192 :調整後的垂直同步信號 194 :調整後的水平同步信號196 :計數器 171 :第一定時信號產生器 172 ··第一除法器 173 :第一係數 175 :原始水平同步信號 176 :相位差 181 :第二定時信號產生器 182 :第二除法器 183 :第二係數 185 :預估的原始水平同步信號 186 :相位頻率偵測器 187 :鎖相迴路 189 :比較器
16

Claims (1)

1270290 1、 2、 申請專利範圍： 種將呈水平及/或垂直方向之原私& 標影像晝面的方法，該原始影像像旦面轉換並產生-目 收，該原始影像晝面包含多條具一輸入$面速率被接 描線，該目標影像晝面係以二“出：原始晝素育料的原始掃 像晝面包含多條具有多個目標，該目標影 包含下列步驟： ’、、枓的目標掃描線，該方法 (a) 以一第一時脈信號或一資料 影像晝面中的多個原始晝咸(CLK-㈣接收該原始 (b) 以一第二時脈信號(CLK一dst)產生一 f£(HSYNC_src,)； 髓的雜斜同步信 咐代表該 提供.該目標轉畫面的多 輸晝面的速率之比例大致維持不變，該調 正後的第一時脈彳§號具有一平均時脈週期。 個預先決巧原始魏參數，並且該縣縣畫面係由一對應 的原始視訊信號巾擷取所得，在魏該原始視訊信紐，該 法，查該原始視訊信號並鑑別該原始視訊錢所屬的視訊信號 規範。 3、 如申請專利範圍第2項所述之方法，其中該等原始視訊參數係一 原始晝面速率(Ftotal一src)、-原始垂直長度(Vt〇tal—src)以及一原 始水平長度(Htotal一src)，該原始垂直長度係表示在1原始影像晝 面中原始掃描線的數量，該原始水平長度係表示在一原始掃描 線中原始晝素資料的數量。 4、 如申請專利範圍第3項所述之方法，其中當原始視訊信號所屬的 視訊信號規範被鑑定為NTSC、PAL、HDTV、VGA或其他特定 視訊格式其中之一’並且該原始畫面速率係每秒Ft〇tal_src個畫 17 .1270290 ' 面，該原始垂直長度係每個畫面有Vtotal_src條掃描線，該原始 水平長度係每條掃描線有CLK一src/(Ftotal-Src * Vtotal src)個畫 素。 _ — —一
6、
如申請專利範圍第3項所述之方法，其中該目標影像晝面包含多 個預先決定的目標視訊參數，例如由一目標晝面速率 (Ftotal一dst)、一目標垂直長度（ytotaidst)以及一目標水平長度 (Htotal一dst)中選出的參數組合，該目標垂直長度係表示在一目標 影像晝面中目標掃描線的數量，該目標水平長度係表示在一目 標掃描線中目標畫素資料的數量。 如申請專利範圍第5項所述之方法，進一步包含下列步驟： 由f ί視訊信號中接收一原始水平同步信號(HSYNC-src)，或 藉著將一第一係數除以該第一時脈信號或該資料正確信號 (C^K一src)以產生該原始水平同步信號(HSYNC_src)，其中 該第一係數係该原始水平長度(Htotal_src);以及 將一第二係數除以該第二時脈信號(CLK-dst)以產生一預估的 原始水平同步信號(HSYNC—src，），其中該第二係數係 (HtotaWst * VtotaLdst * FtotaLdst) /(VtotaLsrc * Ftotal一src) 〇 — 7、 8、
如申請專利麵第6項所述之方法，進—步包含下列步驟： 比較該預估的原始水平同步信號(HSYNC—src，)和該原始水^ 號(HSYNC-SrC) ’以得到一她士坨㈣；以及 & :彳于到的相位差(△ [src)調整該第二時脈信號(CLK^dst) ^ 夺脈週期，以將該得到的相位差(△ΙπΟ最小化。 Iff綱所述之找，射—__撼(以src CL: H t、，ί?迴路以產生該調整後的第二時脈信號_ 授為第4脈信號~ cLKjst)進-步被e =3 ^產生鋪估的縣水平同步信载 項所述之方法’其中係以該調整後的第二時 則5輪1、該调整後的水平同步信號(HSYNc_dst)_調整制 18 1270290 垂直同步信號(VSYNC—dst)。 10、 如申請專利範圍第1項所述之方法，其中根據該調整後的水平同 步信號(HS YNC 一 dst)和該調整後的垂直同步信號(vs : 料 進一步針對該原始影像畫面的原始晝素資料執行一垂直插補程 序及/或一水平插補程序以產生該目標影像晝面的目標畫素= 包含 11、一種將一呈水平及/或垂直方向之原始影像晝面轉換並產生一目 標影像晝面的系統，該原始影像畫面係以一輸入畫面速率被接 巧，該原始影像晝面包含多條具有多個原始畫素資料的原始掃 描線，該目標影像晝面係以一輸出晝面速率被輸出，該目標影 像畫面包含多條具有多個目標晝素資料的目標掃描線，該系統 一第二定時信號產生器(Timing generator)，該第一定時信號產 生器係以一第一時脈信號或一資料正確信號(CLK_src)接收 該原始影像畫面中的多個原始晝素資料，藉以產生一原始 水平同步信號(HSYNC_src); -第二定日^信號產生器’該第二定時信號產生器係利用一第 一時脈彳§號(〇^一dst)產生一預估的原始水平同步信號 (HSYNC_src，）；以及 • 一影像調整器(Ima辟scaler)，該調整器係利用一調整後的第 二時脈彳§號在水平及/雜直額該原始影像晝面，以 產生代表該目標影像晝面的多個目標畫素資料； 畫硫輸ώ畫面的料之比紙麟料變，賴 正後的第一時脈信號具有一平均時脈週期。 12、 圍第11項所述之系統，其中該原始影像畫面包含多 、’、定的原始視訊參數，並且該原始影像畫面係由一對應 信號中擷取所得’在接收該原始“信號後，-視 ϊΐίϊί11被用以檢查該原始視訊信號並鑑別該原始視訊信 唬所屬的特定視訊信號標準。 13、 如中請專利範圍第12項所述之系統，其中該制始視訊參數係 .1270290 - 一原始晝面速率(Ftotal_src)、一原始垂直長度(Vtotal_src)以及一 原始水平長度(Htotal_src)，該原始垂直長度係表示在一原始影像 晝面中原始掃描線的數量，該原始水平長度係表示在一原始掃 描線中原始晝素資料的數量。 14、如申請專利範圍第13項所述之系統，其中當原始視訊信號所屬 的視訊信號規範被鑑定為NTSC、PAL、HDTV、VGA或其他特 定視訊格式其中之一，並且該原始晝面速率係每 晝面’該原始垂直長度係每個晝面有Vtotal_src條掃描線，該原 始水平長度係每條掃描線有CLK_src/(Ftotal—src * Vtotal_src)個晝 素。 • 15、如申請專利範圍第13項所述之系統，其中該目標影像晝面包含 多個預先決定的目標視訊參數，例如由一目標晝面速率 (Ftotal—dst)、一目標垂直長度(Vtotal_dst)以及一目標水平長度 (Htotal一dst)中選出的參數組合，該目標垂直長度係表示在一目標 影像晝面中目標掃描線的數量，該目標水平長度係表示在一目 標掃描線中目標畫素資料的數量。 16、 如申請專利範圍第15項所述之系統，進一步包含： 一第一除法器，該第一除法器將一第一係數除以該第一時脈 信號(CLK_src)以產生一原始水平同步信號(HSYNC_src；)， φ 其中該第一係數係該原始水平長度(Htotal_src);以及 一第二除法器，該第二除法器將一第二係數除以該第二時脈 "ί吕遽（CLK—dst)以產生一預估的原始水平同步信號 (HSYNC_src’），其中該第二係數係(Htotal_dst * Vtotaljht * Ftotal一dst) / (Vtotal一src * Ftotal一src) 〇 17、 如申請專利範圍第16項所述之系統，進一步包含： 一相位頻率偵測器(Phase frequency detector，PFD)，該相位頻 率偵測器係用以比較該預估的原始水平同步信號 (HSYNC一src’)和該原始水平同步信號(HSYNC一src)，以得 到一相位差(At_src);以及 一鎖相迴路(Phase locked loop，PLL)，該鎖相迴路係利用該得 20 1270290 到的相位差(Δ t一 src)調整該第二時脈信號(CLK_d绚的時脈 期，以產生該調整後的第二時脈信號。 18、^申請專利範圍第17項所述之系統，其中該調整後的第二時脈 ㈣(New CLK—dst)進-步伽授至該第二除法_為該第 數的除數，賴制的她差(At—src)最/Mt，以產 的 原始水平同步信號(HSYNC_src，）。 的 !9、^申請專利範圍第！8項所述之系統，其中該系統進一步包含一 controller) ^ 的弟二時脈信號，以輸出該調整後的水/交 20、如申請專利範圍第u項所述之系統，進一步包含·· 一記憶體，該記憶體係用以接收並儲存該多個原始書 ; 旦承貝 一列緩衝器(Line buffer)，該列緩衝器係用以暫時性地 前由該記憶體輸出的原始掃描線之原始畫素資料；孖目 一垂直插補器(Vertical interpolator)，該垂直插補器你 垂^方向的原始影像畫面之原始晝素資料；以"及’、凋整 水平插補器(Horizontal interpolator)，該水平杯社吵v 調整水平方向的原始影像畫面之原始畫素資料。一係用以 21
TW094134371A 2004-10-12 2005-09-30 System for format conversion using clock adjuster and method of the same TWI270290B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/962,727 US7359007B2 (en) 2004-10-12 2004-10-12 System for format conversion using clock adjuster and method of the same

Publications (2)

Publication Number Publication Date
TW200614799A TW200614799A (en) 2006-05-01
TWI270290B true TWI270290B (en) 2007-01-01

Family

ID=36144823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094134371A TWI270290B (en) 2004-10-12 2005-09-30 System for format conversion using clock adjuster and method of the same

Country Status (3)

Country Link
US (1) US7359007B2 (zh)
CN (1) CN100350795C (zh)
TW (1) TWI270290B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239355B2 (en) * 2004-05-17 2007-07-03 Mstar Semiconductor, Inc. Method of frame synchronization when scaling video and video scaling apparatus thereof
US7443389B1 (en) * 2004-11-11 2008-10-28 Nvidia Corporation Pixel clock spread spectrum modulation
TWI250801B (en) * 2004-11-17 2006-03-01 Realtek Semiconductor Corp Method for generating a video clock and an associated target image frame
KR100688511B1 (ko) * 2004-12-20 2007-03-02 삼성전자주식회사 영상 신호의 부반송파 추적을 위한 디지털 처리 장치 및방법
KR100780937B1 (ko) * 2004-12-20 2007-12-03 삼성전자주식회사 영상 신호의 수평 동기 추출을 위한 디지털 처리 장치 및방법
TWI249359B (en) * 2004-12-22 2006-02-11 Realtek Semiconductor Corp Method and apparatus for simultaneous progressive and interlaced display
KR100622351B1 (ko) * 2005-01-07 2006-09-19 삼성전자주식회사 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
KR100706625B1 (ko) * 2005-01-18 2007-04-11 삼성전자주식회사 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
US7773153B2 (en) * 2005-01-28 2010-08-10 Mstar Semiconductor, Inc. Frame-based phase-locked display controller and method thereof
US7671924B2 (en) * 2005-01-31 2010-03-02 Sunplus Technology Co., Ltd. Method and device for scaling a two-dimensional image
US7684437B2 (en) * 2005-03-23 2010-03-23 Analog Devices, Inc. System and method providing fixed rate transmission for digital visual interface and high-definition multimedia interface applications
US20080030615A1 (en) * 2005-06-29 2008-02-07 Maximino Vasquez Techniques to switch between video display modes
JP2007013739A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 映像表示装置及び映像表示方法
JP4572144B2 (ja) * 2005-07-06 2010-10-27 Ｎｅｃディスプレイソリューションズ株式会社 表示パネル駆動装置および表示パネル駆動方法
AU2006283126A1 (en) * 2005-08-24 2007-03-01 Thomson Licensing Method for graphical scaling of LCDs in mobile television devices
US7852408B2 (en) * 2006-05-16 2010-12-14 Lsi Corporation Fractional phase-locked loop for generating high-definition and standard-definition reference clocks
TWI349259B (en) * 2006-05-23 2011-09-21 Au Optronics Corp A panel module and power saving method thereof
JP2008015006A (ja) * 2006-07-03 2008-01-24 Nec Electronics Corp 表示コントローラ、表示装置、及び表示データ転送方法
US7864247B2 (en) * 2006-08-18 2011-01-04 Himax Technologies Limited Method and apparatus for image scaling
US7830450B2 (en) * 2006-09-13 2010-11-09 Realtek Semiconductor Corp. Frame synchronization method and device utilizing frame buffer
US20080291194A1 (en) * 2007-05-23 2008-11-27 Yung-Ching Lee Data transmission method applied in asynchronous display and related electronic system
TWI397055B (zh) * 2007-05-28 2013-05-21 Realtek Semiconductor Corp 模式偵測電路與方法
KR101452975B1 (ko) * 2008-02-21 2014-10-21 삼성디스플레이 주식회사 백라이트 제어 회로, 백라이트 장치 및 이를 이용한액정표시장치
JP4581012B2 (ja) * 2008-12-15 2010-11-17 株式会社東芝 電子機器、及び表示制御方法
TWI424430B (zh) * 2009-01-23 2014-01-21 Realtek Semiconductor Corp 控制畫面輸入與輸出之裝置與方法
TWI382755B (zh) * 2009-06-11 2013-01-11 Novatek Microelectronics Corp 影像處理電路及其方法
US8446527B2 (en) * 2009-07-21 2013-05-21 Qualcomm Incorporated System of programmable time intervals used for video signal synchronization
TWI454152B (zh) * 2009-08-17 2014-09-21 Himax Media Solutions Inc 視訊標準探知器及其操作方法與中頻解調器
CN102376289B (zh) * 2010-08-06 2014-01-08 晨星软件研发(深圳)有限公司 显示时序控制电路及其方法
US8462268B2 (en) * 2010-12-10 2013-06-11 Analog Devices, Inc. Video processor timing generation
CN102647611A (zh) * 2011-02-18 2012-08-22 安凯(广州)微电子技术有限公司 芯片摄像头接口功能测试方法及装置
CN102905056B (zh) * 2012-10-18 2015-09-02 利亚德光电股份有限公司 视频图像处理方法及装置
US9438820B1 (en) * 2014-02-04 2016-09-06 Marvell International Ltd. Systems and methods for processing composite video signals
KR102509179B1 (ko) * 2014-10-02 2023-03-13 자코티 브바 저-대기시간 멀티미디어 스트리밍 환경의 문제 패턴 취급 방법
JP6632864B2 (ja) * 2015-10-27 2020-01-22 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置
TWI570635B (zh) * 2016-03-08 2017-02-11 和碩聯合科技股份有限公司 圖像辨識方法及執行該方法之電子裝置、電腦可讀取記錄媒體
US10992843B2 (en) * 2017-08-28 2021-04-27 Novatek Microelectronics Corp. Video interface conversion apparatus and operation method thereof
TWI822482B (zh) * 2022-11-23 2023-11-11 大陸商北京集創北方科技股份有限公司 任意倍率圖像放大模塊、顯示驅動晶片、顯示裝置以及資訊處理裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208710B1 (ko) * 1995-12-27 1999-07-15 윤종용 비디오 신호처리시스템에서 비표준의 동기신호를 처리하기 위한 장치 및 그 방법
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
US6281873B1 (en) * 1997-10-09 2001-08-28 Fairchild Semiconductor Corporation Video line rate vertical scaler
US6339434B1 (en) * 1997-11-24 2002-01-15 Pixelworks Image scaling circuit for fixed pixed resolution display
US6496186B1 (en) * 1998-02-17 2002-12-17 Sun Microsystems, Inc. Graphics system having a super-sampled sample buffer with generation of output pixels using selective adjustment of filtering for reduced artifacts
US6642968B1 (en) * 1999-08-06 2003-11-04 Microsoft Corporation System and method for frame rate matching
US6545688B1 (en) * 2000-06-12 2003-04-08 Genesis Microchip (Delaware) Inc. Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received
JP2002010221A (ja) 2000-06-21 2002-01-11 Matsushita Electric Ind Co Ltd 映像フォーマット変換方法および撮像装置
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals
US7106380B2 (en) * 2001-03-12 2006-09-12 Thomson Licensing Frame rate multiplier for liquid crystal display
JP4906199B2 (ja) * 2001-08-16 2012-03-28 パナソニック株式会社 画像フォーマット変換前処理装置及び画像表示装置
US7071992B2 (en) * 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
US7034812B2 (en) * 2002-04-01 2006-04-25 Mstar Semiconductor Inc. Method and apparatus of automatically tuning output line rate and display controller provided with the same
US7091944B2 (en) * 2002-11-03 2006-08-15 Lsi Logic Corporation Display controller
US7091967B2 (en) * 2003-09-01 2006-08-15 Realtek Semiconductor Corp. Apparatus and method for image frame synchronization
TWI229543B (en) * 2003-12-31 2005-03-11 Sunplus Technology Co Ltd Image scaling device
US7239355B2 (en) * 2004-05-17 2007-07-03 Mstar Semiconductor, Inc. Method of frame synchronization when scaling video and video scaling apparatus thereof

Also Published As

Publication number Publication date
TW200614799A (en) 2006-05-01
US20060077288A1 (en) 2006-04-13
US7359007B2 (en) 2008-04-15
CN1761301A (zh) 2006-04-19
CN100350795C (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
TWI270290B (en) System for format conversion using clock adjuster and method of the same
US6177922B1 (en) Multi-scan video timing generator for format conversion
US5875354A (en) System for synchronization by modifying the rate of conversion by difference of rate between first clock and audio clock during a second time period
US8797457B2 (en) Apparatus and method for frame rate preserving re-sampling or re-formatting of a video stream
TW200304327A (en) Method and apparatus for bridging different video format
TWI281817B (en) Apparatus and method for image frame synchronization
US20100201874A1 (en) Image display apparatus and method of adjusting clock phase
TW200539105A (en) Method of frame synchronization when scaling video and video scaling apparatus thereof
JP2004508747A (ja) 入力ビデオ信号と出力ビデオ信号を垂直にロックさせるための方法および装置
US9122443B1 (en) System and method for synchronizing multiple video streams
EP2936296A1 (en) Automated measurement of differential latency between displays
US6385267B1 (en) System and method for locking disparate video formats
US7050077B2 (en) Resolution conversion device and method, and information processing apparatus
JP2001166766A (ja) 画像表示装置のドットクロック調整方法およびドットクロック調整装置
JP2008197141A (ja) 画像表示装置及びその周波数調整方法
JP4445122B2 (ja) ２タップ／３タップフリッカフィルタリングのためのシステム及び方法
CN102376289A (zh) 显示时序控制电路及其方法
JP2001320680A (ja) 信号処理装置および方法
JP4744212B2 (ja) 画像表示装置の制御方法及び画像表示装置
US6765620B2 (en) Synchronous signal generation circuit and synchronous signal generation method
TW397959B (en) Liquid crystal display apparatus
JP3493950B2 (ja) 液晶表示装置
CN111277725B (zh) 视讯自动侦测相位同步系统及方法
TW563374B (en) Device and method using adaptive vertical synchronization and alternate display to adjust image resolution
TW427093B (en) Display device for automatically adjusting the horizontal width of image screen

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees