CN102376289B - 显示时序控制电路及其方法 - Google Patents
显示时序控制电路及其方法 Download PDFInfo
- Publication number
- CN102376289B CN102376289B CN201010251876.5A CN201010251876A CN102376289B CN 102376289 B CN102376289 B CN 102376289B CN 201010251876 A CN201010251876 A CN 201010251876A CN 102376289 B CN102376289 B CN 102376289B
- Authority
- CN
- China
- Prior art keywords
- clock pulse
- output
- reference signal
- signal
- vertical reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明公开了一种显示时序控制电路及其方法,可快速调整显示时序,以达到帧同步化。显示时序控制电路包含输出像素时脉产生单元、显示时序产生单元及时脉调整单元。输出像素时脉产生单元依据参考时脉信号与时脉除数,产生输出像素时脉信号。显示时序产生单元依据输出像素时脉信号,产生显示时序信号及具有输出帧速率的输出垂直参考信号。时脉调整单元依据输出像素时脉信号、输出垂直参考信号以及具有输入帧速率的输入垂直参考信号,调整时脉除数。
Description
技术领域
本发明有关于显示时序的控制,尤指一种显示时序控制电路及其方法。
背景技术
显示装置在进行显示时,需将从视频信号源所输入的影像数据,亦即输入帧(input frame),依据内部显示控制器(display controller)所决定的显示时序,转换成输出帧(output frame,其解析度可能与输入帧不同),以显示于面板或屏幕上。为了达成帧同步化(frame synchronization),亦即输出帧速率(output framerate)与输入帧速率同步,传统的显示装置依据视频信号源所提供的输入垂直同步(input v-sync)信号(其频率即为输入帧速率),来调整显示输出帧时所需的输出垂直同步(output v-sync)信号。当输入垂直同步信号的下一个脉冲(pulse)出现时,即同步产生输出垂直同步信号的下一个脉冲,亦即重置(reset)输出垂直同步信号,以强制输出垂直同步信号与输入垂直同步信号保持同步。然而,此种控制显示时序的方式会造成问题。由于输出垂直同步信号可能在目前周期尚未完成时,即被强制开始下一个周期,如此可能使输出帧的最后一条扫描线不完整,而对于某些显示时序的容忍度(tolerance)较低的显示装置而言,最后一条扫描线不完整会造成不正常的显示结果。
发明内容
有鉴于此,本发明的一目的,在于提供一种显示时序控制电路及其控制方法,可快速精准地调整显示时序,以达到帧同步化。
本发明揭露一种显示时序控制电路,其包含输出像素时脉产生单元、显示时序产生单元及时脉调整单元。输出像素时脉产生单元依据参考时脉信号与时脉除数(clock divisor),产生输出像素时脉信号。显示时序产生单元耦接至输出像素时脉产生单元,可依据输出像素时脉信号,产生显示时序信号及相关联的输出垂直参考信号,其中输出垂直参考信号具有一输出帧速率。时脉调整单元耦接至输出像素时脉产生单元与显示时序产生单元,可依据输出像素时脉信号、输出垂直参考信号以及输入垂直参考信号,调整时脉除数,其中输入垂直参考信号对应于输入帧速率。
本发明另揭露一种显示时序的控制方法,其包含下列步骤:依据参考时脉信号与时脉除数,产生输出像素时脉信号;依据输出像素时脉信号,产生显示时序信号及相关联的输出垂直参考信号,其中输出垂直参考信号具有一输出帧速率;以及依据输出像素时脉信号、输出垂直参考信号以及具有一输入帧速率的输入垂直参考信号,调整时脉除数。
附图说明
图1是本发明一较佳实施例的显示时序控制电路的方块图。
图2是显示图1的时脉除数产生单元依据相位误差的变动情形来改变时脉除数的粗调量的一个实例。
图3是显示图1的时脉除数产生单元依据相位误差的变动情形来改变时脉除数的粗调量的另一个实例。
图4是本发明一较佳实施例的显示时序控制方法的流程图。
【主要元件符号说明】
10:显示时序控制电路
11:输出像素时脉产生单元
111:时脉合成器
112:锁相回路
12:显示时序产生单元
13:时脉调整单元
131:频率误差检测器
132:相位误差检测器
133:时脉除数产生单元
40~49:较佳实施例的显示时序控制方法的流程
具体实施方式
图1是本发明一较佳实施例的显示时序控制电路10的方块图,包含输出像素时脉产生单元11、显示时序产生单元12及时脉调整单元13。显示时序控制电路10用于显示装置中,可控制输出帧的显示时序,以快速达到帧同步化。举例而言,显示时序控制电路10可整合于显示控制器中,以提供影像缩放器(scaler)在对输入帧进行缩放以产生输出帧时所需的时序信号。显示时序控制电路10适用于不同类型的显示装置,例如阴极射线管(CRT)显示器及电视,或是液晶显示器(LCD)及电视等。输出像素时脉产生单元11包含时脉合成器(clock synthesizer)111及锁相回路(phase-locked loop,PLL)112。时脉合成器111可接收参考时脉信号,将其频率除以一时脉除数(clock divisor)后送入锁相回路112,以将除频后的参考时脉信号再升频一个倍数,以产生输出像素时脉信号。举例而言,若参考时脉信号的频率为Fr,时脉除数为n.f(n与f分别代表整数部分与小数部分),升频的倍数为M,则所产生的输出像素时脉信号的频率为Fr/n.f*M。应注意到,时脉合成器111可为数字时脉合成器。
显示时序产生单元12耦接至锁相回路112,可依据输出像素时脉信号,产生显示时序信号及相关联的输出垂直参考信号。显示时序信号包含输出垂直同步信号、输出水平同步信号及输出垂直数据使能(output vertical data enable)信号,可决定输出帧的显示时序。举例而言,若每一输出帧的预定格式为具有V条扫描线,每一扫描线包含H个像素,且第i~j条扫描线为输出帧中实际有影像数据的部份,则显示时序产生单元12在每个输出水平同步信号的脉冲可伴随H个输出像素,每隔V个输出水平同步信号的脉冲即产生一个输出垂直同步信号的脉冲。显示时序产生单元12内可包含计数器(图未显示),以产生如上述的显示时序信号。另一方面,输出垂直参考信号代表输出垂直有效区域,因此,输出垂直参考信号的频率即为输出帧速率。
时脉调整单元13接收输出垂直参考信号与输入垂直参考信号,以检测两者间的频率误差与相位误差,以决定如何调整时脉除数,消除这些误差。输出垂直参考信号代表输出垂直有效区域,输入垂直参考信号则代表相关于视频信号源(图未显示)的输入垂直有效区域。这些误差可能由多种因素产生,例如视频信号源本身的不稳定、切换至不同的视频信号源或是电视转台等等。与输出垂直参考信号类似,输入垂直参考信号可为输入垂直同步信号或输入垂直数据使能信号,或是与输入垂直同步信号或输入垂直数据使能信号具有相同频率且相位差为固定的参考信号,因此输入垂直参考信号的频率即为输入帧速率。所以,若以输入垂直同步信号作为输入垂直参考信号,则对应地以输出垂直同步信号作为输出垂直参考信号;若以输入垂直数据使能信号作为输入垂直参考信号,则对应地以输出垂直数据使能信号作为输出垂直参考信号。
如图1所示,时脉调整单元13包含频率误差检测器131、相位误差检测器132以及时脉除数产生单元133。频率误差检测器131检测输出垂直参考信号与输入垂直参考信号间的频率误差。较佳地,频率误差检测器131是依据输入垂直参考信号的一个周期所相当的输出像素时脉数A与一个输出帧所包含的总像素数B两者之差,来决定该频率误差。若输入垂直参考信号的周期为Pi,输出垂直参考信号的目前周期为Po1,输出像素时脉信号的目前周期为P1,则A=Pi/P1,Po1=P1*B,由此推得B-A=(Po1-Pi)/P1,此即可代表输出垂直参考信号与输入垂直参考信号间的频率误差。
由于显示时序控制电路10的目标是使输出帧速率与输入帧速率同步,所以当频率误差检测器131检测到频率误差时,时脉除数产生单元133会产生时脉除数的更新值,以使输出像素时脉产生单元11产生新的输出像素时脉信号,进而使显示时序产生单元12所产生的新的输出垂直参考信号的周期等于输入垂直参考信号的周期(即Pi)。若假设时脉除数的目前值与更新值分别为D0与D1,新的输出像素时脉信号的周期为P2,新的输出垂直参考信号的周期为Po2,则由于时脉除数与输出像素时脉信号的周期成正比,且Po2=Pi,所以可推得:
D1/D0=P2/P1=(Po2/B)/(Pi/A)=A/B 式(1)
D1=D0/B*A 式(2)
因此,时脉除数的更新值D1可通过时脉除数的目前值D0除以一个输出帧所包含的总像素数B再乘以输入垂直参考信号的一个周期所相当的输出像素时脉数A而产生。
前述式(2)适用于显示时序信号为非交错式(non-interlaced)显示时序的情形。若显示时序信号为交错式(interlaced)显示时序,则由于每一输入帧是输出为两个输出帧,亦即Po2=Pi/2,所以式(1)与式(2)须修改为
D1/D0=P2/P1=(Po2/B)/(Pi/A)=A/2B 式(3)
D1=D0/2B*A 式(4)
显示时序控制电路10亦可适用于所要的输出帧速率不与输入帧速率同步的情形,该所要的输出帧速率可能为使用者所设定或是规格所要求的。此时,该所要的输出帧速率与输入帧速率间具有一转换比R,亦即R=所要输出帧速率/输入帧速率,因此新的输出垂直参考信号的周期Po2=输入垂直参考信号的周期Pi/R。所以式(1)与式(2)须修改为
D1/D0=P2/P1=(Po2/B)/(Pi/A)=A/(R*B) 式(5)
D1=D0/(R*B)*A 式(6)
因此,通过前述式(2)、式(4)及式(6),时脉除数产生单元133可计算出时脉除数的更新值,以快速地修正输出垂直参考信号的频率,达到所要的输出帧速率。
于此实施例中,时脉除数产生单元133可在频率误差比较大,例如大于第一临界值时,才产生时脉除数的更新值D1;而当频率误差小于或等于第一临界值时,时脉除数产生单元133则利用补偿相位误差的方式来调整时脉除数,以避免画面的抖动。
要达到帧同步化,输出垂直参考信号与输入垂直参考信号两者的频率与相位皆须一致。上述实施例是说明如何消除频率误差,接下来则说明如何消除相位误差。在时脉调整单元13中,相位误差检测器132可检测输出垂直参考信号与输入垂直参考信号间的相位误差。在此实施例中,相位误差检测器132依据输入垂直参考信号的一输入参考时间点(如脉冲所在的时间点)与输出垂直参考信号的一输出参考时间点(如脉冲所在的时间点)两者的间距所相当的输出像素时脉数,来决定相位误差。举例而言,若从输出垂直参考信号的每个输出参考时间点为起点,利用输出像素时脉信号来进行计数,从零开始,每经过一个输出像素时脉即累加一,则到了下个输出参考时间点时,累积的计数值应为一个输出帧的总像素数B,此时将计数值重置为零,以重新计数。假设输入垂直参考信号的输入参考时间点所对应的前述计数值为C,则若输出参考时间点早于输入参考时间点,输出垂直参考信号与输入垂直参考信号间的相位误差即为C-B;若输出参考时间点晚于输入参考时间点,相位误差即为B-C。应注意到,显示时序产生电路10的目标并非要使输出垂直参考信号与输入垂直参考信号两者的相位完全同步。对显示装置而言,输入的影像数据会先暂存于内部的扫描线缓冲器(line buffer)或帧缓冲器(frame buffer)中,而输出影像数据时则从扫描线缓冲器或帧缓冲器读取,因此影像数据的输入与输出间会有一些时间差,导致输出垂直参考信号实际上会落后于输入垂直参考信号一段固定相位差。因此,下文在提到调整时脉除数以消除输出垂直参考信号与输入垂直参考信号间的相位误差时,旨在于使输出垂直参考信号维持落后于输入垂直参考信号该固定相位差。
时脉除数产生单元133可依据相位误差检测器132所检测的相位误差大小,来决定时脉除数的一调整量的大小。举例而言,若该相位误差不大,例如小于第二临界值,则表示输出垂直参考信号与输入垂直参考信号两者的相位基本上已锁住,此时该调整量是一微调量,以通过微调后的时脉除数,来小幅度地调整后续所产生的输出垂直参考信号的相位,以与输入垂直参考信号的相位更接近。由前述式(2)可推知D1/A=D0/B,既然A为输入垂直参考信号的一个周期所相当的输出像素时脉数,因此D0/B代表单位像素所对应的时脉除数的调整量,相位误差以输入与输出参考时间点的间距所相当的输出像素时脉数来衡量,因此,可利用D0/B作为微调量的单位。当该相位误差为n(亦即n个输出像素时脉),对应的微调量即为D0/B*n。上述作法的优点在于,微调量的大小可精确回应所检测到的相位误差大小,以精确地调整后续输出垂直参考信号的相位。
若相位误差检测器132所检测的相位误差颇大,例如大于或等于第二临界值,表示输出垂直参考信号与输入垂直参考信号两者的相位并没有锁住,此时若显示装置允许显示时序信号及相关联的输出垂直参考信号的相位做大幅度的变动,则时脉调整单元13执行相位重置,以直接使输出垂直参考信号的下一个输出参考时间点同步于输入垂直参考信号的下一个输入参考时间点,如此可快速消除相位误差。然而,若显示装置不允许显示时序信号及输出垂直参考信号的相位有大幅度变动,举例而言,CRT显示器及电视,则时脉调整单元13需通过调整时脉除数来逐步减少相位误差。相较于之前相位误差不大时使用微调量,此时时脉除数的调整量则为一粗调量。由前述可知,微调量可表示为D0/(B/n),因此,可直接将时脉除数的目前值D0直接除以一个比B/n还小的值,就可得到比微调量还大的值,以作为粗调量。这个比B/n还小的值可为2的正整数次方,以利于作二进位的计算。
进一步言,时脉除数产生单元133还可依据相位误差是否随时间产生正负变动,来改变时脉除数的粗调量的大小。所谓相位误差产生正负变动,是指相位误差检测器132某次所测得的相位误差为输出垂直参考信号落后(或领先)于输入垂直参考信号,代表相位误差为负(或正),而下一次所测得的相位误差则为输出垂直参考信号领先(或落后)于输入垂直参考信号,代表相位误差为正(或负)。以下分两种情形讨论:
(一)若相位误差检测器132下一次测得的相位误差由正转负或由负转正,代表目前的粗调量过大,以致相位误差的减少得过了头,此时须将时脉除数的粗调量减小,例如减小至原粗调量的二分之一,才能使相位误差持续减小,如图2所示,其中每个箭头旁的数字代表第几次调整时脉除数,箭头的头尾则分别代表相对于输入参考时间点而言,调整后与调整前的输出参考时间点的位置。从图2可看出,第1次使用的粗调量使得输出参考时间点从落后变成领先于输入参考时间点,因此第2次的粗调量便减少,经过反复几次的减少粗调量,输出参考时间点便可快速地接近输入参考时间点。
(二)若相位误差检测器132下一次或连续数次(如连续两次)测得的相位误差皆未发生由正转负或由负转正的情形,代表目前的粗调量不够大,以致无法快速地减少相位误差,此时须将粗调量增大,例如增大为原粗调量的两倍,以更快地减少相位误差,如图3所示,其中当第1、2次使用的粗调量仍无法使输出参考时间点从原本落后变成领先于输入参考时间点时(亦即,图3是以连续两次测得的相位误差皆未发生由负转正为例),第3次的粗调量便增大,以使输出参考时间点更快接近输入参考时间点。
前述改变时脉除数的粗调量大小的作法,可避免相位误差在正负间反复变动但误差量却又没有变小的情形。
时脉调整单元13在运作上有以下三种情形:
(1)当频率误差检测器131检测到很大的频率误差,如大于比前述第一临界值更大的第三临界值时,此时可能是发生如显示装置切换到不同视频信号源的情形,时脉除数产生单元133会直接将其产生的时脉除数的更新值D1(关于D1的产生方式,请见前述)送至输出像素时脉产生单元11,以执行频率重置,以将输出垂直参考信号的频率快速地同步于输入垂直参考信号。接着,再进行相位误差的消除。
(2)当频率误差检测器131测得的频率误差中等,如小于前述第三临界值但大于第一临界值时,时脉除数产生单元133会将其产生的时脉除数的更新值D1加上其依据相位误差检测器132测得的相位误差所决定的调整量,来产生时脉除数的更新值D2,送至输出像素时脉产生单元11,以同时消除频率误差及相位误差。
(3)当频率误差很小,如小于第一临界值时,时脉除数产生单元133不会产生时脉除数的更新值D1,而将时脉除数的目前值D0加上前述的调整量,以产生时脉除数的更新值D2,送至输出像素时脉产生单元11。换言之,时脉除数产生单元133不直接处理频率误差(因为频率误差不大),而通过消除相位误差的方式,使输出垂直参考信号能追踪及锁住输入垂直参考信号。
在前述(2)与(3)中,若相位误差一直在正负间反复变动而无法缩小到可接受的误差范围内,时脉除数产生单元133可将所产生的时脉除数更新值D2再与时脉除数的目前值D0两者求一平均值后,才送至输出像素时脉单元11,如此可得到更理想的时脉除数,以使后续的相位误差更小。
图4是本发明一较佳实施例的显示时序控制方法的流程图,可适用于不同类型的显示装置,例如CRT显示器及电视,或是LCD显示器及电视等。步骤40中,依据参考时脉信号与一时脉除数,来产生输出像素时脉信号,举例而言,该输出像素时脉信号的频率可为参考时脉信号的频率除以该时脉除数再乘以一倍数。
步骤41中,依据输出像素时脉信号,产生显示时序信号及相关联的输出垂直参考信号,其中,输出垂直参考信号的频率即为输出帧速率。
步骤42中,分别检测输出垂直参考信号与输入垂直参考信号间的频率误差与相位误差,其中,输入垂直参考信号的频率即为输入帧速率。较佳地,当以输入垂直数据使能信号作为输入垂直参考信号时,及以输出垂直数据使能信号作为输出垂直参考信号。
输出垂直参考信号与输入垂直参考信号间的频率误差,可依据输入垂直参考信号的一个周期所相当的输出像素时脉数与一个输出帧所包含的总像素数两者的差来决定;相位误差则是依据输入垂直参考信号的一输入参考时间点与输出垂直参考信号的一输出参考时间点两者的间距所相当的输出像素时脉数来决定。
步骤43中,判断频率误差是否大于第三临界值,若是则继续执行步骤44,否则跳至步骤45。
步骤44中,产生时脉除数的更新值D1,以作为新的时脉除数,再跳回步骤40。步骤44执行频率重置。更新值D1的产生方式分成以下两种情形:
(1)若欲使输出帧速率同步于输入帧速率,则依据时脉除数的目前值D0、一个输出帧所包含的总像素数B以及输入垂直参考信号的一个周期所相当的输出像素时脉数A,产生更新值D1。当显示时序信号为非交错式显示时序时,更新值D1可由前述式(2)产生;当显示时序信号为交错式显示时序时,更新值D1可由前述式(4)产生。
(2)若欲使输出帧速率与输入帧速率的转换比达到一预定比值R,则更新值D1可由前述式(6)产生。
步骤45中,判断频率误差是否大于第一临界值,其中第一临界值小于第三临界值。若是,则继续步骤46,否则跳至步骤48。
步骤46中,产生时脉除数的更新值D1(产生方式如步骤44所述),并依据相位误差,决定时脉除数的调整量。该调整量的决定方式如下:
(1)当相位误差大于第二临界值时,该调整量是一粗调量。该粗调量可由时脉除数的目前值D0除以2的正整数次方来产生。进一步言,可依据相位误差是否随时间产生正负变动,来改变粗调量的大小。举例而言,若步骤42下一次执行所得的相位误差由正转负或由负转正,则将粗调量减小;若步骤42下一次或连续N次(N大于1)执行所得的相位误差皆未发生由正转负或由负转正的情形,则将粗调量增大。
当相位误差大于第二临界值时,尚有另一种作法:若显示装置允许显示时序信号及相关联的输出垂直参考信号的相位做大幅度的变动,则步骤46直接执行相位重置,以使输出垂直参考信号的下一输出参考时间点同步于输入垂直参考信号的下一输入参考时间点。
(2)当相位误差不大于第二临界值时,该调整量是一微调量。该微调量的单位可由时脉除数的目前值D0除以一个输出帧所包含的总像素数B来产生。所以,当相位误差为n时(亦即n个输出像素时脉),对应的微调量即为D0/B*n。
步骤47中,将步骤46所产生的时脉除数的更新值D1与调整量两者相加,以产生时脉除数的更新值D2,作为新的时脉除数,再跳回步骤40。
步骤48中,依据相位误差,决定时脉除数的调整量,该调整量的决定方式如步骤46所述。
步骤49中,将时脉除数的目前值D0加上步骤48所决定的调整量,以产生时脉除数的更新值D2,作为新的时脉除数,再跳回步骤40。或者,在步骤47与49中,时脉除数的更新值D2可再与时脉除数的目前值D0两者求一平均值。
以上所述是利用较佳实施例详细说明本发明,而非限制本发明的范围。本领域技术人员可根据以上实施例的揭示而做出诸多可能变化,仍不脱离本发明的精神和范围。
Claims (19)
1.一种显示时序控制电路,包含:
一输出像素时脉产生单元,依据一参考时脉信号与一时脉除数,产生一输出像素时脉信号;
一显示时序产生单元,耦接至该输出像素时脉产生单元,用以依据该输出像素时脉信号,产生一显示时序信号及一输出垂直参考信号,其中该输出垂直参考信号具有一输出帧速率;以及
一时脉调整单元,耦接至该输出像素时脉产生单元与该显示时序产生单元,用以依据该输出像素时脉信号、该输出垂直参考信号以及一输入垂直参考信号,调整该时脉除数,其中该输入垂直参考信号具有一输入帧速率,
其中,该时脉调整单元包含:
一频率误差检测器,用以检测该输出垂直参考信号与该输入垂直参考信号间的一频率误差
一时脉除数产生单元,耦接至该频率误差检测器,用以依据该频率误差,产生该时脉除数的一更新值;以及
一相位误差检测器,耦接至该时脉除数产生单元,用以检测该输出垂直参考信号与该输入垂直参考信号间的一相位误差;
其中,该时脉除数产生单元依据该相位误差,来决定该时脉除数的一调整量。
2.如权利要求1所述的显示时序控制电路,其特征在于,该显示时序信号为一输出垂直数据使能信号,而该输入垂直参考信号为一输入垂直数据使能信号。
3.如权利要求1所述的显示时序控制电路,其特征在于,该时脉调整单元依据该时脉除数的一目前值、一个输出帧所包含的总像素数以及该输入垂直参考信号的一个周期所相当的该输出像素时脉信号的时脉数,产生该时脉除数的一更新值,使得该输出帧速率同步于该输入帧速率。
4.如权利要求3所述的显示时序控制电路,其特征在于,当该显示时序信号为非交错式显示时序时,该时脉除数的该更新值是由该时脉除数的该目前值除以该总像素数再乘以该时脉数而产生。
5.如权利要求3所述的显示时序控制电路,其特征在于,当该显示时序信号为交错式显示时序时,该时脉除数的该更新值是由该时脉除数的该目前值除以两倍的该总像素数再乘以该时脉数而产生。
6.如权利要求1所述的显示时序控制电路,其特征在于,该输出帧速率与该输入帧速率的一转换比具有一预定比值,该时脉调整单元依据该时脉除数的一目前值、一个输出帧所包含的总像素数、该预定比值以及该输入垂直参考信号的一个周期所相当的该输出像素时脉信号的时脉数,产生该时脉除数的一更新值。
7.如权利要求1所述的显示时序控制电路,其特征在于,该频率误差检测器是依据该输入垂直参考信号的一个周期所相当的该输出像素时脉信号的时脉数与一个输出帧所包含的总像素数两者之差,来决定该频率误差。
8.如权利要求7所述的显示时序控制电路,其特征在于,该时脉除数产生单元于该频率误差大于一第一临界值时,产生该时脉除数的该更新值。
9.如权利要求1所述的显示时序控制电路,其特征在于,该相位误差检测器是依据该输入垂直参考信号的一输入参考时间点与该输出垂直参考信号的一输出参考时间点两者的一间距所相当的该输出像素时脉信号的时脉数,来决定该相位误差。
10.如权利要求8所述的显示时序控制电路,其特征在于,当该相位误差大于一第二临界值时,该时脉调整单元执行相位重置,以使该输出垂直参考信号的下一输出参考时间点同步于该输入垂直参考信号的下一输入参考时间点。
11.如权利要求10所述的显示时序控制电路,其特征在于,当该相位误差大于该第二临界值时,该时脉除数的该调整量是一粗调量;当该相位误差不大于该第二临界值时,该时脉除数的该调整量是一微调量。
12.如权利要求11所述的显示时序控制电路,其特征在于,该粗调量是由该时脉除数的一目前值除以2的正整数次方来产生。
13.如权利要求11所述的显示时序控制电路,其特征在于,该微调量的单位是由该时脉除数的一目前值除以一个输出帧所包含的总像素数来产生。
14.一种显示时序的控制方法,包含下列步骤:
依据一参考时脉信号与一时脉除数,产生一输出像素时脉信号;
依据该输出像素时脉信号,产生一显示时序信号及一相关联的输出垂直参考信号,其中该输出垂直参考信号具有一输出帧速率;以及
依据该输出像素时脉信号、该输出垂直参考信号以及一输入垂直参考信号,调整该时脉除数,其中该输入垂直参考信号具有一输入帧速率,
其中调整时脉除数包括:
检测该输出垂直参考信号与该输入垂直参考信号间的一频率误差,
依据该频率误差,产生该时脉除数的一更新值,
检测该输出垂直参考信号与该输入垂直参考信号间的一相位误差,
依据该相位误差,来决定该时脉除数的一调整量。
15.如权利要求14所述的控制方法,其特征在于,该显示时序信号为一输出垂直数据使能信号,而该输入垂直参考信号是关联于一输入垂直数据使能信号。
16.如权利要求14所述的控制方法,其特征在于,该调整该时脉除数的步骤包含:
依据该时脉除数的一目前值、一个输出帧所包含的总像素数以及该输入垂直参考信号的一个周期所相当的该输出像素时脉信号的时脉数,产生该时脉除数的一更新值。
17.如权利要求16所述的控制方法,其特征在于,当该显示时序信号为非交错式显示时序时,该时脉除数的该更新值是由该时脉除数的该目前值除以该总像素数再乘以该时脉数而产生。
18.如权利要求16所述的控制方法,其特征在于,当该显示时序信号为交错式显示时序时,该时脉除数的该更新值是由该时脉除数的该目前值除以两倍的该总像素数再乘以该时脉数而产生。
19.如权利要求14所述的控制方法,其特征在于,该输出帧速率与该输入帧速率的一转换比具有一预定比值,该调整该时脉除数的步骤包含:
依据该时脉除数的一目前值、一个输出帧所包含的总像素数、该预定比值以及该输入垂直参考信号的一个周期所相当的该输出像素时脉信号的时脉数,产生该时脉除数的一更新值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010251876.5A CN102376289B (zh) | 2010-08-06 | 2010-08-06 | 显示时序控制电路及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010251876.5A CN102376289B (zh) | 2010-08-06 | 2010-08-06 | 显示时序控制电路及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102376289A CN102376289A (zh) | 2012-03-14 |
CN102376289B true CN102376289B (zh) | 2014-01-08 |
Family
ID=45794801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010251876.5A Expired - Fee Related CN102376289B (zh) | 2010-08-06 | 2010-08-06 | 显示时序控制电路及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102376289B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103517296B (zh) * | 2012-06-20 | 2017-07-11 | 京信通信技术(广州)有限公司 | 一种频点切换检测方法、设备和系统 |
CN109036309A (zh) * | 2018-08-01 | 2018-12-18 | 深圳市华星光电技术有限公司 | 时序控制器及其时序检测方法、液晶显示器 |
TWI678695B (zh) * | 2018-09-14 | 2019-12-01 | 瑞鼎科技股份有限公司 | 動態頻率補償方法與動態頻率補償系統 |
CN112309311B (zh) * | 2019-07-26 | 2022-03-22 | 西安诺瓦星云科技股份有限公司 | 显示控制方法、装置和显示控制卡以及计算机可读介质 |
CN110475137B (zh) * | 2019-09-06 | 2021-05-14 | 北京市博汇科技股份有限公司 | 一种高精度分布式显控帧同步方法和系统 |
CN110855909B (zh) * | 2019-11-14 | 2020-07-03 | 广州魅视电子科技有限公司 | 视频信号无缝低延时切换方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1761301A (zh) * | 2004-10-12 | 2006-04-19 | 联发科技股份有限公司 | 将原始影像画面转换并产生目标影像画面的系统及方法 |
CN1960461A (zh) * | 2005-10-31 | 2007-05-09 | 三星电子株式会社 | 包括显示同步信号生成装置的视频信号接收器及控制方法 |
CN1998139A (zh) * | 2004-07-16 | 2007-07-11 | 山林顾问公司 | 将显示像素时钟锁定到输入帧率 |
CN101388184A (zh) * | 2007-09-13 | 2009-03-18 | 北京京东方光电科技有限公司 | 改善液晶显示器水纹噪声的方法及装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1929791A2 (en) * | 2005-09-20 | 2008-06-11 | Koninklijke Philips Electronics N.V. | Apparatus and method for frame rate preserving re-sampling or re-formatting of a video stream |
-
2010
- 2010-08-06 CN CN201010251876.5A patent/CN102376289B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1998139A (zh) * | 2004-07-16 | 2007-07-11 | 山林顾问公司 | 将显示像素时钟锁定到输入帧率 |
CN1761301A (zh) * | 2004-10-12 | 2006-04-19 | 联发科技股份有限公司 | 将原始影像画面转换并产生目标影像画面的系统及方法 |
CN1960461A (zh) * | 2005-10-31 | 2007-05-09 | 三星电子株式会社 | 包括显示同步信号生成装置的视频信号接收器及控制方法 |
CN101388184A (zh) * | 2007-09-13 | 2009-03-18 | 北京京东方光电科技有限公司 | 改善液晶显示器水纹噪声的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102376289A (zh) | 2012-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102376289B (zh) | 显示时序控制电路及其方法 | |
TWI462573B (zh) | 顯示時序控制電路及其方法 | |
CN100350795C (zh) | 将原始影像帧转换并产生目标影像帧的系统及方法 | |
US8384707B2 (en) | Method for synchronizing display of images in a multi-display computer system | |
JP4182124B2 (ja) | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 | |
US5898328A (en) | PLL circuit having a switched charge pump for charging a loop filter up or down and signal processing apparatus using the same | |
JP2005318610A (ja) | シーケンス適合同期信号生成器 | |
CN101385070A (zh) | 保持视频流的重采样或重格式化的关于帧速率的装置和方法 | |
CN101542586B (zh) | 图像显示装置及其频率调整方法 | |
JP3398124B2 (ja) | 液晶ディスプレイの画面自動調整装置及びその方法 | |
WO2012078409A1 (en) | Video processor timing generation | |
US6753926B1 (en) | Circuit for generating sampling clock to stably sample a video signal and display apparatus having the circuit | |
US5959691A (en) | Digital display apparatus having image size adjustment | |
EP0919985A1 (en) | Device and method for converting scanning | |
JP3214820B2 (ja) | デジタル画像表示装置 | |
JP4173998B2 (ja) | ジッタ・キャンセルの方法および装置 | |
US6172711B1 (en) | Sychronize processing circuit for multiscan display devices | |
CN107317980B (zh) | 半导体装置、影像显示系统以及影像信号输出方法 | |
US6765620B2 (en) | Synchronous signal generation circuit and synchronous signal generation method | |
US8294820B2 (en) | Video signal synchronization signal generating apparatus and video signal synchronization signal generation method | |
JPH10191093A (ja) | デジタル水平フライバック制御回路 | |
JP4291618B2 (ja) | 同期制御方法および画像表示装置 | |
JP3642953B2 (ja) | ヘッド分離型ccdカメラの同期調整方法 | |
JP5276151B2 (ja) | 画像表示装置及びその周波数調整方法 | |
JP3030837B2 (ja) | 水平同期信号用afc回路及び映像信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140108 Termination date: 20190806 |