KR100706625B1 - 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치 - Google Patents

비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치 Download PDF

Info

Publication number
KR100706625B1
KR100706625B1 KR1020050004516A KR20050004516A KR100706625B1 KR 100706625 B1 KR100706625 B1 KR 100706625B1 KR 1020050004516 A KR1020050004516 A KR 1020050004516A KR 20050004516 A KR20050004516 A KR 20050004516A KR 100706625 B1 KR100706625 B1 KR 100706625B1
Authority
KR
South Korea
Prior art keywords
frequency
pixel clock
video pixel
data
output video
Prior art date
Application number
KR1020050004516A
Other languages
English (en)
Other versions
KR20060083636A (ko
Inventor
조순제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050004516A priority Critical patent/KR100706625B1/ko
Priority to US11/326,536 priority patent/US20060158554A1/en
Publication of KR20060083636A publication Critical patent/KR20060083636A/ko
Application granted granted Critical
Publication of KR100706625B1 publication Critical patent/KR100706625B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

비디오 화소 클록 생성방법은 입력되는 비디오 데이터를 저장하는 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계, 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하면 출력 비디오 화소 클록의 주파수를 높이는 단계 및 리드될 데이터의 양이 기준레벨 미만이면 출력 비디오 화소 클록의 주파수를 낮추는 단계를 포함한다. 비디오 화소 클록 생성장치는 호스트 컨트롤러가 라이트 포인터 및 리드 포인터의 차에 따라 주파수 발생기가 출력 비디오 화소 클록의 주파수를 변경하도록 주파수 조정신호를 발생시킨다. 따라서, 간단하고 효과적으로 입/출력 영상 신호 사이의 프레임 레이트 불균형을 해소할 수 있다.

Description

비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소 클록 생성장치{METHOD OF GENERATING VIDEO PIXEL CLOCK AND VIDEO PIXEL CLOCK GENERATOR USING THE SAME}
도 1은 본 발명의 일 실시예에 따른 비디오 화소 클록 생성방법을 나타낸 동작 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 프레임 버퍼의 상태를 나타내기 위한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 프레임 버퍼 상태를 나타낸 그래프이다.
도 4는 본 발명의 일 실시예에 다른 출력 비디오 화소 클록 가변방법의 일 예를 설명하기 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 구동방법을 나타낸 동작 흐름도이다.
도 6은 본 발명의 일 실시예에 따른 비디오 화소 클록 발생장치를 나타낸 블록도이다.
도 7은 도 6에 도시된 주파수 발생기의 일 예의 블록도이다.
도 8은 도 6에 도시된 호스트 컨트롤러의 동작을 나타낸 동작 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
S110 : 프레임 버퍼 체크단계
S120 : 출력 비디오 화소 클록 주파수 증가단계
S130 : 출력 비디오 화소 클록 주파수 감소단계
본 발명은 디스플레이 드라이버(display driver)에 관한 것으로, 특히 디스플레이 드라이버에 사용되는 비디오 화소 클록 생성방법 및 비디오 화소 클록 생성장치에 관한 것이다.
일반적으로, 디스플레이 드라이버는 입력되는 디지털 신호 또는 아날로그 신호를 이용하여 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), CRT(Cathod Ray Tube) 또는 DLP(Digital Lighting Processing) 등의 표시장치를 구동하여 표시장치에 영상이 디스플레이 되도록 한다.
디지털 텔레비전 등 디지털 영상 어플리케이션이 일반화 되어감에 따라, 디스플레이 드라이버가 다양한 포맷의 영상신호를 처리하여야 하는 경우가 빈번해졌다. 예를 들어, 디스플레이 드라이버는 기존의 NTSC(National Television System Committee) 방송 포맷, 디지털 셋톱박스 출력 포맷, DVD(Digital Versatile Disc) 재생장치 출력 포맷 및 기존의 ATSC(Advanced Television System Committee) 방송 포맷 등의 디스플레이를 수행하여야 한다.
비디오 화소 클록은 디스플레이 드라이버가 디스플레이 장치 각각의 화소마다 그 화소에 상응하는 신호를 발생시키기 위해서 사용된다. 예를 들어, 수평 라인당 1280개의 화소를 가지는 DLP(Digital Lighting Processing) 디스플레이 장치에 있어 비디오 화소 클록은 수평주파수클럭 한주기동안 1280개 화소들 각각에 상응하는 1280개의 주기를 가진다.
통상적으로, 비디오 어플리케이션(video application)에서 입력 영상 신호와 출력 영상 신호 사이의 프레임 레이트(frame rate) 매칭은 매우 중요한 문제이다. 즉, 수신되는 입력 영상 신호의 프레임 레이트에 맞추어 출력 영상 신호를 출력해야 데이터의 누적이나 손실 없이 영상 신호를 처리할 수 있다. 만약, 출력 영상 신호의 프레임 레이트가 수신되는 입력 영상 신호의 프레임 레이트보다 작다면 시간이 지남에 따라 입력 영상 신호가 누적되어 프레임 버퍼(frame buffer)의 오버플로우가 발생하는 문제가 생길 수 있다. 반대로, 출력 영상 신호의 프레임 레이트가 수신되는 입력 영상 신호의 프레임 레이트보다 크다면 시간이 지남에 따라 출력할 영상 신호가 존재하지 않게 되는 문제가 생길 수 있다.
입력 영상 신호가 다양한 비디오 화소 클록에 상응하는 것일 수 있기 때문에, 모든 입력 비디오 화소 클록에 대응하여 정확히 입력 비디오 화소 클록에 상응하는 출력 비디오 화소 클록을 생성하기는 매우 어렵다. 이를 위해서는 아주 정교한 주파수 출력을 낼 수 있는 위상 고정 루프(Phase Locked Loop; PLL)가 필요하 다. 그러나, 입력 비디오 화소 클록에 100% 매칭되는 주파수 출력을 낼 수 있는 위상 고정 루프를 구현한다는 것은 매우 어렵고, 구현한다 하더라도 매우 복잡한 회로를 포함하게 되어 그 제작이 어렵고 높은 생산비 및 큰 칩 사이즈 등의 문제점이 있다.
종래에는 상술한 바와 같은 입/출력 프레임 레이트의 불균형을 극복하기 위해 프레임의 반복 또는 삭제를 수행하였다. 즉, 출력 영상 신호의 프레임 레이트가 수신되는 입력 영상 신호의 프레임 레이트보다 작다면 소정의 타이밍마다 입력 영상 신호 프레임을 생략하고, 반대로 출력 영상 신호의 프레임 레이트가 수신되는 입력 영상 신호의 프레임 레이트보다 크다면 소정의 타이밍마다 입력 영상 신호 프레임을 반복하였다. 이와 같이 함으로써 출력 영상 신호의 프레임 레이트가 수신되는 입력 영상 신호의 프레임 레이트보다 작은 경우 입력 영상 신호의 누적을 방지하고, 출력 영상 신호의 프레임 레이트가 수신되는 입력 영상 신호의 프레임 레이트보다 큰 경우 출력할 영상 신호가 존재하지 않게 되는 문제를 방지할 수 있다. 그러나, 이러한 방법을 사용할 경우 단순히 프레임을 삭제하거나 반복하기 때문에 화질 열화가 불가피하다.
화질 열화를 줄이면서 입/출력 프레임 레이트의 불균형을 극복하기 위해 프레임 레이트 변환(Frame Rate Conversion; FRC)을 수행할 수도 있다. 이러한 프레임 레이트 변환에는 다양한 방법이 있으나 일반적으로 하드웨어가 복잡해지고, 메모리 억세스가 증가하여 시스템 대역폭에 악영향을 끼치게 되는 등의 문제점이 있다.
입/출력 프레임 레이트의 불균형을 극복하기 위해 입력 수직 동기 신호(Vertical SYNC; VSYNC)와 출력 수직 동기 신호의 위상차를 전압 제어 크리스털 오실레이터(Voltage Controlled Crystal Oscillator; VCXO)로 입력하여 출력 비디오 화소 클록을 조절하는 방법도 있다. 그러나, 이 방법은 입력 수직 동기 신호와 출력 수직 동기 신호 사이의 위상차를 계산하는 회로와 전압 제어 크리스털 오실레이터 등이 필요하기 때문에 하드웨어 사이즈가 증가하게되는 문제점이 있다.
따라서, 간단한 회로를 사용하면서도 입/출력 프레임 레이트의 불균형을 줄일 수 있는 비디오 화소 클록 생성방법 및 비디오 화소 클록 생성장치의 필요성이 절실하게 대두된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 간단한 회로를 사용하면서도 효과적으로 입/출력 영상 신호의 프레임 레이트의 불균형을 줄일 수 있는 비디오 화소 클록 생성방법을 제공하는 것이다.
본 발명의 다른 목적은 간단한 회로를 사용하면서도 효과적으로 입/출력 영상 신호의 프레임 레이트의 불균형을 줄일 수 있는 디스플레이 구동방법을 제공하는 것이다.
본 발명의 또 다른 목적은 간단한 회로를 사용하면서도 효과적으로 입/출력 영상 신호의 프레임 레이트의 불균형을 줄일 수 있는 비디오 화소 클록 생성장치를 제공하는 것이다.
상기 목적을 달성하기 위한 비디오 화소 클록 생성방법은 입력되는 비디오 데이터를 저장하는 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계, 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하면 출력 비디오 화소 클록의 주파수를 높이는 단계 및 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨 미만이면 출력 비디오 화소 클록의 주파수를 낮추는 단계를 포함한다.
본 발명의 다른 목적을 달성하기 위한 디스플레이 구동방법은 입력 비디오 화소 클록에 따라 입력 비디오 데이터를 프레임 버퍼에 저장하는 단계, 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계, 프레임 버퍼에 저장된 리드될 데이터의 양에 따라 출력 비디오 화소 클록의 주파수를 변화시키는 단계 및 출력 비디오 화소 클록 및 출력 비디오 화소 클록에 상응하여 프레임 버퍼에서 리드된 비디오 데이터 신호를 이용하여 디스플레이 장치를 구동하는 단계를 포함한다.
상술한 비디오 화소 클록 생성방법 및 디스플레이 구동방법에서 출력 비디오 화소 클록의 주파수를 높이는 단계는 출력 비디오 화소 클록의 주파수를 입력 비디오 화소 클록에 상응하는 주파수보다 높은 주파수의 상위설정주파수로 설정할 수 있다. 또한, 출력 비디오 화소 클록의 주파수를 낮추는 단계는 출력 비디오 화소 클록의 주파수를 입력 비디오 화소 클록에 상응하는 주파수보다 낮은 주파수의 하위설정주파수로 설정할 수 있다. 이 때, 상위설정주파수 및 하위설정주파수는 그 주파수 차이가 적은 것이 바람직하다.
이 때, 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계는 입력되는 비디오 데이터의 한 프레임에 상응하는 타이밍마다 리드될 데이터의 양을 체크할 수 있다.
이 때, 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계는 프레임 버퍼의 리드 포인터 및 라이트 포인터의 차를 이용하여 리드될 데이터의 양을 체크할 수 있다.
본 발명의 또 다른 목적을 달성하기 위한 비디오 화소 클록 생성장치는 주파수 발생기에서 입력 비디오 화소 클록 및 주파수 조정신호를 이용하여 출력 비디오 화소 클록을 생성하고, 프레임 버퍼에서 입력 비디오 화소 클록에 따라 입력 비디오 데이터를 저장하고 출력 비디오 화소 클록에 따라 저장된 데이터로부터 출력 비디오 데이터를 출력한다. 호스트 컨트롤러는 입력 비디오 화소 클록에 따라 프레임 버퍼의 라이트 포인터를 설정하고, 출력 비디오 화소 클록에 따라 프레임 버퍼의 리드 포인터를 설정하며, 라이트 포인터 및 리드 포인터의 차에 따라 주파수 조정신호를 발생시킨다.
이 때, 주파수 발생기는 입력 비디오 화소 클록을 입력받아 프리 클록을 생성하는 위상고정루프 및 주파수 조정 신호를 이용하여 프리 클록의 천이를 방지하여 프리 클록의 주파수보다 낮은 주파수의 출력 비디오 화소 클록을 생성하는 주파수 조절부를 포함할 수 있다.
따라서, 간단한 회로를 사용하면서도 효과적으로 입/출력 영상 신호의 프레임 레이트의 불균형을 줄일 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 비디오 화소 클록 생성방법을 나타낸 동작 흐름도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 비디오 화소 클록 생성방법은 입력되는 비디오 데이터를 저장하는 프레임 버퍼에 저장된 리드될 데이터의 양을 체크한다(S110).
예를 들어, 프레임 버퍼는 세 프레임에 상응하는 비디오 데이터를 저장할 수 있다.
프레임 버퍼에 저장된 리드될 데이터는 프레임 버퍼에 라이트된 이후에 리드되지 아니한 데이터를 말한다.
프레임 버퍼는 리드 포인터와 라이트 포인터를 가질 수 있다. 이 때, 라이트 포인터는 입력 비디오 화소 클록에 상응하여 프레임 버퍼에 비디오 데이터가 저장됨에 따라 증가할 수 있다. 리드 포인터는 출력 비디오 화소 클록에 상응하여 프레임 버퍼로부터 비디오 데이터가 출력됨에 따라 증가할 수 있다. 이러한 경우에 프레임 버퍼에 저장된 리드될 데이터는 프레임 버퍼의 라이트 포인터와 리드 포인터의 차를 이용하여 구해질 수 있다.
도 2는 본 발명의 일 실시예에 따른 프레임 버퍼의 상태를 나타내기 위한 블록도이다.
도 2를 참조하면, 프레임 버퍼(210)는 라이트 포인터(WP) 및 리드 포인터(RD)를 이용하여 라이팅(writing) 동작을 수행할 어드레스와 리딩(reading) 동작을 수행할 어드레스를 포인팅(pointing)한다. 예를 들어, 프레임 버퍼(210)는 세 프레임에 상응하는 데이터를 저장할 수 있다.
입력 비디오 화소 클록에 상응하여 프레임 버퍼에 비디오 데이터가 저장됨에 따라 라이트 포인터(WP)가 증가하고, 출력 비디오 화소 클록에 상응하여 프레임 버퍼로부터 비디오 데이터가 출력됨에 따라 리드 포인터(RP)가 증가한다. 라이트 포인터 및 리드 포인터는 도 2에 도시된 바와 같이 그 값이 증가함에 따라 이동하다가 최대값(MAX)에 이르면 다시 최소값(MIN)으로 되돌아간다.
도 2에서 라이트 포인터(WP) 및 리드 포인터(RP)의 차(220)는 프레임 버퍼(210)에 저장된 리드될 데이터에 해당한다.
다시 도 1을 참조하면, 비디오 화소 클록 생성방법은 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하거나 기준레벨 미만인지 여부를 판단한다(S112).
예를 들어, 기준레벨은 입력되는 비디오 데이터 또는 출력될 비디오 데이터의 한 프레임에 상응하는 데이터의 양일 수 있다. 이 때, 비디오 화소 클록 생성방법은 프레임 버퍼의 라이트 포인터와 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양을 초과하거나 한 프레임에 상응하는 데이터의 양 미만인지 여부를 판단할 수 있다. 즉, 도 2의 예에서 리드될 데이터(220)가 한 프레임에 상응하는 데이터의 양을 초과하거나 미만인지 여부를 판단할 수 있다.
실시예에 따라, 기준레벨은 상위 기준레벨과 하위 기준레벨 등의 복수개일 수 있다. 이 때, 기준레벨을 초과하는지 여부는 상위 기준레벨을 초과하는지 여부로 판단되고, 기준레벨 미만인지 여부는 하위 기준레벨 미만인지 여부로 판단될 수 있다.
프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하거나 기준레벨 미만일 경우 비디오 화소 클록 생성방법은 리드될 데이터의 양이 기준레벨을 초과하는지, 기준레벨 미만인지 여부를 판단한다(S114).
프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하는 경우에 비디오 화소 클록 생성방법은 출력 비디오 화소 클록의 주파수를 높인다(S120).
이 때, 출력 비디오 화소 클록은 입력 비디오 화소 클록에 상응하는 주파수보다 높은 주파수의 상위설정주파수로 설정될 수 있다. 입력 비디오 클록에 상응하는 주파수는 입력 비디오 신호의 프레임 레이트와 출력 비디오 신호의 프레임 레이트를 매칭시키는 주파수이다. 상위설정주파수는 입력 비디오 화소 클록에 상응하는 주파수에 가능한 한 가까운 주파수인 것이 바람직하다.
프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨 미만인 경우에 비디오 화소 클록 생성방법은 출력 비디오 화소 클록의 주파수를 낮춘다(S130).
이 때, 출력 비디오 화소 클록은 입력 비디오 화소 클록에 상응하는 주파수보다 낮은 주파수의 하위설정주파수로 설정될 수 있다. 하위설정주파수는 입력 비디오 화소 클록에 상응하는 주파수에 가능한 한 가까운 주파수인 것이 바람직하다.
도 1에 도시된 각 단계는 도 1에 도시된 순서, 역순 또는 동시에 수행될 수 있다.
도 1에 도시된 비디오 화소 클록 생성방법의 단계들은 비디오 데이터의 한 프레임에 상응하는 타이밍마다 반복적으로 수행될 수 있다.
예를 들어, 입력 비디오 클록에 상응하는 주파수가 74.175824MHz이고, 입력 비디오 클록에 상응하는 주파수인 74.175824MHz에 가장 가깝게 생성할 수 있는 주파수가 74.175720MHz와 74.175935MHz라고 하자. 이 때, 상위설정주파수는 74.175935MHz가 되고, 하위설정주파수는 74.175720MHz가 된다. 본 발명의 일 실시예에 따른 비디오 화소 클록 생성방법은 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하는 경우에 프레임 버퍼에 대한 리딩 속도를 라이팅 속도보다 높게 하기 위해 출력 비디오 화소 클록을 74.175935MHz로 설정한다. 본 발명의 일 실시예에 따른 비디오 화소 클록 생성방법은 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨 미만인 경우에 프레임 버퍼에 대한 리딩 속도를 라이팅 속도보다 낮게 하기 위해 출력 비디오 화소 클록을 74.175720MHz로 설정한다.
출력 비디오 화소 클록이 74.175935MHz로 설정된 경우에 프레임 버퍼에 대한 리딩 속도가 라이팅 속도보다 빠르기 때문에 프레임 버퍼에 저장된 리드될 데이터의 양이 줄어들게 된다. 출력 비디오 화소 클록이 74.175720MHz로 설정된 경우에 프레임 버퍼에 대한 라이팅 속도가 리딩 속도보다 빠르기 때문에 프레임 버퍼에 저장된 리드될 데이터의 양이 늘어나게 된다.
[수도코드 1]
if( (WR_PTR - RD_PTR) <= ONE_FRAME )
{
OUT_PIX_FRQ = LOW_SETTING_FRQ;
}
else if( (WR_PTR - RD_PTR) >= ONE_FRAME )
{
OUT_PIX_FRQ = HIGH_SETTING_FRQ;
}
상기 수도코드1은 본 발명의 일 실시예에 따른 비디오 화소 클록 생성방법을 설명하기 위한 수도코드이다. 상기 수도코드1에서 WR_PTR는 프레임 버퍼의 라이트 포인터를, RD_PTR는 프레임 버퍼의 리드 포인터를 나타낸다. 또한, ONE_FRAME은 한 프레임에 상응하는 데이터의 양을, OUT_PIX_FRQ는 출력 비디오 화소 클록을, LOW_SETTING_FRQ 및 HIGH_SETTING_FRQ는 각각 하위설정주파수 및 상위설정주파수를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 프레임 버퍼 상태를 나타낸 그래프이다.
도 3에 도시된 그래프는 시간에 따른 프레임 버퍼의 라이트 포인터 및 리드 포인터의 위치를 나타낸다.
도 3을 참조하면, 프레임 버퍼는 최대 세 프레임(3F)에 상응하는 데이터를 저장할 수 있는 것을 알 수 있다. 1/60초마다 하나의 프레임이 발생하므로 1/60초 마다 한 프레임이 저장된다.
도 3을 참조하여 프레임 버퍼에 대한 라이팅 동작을 살펴보면, 라이팅 동작은 매 1/60초마다 한 프레임이 프레임 버퍼에 라이트된다. 라이트 포인터는 시간이 경과함에 따라 증가하다가 라이트 포인터의 최대값(3F)에 이르게 되면 초기화된다. 이 때, 시간의 변화에 따른 라이트 포인터의 변화는 선형적이며 이 때의 기울기는 입력 비디오 화소 클록에 상응하는 주파수에 대응된다.
프레임 버퍼에 대한 리딩 동작을 살펴보면, 리딩 동작은 라이트 포인터의 기울기에 상응하는 주파수보다 큰 상위설정주파수 및 라이트 포인터의 기울기에 상응하는 주파수보다 작은 하위설정주파수 중 하나에 따라 수행된다. 리드 포인터도 시간이 증가함에 따라 증가하다가 리드 포인터의 최대값(3F)에 이르게 되면 초기화된다. 물론, 라이트 포인터 및 리드 포인터는 같은 범위에서 변화한다.
리드 포인터는 시간의 변화에 따라 두 가지 기울기 중 하나의 기울기로 증가한다. 리드 포인터의 두 가지 기울기 중 완만한 기울기는 하위설정주파수에 상응하는 기울기이다. 리드 포인터의 두 가지 기울기 중 급한 기울기는 상위설정주파수에 상응하는 기울기이다.
예를 들어, 도 3에 도시된 라이트 포인터의 기울기는 74.175824MHz에 상응하는 기울기일 수 있다. 이 때, 리드 포인터의 기울기는 74.175720MHz에 상응하는 기울기와 74.175935MHz에 상응하는 기울기일 수 있다.
도 3에 도시된 라이트 포인터는 리드 포인터에 추월 당해서는 안 된다. 정상적인 디스플레이 구동을 위해서 프레임 버퍼에 데이터가 라이트 된 이후에 리드되 어야 한다. 만약, 리드 포인터가 라이트 포인터를 추월하여 프레임 버퍼에 데이터가 라이트 되기 전에 데이터를 리드하게 되면 잘못된 데이터를 디스플레이 하게 된다. 반대로, 리드 포인터는 라이트 포인터에 추월 당해서는 안 된다. 정상적인 디스플레이 구동을 위해서 프레임 버퍼로부터 데이터가 리드된 이후에 새로운 데이터가 라이트 되어야 한다. 만약, 라이트 포인터가 리드 포인터를 추월하여 프레임 버퍼로부터 데이터가 리드되기 전에 다시 새로운 데이터를 라이트 하게 되면 잘못된 데이터를 디스플레이 하게 된다.
도 3을 참조하면, 리드 포인터는 라이트 포인터와 소정의 간격 이상으로 벌어지면 상위설정주파수에 상응하는 기울기로 그 증가율을 높여서 라이트 포인터와의 간격을 좁히고, 라이트 포인터와 소정의 간격 이하로 좁혀지면 하위설정주파수에 상응하는 기울기로 그 증가율을 낮추어서 라이트 포인터와의 간격을 넓힌다. 이와 같이 함으로써, 라이트 포인터와 리드 포인터는 소정의 간격을 유지할 수 있다.
라이트 포인터와 리드 포인터가 소정의 간격을 유지하게 되면 입력 영상 신호와 출력 영상 신호 사이의 프레임 레이트를 매칭시킬 수 있다. 즉, 입력되는 영상 신호의 프레임 레이트가 출력되는 영상 신호의 프레임 레이트보다 커서 프레임을 생략하여야 하는 경우나, 입력되는 영상 신호의 프레임 레이트가 출력되는 영상 신호의 프레임 레이트보다 작아서 프레임을 반복해야 하는 경우가 발생하지 않는다.
도 3에 도시된 그래프에서 프레임 버퍼의 라이트 포인터 및 리드 포인터의 차는 매 1/60초마다 체크될 수 있다.
이와 같이, 프레임 버퍼의 상태에 따라 출력 비디오 화소 클록의 주파수를 입력되는 비디오 화소 클록에 상응하는 주파수보다 큰 주파수와 낮은 주파수로 번갈아 가면서 설정함으로써 입/출력 영상 신호 사이의 프레임 레이트 불균형을 해소할 수 있다.
도 4는 본 발명의 일 실시예에 다른 출력 비디오 화소 클록 가변방법의 일 예를 설명하기 타이밍도이다.
도 4를 참조하면, 제 1 클록(1st_CLK) 및 소거 개수 3으로 제 1 클록(1st_CLK)의 천이를 방지하여 생성된 제 2 클록(2nd_CLK)의 타이밍도가 도시되어 있는 것을 알 수 있다. 소거 개수가 3이므로 도 3에 도시된 제 1 클록(1st_CLK)의 3군데 상승 에지(410)에서 제 1 클록(1st_CLK)의 천이가 방지되어 제 2 클록(2nd_CLK)이 생성된다. 따라서, 도 4에 도시된 타이밍도에서 제 1 클록(1st_CLK)은 1초 동안 7번의 상승 에지(rising edge)를 가지고, 제 2 클록(2nd_CLK)은 4번의 상승 에지를 가진다. 클록 천이의 방지는 특정 구간에서 클록을 논리 '0'과 논리곱 연산시키는 등의 방법에 의하여 용이하게 구현될 수 있다.
도 4에 도시된 타이밍도에서, 상승 에지를 기준으로 클록의 주기를 카운팅하는 경우에 제 1 클록(1st_CLK)은 7Hz에 해당하고, 제 2 클록(2nd_CLK)은 4Hz에 해당한다. 결국, 도 4에 도시된 타이밍도는 소거 개수 3으로 7Hz 주파수의 제 1 클록의 천이를 방지하여 4Hz 주파수의 제 2 클록을 생성한 것으로 볼 수 있다.
도 1에 도시된 비디오 화소 클록 생성방법에서 출력 비디오 화소 클록 주파수의 상위설정주파수 및 하위설정주파수로의 설정은 도 4에 도시된 방법을 이용하 여 수행될 수 있다. 예를 들어, 위상 고정 루프를 통하여 발생된 클록의 주파수를 상위설정주파수로 하고, 위상 고정 루프를 통하여 발생된 클록의 천이를 방지하여 생성된 클록의 주파수를 하위설정주파수로 할 수 있다. 예를 들어, 위상 고정 루프를 통하여 발생된 클록의 천이를 제 1 소거개수로 방지하여 생성된 클록의 주파수를 상위설정주파수로 하고, 위상 고정 루프를 통하여 발생된 클록의 천이를 제 2 소거개수로 방지하여 생성된 클록의 주파수를 하위설정주파수로 할 수 있다. 이 때, 제 1 소거개수는 제 2 소거개수보다 작은 자연수이다.
다양한 방법에 의하여 출력 비디오 화소 클록의 주파수를 상위 설정 주파수 또는 하위 설정 주파수로 설정할 수 있다. 예를 들어, 출력 비디오 화소 클록 주파수를 생성하는 위상 고정 루프(Phase Locked Loop; PLL)에 인가되는 인자들을 가변 하여 출력 비디오 화소 클록 주파수를 변경할 수도 있다. 어떤 방법으로 출력 비디오 화소 클록을 가변하든지 입/출력 영상 신호 사이의 프레임 레이트 불균형을 해소하기 위해 입력 비디오 화소 클록에 상응하는 주파수보다 큰 주파수와 입력 비디오 화소 클록에 상응하는 주파수보다 작은 주파수로 출력 비디오 화소 클록을 가변 하는 한 본 발명의 기술사상의 범위를 벗어나는 것으로 볼 수 없다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 구동방법을 나타낸 동작 흐름도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 구동방법은 입력 비디오 화소 클록에 따라 입력 비디오 데이터를 프레임 버퍼에 저장한다(S510).
예를 들어, 프레임 버퍼는 세 프레임에 상응하는 입력 비디오 데이터를 저장 할 수 있다.
또한, 디스플레이 구동방법은 프레임 버퍼에 저장된 리드될 데이터의 양을 체크한다(S520).
프레임 버퍼에 저장된 리드될 데이터는 프레임 버퍼에 라이트된 이후에 리드되지 아니한 데이터를 말한다.
프레임 버퍼는 리드 포인터와 라이트 포인터를 가질 수 있다. 이 때, 라이트 포인터는 입력 비디오 화소 클록에 상응하여 프레임 버퍼에 비디오 데이터가 저장됨에 따라 증가할 수 있다. 리드 포인터는 출력 비디오 화소 클록에 상응하여 프레임 버퍼로부터 비디오 데이터가 출력됨에 따라 증가할 수 있다. 이러한 경우에 프레임 버퍼에 저장된 리드될 데이터는 프레임 버퍼의 라이트 포인터와 리드 포인터의 차를 이용하여 구해질 수 있다.
이 때, 프레임 버퍼에 저장된 리드될 데이터의 양은 입력되는 비디오 데이터의 한 프레임에 상응하는 타이밍마다 체크될 수 있다.
디스플레이 구동방법은 프레임 버퍼에 저장된 리드될 데이터의 양에 따라 출력 비디오 화소 클록의 주파수를 변화시킨다(S530).
이 때, 출력 비디오 화소 클록의 주파수는 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하면 출력 비디오 화소 클록의 주파수를 높이고, 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨 미만이면 출력 비디오 화소 클록의 주파수를 낮출 수 있다.
예를 들어, 기준레벨은 입력되는 비디오 데이터 또는 출력될 비디오 데이터 의 한 프레임에 상응하는 데이터의 양일 수 있다.
이 때, 디스플레이 구동방법은 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하면 출력 비디오 화소 클록의 주파수를 입력 비디오 화소 클록에 상응하는 주파수보다 높은 주파수의 상위설정주파수로 설정할 수 있다. 디스플레이 구동방법은 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨 미만이면 출력 비디오 화소 클록의 주파수를 입력 비디오 화소 클록에 상응하는 주파수보다 낮은 주파수의 하위설정주파수로 설정할 수 있다.
이 때, 디스플레이 구동방법은 프레임 버퍼의 라이트 포인터와 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 큰 경우에 출력 비디오 화소 클록의 주파수를 상위설정주파수로 설정할 수 있다. 디스플레이 구동방법은 프레임 버퍼의 라이트 포인터와 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 적은 경우에 출력 비디오 화소 클록의 주파수를 하위설정주파수로 설정할 수 있다.
출력 비디오 화소 클록 및 출력 비디오 화소 클록에 상응하여 프레임 버퍼에서 리드된 비디오 데이터 신호를 이용하여 디스플레이 장치를 구동한다(S540).
이 때, 디스플레이 장치의 구동은 비디오 화소 클록을 이용하여 일반적인 디스플레이 드라이버에서 수행되는 모든 동작을 포함한다. 예를 들어, 디스플레이 장치의 구동은 비디오 그래픽 프로세서 및 아날로그 디스플레이 프로세서의 구동을 수행하여 디스플레이 화면에 영상이 표시되도록 한다.
도 6은 본 발명의 일 실시예에 따른 비디오 화소 클록 발생장치를 나타낸 블록도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 비디오 화소 클록 생성장치는 주파수 발생기(610), 프레임 버퍼(620) 및 호스트 컨트롤러(630)를 포함한다.
주파수 발생기(610)는 입력 비디오 화소 클록(INPUT_CLOCK) 및 주파수 조정신호(ADJ)를 이용하여 출력 비디오 화소 클록을 생성한다. 주파수 발생기(610)는 위상 고정 루프를 포함할 수 있다. 이 때, 주파수 조정 신호(ADJ)는 위상 고정 루프의 출력 주파수를 가변할 수 있는 모든 인자를 포함할 수 있다.
도 7은 도 6에 도시된 주파수 발생기의 일 예의 블록도이다.
도 7을 참조하면, 주파수 발생기는 위상 고정 루프(710) 및 주파수 조절부(720)를 포함한다.
위상 고정 루프(710)는 입력 비디오 화소 클록(INPUT_CLOCK)을 입력받아 프리 클록(CLK)을 생성한다.
주파수 조절부(720)는 주파수 조정 신호(ADJ)에 따라 프리 클록(CLK)의 천이를 방지하여 원하는 주파수의 출력 비디오 화소 클록(OUTPUT_CLOCK)을 생성한다.
주파수 조절부(720)는 도 4를 통하여 설명한 출력 비디오 화소 클록 가변방법에 따라 출력 비디오 화소 클록(OUTPUT_CLOCK)을 가변한다. 즉, 주파수 조절부(720)는 주파수 조정 신호(ADJ)를 통하여 입력되는 소거 개수에 따라 프리 클록(CLK)의 천이를 방지하여 프리 클록(CLK)의 주파수보다 낮은 주파수의 출력 비디오 화소 클록(OUTPUT_CLOCK)을 생성한다.
다시 도 6을 참조하면, 프레임 버퍼(620)는 입력 비디오 화소 클록(INPUT_CLOCK)에 따라 입력 비디오 데이터(INPUT_DATA)를 저장하고, 출력 비디오 화소 클록(OUTPUT_CLOCK)에 따라 저장된 데이터로부터 출력 비디오 데이터(OUTPUT_DATA)를 출력한다.
예를 들어, 프레임 버퍼(620)는 세 프레임에 상응하는 비디오 데이터를 저장할 수 있다.
호스트 컨트롤러(630)는 입력 비디오 화소 클록(INPUT_CLOCK)에 따라 프레임 버퍼(620)의 라이트 포인터(WP)를 설정하고, 출력 비디오 화소 클록(OUTPUT_CLOCK)에 따라 프레임 버퍼(620)의 리드 포인터(RD)를 설정하며, 라이트 포인터 및 리드 포인터의 차에 따라 주파수 조정신호(ADJ)를 발생킨다.
도 8은 도 6에 도시된 호스트 컨트롤러(630)의 동작을 나타낸 동작 흐름도이다.
도 8을 참조하면, 호스트 컨트롤러는 입력되는 비디오 데이터를 저장하는 프레임 버퍼에 저장된 리드될 데이터의 양을 체크한다(S810).
프레임 버퍼에 저장된 리드될 데이터는 프레임 버퍼에 라이트된 이후에 리드되지 아니한 데이터를 말한다.
프레임 버퍼는 리드 포인터와 라이트 포인터를 가진다. 이 때, 라이트 포인터는 입력 비디오 화소 클록에 상응하여 프레임 버퍼에 비디오 데이터가 저장됨에 따라 증가할 수 있다. 리드 포인터는 출력 비디오 화소 클록에 상응하여 프레임 버퍼로부터 비디오 데이터가 출력됨에 따라 증가할 수 있다. 이러한 경우에 프레임 버퍼에 저장된 리드될 데이터는 프레임 버퍼의 라이트 포인터와 리드 포인터의 차를 이용하여 구해질 수 있음은 상술한 바와 같다.
호스트 컨트롤러는 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과는지 여부를 판단한다(S820).
기준레벨은 입력되는 비디오 데이터 또는 출력될 비디오 데이터의 한 프레임에 상응하는 데이터의 양일 수 있다. 이 때, 호스트 컨트롤러는 프레임 버퍼의 라이트 포인터와 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양을 초과하는지 여부를 판단할 수 있다.
리드될 데이터의 양이 기준레벨을 초과할 경우에 호스트 컨트롤러는 출력 비디오 화소 클록의 주파수를 높이도록 주파수 조정신호를 발생시킨다(S830).
이 때, 주파수 조정신호는 위상 고정 루프의 출력 주파수를 변화시키기 위한 모든 인자들을 포함한다. 실시예에 따라 주파수 조정신호는 위상 고정 루프를 통하여 발생한 신호의 천이를 방지하는 소거 개수를 포함할 수 있다.
리드될 데이터의 양이 기준레벨을 초과하지 아니할 경우에 호스트 컨트롤러는 리드될 데이터의 양이 기준레벨 미만인지 여부를 판단한다(S840).
이 때, 호스트 컨트롤러는 프레임 버퍼의 라이트 포인터와 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양 미만인지 여부를 판단할 수 있다.
리드될 데이터의 양이 기준레벨 미만인 경우 호스트 컨트롤러는 출력 비디오 화소 클록의 주파수를 낮추도록 주파수 조정신호를 발생시킨다(S850).
이 때, 주파수 조정신호는 위상 고정 루프의 출력 주파수를 변화시키기 위한 모든 인자들을 포함한다. 실시예에 따라 주파수 조정신호는 위상 고정 루프를 통하여 발생한 신호의 천이를 방지하는 소거 개수를 포함 수 있다.
실시예에 따라, 기준레벨은 상위 기준레벨과 하위 기준레벨 등의 복수개일 수도 있다. 이 때, 기준레벨을 초과하는지 여부는 상위 기준레벨을 초과하는지 여부로 판단되고, 기준레벨 미만인지 여부는 하위 기준레벨 미만인지 여부로 판단될 수 있다.
도 8에 도시된 각 단계는 도 8에 도시된 순서, 역순 또는 동시에 수행될 수 있다.
이상에서 실시예를 통하여 출력 비디오 화소 클록의 주파수를 상위설정주파수 또는 하위설정주파수로 설정하는 경우를 중심으로 설명하였으나, 출력 비디오 화소 클록 주파수는 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하는 정도에 따라 그 변경되는 정도를 달리할 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명의 비디오 화소 클록 생성방법 및 비디오 화소 클록 생성장치는 프레임 버퍼의 상태를 체크하여 프레임 버퍼에 리드될 데이터의 양이 기준 레벨을 초과하는 경우 출력 비디오 화소 클록의 주파수를 높이고, 리드될 데이터의 양이 기준 레벨 미만인 경우 출력 비디오 화소 클록의 주파수를 낮춘다. 따라 서, 간단하고 효과적으로 입/출력 영상 신호의 프레임 레이트 불균형을 해소할 수 있다.

Claims (22)

  1. 입력되는 비디오 데이터를 저장하는 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계;
    상기 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하면 출력 비디오 화소 클록의 주파수를 높이는 단계; 및
    상기 리드될 데이터의 양이 상기 기준레벨 미만이면 상기 출력 비디오 화소 클록의 주파수를 낮추는 단계;
    상기 높아진 출력 비디오 화소 클록의 주파수 또는 상기 낮아진 출력 비디오 화소 클록의 주파수로 상기 출력 비디오 화소 클록을 변화시키는 단계를 포함하는 비디오 화소 클록 생성방법.
  2. 제 1 항에 있어서,
    상기 출력 비디오 화소 클록의 주파수를 높이는 단계는
    상기 출력 비디오 화소 클록의 주파수를 입력 비디오 화소 클록에 상응하는 주파수보다 높은 주파수의 상위설정주파수로 설정하는 것을 특징으로 하는 비디오 화소 클록 생성방법.
  3. 제 2 항에 있어서,
    상기 출력 비디오 화소 클록의 주파수를 낮추는 단계는
    상기 출력 비디오 화소 클록의 주파수를 입력 비디오 화소 클록에 상응하는 주파수보다 낮은 주파수의 하위설정주파수로 설정하는 것을 특징으로 하는 비디오 화소 클록 생성방법.
  4. 제 3 항에 있어서,
    상기 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계는 상기 입력되는 비디오 데이터의 한 프레임에 상응하는 타이밍마다 리드될 데이터의 양을 체크하는 것을 특징으로 하는 비디오 화소 클록 생성방법.
  5. 제 4 항에 있어서,
    상기 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계는
    상기 프레임 버퍼의 리드 포인터 및 라이트 포인터의 차를 이용하여 리드될 데이터의 양을 체크하는 것을 특징으로 하는 비디오 화소 클록 생성방법.
  6. 제 5 항에 있어서,
    상기 출력 비디오 화소 클록의 주파수를 높이는 단계는
    상기 라이트 포인터와 상기 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 큰 경우에 상기 출력 비디오 화소 클록의 주파수를 상기 상위설정주파수로 설정하는 것을 특징으로 하는 비디오 화소 클록 생성방법.
  7. 제 6 항에 있어서,
    상기 출력 비디오 화소 클록의 주파수를 낮추는 단계는
    상기 라이트 포인터와 상기 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 적은 경우에 상기 출력 비디오 화소 클록의 주파수를 상기 하위설정주파수로 설정하는 것을 특징으로 하는 비디오 화소 클록 생성방법.
  8. 입력 비디오 화소 클록에 따라 입력 비디오 데이터를 프레임 버퍼에 저장하는 단계;
    상기 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계;
    상기 프레임 버퍼에 저장된 리드될 데이터의 양에 따라 출력 비디오 화소 클록의 주파수를 변화시키는 단계; 및
    상기 변화된 출력 비디오 화소 클록의 주파수 및 상기 저장된 비디오 데이터를 기초로 디스플레이 장치를 구동하는 단계를 포함하는 것을 특징으로 하는 디스플레이 구동방법.
  9. 제 8 항에 있어서,
    상기 출력 비디오 화소 클록의 주파수를 변화시키는 단계는
    상기 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하면 출력 비디오 화소 클록의 주파수를 높이고,
    상기 프레임 버퍼에 저장된 리드될 데이터의 양이 상기 기준레벨 미만이면 상기 출력 비디오 화소 클록의 주파수를 낮추는 것을 특징으로 하는 디스플레이 구동방법.
  10. 제 9 항에 있어서,
    상기 출력 비디오 화소 클록의 주파수를 변화시키는 단계는
    상기 프레임 버퍼에 저장된 리드될 데이터의 양이 기준레벨을 초과하면 상기 출력 비디오 화소 클록의 주파수를 입력 비디오 화소 클록에 상응하는 주파수보다 높은 주파수의 상위설정주파수로 설정하는 것을 특징으로 하는 디스플레이 구동방법.
  11. 제 10 항에 있어서,
    상기 출력 비디오 화소 클록의 주파수를 변화시키는 단계는
    상기 프레임 버퍼에 저장된 리드될 데이터의 양이 상기 기준레벨 미만이면 상기 출력 비디오 화소 클록의 주파수를 입력 비디오 화소 클록에 상응하는 주파수보다 낮은 주파수의 하위설정주파수로 설정하는 것을 특징으로 하는 디스플레이 구동방법.
  12. 제 11 항에 있어서,
    상기 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계는 상기 입력되는 비디오 데이터의 한 프레임에 상응하는 타이밍마다 리드될 데이터의 양을 체크하는 것을 특징으로 하는 디스플레이 구동방법.
  13. 제 12 항에 있어서,
    상기 프레임 버퍼에 저장된 리드될 데이터의 양을 체크하는 단계는
    상기 프레임 버퍼의 리드 포인터 및 라이트 포인터의 차를 이용하여 리드될 데이터의 양을 체크하는 것을 특징으로 하는 디스플레이 구동방법.
  14. 제 13 항에 있어서,
    상기 출력 비디오 화소 클록의 주파수를 변화시키는 단계는
    상기 라이트 포인터와 상기 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 큰 경우에 상기 출력 비디오 화소 클록의 주파수를 상기 상위설정주파수로 설정하는 것을 특징으로 하는 디스플레이 구동방법.
  15. 제 14 항에 있어서,
    상기 출력 비디오 화소 클록의 주파수를 변화시키는 단계는
    상기 라이트 포인터와 상기 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 적은 경우에 상기 출력 비디오 화소 클록의 주파수를 상기 하위설정주파수로 설정하는 것을 특징으로 하는 디스플레이 구동방법.
  16. 입력 비디오 화소 클록 및 주파수 조정신호를 이용하여 출력 비디오 화소 클록을 생성하는 주파수 발생기;
    상기 입력 비디오 화소 클록에 따라 입력 비디오 데이터를 저장하고, 상기 출력 비디오 화소 클록에 따라 저장된 데이터로부터 출력 비디오 데이터를 출력하는 프레임 버퍼; 및
    상기 입력 비디오 화소 클록에 따라 상기 프레임 버퍼의 라이트 포인터를 설정하고, 상기 출력 비디오 화소 클록에 따라 상기 프레임 버퍼의 리드 포인터를 설정하며, 상기 라이트 포인터 및 리드 포인터의 차에 따라 상기 주파수 조정신호를 발생시키는 호스트 컨트롤러를 포함하는 것을 특징으로 하는 비디오 화소 클록 생성장치.
  17. 제 16 항에 있어서,
    상기 호스트 컨트롤러는
    상기 입력 비디오 데이터의 한 프레임에 상응하는 타이밍마다 상기 라이트 포인터 및 리드 포인터의 차를 체크하는 것을 특징으로 하는 비디오 화소 클록 생성장치.
  18. 제 17 항에 있어서,
    상기 호스트 컨트롤러는
    상기 라이트 포인터와 상기 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 큰 경우에 상기 주파수 발생기가 상기 출력 비디오 화소 클록의 주파수를 높이도록 상기 주파수 조정신호를 발생시키는 것을 특징으로 하는 비디오 화소 클록 생성장치.
  19. 제 18 항에 있어서,
    상기 호스트 컨트롤러는
    상기 라이트 포인터와 상기 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 작은 경우에 상기 주파수 발생기가 상기 출력 비디오 화소 클록의 주파수를 낮추도록 상기 주파수 조정신호를 발생시키는 것을 특징으로 하는 비디오 화소 클록 생성장치.
  20. 제 19 항에 있어서,
    상기 호스트 컨트롤러는
    상기 라이트 포인터와 상기 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 큰 경우에 상기 주파수 발생기가 입력 비디오 화소 클록에 상응하는 주파수보다 높은 주파수의 상위설정주파수로 상기 출력 비디오 화소 클록의 주파수를 설정하도록 상기 주파수 조정신호를 발생시키는 것을 특징으로 하는 비디오 화소 클록 생성장치.
  21. 제 20 항에 있어서,
    상기 호스트 컨트롤러는
    상기 라이트 포인터와 상기 리드 포인터의 차가 한 프레임에 상응하는 데이터의 양보다 작은 경우에 상기 주파수 발생기가 입력 비디오 화소 클록에 상응하는 주파수보다 낮은 주파수의 하위설정주파수로 상기 출력 비디오 화소 클록의 주파수를 설정하도록 상기 주파수 조정신호를 발생시키는 것을 특징으로 하는 비디오 화소 클록 생성장치.
  22. 제 16 항에 있어서,
    상기 주파수 발생기는
    입력 비디오 화소 클록을 입력받아 프리 클록을 생성하는 위상고정루프; 및
    상기 주파수 조정신호를 이용하여 상기 프리 클록의 천이를 방지하여 상기 프리 클록의 주파수보다 낮은 주파수의 상기 출력 비디오 화소 클록을 생성하는 주파수 조절부를 포함하는 것을 특징으로 하는 비디오 화소 클록 생성장치.
KR1020050004516A 2005-01-18 2005-01-18 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치 KR100706625B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050004516A KR100706625B1 (ko) 2005-01-18 2005-01-18 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
US11/326,536 US20060158554A1 (en) 2005-01-18 2006-01-05 Method for generating a video pixel clock and apparatus for performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050004516A KR100706625B1 (ko) 2005-01-18 2005-01-18 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치

Publications (2)

Publication Number Publication Date
KR20060083636A KR20060083636A (ko) 2006-07-21
KR100706625B1 true KR100706625B1 (ko) 2007-04-11

Family

ID=36683459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004516A KR100706625B1 (ko) 2005-01-18 2005-01-18 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치

Country Status (2)

Country Link
US (1) US20060158554A1 (ko)
KR (1) KR100706625B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622351B1 (ko) * 2005-01-07 2006-09-19 삼성전자주식회사 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
JP4724478B2 (ja) * 2005-06-21 2011-07-13 株式会社リコー 撮像装置、撮像制御方法およびコンピュータ読取り可能の記録媒体
TWI308838B (en) * 2006-03-06 2009-04-11 Sunplus Technology Co Ltd Method for outputting digital video broadcast data and digital video broadcast receiving box
US8659611B2 (en) * 2010-03-17 2014-02-25 Qualcomm Mems Technologies, Inc. System and method for frame buffer storage and retrieval in alternating orientations
US9007386B2 (en) 2012-12-07 2015-04-14 Apple Inc. Clock synthesis
KR102330389B1 (ko) * 2014-07-24 2021-11-24 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 처리 방법
TWI629661B (zh) * 2017-10-17 2018-07-11 冠捷投資有限公司 Overclocking display method and display
CN108347645B (zh) * 2018-01-19 2021-02-26 浙江大华技术股份有限公司 一种视频帧解码显示的方法及装置
TWI694436B (zh) 2018-11-09 2020-05-21 瑞昱半導體股份有限公司 降低動態模糊的顯示裝置及顯示方法
CN111199714B (zh) * 2018-11-16 2021-09-03 瑞昱半导体股份有限公司 降低动态模糊的显示装置及显示方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005151A (ko) * 1992-08-06 1994-03-16 강진구 화상비가상이한화면에영상신호를디스플레이하는방법및그장치
JPH11261842A (ja) 1998-03-13 1999-09-24 Toshiba Corp 映像信号処理装置
KR20000055147A (ko) * 1999-02-03 2000-09-05 구자홍 영상데이터 프레임 레이트 변환장치
KR20030008358A (ko) * 2001-07-20 2003-01-25 엘지전자 주식회사 무선 통신을 이용한 비디오 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307807B2 (ja) * 1995-09-29 2002-07-24 三洋電機株式会社 映像信号処理装置
EP0908059B1 (en) * 1996-06-26 2010-12-15 Sony Electronics, Inc. System and method for overlay of a motion video signal on an analog video signal
US5914757A (en) * 1997-04-21 1999-06-22 Philips Electronics North America Corporation Synchronization of multiple video and graphic sources with a display using a slow PLL approach
US6313822B1 (en) * 1998-03-27 2001-11-06 Sony Corporation Method and apparatus for modifying screen resolution based on available memory
US6300964B1 (en) * 1998-07-30 2001-10-09 Genesis Microship, Inc. Method and apparatus for storage retrieval of digital image data
US6819305B2 (en) * 1999-01-28 2004-11-16 Conexant Systems, Inc. Method and apparatus for detection of a video display device
US6636269B1 (en) * 1999-08-18 2003-10-21 Webtv Networks, Inc. Video timing system and method
US6943844B2 (en) * 2001-06-13 2005-09-13 Intel Corporation Adjusting pixel clock
AU2002332645A1 (en) * 2001-08-22 2003-03-10 Gary Alfred Demos Method and apparatus for providing computer-compatible fully synchronized audio/video information
US20030156639A1 (en) * 2002-02-19 2003-08-21 Jui Liang Frame rate control system and method
US7071992B2 (en) * 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
US7034812B2 (en) * 2002-04-01 2006-04-25 Mstar Semiconductor Inc. Method and apparatus of automatically tuning output line rate and display controller provided with the same
US7091944B2 (en) * 2002-11-03 2006-08-15 Lsi Logic Corporation Display controller
US20050195183A1 (en) * 2004-03-03 2005-09-08 Anderson Michael H. Clock control for a graphics processor
US7359007B2 (en) * 2004-10-12 2008-04-15 Mediatek Inc. System for format conversion using clock adjuster and method of the same
US7894489B2 (en) * 2005-06-10 2011-02-22 Symmetricom, Inc. Adaptive play-out buffers and adaptive clock operation in packet networks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005151A (ko) * 1992-08-06 1994-03-16 강진구 화상비가상이한화면에영상신호를디스플레이하는방법및그장치
JPH11261842A (ja) 1998-03-13 1999-09-24 Toshiba Corp 映像信号処理装置
KR20000055147A (ko) * 1999-02-03 2000-09-05 구자홍 영상데이터 프레임 레이트 변환장치
KR20030008358A (ko) * 2001-07-20 2003-01-25 엘지전자 주식회사 무선 통신을 이용한 비디오 표시 장치

Also Published As

Publication number Publication date
US20060158554A1 (en) 2006-07-20
KR20060083636A (ko) 2006-07-21

Similar Documents

Publication Publication Date Title
KR100706625B1 (ko) 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
KR100497725B1 (ko) 디스플레이용 신호 처리 장치 및 그 방법
US6181300B1 (en) Display format conversion circuit with resynchronization of multiple display screens
US7737960B2 (en) Apparatus and method for image frame synchronization
US7345663B2 (en) Pixel overdrive for an LCD panel with a very slow response (sticky) pixel
US9196216B2 (en) Frame buffer management and self-refresh control in a self-refresh display system
US20100091181A1 (en) System and Method for Multistage Frame Rate Conversion
KR101607293B1 (ko) 데이터 처리 방법 및 이를 수행하기 위한 표시 장치
US6285402B1 (en) Device and method for converting scanning
JP2006154751A (ja) 動画ボケ改善のための信号処理
US20090213925A1 (en) Buffer control device and receiving apparatus
US20080165178A1 (en) Methods for adjusting the synchronization in digital display application
US7460113B2 (en) Digital pixel clock generation circuit and method employing independent clock
US7773153B2 (en) Frame-based phase-locked display controller and method thereof
JP4572144B2 (ja) 表示パネル駆動装置および表示パネル駆動方法
JP2007225863A (ja) Emi低減制御装置
US7830450B2 (en) Frame synchronization method and device utilizing frame buffer
US8570435B2 (en) Video processing method and device thereof
KR101957970B1 (ko) 표시장치와 그 제어 방법
KR100622351B1 (ko) 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
US7898539B2 (en) Display drive integrated circuit and method for generating system clock signal
JP6893720B1 (ja) 映像信号変換装置
JP6289559B2 (ja) 画像表示装置
JPH0514844A (ja) 液晶パネル駆動制御回路
JP2014202865A (ja) 映像処理装置、映像処理装置の制御方法及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee