JP2014202865A - 映像処理装置、映像処理装置の制御方法及びプログラム - Google Patents
映像処理装置、映像処理装置の制御方法及びプログラム Download PDFInfo
- Publication number
- JP2014202865A JP2014202865A JP2013078097A JP2013078097A JP2014202865A JP 2014202865 A JP2014202865 A JP 2014202865A JP 2013078097 A JP2013078097 A JP 2013078097A JP 2013078097 A JP2013078097 A JP 2013078097A JP 2014202865 A JP2014202865 A JP 2014202865A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- video
- input
- frame lock
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】表示パネル駆動信号の安定状態を崩さずに胴切り線の表示を抑える。【解決手段】映像処理装置であって、入力された映像をフレームバッファリングするバッファリング部と、映像の入力及び出力のフレーム周波数を同期させるためのフレームロックを制御するフレームロック制御部と、フレームロックの完了を検出する検出部と、フレームロックの完了が検出されていない場合はバッファリング部によりフレームバッファリングされた映像を出力し、フレームロックの完了が検出された場合はフレームバッファリングされていない映像を出力するように切換える切換制御部とを備える。【選択図】図1
Description
本発明は、映像処理装置、映像処理装置の制御方法及びプログラムに関し、特に、外部から映像データを入力して映像の表示または出力を行なう映像処理装置、映像処理装置の制御方法及びプログラムに関する。
TV受信機やモニタディスプレイに代表される映像処理装置が普及している。TV受信機は、アナログ放送やデジタル放送を受信し、または外部入力インタフェースから映像データを入力して映像の表示を行なう。モニタディスプレイは、外部入力インタフェースから映像データを入力して映像の表示を行なう。
これら映像処理装置の中には、入力から出力までの遅延時間が少なくなるように工夫されたものがある。例えばゲームの表示器として使われる場合は、操作入力がフィードバックされた画面が表示される。フィードバックまでの時間が長い場合ユーザが違和感を抱くことになるため、内部処理による遅延段数が少なくなるような構成が採られる。例えば、画面を一時格納するためのフレームバッファの面数やラインバッファの段数が最小限の量になっている。
また、これらの映像処理装置の中には、入出力のフレーム周波数を同期させる機構(フレームロック機構)を備えたものがある。出力する表示パネルにはデバイス毎に要求されるタイミング規定があり、このタイミング規定に従ったフレーム周波数で駆動されている。一方、入力される映像はVGAやXGA等の多様な画像フォーマットがあり、画像フォーマットにより異なった画角やフレーム周波数を持っている。入出力のフレーム周波数が異なっている場合にはコマ飛びや「胴切り」状の画面乱れが発生してしまう。「胴切り」とは、別名でティアリングとも言われる。1つの画面に複数のフレームが表示されることにより、画面内の上下が横方向にずれて表示されたり、ちらついたりする現象を指す。これを防ぐには入出力のフレーム周波数を同期させる機構が必要である。
フレームロック機構の一例として、出力のフレーム周波数を微小に増減することで入力のフレーム周波数に追随させる技術がある。例えば、出力のドットクロックの周波数やフレーム当たりのライン数を増減することにより追随を行なう。これによって、入出力のフレーム周波数を一致させ、入力を所定の位相位置に固定する(引込む)ことができる。極端に短い/長いフレーム周期が印加されることのない安定した駆動信号を供給できるので、表示パネルに対して影響が少ない制御方式である。
ここで、映像入力を開始したり入力ポートを切換えたりした場合、その時点では入力の位相は不定となる。そこからフレームロック機構の引込みが完了するまでの間は、画面乱れが発生する可能性がある。
映像入力の開始時や切換え時に発生してしまう胴切り線の表示を避ける方法として、特許文献1では、ダブルバッファ構成にすることで胴切り表示を防ぐ方法であって、バッファの書込み信号を表示パネル駆動信号でラッチすることにより読出し信号と同期を取る方法が開示されている。
しかしながら、特許文献1の方法においては、フレームバッファを常に使用するため、内部の画像処理による遅延時間が増大していた。一方で、フレームバッファを使用しない場合においては、表示パネル駆動信号の安定状態を崩さずに制御しようとすると、フレームロックまでの間は胴切り線が表示されてしまう。
上記の課題に鑑み、本発明は、表示パネル駆動信号の安定状態を崩さずに胴切り線の表示を抑えることを目的とする。
上記の目的を達成する本発明に係る映像処理装置は、
入力された映像をフレームバッファリングするバッファリング手段と、
映像の入力及び出力のフレーム周波数を同期させるためのフレームロックを制御するフレームロック制御手段と、
前記フレームロックの完了を検出する検出手段と、
前記フレームロックの完了が検出されていない場合は前記バッファリング手段によりフレームバッファリングされた映像を出力し、前記フレームロックの完了が検出された場合は前記フレームバッファリングされていない映像を出力するように切換える切換制御手段と、
を備えることを特徴とする。
入力された映像をフレームバッファリングするバッファリング手段と、
映像の入力及び出力のフレーム周波数を同期させるためのフレームロックを制御するフレームロック制御手段と、
前記フレームロックの完了を検出する検出手段と、
前記フレームロックの完了が検出されていない場合は前記バッファリング手段によりフレームバッファリングされた映像を出力し、前記フレームロックの完了が検出された場合は前記フレームバッファリングされていない映像を出力するように切換える切換制御手段と、
を備えることを特徴とする。
本発明によれば、表示パネル駆動信号の安定状態を崩さずに胴切り線の表示を抑えることができる。
以下、添付の図面を参照して、本発明をその好適な実施形態に基づいて詳細に説明する。なお、以下の実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
(第1実施形態)
本実施形態では、映像入力の開始または切換え時において、フレームロックの状況に応じてフレームバッファの構成を切換える例を説明する。入出力がフレームロックするまでの間はフレームバッファリングした画像を表示しておき、フレームロック後にフレームバッファリングしない画像の表示に切換える。
本実施形態では、映像入力の開始または切換え時において、フレームロックの状況に応じてフレームバッファの構成を切換える例を説明する。入出力がフレームロックするまでの間はフレームバッファリングした画像を表示しておき、フレームロック後にフレームバッファリングしない画像の表示に切換える。
フレームバッファリングすることにより引込み中に発生する胴切り線の表示を防ぐことができ、フレームバッファリングしないことにより内部の画像処理パスの遅延時間を短縮できる。
<フレームロックの動作>
まず、フレームロックの動作について説明する。フレームロックとは、映像の入力及び出力のフレーム周波数を同期させる動作である。図2はフレームロックの様子を示すタイミング図である。図中、20〜22は、後述のタイミング信号生成部6で生成される表示パネル駆動用の同期信号である。このうち、20は出力垂直同期信号(出力Vsync)であり、出力される画像フレームの開始タイミングを示す。21は有効画像領域信号であり、有効な画像データが送出されるタイミングを示す。論理Hとなっている区間26が有効なタイミングを表わす。22はロックウインドウ信号であり、フレームロックの機能で引込むべき位相を示す。論理Hとなっている区間27がロック位相を表わす。23〜24は、それぞれのケースにおける入力垂直同期信号(入力Vsync)である。
まず、フレームロックの動作について説明する。フレームロックとは、映像の入力及び出力のフレーム周波数を同期させる動作である。図2はフレームロックの様子を示すタイミング図である。図中、20〜22は、後述のタイミング信号生成部6で生成される表示パネル駆動用の同期信号である。このうち、20は出力垂直同期信号(出力Vsync)であり、出力される画像フレームの開始タイミングを示す。21は有効画像領域信号であり、有効な画像データが送出されるタイミングを示す。論理Hとなっている区間26が有効なタイミングを表わす。22はロックウインドウ信号であり、フレームロックの機能で引込むべき位相を示す。論理Hとなっている区間27がロック位相を表わす。23〜24は、それぞれのケースにおける入力垂直同期信号(入力Vsync)である。
第一のケースとして、入力Vsyncの位相が信号23である場合を説明する。この場合、入力Vsyncのパルス28はロック位相27と異なる位置にあり、フレームロックが外れた状態である。他方、入力Vsyncのパルス28は有効画像領域信号21の区間26と干渉する位置にある。フレームバッファを使用しない構成の場合は、有効画像領域の前半と後半で異なるフレームの画像を表示することになる。結果として、表示画面の上下で胴切り状にずれた画像が表示される。
第二のケースとして、入力Vsyncの位相が信号24である場合を説明する。この場合、入力Vsyncのパルス29はロック位相27の位置にあり、フレームロックが完了した(引き込まれた)状態である。入力Vsyncのパルス29は有効画像領域信号21の区間26とは干渉していない。有効画像領域の全域で同じフレームの画像を表示できるので、表示画面の胴切りは発生しない。
本実施形態の映像処理装置は、第二のケースのように、入力Vsyncをロック位相27に引込んで表示を行なう。
<映像処理装置の構成>
図1は本実施形態の映像処理装置の構成を示すブロック図である。1は映像処理装置本体である。本実施形態の映像処理装置は、表示パネルに画像の表示を行なうモニタディスプレイである。
図1は本実施形態の映像処理装置の構成を示すブロック図である。1は映像処理装置本体である。本実施形態の映像処理装置は、表示パネルに画像の表示を行なうモニタディスプレイである。
2は映像入力部であり、外部からの映像コンテンツの入力を行なう入力インタフェースである。入力インタフェースには1以上の入力ポートが設けられる。ここでは「入力1」から「入力3」の3つのポートが設けられており、選択された一つの入力ポートから入力を行なう。入力インタフェースは、例えばHDMIやDVI、DisplayPort、アナログビデオ等の各種規格の形式で入力する。映像入力部2は、これらを同期信号が付された非圧縮のデジタルデータの形式に変換して出力する。
3はフレームバッファであり、画像データのフレーム単位でのバッファリングを行なう。例えば2画面分のフレームを格納できるバッファを備え、入力された画像データが交互に書き込まれていく。書込みが行なわれていない側の面を読み出して表示に使用することで、胴切りのない表示を行なうことができる。
4は映像スイッチであり、フレームバッファを介さない画像データと介した画像データの両方を入力し、選択された一方の画像データを出力する。5は表示部であり、画像データを画面に表示する表示パネルである。表示パネルは、LCDやプラズマ、CRT、有機EL等の方式で構成される。壁面に投影するような投射型のデバイスであってもよい。
6はタイミング信号生成部であり、表示部5を駆動するための同期信号を生成する。同期信号は、垂直同期信号、水平同期信号、有効画像領域信号、ロックウインドウ信号等から構成される。タイミング信号生成部6の生成する同期信号のタイミングは、後述のフレームロック制御部7の調整信号により制御される。
7はフレームロック制御部であり、図2で説明したようなフレームロックの制御を行なう。入力側と出力側のVsyncのタイミングを検出して位相を比較し、タイミング信号生成部6の調整信号を生成する。この調整信号によって出力側の同期信号の周期が変更され、入力Vsyncがロック位相27の位置に引込まれる。周期の変更は、出力側のフレーム当たりのライン数を増減することで行なう。また、フレームロック制御部7はフレームロックが完了したことを検出する。
8は切換制御部であり、フレームロック制御部7の状態に応じて映像スイッチ4の切換えを行なう。入出力がフレームロックしていない場合はフレームバッファリングした画像を選択し、フレームロックしている場合はフレームバッファリングしない画像を選択する。11は全体制御部であり、映像処理装置全体の機能を制御する。CPUとメモリ、各種の周辺回路から構成されており、メモリ上のソフトウェアに従って処理が実行される。
<入力切換えの処理>
図3は、全体制御部11で実行される入力切換えの処理の流れを示すフローチャートである。この処理は、ユーザ指示によって入力ポートが切り換えられた場合に開始される。入出力がフレームロックするまでの間はフレームバッファリングした画像を表示し、フレームロック後にフレームバッファリングしない画像の表示に切換える。
図3は、全体制御部11で実行される入力切換えの処理の流れを示すフローチャートである。この処理は、ユーザ指示によって入力ポートが切り換えられた場合に開始される。入出力がフレームロックするまでの間はフレームバッファリングした画像を表示し、フレームロック後にフレームバッファリングしない画像の表示に切換える。
ステップS101では、全体制御部11は、ユーザ指示に従い、映像入力部2に入力する入力ポートを切換える。例えば、入力ポート1から入力ポート2に切換える。ステップS102では、全体制御部11は、遅延モードを「フレーム遅延モード」に切換える。図1においては、映像スイッチ4がフレームバッファ3を介するパス10の側に切換わる。これによって、フレームバッファリングされた画像が表示に使用されるようになる。
ステップS103では、全体制御部11は、フレームロックが完了したか否かを判定し、肯定であればステップS104へ進み、否定であればステップS103を再度実行する。ステップS104では、全体制御部11は、遅延モードを「低遅延モード」に切換え、処理を終了する。図1においては、映像スイッチ4がフレームバッファ3を介さないパス9の側に切換わる。これによって、フレームバッファリングしない画像が表示に使用される。
以上の処理により、フレームロックの状況に応じてフレームバッファの構成を切換える制御を行なうことができる。
<入力切換えの処理のタイミング>
図4は入力切換えのタイミングを示す図である。40は出力垂直同期信号(出力Vsync)である。41はフレームロックされているか否かを示すステータス信号である。42は遅延モードを示す信号である。
図4は入力切換えのタイミングを示す図である。40は出力垂直同期信号(出力Vsync)である。41はフレームロックされているか否かを示すステータス信号である。42は遅延モードを示す信号である。
まず、区間45ではフレームロックが完了しており、低遅延モードでの表示が行なわれている。ここで、タイミング43で入力切換えの指示が発生する。続く区間46ではフレームロックの制御が実行され、この間は「フレーム遅延モード」で表示が行なわれる。フレームロックの制御の結果として、タイミング44で引込みが完了する。区間47では遅延モードが「低遅延モード」に切換えられ、フレームバッファを介さないで表示が行なわれる。
以上説明したように、本実施形態によれば、フレームロックの状況に応じてフレームバッファの構成を切換えることで、表示パネルへの駆動信号の安定状態を崩さずに胴切り線の表示を抑えることができる。
本発明は上述の実施形態に限定されるものではなく、幅広く応用することが可能である。本実施形態ではモニタディスプレイに応用した例を説明したが、映像フォーマットを変換する機器であるスキャンコンバータに応用してもよい。この場合は、表示部5の代わりに映像を出力する映像出力部を設ければよい。
本実施形態では入力ポートの切換えが指示された場合を説明したが、同じ入力ポートで画像フォーマットが変化した場合に応用してもよい。この場合は画像フォーマットが変化したことを映像入力部2が検出して、入力切換えの制御を開始する。また、装置の起動後に入力を開始する場合の制御に応用してもよい。
本実施形態のフレームロック制御での周期の変更は、出力側のフレーム当たりのライン数を増減する例を説明したが、出力側ドットクロックの周波数やライン当たりのサイクル数を増減することで行なってもよい。
本実施形態の入力切換えの処理の流れでは、フレームロックが完了するまで待つ例を説明したが、固定の時間だけ待つようにしてもよい。フレームロックが完了するのに必要な最大時間を予め算出しておき、その最大時間だけ待つようにすればよい。
(第2実施形態)
本実施形態では、前述の実施形態に対して、フレームロック完了までの所要時間を判断する制御を追加した例を説明する。例えば、入力切換え後に画面乱れが0.5秒あった場合、ユーザの被る影響はわずかである。このように、ユーザに影響を与える影響が少ない、ごく短い時間間隔を「所定の時間」とする。本実施形態では、フレームロックが完了するまでに必要な所要時間を判断し、所定の時間内であれば切換えせずにフレームバッファリングしない画像をそのまま表示する。
本実施形態では、前述の実施形態に対して、フレームロック完了までの所要時間を判断する制御を追加した例を説明する。例えば、入力切換え後に画面乱れが0.5秒あった場合、ユーザの被る影響はわずかである。このように、ユーザに影響を与える影響が少ない、ごく短い時間間隔を「所定の時間」とする。本実施形態では、フレームロックが完了するまでに必要な所要時間を判断し、所定の時間内であれば切換えせずにフレームバッファリングしない画像をそのまま表示する。
<映像処理装置の構成>
図5は本実施形態の映像処理装置の構成を示すブロック図である。第1実施形態と同一の要素には同一の番号を付し、説明を省略する。同図においては、フレームロック時間判定部12が追加されている。フレームロック時間判定部12は、再度のフレームロックにどれだけの時間がかかるかを判定する。例えば、現在の位相からロック位相までの距離をフレーム当たりの補正量で割ることで、再ロックに必要なフレーム数を算出する。これを所定時間に流れるフレーム数と比較することで、所要時間を算出する。
図5は本実施形態の映像処理装置の構成を示すブロック図である。第1実施形態と同一の要素には同一の番号を付し、説明を省略する。同図においては、フレームロック時間判定部12が追加されている。フレームロック時間判定部12は、再度のフレームロックにどれだけの時間がかかるかを判定する。例えば、現在の位相からロック位相までの距離をフレーム当たりの補正量で割ることで、再ロックに必要なフレーム数を算出する。これを所定時間に流れるフレーム数と比較することで、所要時間を算出する。
<入力切換えの処理>
図6は本実施形態の入力切換えの処理の手順を示すフローチャートである。処理の冒頭部でフレームロック完了までの所要時間を判断し、所定の時間内であれば切換えせずにフレームバッファリングしない画像をそのまま表示する。
図6は本実施形態の入力切換えの処理の手順を示すフローチャートである。処理の冒頭部でフレームロック完了までの所要時間を判断し、所定の時間内であれば切換えせずにフレームバッファリングしない画像をそのまま表示する。
ステップS201では、全体制御部11は、ユーザ指示に従い、映像入力部2に入力する入力ポートを切換える。ステップS202では、全体制御部11は、再度のフレームロックが完了するまでが所定の時間内か否かを判定し、肯定であれば処理を終了し、否定であればステップS203へ進む。
ステップS203では、全体制御部11は、遅延モードを「フレーム遅延モード」に切換える。ステップS204では、全体制御部11は、フレームロックが完了したか否かを判定し、肯定であればステップS205へ進み、否定であればステップS204を再度実行する。ステップS205では、全体制御部11は、遅延モードを「低遅延モード」に切換え、処理を終了する。
以上の処理により、第1実施形態と同様の制御が行なえる。さらに、再度のフレームロックまでの所要時間が所定の時間内である場合は、フレームバッファを介さない「低遅延モード」のままで表示し続けることができる。
以上説明したように、本実施形態によれば第1実施形態と同様な効果を得ることができる。さらに、再ロックに所定時間以下しかかからない場合には遅延モード切換えを行なわないことで、「フレーム遅延モード」の時間を最小限度に抑えることができる。
(その他の実施形態)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (7)
- 入力された映像をフレームバッファリングするバッファリング手段と、
映像の入力及び出力のフレーム周波数を同期させるためのフレームロックを制御するフレームロック制御手段と、
前記フレームロックの完了を検出する検出手段と、
前記フレームロックの完了が検出されていない場合は前記バッファリング手段によりフレームバッファリングされた映像を出力し、前記フレームロックの完了が検出された場合は前記フレームバッファリングされていない映像を出力するように切換える切換制御手段と、
を備えることを特徴とする映像処理装置。 - 1以上の入力ポートの何れかを介して前記映像を入力する映像入力手段をさらに備え、 前記フレームロック制御手段は、前記映像入力手段に入力される入力ポートがユーザ指示によって切換えられた場合に、前記フレームロックを制御することを特徴とする請求項1に記載の映像処理装置。
- 前記切換制御手段により制御されて出力された映像を表示する表示手段をさらに備えることを特徴とする請求項1または2に記載の映像処理装置。
- 前記表示手段を駆動するための同期信号を生成する信号生成手段をさらに備え、
前記フレームロック制御手段は、入力側および出力側の各垂直同期信号の位相を比較し、当該比較の結果に基づいて前記同期信号の周期を調整するための調整信号を生成することを特徴とする請求項3に記載の映像処理装置。 - 前記フレームロックが完了するまでの所要時間を判定する時間判定手段をさらに備え、 前記切換制御手段は、前記所要時間が所定の時間内である場合は、前記フレームバッファリングされていない映像を出力するように制御することを特徴とする請求項1乃至4の何れか1項に記載の映像処理装置。
- バッファリング手段と、フレームロック制御手段と、検出手段と、切換制御手段とを備える映像処理装置の制御方法であって、
前記バッファリング手段が、入力された映像をフレームバッファリングする工程と、
前記フレームロック制御手段が、映像の入力及び出力のフレーム周波数を同期させるためのフレームロックを制御する工程と、
前記検出手段が、前記フレームロックの完了を検出する工程と、
前記切換制御手段が、前記フレームロックの完了が検出されていない場合は前記バッファリング手段によりフレームバッファリングされた映像を出力し、前記フレームロックの完了が検出された場合は前記フレームバッファリングされていない映像を出力するように切換える工程と、
を有することを特徴とする映像処理装置の制御方法。 - 請求項6に記載の映像処理装置の制御方法の各工程をコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013078097A JP2014202865A (ja) | 2013-04-03 | 2013-04-03 | 映像処理装置、映像処理装置の制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013078097A JP2014202865A (ja) | 2013-04-03 | 2013-04-03 | 映像処理装置、映像処理装置の制御方法及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014202865A true JP2014202865A (ja) | 2014-10-27 |
Family
ID=52353350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013078097A Pending JP2014202865A (ja) | 2013-04-03 | 2013-04-03 | 映像処理装置、映像処理装置の制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014202865A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111327789A (zh) * | 2020-03-05 | 2020-06-23 | 珠海亿智电子科技有限公司 | 一种显示信号同步方法和转换装置 |
-
2013
- 2013-04-03 JP JP2013078097A patent/JP2014202865A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111327789A (zh) * | 2020-03-05 | 2020-06-23 | 珠海亿智电子科技有限公司 | 一种显示信号同步方法和转换装置 |
CN111327789B (zh) * | 2020-03-05 | 2022-04-26 | 珠海亿智电子科技有限公司 | 一种显示信号同步转换装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8866833B2 (en) | System, method, and computer program product for providing a dynamic display refresh | |
EP2293272B1 (en) | Dynamic frame rate adjustment | |
KR100885913B1 (ko) | 티어링 효과를 감소시키는 방법 및 그에 따른 lcd 장치 | |
JP4713427B2 (ja) | 液晶表示装置の駆動装置及び方法 | |
US9417683B2 (en) | Driving device for driving a display unit | |
KR101622207B1 (ko) | 디스플레이 구동장치, 디스플레이 구동시스템 및 디스플레이 구동방법 | |
US9865194B2 (en) | Display system and method for driving same between normal mode and panel self-refresh (PSR) mode | |
KR20070098419A (ko) | 액정 표시장치의 구동 장치 및 방법 | |
US10121426B2 (en) | Polarity inversion control device for liquid crystal display, liquid crystal display device, and driving method thereof | |
JP2007298769A (ja) | 表示装置 | |
JP4160539B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
JP5974218B1 (ja) | 画像通信装置 | |
JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
WO2014139218A1 (zh) | 一种触摸显示器的驱动方法和装置 | |
JP2011059312A (ja) | 画像表示装置およびその制御方法 | |
US20080062185A1 (en) | Frame synchronization method and device utilizing frame buffer | |
JP2014202865A (ja) | 映像処理装置、映像処理装置の制御方法及びプログラム | |
JP2008276132A (ja) | ドットクロック発生回路、半導体装置及びドットクロック発生方法 | |
KR102265238B1 (ko) | 인셀 터치방식 액정표시장치 | |
TW201248609A (en) | A display control device and method thereof for reducing the amount of image zooming | |
JP2015125411A (ja) | 映像処理装置 | |
JP2016163334A (ja) | 同期信号生成装置、同期信号生成方法、映像処理装置、およびプログラム | |
US11688031B2 (en) | Resynchronization of a display system and GPU after panel self refresh | |
JP2009122311A (ja) | 画像処理システム、表示装置および画像処理方法 | |
JP2012242729A (ja) | データ処理装置、データ処理方法、およびプログラム |