JP2011059312A - 画像表示装置およびその制御方法 - Google Patents

画像表示装置およびその制御方法 Download PDF

Info

Publication number
JP2011059312A
JP2011059312A JP2009208013A JP2009208013A JP2011059312A JP 2011059312 A JP2011059312 A JP 2011059312A JP 2009208013 A JP2009208013 A JP 2009208013A JP 2009208013 A JP2009208013 A JP 2009208013A JP 2011059312 A JP2011059312 A JP 2011059312A
Authority
JP
Japan
Prior art keywords
image
frame
sub
horizontal scanning
main image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009208013A
Other languages
English (en)
Inventor
Hidenori Kanazawa
秀徳 金澤
Eisaku Tatsumi
栄作 巽
Osamu Sagano
治 嵯峨野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009208013A priority Critical patent/JP2011059312A/ja
Priority to US12/875,225 priority patent/US20110057964A1/en
Publication of JP2011059312A publication Critical patent/JP2011059312A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2077Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】本発明によれば、動画像の妨害感の発生及び画像の明るさの低下を抑制することのできる技術を提供する。
【解決手段】
本発明の画像表示装置は、線順次走査型の表示パネルと、メイン画像のフレームと、メイン画像よりも暗いN枚(Nは1以上の整数)のサブ画像のフレームとを含む映像信号を表示パネルに出力する画像処理回路と、を有し、メイン画像とサブ画像は、同一の画像から生成された画像であり、画像処理回路は、メイン画像のフレームにおける水平走査期間がサブ画像のフレームにおける水平走査期間よりも長くなるようにそれぞれの水平走査期間の長さを設定する設定手段を有する。
【選択図】図1

Description

本発明は画像表示装置およびその制御方法に関する。
従来、画像表示装置としてインパルス型の画像表示装置やホールド型の画像表示装置がある。インパルス型の画像表示装置には、表示素子の点灯時間が短いために明滅がフリッカとして知覚されるという特徴がある。そのようなフリッカは、例えば、フレーム周波数を高くすること(単位時間当たりに表示する画像の数を増やすこと)で抑制できる。しかしながら、動画像において同じフレームを2回続けて出力(二度書き)すると、動きが二重に見えてしまい、それが妨害感として認識されてしまう。
一方、ホールド型の画像表示装置において、動画ボケを抑制する方法が、特許文献1,2に開示されている。
具体的には、特許文献1には、フレーム期間(1枚のフレームを表示する期間)を2つの期間(第1期間と第2期間)に分割し、第1期間(時間的に前の期間)に画素データを集中的に書き込むことが開示されている。また、第1期間で書き込むべき画素データのうち表示可能なダイナミックレンジを超えた分を第2期間(時間的に後の期間)に書き込むことが開示されている。
特許文献2には、1枚のフレームを、そのままの高域成分を含むメイン画像のフレームと、高域成分が変更されたサブ画像のフレームとに分割して、フレーム周波数を高くすることが開示されている。
特許文献1,2などの技術をインパルス型の画像表示装置に使用した場合、分割後のフレーム期間の長さが制限されるため、表示画像が暗くなってしてしまう虞がある。具体的には、1枚のフレームから2枚のフレームを生成する場合、フレーム期間は元のフレーム期間の半分となる。そのため、メイン画像とサブ画像とで明るさに差をつけようとすると、元の画像に比べ明るさを低下させなければならない場合がある。また、特許文献1に開示の方法では、第1期間で書き込むべき画素データのうち表示可能なダイナミックレンジを超えた分が第2期間に書き込まれるため、高い輝度値の画素データについては二度書きとなり、動画像の妨害感となる虞がある。
特開2004−240317号公報 特開2002−351382号公報
本発明は、動画像の妨害感の発生及び画像の明るさの低下を抑制することのできる技術を提供することを目的とする。
本発明の画像表示装置は、線順次走査型の表示パネルと、メイン画像のフレームと、メイン画像よりも暗いN枚(Nは1以上の整数)のサブ画像のフレームとを含む映像信号を表示パネルに出力する画像処理回路と、を有し、メイン画像とサブ画像は、同一の画像から生成された画像であり、画像処理回路は、メイン画像のフレームにおける水平走査期間がサブ画像のフレームにおける水平走査期間よりも長くなるようにそれぞれの水平走査期間の長さを設定する設定手段を有する。
本発明の画像表示装置の制御方法は、線順次走査型の表示パネルを有する画像表示装置の制御方法であって、メイン画像のフレームと、メイン画像よりも暗いN枚(Nは1以上の整数)のサブ画像のフレームとを含む映像信号であって、メイン画像とサブ画像が同一の画像から生成された画像である映像信号に対して、メイン画像のフレームにおける水平走査期間がサブ画像のフレームにおける水平走査期間よりも長くなるようにそれぞれの水平走査期間の長さを設定するステップと、設定するステップで設定された水平走査期間にしたがって、映像信号を表示パネルに出力するステップと、を有する。
本発明によれば、動画像の妨害感の発生及び画像の明るさの低下を抑制することのできる技術を提供することができる。
パルス幅制限及び時間分配による駆動波形の一例を示す図。 輝度分配ブロックの構成の一例を示す図。 輝度分配ブロックの各信号の入出力の関係の一例を示す図。 時間分配ブロックの構成の一例を示す図。 フレーム長設定回路の各信号の入出力の関係の一例を示す図。 時間分配ブロックの各信号の入出力の関係の一例を示す図。 パルス幅変調方式による変調信号の波形(駆動波形)の一例を示す図。 本実施形態に係る画像表示装置の構成の一例を示す図。 輝度分配ブロックの各信号の入出力の関係の一例を示す図。 輝度分配による駆動波形の一例を示す図。 パルス幅を制限するための回路構成の一例を示す図。
以下、本発明の実施形態に係る画像表示装置およびその制御方法について説明する。本実施形態に係る画像表示装置は、線順次走査型の表示パネルと、画像処理回路とを有する。画像処理回路は、メイン画像のフレームと、メイン画像と同じ内容でメイン画像よりも暗いN枚(Nは1以上の整数)のサブ画像のフレームとを含む映像信号を表示パネルに出力する。ここで、「メイン画像とサブ画像の内容が同じ」とは、メイン画像とサブ画像との間で動きが無いこと、もしくは実質的に無いこと、を意味する。具体的には、メイン画像とサブ画像は、同一の画像から生成された画像であり、明るさや周波数成分のみ異なっている。
なお、本発明は、インパルス型の画像表示装置やホールド型の画像表示装置に適用することができるが、輝度の低下を抑制できるという観点から、インパルス型の画像表示装置に好ましく適用できる。
また、入力された映像信号は、メイン画像のフレームとN枚のサブ画像のフレームとを含む映像信号であってもよいし、そうでなくてもよい。以下の実施例では、入力された映像信号は、メイン画像のフレームとN枚のサブ画像のフレームとを含む映像信号でないものとする。そして、画像処理回路が、そのような場合に、入力された映像信号の1フレームからメイン画像のフレーム及びN枚のサブ画像のフレームを生成する機能を有するものとする。生成されるメイン画像及びサブ画像は、入力された映像信号フレームの画像の明るさを互いに異なる低下率で低下させることによって得られる画像である。このように、1フレームの画像を明るさの異なる複数の画像に分割(分配)する駆動方法を「輝度分配」とよぶ。
<実施例1>
(全体構成)
以下、本発明の実施例1として、2倍速駆動する画像表示装置(N=1の場合)について説明する。
図8は、本実施例に係る画像表示装置の構成の一例を示す図である。図8の画像表示装置では、スキャンドライバ801(走査回路)と、データドライバ804(変調回路)により複数の表示素子が線順次駆動される。図2の輝度分配ブロックと図4の時間分配ブロックからなる画像処理装置(画像処理回路)806は、入力画像データS805とその同期信号から出力画像データとその同期信号を生成し出力する。同期信号は、1フレームの開始と終了(フレーム期間)を示す垂直同期信号Vsyncと、1水平走査期間の開始と終了を示す水平同期信号Hsyncとを含む。入力画像データは、入力された映像信号の1フレーム分の画像データ(フレームデータ)であり、出力画像データは、出力する映像信号の1フレーム分の画像データである。出力画像データの同期信号は、タイミングコントローラ807に出力される。タイミングコントローラ807は、スキャンドライバ801、データドライバ804から各素子への出力画像データの出力タイミングを制御する。出力画像データは、同期信号に同期してデータドライバ804に出力される。スキャンドライバ801は同期信号に同期して走査信号を出力する。データドライバ804は、出力画像データに応じて変調信号を出力する。以上の動作により、ディスプレイ802に画像が表示される。図8の例では、スキャンドライバ801、ディスプレイ802、データドライバ804、及び、タイミングコントローラ807によって表示パネルが構成される。なお、表示素子は、電子放出素子、液晶素子、プラズマ素子、有機EL素子などである。
次に、インパルス型の画像表示装置における階調の制御方法について説明する。インパルス型の画像表示装置では、変調信号のパルス振幅、パルス幅、またはそれらの両方を変調することにより階調を制御することができる。
図7はパルス幅変調方式による変調信号の波形(駆動波形)の一例を示す。パルス幅変調方式では、階調値が高いほどパルス幅を大きくすることで輝度を高めることができる。ここで、輝度分配によりフレーム周波数を増やすと、1フレームあたりの水平走査期間(最大パルス幅)が短くなるため、輝度分配により生成された画像(分配画像(メイン画像、サブ画像))の階調値に対応するパルス幅が最大パルス幅を超えてしまう場合がある。そのような問題を解決するための方法として、最大パルス幅を超えないようにパルス幅を制限する方法が考えられる。以下、詳しく説明する。
図10(a)は、図2の輝度分配ブロックに入力される入力画像データS202の駆動波形(変調信号の波形;Drive Waveform)の一例を示す。図10(b)、(c)は入力画像データから輝度分配により生成されるメイン画像のフレームデータ、サブ画像のフレームデータの駆動波形の一例を示す。図中、「Scan Waveform」は走査信号の波形を示す。なお、図2の輝度分配ブロックの詳細は後述する。
ここで、輝度分配の比率(サブ画像の明るさに対するメイン画像の明るさの比)を大きく設定すると、図10(b)の符号1002で示すように、メイン画像を表示するための駆動波形1001のパルス幅が水平走査期間を超えることとなる。そこで、図11に示すような回路を用いてパルス幅を狭くする。
ゲイン回路1103には、図2の輝度分配ブロックで生成された分配画像(メイン画像、サブ画像)のフレームデータS210が入力される。図11の制限値S1101は、水平走査期間によって決まる最大パルス幅である。メイン画像を表示するための駆動波形のパルス幅が制限値S1101を超える場合には、ゲイン計算回路1102が、パルス幅が制限値S1101を超えないようにするためのゲイン値を算出し、ゲイン回路1103に出力する。ゲイン回路1103では、フレームデータS210にゲイン計算回路1102で算出されたゲイン値をかけて、出力画像データS1104を出力する。それにより、メイン画像を表示するための駆動波形は、図10(b)の駆動波形1001から図1(a)の駆動波形101のようになる(パルス幅が最大パルス幅以下となる)。また、サブ画像
を表示するための駆動波形は、図10(c)の駆動波形1003から図1(b)の駆動波形102のようになる(駆動波形1001のパルス幅の制限に伴って、駆動波形1003のパルス幅も制限される)。それにより、輝度分配の比率が保たれる。このような方法により、動画像の妨害感を発生することなくフレーム周波数を高くすることができる。しかしながら、このような方法では、ゲイン値によってパルス幅を小さくしているため、元の画像(入力画像データによって表示される画像)より暗い画像が表示されてしまうという問題がある。
パルス幅変調するインパルス型の画像表示装置で、動画像の妨害感および明るさの低下を抑えて輝度分配を実施するには、メイン画像を規定値より明るく表示する必要がある。変調信号の絶対定格はディスプレイ固有の特性で決定するので、パルス幅を大きくすることでしか、より高い輝度を得ることができない。そこで、本実施例では、図4の時間分配ブロックにより、メイン画像のフレームにおける水平走査期間がサブ画像のフレームにおける水平走査期間よりも長くなるようにそれぞれの水平走査期間の長さを設定する。
それにより、図1(c)の駆動波形103に示すように、駆動波形のパルス幅をより大きくすることができる。一方、メイン画像のフレームにおける水平走査期間とサブ画像のフレームにおける水平走査期間の長さの合計は、入力された映像信号の1フレームにおける水平走査期間の長さと等しくならなければならない。そのため、メイン画像のフレームにおける水平走査期間の長さを長くした分、サブ画像のフレームにおける水平走査期間を短くする必要がある。これによりサブ画像を表示するための駆動波形の最大パルス幅は小さくなり、サブ画像の明るさが制限される。しかしながら、サブ画像はもともと暗い画像であるため、メイン画像のフレームにおける水平走査期間を必要となる最大階調に合わせれば、図1(d)の駆動波形104に示すように、サブ画像を表示するための駆動波形のパルス幅が水平走査期間を超えることはない。以下、より詳しく説明する。
(輝度分配)
本実施例では、図2の輝度分配ブロックにより、入力された映像信号の1フレームから1枚のメイン画像のフレームと1枚のサブ画像のフレームを生成する。具体的には、入力された映像信号の1フレームから生成するフレーム数(分割数S203)に基づいてメイン画像及びサブ画像のそれぞれの低下率を決定する(本実施例では分割数S203は2である)。そして、決定した低下率でメイン画像のフレームとサブ画像のフレームを生成する。
まず、入力画像データS202及びその同期信号S201が周波数変換回路204に入力される。また、分割数S203が周波数変換回路204及び低下率テーブル205に入力される(分割数S203はユーザが設定してもよいし、予め定められていてもよい)。そして、周波数変換回路204が、分割数S203に応じてフレーム周波数を変換する。本実施例ではフレーム周波数が入力時の2倍(分割数倍)に変換される。低下率テーブル205は、メイン画像のフレームとN枚のサブ画像のフレームからなるフレーム群におけるフレームの総数(即ち、分割数)と、メイン画像とサブ画像の明るさの比とが関連付けられたテーブルである。具体的には、低下率テーブル205は、分割数とサブ画像の低下率とが関連付けられたテーブルである(それにより結果的に、分割数とメイン画像とサブ画像の明るさの比とが関連付けられる)。
そして、周波数変換回路204は、周波数変換処理が施された同期信号S209(フレーム期間、水平走査期間が入力時の半分の期間である信号)をスイッチ回路208へ出力し、入力画像データS202を差分検出回路207及び乗算回路206へ出力する。低下率テーブル205は、分割数S203(=2)に関連付けられている低下率を乗算回路206へ出力する。
乗算回路206は、入力画像データS202の明るさを入力された低下率で低下させる(入力画像データS202の各画素値に入力された低下率をかける)ことにより、サブ画
像のフレームデータを生成する。サブ画像のフレームデータは、差分検出回路207及びスイッチ回路208に出力される。
差分検出回路207は、入力画像データS202からサブ画像のフレームデータを減算することにより、メイン画像のフレームデータを生成する。メイン画像のフレームデータは、スイッチ回路208に出力される。
スイッチ回路208は、同期信号S209に従って、フレームデータを切り替えて出力する。スイッチ回路208は、同期信号S209を出力する。また、スイッチ回路208は、出力されたフレームデータがメイン画像のフレームデータなのかサブ画像のフレームデータなのかを容易に判断可能とするためのメインサブ識別信号S211を出力する。メインサブ識別信号S211は、垂直同期信号Vsyncにおけるメイン画像の開始を示す立ち上がりと同時にHとなり、サブ画像の開始を示す立ち上がりと同時にLとなる信号である。図2の各信号の入出力の関係を図3に示す(水平同期信号Hsyncは省略している)。図3では、画像データ(フレームデータ)をDATA、メインサブ識別信号をMFRと示している。なお、メイン画像とサブ画像はどちらを先に出力してもよい。
なお、本実施例では、低下率が低下率テーブル205に予め記憶されているものとしたが、低下率やメイン画像とサブ画像の明るさの比は外部から入力されてもよい(ユーザが設定してもよい)。入力画像データS202の特徴に基づいて算出されてもよい。
なお、本実施例では、入力画像データS202からサブ画像のフレームデータを減算することによりメイン画像のフレームデータを算出(生成)するものとしたが、メイン画像フレームデータの生成方法はこれに限らない。メイン画像の低下率を設定(取得)することができれば、その低下率を入力画像データS202にかけることによってメイン画像のフレームデータを生成することができる。但し、そのような場合には、各分配画像のフレームにおける水平走査期間の合計が入力画像データS202のフレームにおける水平走査期間を超えないように、それぞれの低下率を設定する必要がある。
なお、本実施例では分割数とサブ画像の低下率とが関連付けられたテーブルを低下率テーブル205としたが、分割数とメイン画像の低下率とが関連付けられたテーブルを低下率テーブル205としてもよい。分割数とメイン画像及びサブ画像の低下率とが関連付けられたテーブルや、分割数と、メイン画像とサブ画像の明るさの比とが関連付けられたテーブルを低下率テーブル205としてもよい。
(時間分配)
次に、輝度分配されたフレームデータの水平走査期間を適切に設定する方法を説明する。図4は時間分配ブロックの一例を示す。
フレーム周期変換回路402には、輝度分配ブロックで生成された分配画像のフレームデータS210が入力される。
フレーム長設定回路401には、輝度分配ブロックで生成された同期信号S209及びメインサブ識別信号S211、及び、図2の輝度分配ブロックに入力された分割数S203が入力される。
フレーム長設定回路401は、メイン画像とサブ画像の明るさの比に対応するように、それぞれの水平走査期間の長さを設定する(同期信号の間隔を変更する)。具体的には、メイン画像、サブ画像の明るさから、それぞれ、メイン画像、サブ画像を表示するために必要な最大パルス幅が決まり、必要な水平走査期間が決まる。本実施例では、分割数と、メイン画像とサブ画像の明るさの比とが予め関連付けられているため、フレーム長設定回路401は、分割数S203に対応する上記明るさの比に対応するように、それぞれの水平走査期間の長さを設定する。なお、フレーム長設定回路401は、入力されたフレームデータがメイン画像のフレームデータなのかサブ画像のフレームデータなのかを、メインサブ識別信号S211により判断する。変更された同期信号はフレーム周期変換回路40
2に出力される。フレーム長設定回路401の各信号の入出力の関係を図5に示す。
フレーム周期変換回路402は、フレーム長設定回路401で変更された同期信号に同期して、輝度分配ブロックで生成された分配画像のフレームデータを出力する。また、フレーム周期変換回路402は、フレーム長設定回路401で変更された同期信号を出力する。なお、輝度分配ブロックでは、フレーム期間を2等分して出力するため、フレーム長設定回路401で設定される水平走査期間によっては、フレーム間のブランキング期間やメイン画像のフレーム期間中にデータの競合が生じる。そのため、入力された映像信号の1フレームから生成された分配画像のフレームデータの全部をフレームメモリ403に一旦記憶させる。そして、フレーム周期変換回路402は、分配画像のフレームデータをフレームメモリ403から読み出して出力する。
時間分配ブロックの各信号の入出力の関係を図6に示す(水平同期信号Hsyncは省略している)。図5,6に示すように、本実施例によれば、メイン画像とサブ画像の明るさの比に対応するように、それぞれの水平走査期間の長さ(水平同期信号Hsync,垂直同期信号Vsyncの立ち上がりの間隔)が設定される。具体的には、サブ画像よりもメイン画像の方が明るいため、メイン画像のフレームにおける水平走査期間が長くされ、サブ画像のフレームにおける水平走査期間が短くされる。それにより、メイン画像を明るさを落とさずに(輝度分配ブロックで生成されたままの状態で)表示することができる。また、メイン画像とサブ画像の明るさの比は保たれるため、動画像の妨害感の発生を抑制することができる。
なお、本発明者らは、サブ画像の明るさに対するメイン画像の明るさの比が1.2以上であれば、動画像の妨害感を低減できることを実験により確認している。よって、メイン画像のフレームにおける水平走査期間がサブ画像のフレームにおける水平走査期間よりも1.2倍以上長いことが好ましい。そのようにすれば、輝度分配によって動画像の妨害感をより低減することができる。なお、理論上は、メイン画像のフレームにおける水平走査期間がサブ画像のフレームにおける水平走査期間よりも1.2倍以上長ければよく、特に上限は制限されない。しかし、現実的にはメイン画像のフレームにおける水平走査期間はサブ画像のフレームにおける水平走査期間の5倍よりも短く設定される。
なお、本実施例では、メイン画像とサブ画像の明るさの比に対応するように、それぞれの水平走査期間の長さを設定する構成としたが、水平走査期間の設定方法はこれに限らない。メイン画像のフレームにおける水平走査期間をサブ画像のフレームにおける水平走査期間より長くすればどのように設定してもよい。メイン画像のフレームにおける水平走査期間をサブ画像のフレームにおける水平走査期間より長くすれば、メイン画像のフレームにおける水平走査期間とサブ画像のフレームにおける水平走査期間が等しい場合に比べメイン画像をより明るくすることができる。
なお、本実施例では、垂直同期信号Vsync及び水平同期信号Hsyncに従ってフレームデータを出力する構成としたが、フレームデータの出力はDE(Display Enable)によって制御されてもよい。
なお、本実施例では変調方式がパルス幅変調方式である場合について説明したが、変調方式はパルス振幅変調方式であってもよいし、パルス幅とパルス振幅の両方を変調する方式であってもよい。具体的には、パルス振幅変調方式では、パルス振幅を大きくすることで階調値を高めることができるが、パルス振幅の最大値は絶対定格により制限されてしまう。本実施例の構成によれば、パルス振幅変調方式や、パルス幅とパルス振幅の両方を変調する方式であっても、時間分配によってパルス幅を大きくすることにより、得られる輝度を高くすることができるため、上記効果を得ることができる。
なお、本実施例では、メイン画像とサブ画像とで明るさのみが異なる場合について説明したが、ローパスフィルタ(LPF)やハイパスフィルタ(HPF)を用いて、メイン画
像とサブ画像とで周波数成分を異ならせてもよい。例えば、サブ画像の高周波成分を低減することで二重像の妨害感の更なる低減が可能となる。
<実施例2>
実施例1では、2倍速駆動する画像表示装置(N=1の場合)について説明した。本実施例では、複数のサブ画像のフレームデータを生成する場合について説明する。具体的には、N=3の例について説明する。なお、実施例1と同様の機能、構成については説明を省略する。
(輝度分配)
まず、図2の輝度分配ブロックで、入力画像データS202から1枚のメイン画像のフレームと3枚のサブ画像のフレームとを生成する。大まかな処理の流れは実施例1と同様であるが、本実施例では分割数S203として4が入力される。そして、低下率テーブル205は、メイン画像のフレームデータを出力する(スイッチ回路208が同期信号S209に同期してメイン画像のフレームデータの出力を選択した)場合に、サブ画像の低下率の合計を出力する。具体的には、分割数S203(=4)に関連付けられている低下率に、分割数S203から1を減算した値(即ち、N)を乗算した値を出力する。そのような値を乗算回路206で入力画像データS202に乗算し、乗算回路206の出力を差分検出回路207で入力画像データS202から減算することにより、メイン画像のフレームデータが生成される。一方、サブ画像のフレームデータを出力する場合には、実施例1と同様に、低下率テーブル205が分割数S203に関連付けられている低下率を出力する。そして、乗算回路206が入力画像データS202に該低下率を乗算することにより、サブ画像のフレームデータが生成される。
スイッチ回路208は、初めにメイン画像のフレームデータの出力を選択し、その後サブ画像のフレームデータの出力を3回続けて選択する(入力画像データS202から生成された全分配画像のフレームデータが出力されれば、順番はこれに限らない)。
メインサブ識別信号S211は、垂直同期信号Vsyncにおけるメイン画像の開始を示す立ち上がりと同時にHとなり、サブ画像の開始を示す立ち上がりと同時にLとなる。即ち、3枚のサブ画像のフレーム期間では、メインサブ識別信号S211はLとなる。
図2の各信号の入出力の関係を図9に示す(水平同期信号Hsyncは省略している)。
なお、メイン画像の低下率を設定(取得)し、その低下率を用いて入力画像データS202からメイン画像のフレームデータを直接生成してもよい。また、3枚のサブ画像の低下率は互いに異なっていてもよい。
(時間分配)
時間分配ブロックの構成は実施例1と同様である。時間分配ブロックでは、輝度分配ブロックで生成された各信号及び分割数S203が入力され、実施例1と同様に各分配画像のフレームにおける水平走査期間を設定し(同期信号を変更し)、各分配画像のフレームデータおよび変更された同期信号を出力する。
本実施例の構成によれば、分割数によらず動画像の妨害感の発生及び画像の明るさの低下を抑制することができる。
以上述べたように、本実施形態に係る画像表示装置およびその制御方法によれば、メイン画像のフレームにおける水平走査期間がサブ画像のフレームにおける水平走査期間よりも長くなるように、それぞれの水平走査期間が設定される。それにより、メイン画像としてより明るい画像を表示することが可能となるため、動画像の妨害感の発生及び画像の明るさの低下を抑制することが可能となる。
802 ディスプレイ
806 画像処理装置

Claims (7)

  1. 線順次走査型の表示パネルと、
    メイン画像のフレームと、前記メイン画像よりも暗いN枚(Nは1以上の整数)のサブ画像のフレームとを含む映像信号を前記表示パネルに出力する画像処理回路と、
    を有し、
    前記メイン画像と前記サブ画像は、同一の画像から生成された画像であり、
    前記画像処理回路は、
    前記メイン画像のフレームにおける水平走査期間が前記サブ画像のフレームにおける水平走査期間よりも長くなるようにそれぞれの水平走査期間の長さを設定する設定手段
    を有する
    ことを特徴とする画像表示装置。
  2. 前記画像処理回路は、
    入力された映像信号が、前記メイン画像のフレームと、前記N枚のサブ画像のフレームとを含む映像信号でない場合に、前記入力された映像信号の1フレームから前記メイン画像のフレーム及び前記N枚のサブ画像のフレームを生成する生成手段
    を更に有し、
    前記メイン画像及び前記サブ画像は、前記入力された映像信号のフレームの画像の明るさを互いに異なる低下率で低下させることによって得られる画像である
    ことを特徴とする請求項1に記載の画像表示装置。
  3. 前記生成手段は、前記入力された映像信号の1フレームから生成するフレーム数に基づいて、前記メイン画像及び前記サブ画像のそれぞれの低下率を決定する
    ことを特徴とする請求項2に記載の画像表示装置。
  4. 前記設定手段は、前記メイン画像と前記サブ画像の明るさの比に対応するように、それぞれの水平走査期間の長さを設定する
    ことを特徴とする請求項1〜3のいずれか1項に記載の画像表示装置。
  5. 前記メイン画像のフレームと前記N枚のサブ画像のフレームからなるフレーム群におけるフレームの総数と前記メイン画像と前記サブ画像の明るさの比とが関連付けられたテーブルを有し、
    前記設定手段は、前記表示パネルに出力する映像信号の前記フレーム群における前記フレームの総数に対応する前記明るさの比に対応するように、それぞれの水平走査期間の長さを設定する
    ことを特徴とする請求項4に記載の画像表示装置。
  6. 前記メイン画像のフレームにおける水平走査期間は、前記サブ画像のフレームにおける水平走査期間よりも1.2倍以上長い
    ことを特徴とする請求項1〜5のいずれか1項に記載の画像表示装置。
  7. 線順次走査型の表示パネルを有する画像表示装置の制御方法であって、
    メイン画像のフレームと、前記メイン画像よりも暗いN枚(Nは1以上の整数)のサブ画像のフレームとを含む映像信号であって、前記メイン画像と前記サブ画像が同一の画像から生成された画像である映像信号に対して、前記メイン画像のフレームにおける水平走査期間が前記サブ画像のフレームにおける水平走査期間よりも長くなるようにそれぞれの水平走査期間の長さを設定するステップと、
    前記設定するステップで設定された水平走査期間にしたがって、前記映像信号を前記表示パネルに出力するステップと、
    を有することを特徴とする画像表示装置の制御方法。
JP2009208013A 2009-09-09 2009-09-09 画像表示装置およびその制御方法 Withdrawn JP2011059312A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009208013A JP2011059312A (ja) 2009-09-09 2009-09-09 画像表示装置およびその制御方法
US12/875,225 US20110057964A1 (en) 2009-09-09 2010-09-03 Image display apparatus and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009208013A JP2011059312A (ja) 2009-09-09 2009-09-09 画像表示装置およびその制御方法

Publications (1)

Publication Number Publication Date
JP2011059312A true JP2011059312A (ja) 2011-03-24

Family

ID=43647414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009208013A Withdrawn JP2011059312A (ja) 2009-09-09 2009-09-09 画像表示装置およびその制御方法

Country Status (2)

Country Link
US (1) US20110057964A1 (ja)
JP (1) JP2011059312A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000040B1 (ko) * 2011-12-01 2019-07-16 엘지디스플레이 주식회사 입출력 동기 신호의 동기화 회로와, 그를 이용한 백라이트 드라이버 및 액정 표시 장치
KR101947125B1 (ko) * 2012-11-27 2019-02-13 엘지디스플레이 주식회사 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 표시장치
US20160086532A1 (en) * 2014-09-18 2016-03-24 Samsung Display Co., Ltd. Timing controller, organic light emitting display device having the same, and method of driving the organic light emitting display device
US9940865B2 (en) * 2015-06-18 2018-04-10 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
JP2018139377A (ja) 2017-02-24 2018-09-06 キヤノン株式会社 投影装置およびその制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985141B2 (en) * 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
US7227517B2 (en) * 2001-08-23 2007-06-05 Seiko Epson Corporation Electronic device driving method, electronic device, semiconductor integrated circuit, and electronic apparatus
WO2004051990A1 (ja) * 2002-11-29 2004-06-17 Matsushita Electric Industrial Co., Ltd. 映像再生装置及び映像再生方法
JP4079793B2 (ja) * 2003-02-07 2008-04-23 三洋電機株式会社 表示方法、表示装置およびそれに利用可能なデータ書込回路
JP4926679B2 (ja) * 2006-12-06 2012-05-09 キヤノン株式会社 画像表示装置

Also Published As

Publication number Publication date
US20110057964A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
JP4835693B2 (ja) 映像表示装置
JP4525946B2 (ja) 画像処理装置、画像表示装置および画像処理方法
JP5174363B2 (ja) 表示システム
JP2007133051A (ja) 画像表示装置
JP2006337448A (ja) 画像表示装置
JP2005241787A (ja) 画像表示装置
JP6085395B2 (ja) 液晶表示装置及び表示方法
WO2013175735A1 (ja) 表示制御装置及び表示制御方法
JP4367100B2 (ja) 画像表示装置
JP2007271842A (ja) 表示装置
JP2007304206A (ja) 画像表示装置、制御信号生成装置、および画像表示制御方法、並びにコンピュータ・プログラム
JPWO2011108310A1 (ja) 立体映像制御装置(3Dimagecontrolapparatus)及び方法
JP2011059312A (ja) 画像表示装置およびその制御方法
US20120044252A1 (en) Image display apparatus and method of controlling the same
JP4548065B2 (ja) 画像処理装置
JP2006317660A (ja) 画像表示制御装置、ディスプレイ装置及び画像表示方法
KR102568911B1 (ko) 표시 장치 및 이의 구동 방법
JP5847602B2 (ja) 表示装置及びその制御方法
JP4587186B2 (ja) インパルス型画像表示装置及びその駆動方法。
JP2009265151A (ja) 映像表示装置およびpwmパルス発生装置
JP2008216648A (ja) 映像表示装置、映像表示方法、および映像表示システム
JP2010097022A (ja) バックライト駆動装置
JP4910356B2 (ja) 液晶表示装置
TWI615036B (zh) 改善影像動態模糊的顯示方法及顯示裝置
JP2009162945A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121204