JP5847602B2 - 表示装置及びその制御方法 - Google Patents

Description

本発明は、表示装置及びその制御方法に関する。

近年、商用交流電源を用いて発光する光源の発光効率を改善する手法として、交流／直流変換や直流電圧変換をせずに、交流電圧をそのまま用いて直列に接続した複数のＬＥＤを駆動して発光させ、各変換にともなうロスを削減する手法が提案されている。交流駆動されたＬＥＤは、交流電圧の周期で発光する。

バックライトを備える表示装置において、表示装置全体の消費電力のうちバックライトの消費電力が占める割合は大きい。そのため、バックライトの消費電力を小さくすることで、表示装置全体の消費電力を小さくすることができる。バックライトの光源を交流駆動することで、消費電力を大幅に低減することができる。

しかしながら、バックライトの光源を交流駆動する場合、映像信号のフレームレートと、バックライトの発光周期とが非同期であるため、図８に示すように、液晶パネルの透過率の遷移期間（図中の斜線部）にバックライトが発光することがある。上記遷移期間中にバックライトが発光すると、鮮明な映像表示が妨げられてしまう。具体的には、前後のフレームの２重像が表示されるため、動画像を表示した際に動きボケが発生してしまう。

一方、従来技術として、フリッカ検出用光源を使用してフリッカ有無を検出し、フリッカ有りと検出した場合に、撮像フレームレートとフリッカ指標値検出期間を制御する撮像装置が提案されている（例えば特許文献１参照）。

特開２００５−２２９３５３号公報

しかしながら、特許文献１に開示の技術は撮像素子から読み出すフレームレートを制御する技術に過ぎず、特許文献１に開示の技術をバックライトの光源を交流駆動する表示装置に適用したとしても、上記課題を解決することはできない。

本発明は、少ない消費電力で、鮮明な映像を表示することのできる技術を提供することを目的とする。

本発明の表示装置は、
入力された映像信号のフレーム毎に、透過率を変更可能な表示パネルと、
前記表示パネルの透過率が切り替わるタイミングを調整する調整手段と、
印加される交流電圧の周期に対応した周期で発光するバックライト部と、
を有し、
前記調整手段は、前記交流電圧の周期に基づいて、前記表示パネルの透過率が切り替わるタイミングを調整する
ことを特徴とする。

本発明の表示装置の制御方法は、
表示パネルと、
印加される交流電圧の周期に対応した周期で発光するバックライト部と、
を有する表示装置の制御方法であって、
入力された映像信号のフレーム毎に、前記表示パネルの透過率をそのフレームに対応する透過率へ切り替えるステップと、
前記交流電圧の周期に基づいて、前記表示パネルの透過率が切り替わるタイミングを調整するステップと、
を有することを特徴とする。

本発明によれば、少ない消費電力で、鮮明な映像を表示することができる。

実施例１，２に係る表示装置のブロック図 実施例１に係るバックライト部の概略回路図 実施例１に係るバックライト部の発光波形図 実施例１に係るタイミング調整部の処理フロー図 実施例１に係る表示装置の動作について説明するための波形図 ＰＬＬ部の動作について説明するための波形図 実施例２に係る表示装置の動作について説明するための波形図 従来の表示装置のバックライト部を交流駆動した場合の波形図

＜実施例１＞
以下、本発明の実施例１に係る表示装置及びその制御方法について説明する。
図１は、本実施例に係る表示装置の機能構成の一例を示すブロック図である。
図２は、本実施例に係る表示装置が有するバックライト部の回路構成の一例を示す概略回路図である。
図３は、本実施例に係るバックライト部の発光量の波形（時間変化）の一例を示す発光波形図である。

図２に示すように、バックライト部１は、印加される電圧が正であっても負であっても発光するように接続された複数のＬＥＤ１１、及び、負荷抵抗１２で構成される全波整流回路を有する。
図２の例では、印加される電圧が正のときに発光するように直列に接続された複数のＬＥＤ（正発光列）と、印加される電圧が負のときに発光するように直列に接続された複数のＬＥＤ（負発光列）とが、並列に接続されている。それにより、複数のＬＥＤ１１は、印加される電圧が正であっても負であっても発光することができる。
具体的には、正発光列には、図３に示すように、ＡＣ入力電圧の電圧瞬時値Ｖｔ（Ｖ）が正側順方向降下電圧値Ｖｆｐ（Ｖ）を超えたときに、それらの電圧値の差分（｜Ｖｔ（Ｖ）−Ｖｆｐ（Ｖ）｜）と負荷抵抗値（Ｒ（Ω））に応じた電流（ｌｆｐ（Ａ））が流れる。そして、正発光列は、該電流に応じた発光量で発光する。ＡＣ入力電圧はバックライト部１に印加された電圧である。また、負発光列には、ＡＣ入力電圧の電圧瞬時値Ｖｔ（Ｖ）が負側順方向降下電圧値Ｖｆｎ（Ｖ）を下回ったときに、それらの電圧値の差分（｜Ｖｔ（Ｖ）−Ｖｆｎ（Ｖ）｜）と負荷抵抗値（Ｒ（Ω））に応じた電流（ｌｆｎ（Ａ））が流れる。そして、負発光列は、該電流に応じた発光量で発光する。従って、正発光列と負発光列は、それぞれ、印加される交流電圧の周期で発光する。
なお、複数のＬＥＤ１１は、正発光列と負発光列いずれが発光しても表示映像にムラが生じないように（バックライト部１全体が発行するように）配置されている。そのため、
本実施例では、バックライト部１全体は、印加される交流電圧の周期に対応した周期、具体的には交流電圧の１／２の周期で発光する。

以下、図１に示す表示装置の各機能ブロックの概略を述べる。
バックライト部１は、ＡＣ入力部２に接続されている。
ＡＣ入力部２は、バックライト部１と位相検出部５に交流電圧（ＡＣ入力電圧；電源電圧）を入力（印加）する。
位相検出部５は、ＡＣ入力電圧のゼロクロスを検出し、ゼロクロスが検出されたタイミングで位相検出パルスを出力する（交流電圧の周波数が５０Ｈｚの場合、位相検出パルスの周波数は１００Ｈｚ）。

タイミング調整部４は、後述する液晶パネル８の透過率が切り替わるタイミングを調整する（調整手段）。具体的には、入力された映像信号（入力映像信号）を後段の回路へ出力するタイミングを、ＰＬＬ部３が出力する読み出しクロックに応じたタイミングに調整することにより、液晶パネル８の透過率が切り替わるタイミングを調整する。

フレーム同期分離部６は、タイミング調整部４が出力する映像信号から、フレームの切り替わりの時間位置を示すフレーム同期信号を抽出して出力する。
ＰＬＬ部３は、位相検出部５が出力する位相検出パルスの位相と、フレーム同期分離部６が出力するフレーム同期信号の位相を比較し、両者の位相差が一定（遅延時間Ｄに相当する位相差）となるようにタイミング調整部４の読み出しクロックを制御する。より具体的には、フレーム同期分離部６から出力されるフレーム同期信号が、位相検出部５から出力される位相検出パルスを遅延部３１により遅延時間Ｄだけ遅延させた信号と同じタイミングの信号となるようにフィードバック制御される。
タイミング調整部４において、バックライト部１の発光期間と、液晶パネル８のフレーム間の透過率の遷移期間とが互いに重ならないように、液晶パネルの透過率が切り替わるタイミング（リフレッシュレート）が調整される。また、タイミング調整部４において、入力映像信号のフレームレートがバックライト部１の発光周波数と異なる場合に、入力映像信号のフレームレートがバックライト部１の発光周波数と一致するように、入力映像信号のフレームレートが変換される。上述したように、本実施例では、バックライト部１全体は、交流電圧の１／２の周期で発光する。そのため、バックライト部１の発光周波数は、交流電圧の周波数の２倍である（交流電圧の周波数が５０Ｈｚの場合、バックライト部１の発光周波数は１００Ｈｚ）。

駆動部７は、タイミング調整部４が出力する映像信号により１フレーム分の映像信号（以後、表示データと記載する）が確定したとき、表示データを出力して液晶パネル８を１フレーム毎に駆動し、液晶パネル８の透過率を制御する液晶ドライバである。
液晶パネル８の各画素を構成する液晶セルの透過率は、入力された映像信号のフレーム毎に、そのフレームに対応する透過率へ切り替えられる。具体的には、透過率は、駆動部７が出力する表示データに応じた透過率へ増減される。表示データに応じて、Ｒ（赤）Ｇ（緑）Ｂ（青）の各サブピクセルの透過率を変えることにより、各画素の表示色を変える。また、液晶パネル８は、バックライト部１からの光を透過して映像を表示する。
なお、本実施例では液晶パネル８を例示しているが、液晶以外の材料で構成されるパネルであっても、透過率が変更可能な表示パネルであれば、本発明を適用可能である。

以下に図１におけるＰＬＬ部３の詳細構成を述べる。
ＰＬＬ部３は以下の構成を有する。
遅延部３１は、位相検出部５が出力する位相検出パルスを一定時間Ｄだけ遅延させて出力する。遅延時間Ｄは、バックライトの発光波形と、液晶パネルの遷移期間とが互いに重ならないように予め設定される。この遅延時間Ｄは、予めシミュレーション等により適切
な値が求められ、製品出荷前に遅延部３１のメモリ内に格納されるものとする。遅延時間Ｄは、交流電源の周波数５０Ｈｚ／６０Ｈｚに応じて、切り替えられても良い。
位相比較部３２は、遅延部３１が出力する一定時間Ｄだけ遅延させた位相検出パルスの位相（基準位相）と、フレーム同期分離部６が出力するフレーム同期信号の位相を比較し、両者の位相差に応じた位相差信号を出力する。具体的には、遅延部３１から出力されるパルス信号の基準位相に対して、フレーム同期信号の位相が遅れている場合は位相差に応じた正の電圧値、フレーム同期信号の位相が進んでいる場合は位相差に応じた負の電圧値を出力する。
クロック生成部３３は、タイミング調整部４の読み出しクロックとして、位相比較部３２が出力する位相差信号に応じた周波数および位相のクロック信号を生成する。具体的には、正の電圧値を有する位相差信号が出力された場合は、読み出しクロックの周波数を高くし、負の電圧値を有する位相差信号が出力された場合は、読み出しクロックの周波数を低くする。この読み出しクロックは、フレームデータを構成する複数の画素データを読み出すためのものである。例えば、１フレームにｈ×ｎ個の画素数分の画素データが存在する場合(水平画素数：ｈ、垂直ライン数：ｎ)、読み出しクロックとして、１フレームデータに対応する数（ｈ×ｎ個）のパルス信号が出力される。読み出し部４４から１フレーム分のフレームデータが出力されると、フレーム同期分離部６がフレームの切り替わりを検知し、フレームの切り替わりの時間位置を示すフレーム同期信号を出力する。
以上により、クロック生成部３３により生成されるクロック信号に基づいて、読み出し部４４により読み出されるフレームデータのフレーム周波数は、ＡＣ入力部２から入力される交流電圧の周波数の２倍となる。例えば、交流電圧の周波数が５０Ｈｚの場合、映像信号のフレーム周波数は１００Ｈｚ（フレームレートは１００ｆｐｓ）となる。このＰＬＬ部３のフィードバック制御については、後で図６を用いて説明する。
以上の構成により、ＰＬＬ部３は、読み出しクロックの出力タイミングを変化させることによりタイミング調整部４の映像信号の出力タイミングを制御する。それにより、位相検出部５が出力する位相検出パルスと、フレーム同期分離部６が出力するフレーム同期信号との位相差が一定とされる。

以下に図１におけるタイミング調整部４の詳細構成を述べる。
タイミング調整部４は以下の構成を有する。
第１のフレームメモリ４１と第２のフレームメモリ４２は、それぞれ１フレーム分の映像信号（フレームデータ）を格納する。
書き込み部４３は、入力映像信号をフレーム毎に、第１のフレームメモリ４１と第２のフレームメモリ４２に交互に書き込む。フレームデータの書き込みは、入力映像信号に同期して行われる。例えば、入力映像信号のフレームレートが６０ｆｐｓの場合には、１６．７ｍｓ毎にフレームデータの書き込みが行われる。
読み出し部４４は、ＰＬＬ部３からの読み出しクロックの出力に応じて、第１のフレームメモリ４１と第２のフレームメモリ４２のいずれかを選択し、選択したフレームメモリからフレームデータを読み出して、出力映像信号として出力する。その結果、フレームデータの読み出しは、ＡＣ入力電圧がゼロクロスする位相に同期して行われる。例えば、ＡＣ入力電圧の周波数が５０Ｈｚ地域では１０ｍｓ毎、６０Ｈｚ地域では８．３ｍｓ毎にフレームデータの読み出しが行われる。フレームメモリは、制御部４５の出力に応じて選択される。
制御部４５は、読み出し部４４によるフレームデータの読み出しと、書き込み部４３によるフレームデータの書き込みとの間で追い越しが発生しないよう、読み出し部４４によるフレームメモリの選択を制御する。
なお、本実施例では、読み出し部４４によるフレームメモリの選択を制御する構成としているが、書き込み部４３によるフレームメモリの選択を制御する構成としても良い。

以下、図４（ａ），（ｂ）を用いて、タイミング調整部４の処理フローの一例について
説明する。
図４（ａ）の書き込み動作（書き込み部４３によるフレームメモリへのフレームデータの書き込み）は、電源が投入されたことなどをトリガとして開始される。
以下、書き込み動作の流れについて説明する。

まず、制御部４５が、ユーザによる電源オフ指示がないかを判断する（Ｓ１０１：終了判断）。
Ｓ１０１において、電源オフ指示があると判断された場合には、書き込み動作を終了する。電源オフ指示がないと判断された場合には、書き込み部４３が入力映像信号のフレーム０（最初のフレーム）を第１のフレームメモリ４１に書き込む（Ｓ１０２：第１のフレーム書き込み処理）。次いで書き込み部４３がフレーム１を第２のフレームメモリ４２に書き込む（Ｓ１０３：第２のフレーム書き込み処理）。

以下同様にＳ１０１〜Ｓ１０３の処理が繰り返される。具体的には、再びＳ１０１の処理が行われる。そして、電源オフ指示がない場合には、入力映像信号のフレーム２が第１のフレームメモリ４１に上書きされ（Ｓ１０２）、次いでフレーム３が第２のフレームメモリ４２に上書きされる（Ｓ１０３）。

以上により、順次入力されるフレーム０、フレーム１、フレーム２、フレーム３・・・・・フレームｎのフレームデータは２つのフレームメモリに交互に格納される。そして、ユーザからの電源オフ指示がない限り、書き込み中ではないフレームデータが常に１フレーム分以上保持される。

図４（ｂ）の読み出し動作（読み出し部４４によるフレームメモリからのフレームデータの読み出し）は、電源が投入されたことなどをトリガとして開始される。
以下、読み出し動作の流れについて説明する。

まず、制御部４５が、ユーザによる電源オフ指示がないかを判断する（Ｓ２０１：終了判断）。
Ｓ２０１において、電源オフ指示があると判断された場合には、読み出し動作を終了する。電源オフ指示がないと判断された場合には、読み出し部４４による第１のフレームメモリ４１からの読み出しが、不完全なフレームデータ（不完全なフレーム）の読み出しとならないかを、制御部４５が判断する（Ｓ２０２：追い越し判断）。なお、不完全なフレームデータの読み出しは、読み出し部４４による第１のフレームメモリ４１からの読み出しが、書き込み部４３による第１のフレーム書き込み処理（Ｓ１０２）を追い越すことにより生じる。制御部４５による追い越し判断は、例えば、書き込み部４３による第１のフレームメモリ４１への書き込み処理が半分以上終了している状態で、読み出し部４４による第１のフレームメモリ４１からの読み出しが開始するか否かに基づき行ってもよい。この場合、書き込み部４３による第１のフレームメモリ４１への書き込み処理が半分以上終了している状態で、読み出し部４４による第１のフレームメモリ４１からの読み出しが開始する場合に、不完全なフレームデータ（不完全なフレーム）の読み出しとならないと判断される。フレームメモリへの書き込み処理に要する時間が予め分かっていれば、フレームメモリへの書き込み開始時刻と、フレームメモリへの読み出し開始時刻とから、演算処理により追い越し判断することが可能である。

Ｓ２０２において、第１のフレームメモリ４１から完全なフレームデータを読み出し可能と判断された場合には、読み出し部４４が、第１のフレームメモリ４１からフレームデータを読み出し、出力する（Ｓ２０３：第１のフレームメモリ読み出し処理）。不完全なフレームデータの読み出しとなると判断された場合には、読み出し部４４が、第２のフレームメモリ４２からフレームデータを読み出し、出力する（Ｓ２０４：第２のフレームメ
モリ読み出し処理）。

以下同様にＳ２０１〜Ｓ２０４の処理が繰り返される。具体的には、再びＳ２０１の処理が行われる。そして、電源オフ指示がない場合には、２つのフレームメモリのうち、完全なフレームデータが読み出せる側からフレームデータが読み出されて、出力される。

以上により、追い越しが発生する場合には、同じフレームメモリから同じフレームデータが連続して読み出されて出力され、入力映像信号のフレームレートが変換される。即ち、２つのフレームメモリのうち、完全なフレームデータを読み出し可能なフレームメモリからフレームデータが読み出されて出力され、入力映像信号のフレームレートが変換される。

以下、図５を用いて、本実施例に係る表示装置の動作について詳細に説明する。図５は、本実施例に係る表示装置における各波形の一例を示す。
図５において、入力映像信号５１のフレームレートは６０ｆｐｓであり、１６．７ｍｓ毎にフレームデータが入力される。
ＡＣ入力電圧５４は、入力映像信号５１とは非同期であり、その周波数は５０Ｈｚである。
第１のフレームメモリ４１に格納されるフレームデータ５２は、入力映像信号の偶数番目のフレームのデータ（フレーム０、フレーム２、フレーム４（図示せず）・・・フレームｎ）である。第２のフレームメモリ４２に格納されるフレームデータ５３は、入力映像信号の奇数番目のフレームのデータ（フレーム１、フレーム３、フレーム５（図示せず）・・・・フレーム（ｎ＋１））である。いずれのフレームメモリも、フレームデータの書き込み中にはフレームデータの上書き中の状態となり、フレームデータの上書きが完了する前にそのフレームメモリから完全なフレームデータを読み出すことはできない。

フレームメモリからの読み出しのタイミングは、ＰＬＬ部３により、遅延出力５６とフレーム同期出力５８との位相が同じになるよう制御される。遅延出力５６は、ＡＣ入力電圧５４がゼロクロスするタイミングを示す位相検出パルス５５（位相検出部５の出力パルス信号）を遅延時間Ｄだけ遅延させた信号（遅延部３１の出力パルス信号）である。フレーム同期出力５８は、出力映像信号のフレームの切り替わりのタイミングを示す信号（フレーム同期分離部６の出力信号）である。上記制御の結果、位相検出パルス５５とフレーム同期出力５８の位相差は一定（遅延時間Ｄ）となる。

フレームデータ５７は、制御部４５の追い越し判断（Ｓ２０２）により、読み出しが完了するまでに上書きが完了でき、追い越しとならないフレームメモリが選択され、選択されたフレームメモリから読み出されたフレームデータである。読み出し部４４は、フレームメモリからフレームデータ５７を読み出すと同時に、読み出したフレームデータ５７を出力映像信号として出力する。

図６に、ＰＬＬ部３のフィードバック制御により、フレーム同期分離部６の出力信号の位相が、遅延部３１の出力パルス信号の位相と一致するように調整される様子を示す。交流電圧の周波数が５０Ｈｚの場合、位相検出部５から出力される位相検出パルスの周波数は１００Ｈｚとなる。位相検出部５から出力される位相検出パルス信号は、遅延部３１により一定時間Ｄだけ遅延される。
ここで、初期状態において、クロック生成部３３から出力される読み出しクロックが１２０ｆｐｓのフレームデータに対応していた場合、フレーム同期分離部６から出力されるフレーム同期信号は１２０Ｈｚとなっている。タイミング調整部４に入力される映像信号のフレームレートが６０ｆｐｓである場合、タイミング調整部４により、６０ｆｐｓから１２０ｆｐｓにフレームレート変換される。このとき、遅延部３１から出力されるパルス
信号の基準位相に対して、フレーム同期信号の位相が、上記パルス信号の周期と上記フレーム同期信号の周期との差分に相当する分だけ進んでいる。そのため、位相比較部３２から、上記差分（位相差）に応じた負の電圧値を有する位相差信号が出力される。
クロック生成部３３は、位相比較部３２から出力された位相差信号の値（電圧値）に応じて、読み出しクロックの周波数を１２０Ｈｚから８６Ｈｚに低くする。換言すれば、読み出しクロックの周期が、基準位相とフレーム同期信号の位相との差分（１．６７ｍｓ）の２倍の時間分だけ長くされる。このとき、クロック生成部３３は、位相比較部３２から出力された位相差信号の値から、位相検出パルスの周波数が１００Ｈｚであると判断する。続いて、クロック生成部３３は、読み出しクロックの周波数を１４Ｈｚ分だけ高くし、１００ｆｐｓのフレームデータに対応する読み出しクロックを出力する。以上により、クロック生成部３３により生成されるクロック信号に基づいて、読み出し部４４により読み出されるフレームデータのフレーム周波数は、ＡＣ入力部２から入力される交流電圧の周波数の２倍（１００Ｈｚ）となる。
ただし、ＰＬＬ部３のフィードバック制御の方法は、図６を用いて説明した方法に限定されない。他の一般的なフィードバック制御の方法を用いてもよく、遅延部３１の出力パルス信号と、フレーム同期分離部６の出力信号の位相が一致するようにできる方法であればよい。例えば、クロック生成部３３により、フレーム同期信号の位相が基準位相に段階的に近づけられてもよい。具体的には、クロック生成部３３は、基準位相に対してフレーム同期信号の位相が遅れているか進んでいるか（即ち、位相差信号が正か負か）を判断し、判断結果に応じて、読み出しクロックの周波数を所定値（例えば２Ｈｚ）増減する処理を繰り返してもよい。上記所定値は、基準位相とフレーム同期信号の位相の差に応じて変更されてもよい。

駆動部７は、読み出し部４４の出力映像信号が１フレーム分入力された時点で１フレーム分の映像信号（表示データ）を確定させ、表示データにより液晶パネル８を１フレーム毎に駆動する。そのため、液晶パネル８の透過率５９は、確定した表示データが前フレームの表示データと同じ場合はそのまま変化せず、前フレームの表示データと異なる場合は図５中の斜線で示した遷移期間５９１を経て確定した表示データに応じた値に切り替わる。遷移期間５９１では、液晶パネル８の透過率は異なる２つの表示データに対応する２つの値の間を遷移中の状態となっており、この期間にバックライト部１が点灯すると２つの表示データ（フレーム）の２重像が表示されてしまう。なお、液晶の応答時間は、一般的には「黒」から「白」または「白」から「黒」に変わる場合と、「黒」から「グレー」または「グレー」から「黒」に変わる場合とで異なる。また、モノクロ以外の色に関しても、同様に液晶の応答時間は一定ではない。本発明の遷移期間５９１は、「黒」から「白」（または「白」から「黒」）に変わる場合の遷移期間としてもよいし、「黒」から「グレー」または「グレー」から「黒」に変わる場合等の遷移期間としてもよい。また、実際には液晶の透過率は、図５のように時間に対して線形に変化せず、非線形に変化する飽和曲線となる。遷移期間５９１は、例えば透過率が所望の値の９０％のレベルに到達するまでの期間とし、図５では７ｍｓの場合を例示している。

本実施例では、バックライト部１の発光波形６０の周波数と、出力映像信号（液晶パネル８を駆動する表示データ群）のフレームレートとが等しくされる（いずれも、ＡＣ入力電圧５４の２倍の周波数とされる）。そして、発光波形６０と、液晶パネル８の遷移期間５９１とが互いに重ならないよう、遅延部３１の遅延時間Ｄが設定されている。それにより、液晶パネル８の透過率が確定している期間（透過率が入力された表示データに対応する透過率となっている期間）にバックライト部１が点灯し、映像表示波形６１で示すように遷移期間５９１と重ならない期間に映像が表示される。

以上述べたように、本実施例によれば、バックライト部の光源を交流駆動する構成において、バックライト部の発光期間と、液晶パネルのフレーム間の透過率の遷移期間とが互
いに重ならないように、液晶パネルの透過率が切り替わるタイミングが調整される。それにより、少ない消費電力で、鮮明な映像を表示することができる。具体的には、２つのフレームの２重像が表示されることが抑制され、動きのある映像を表示する際のいわゆる動画ボケを抑制することができる。
また、本実施例によれば、入力映像信号のフレームレートがバックライト部の発光周波数と異なる場合に、入力映像信号のフレームレートがバックライト部の発光周波数と一致するように、入力映像信号のフレームレートが変換される。それにより、入力映像信号のフレームレートがバックライト部の発光周波数と異なる場合であっても、上記作用効果に順じた作用効果を得ることができる。

なお、本実施例では、バックライト部の発光期間と、液晶パネルのフレーム間の透過率の遷移期間とが互いに重ならないように、液晶パネルの透過率が切り替わるタイミングが調整される例を示したが、それらの期間の一部が少し重なってもよい。具体的には、バックライト部の発光期間における発光量がピークとなるタイミングと、液晶パネルのフレーム間の透過率の遷移期間とが互いに重ならないようにしてもよい。この場合でも、ある程度の動画ボケ抑制効果は得られる。
また、本実施例では、入力映像信号のフレームレートがバックライト部の発光周波数と異なる場合に、必ず入力映像信号のフレームレートが変換されるものとしたが、そのような構成でなくてもよい。例えば、入力映像信号のフレームレートがバックライト部の発光周波数の整数分の１倍である場合には、フレームレート変換せずに、液晶パネルの透過率が切り替わるタイミングのみを調整してもよい。
また、本実施例では、入力映像信号のフレームレートがバックライト部の発光周波数と異なる場合に、入力映像信号のフレームレートがバックライト部の発光周波数と一致させる構成としたが、そのような構成でなくてもよい。映像信号のフレームレートがバックライト部の発光周波数の整数分の１倍でない場合に、映像信号のフレームレートがバックライト部の発光周波数の整数分の１倍となるように、映像信号のフレームレートが変換されればよい。
なお、本実施例では、遅延された位相検出パルスとフレーム同期信号とを比較し、それらの位相差に応じて読み出しクロックの出力タイミングを決定する構成としたが、そのような構成でなくてもよい。例えば、上記比較を行わず、位相検出パルスのみに応じて読み出しクロックの出力タイミングを決定してもよい。
また、タイミング調整部４の前段に映像信号のフレームレートを判別する判別部を設け、入力映像信号のフレームレートがバックライト部の発光周波数と異なる場合にのみ、ＰＬＬ部３とタイミング調整部４とが動作する構成としてもよい。
また、映像信号の連続する２つのフレームから補間フレームを生成する補間フレーム生成部を設ける構成としてもよい（制御部４５を補間フレーム生成部を内蔵する構成としてもよい）。連続する２つのフレームから補間フレームを生成する方法としては、２つのフレームの同一位置の画素の画素値の平均値を算出して、補間フレームの画素値とする方法などがある。この場合、図５を参照して、フレーム１より１つ前のフレーム０が、フレーム０とフレーム１から生成される補間フレームに置き換えられ、フレーム１より１つ後のフレーム１が、フレーム１とフレーム２から生成される補間フレームに置き換えられる。

＜実施例２＞
以下、本発明の実施例２に係る表示装置及びその制御方法について説明する。
本実施例に係る表示装置の機能構成は実施例１（図１）と同様である。以下、実施例１と同じ動作をする機能ブロックについては説明を省略し、実施例１と異なる動作をする機能ブロックについて図１を用いて説明する。
位相検出部５は、ＡＣ入力部２から入力される交流電圧が負から正に変化する際のゼロクロスを検出し、該ゼロクロスが検出されたタイミングで位相検出パルスを出力する。
液晶パネル８は、画面最上部の１ラインから最下部のｎライン（ｎは３以上の整数）ま
での表示データにより、線順次駆動され、１フレームの映像を表示する。以下、画面中央部のラインをｍライン（ｍは１より大きくｎより小さい整数）として説明する。
駆動部７は、タイミング調整部４が出力する映像信号により１フレーム中の１ライン分の映像信号（以後、表示データと記載する）が確定したとき、表示データを出力して液晶パネル８を１ライン毎に線順次駆動する。

バックライト部１は、正発光領域１３と負発光領域１４とを有する。正発光領域１３は、ＡＣ入力部２からの交流電圧が正のときに発光する光源が設けられた領域であり、複数のＬＥＤ１１のうち、正発光列が配置された領域である。負発光領域１４は、ＡＣ入力部２からの交流電圧が負のときに発光する光源が設けられた領域であり、複数のＬＥＤ１１のうち、負発光列が配置された領域である。本実施例では、液晶パネル８の画面上部に相当する１ライン目からｍライン目の領域に対応するバックライト部１の領域を正発光領域１３、画面下部に相当するｍ＋１ライン目からｎライン目の領域に対応するバックライト部１の領域を負発光領域１４としている。そして、画面上部に配置された正発光領域１３と、画面下部に配置された負発光領域１４は、ＡＣ入力電圧に応じて交互に発光する。そのため、本実施例では、バックライト部１全体は、交流電圧の周期で発光する。

本実施例では、正発光領域１３の発光期間と、液晶パネル８の正発光領域１３に対応する領域のフレーム間の透過率の遷移期間とが互いに重ならないように、液晶パネル８の正発光領域１３に対応する領域の透過率が切り替わるタイミングを調整する。また、負発光領域１４の発光期間と、液晶パネル８の負発光領域１４に対応する領域のフレーム間の透過率の遷移期間とが互いに重ならないように、液晶パネル８の負発光領域１４に対応する領域の透過率が切り替わるタイミングを調整する。

以下、図７を用いて、本実施例に係る表示装置の動作について詳細に説明する。図７は、本実施例に係る表示装置における各波形の一例を示す。なお、実施例１（図５に示す波形）と同じ波形については説明を省略し、実施例１と異なる波形について説明する。
フレームメモリからの読み出しのタイミングは、ＰＬＬ部３により、遅延出力５６とフレーム同期出力５８との位相が同じになるよう制御される。遅延出力５６は、ＡＣ入力電圧５４が負から正に変化する際にゼロクロスするタイミングを示す位相検出パルス５５を遅延時間Ｄだけ遅延させた信号である。上記制御の結果、位相検出パルス５５とフレーム同期出力５８の位相差は一定（遅延時間Ｄ）となる。

フレームデータ５７は、実施例１と同様の方法で読み出されたフレームデータある。但し、本実施例では、ＡＣ入力電圧５４が負から正に変化する際にゼロクロスするタイミングと同期してフレームの切り替わりが起こるように制御される。そのため、本実施例のフレームデータ５７（出力映像信号）は、実施例１（図５）のフレームデータ５７から連続する２フレームのうち１フレームを間引いたデータとなる。即ち、本実施例のフレームデータ５７のフレームレートは、実施例１の半分のフレームレートとなる。
なお、１フレーム分のフレームデータ５７の読み出しは、液晶パネル８の画面最上部の１ライン目から開始され、最下部のｎライン目で終了する。こののち、次の１フレーム分のフレームデータの読み出しが開始される。

駆動部７は、読み出し部４４の出力映像信号が１ライン分入力された時点で１ライン分の映像信号（表示データ）を確定させ、表示データにより液晶パネル８を１ライン毎に駆動する。そのため、液晶パネル８の１〜ｍラインの透過率５９ａは、確定した表示データが前フレームの同ラインの表示データと同じ場合はそのまま変化しない。確定した表示データが前フレームの同ラインの表示データと異なる場合は、図７中の複数の斜線で示した１〜ｍラインの遷移期間５９２を経て、確定した表示データに応じた値に変化する。１〜ｍラインの遷移期間５９２では、液晶パネル８の透過率は異なる２つの表示データに対応
する２つの値の間を遷移中の状態となっており、この期間にバックライト部１の正発光領域１３が点灯すると２つの表示データ（フレーム）の２重像が表示されてしまう。ｍ＋１〜ｎラインの透過率５９ｂは、１〜ｍラインの透過率５９ａと同様に、確定した表示データが前フレームの同ラインの表示データと異なる場合は、ｍ＋１〜ｎラインの遷移期間５９３を経て、確定した表示データに応じた値に変化する。

本実施例では、バックライト部１の発光波形の周波数（バックライト部１の画面上部の発光波形６０ａの周波数および画面下部の発光波形６０ｂの周波数）と、出力映像信号（液晶パネル８を駆動する表示データ群）のフレームレートとが等しくされる。より具体的には、上記周波数がいずれもＡＣ入力電圧５４とおなじ周波数とされる。そして、発光波形６０ａと液晶パネル８の１〜ｍラインの遷移期間５９２、発光波形６０ｂと液晶パネル８のｍ＋１〜ｎラインの遷移期間５９３が、それぞれ互いに重ならないよう、遅延部３１の遅延時間Ｄが設定されている。それにより、液晶パネル８の１〜ｍラインの透過率が確定している期間にバックライト部１の正発光領域１３が点灯し、映像表示波形６１で示すように遷移期間５９２と重ならない期間に画面上部の映像が表示される。また、液晶パネル８のｍ＋１〜ｎラインの透過率が確定している期間にバックライト部１の負発光領域１４が点灯し、映像表示波形６１で示すように遷移期間５９３と重ならない期間に画面下部の映像が表示される。

以上述べたように、本実施例によれば、正発光領域の発光期間と、液晶パネルの正発光領域に対応する領域のフレーム間の透過率の遷移期間とが互いに重ならないように、液晶パネルの正発光領域に対応する領域の透過率が切り替わるタイミングが調整される。また、負発光領域の発光期間と、液晶パネルの負発光領域に対応する領域のフレーム間の透過率の遷移期間とが互いに重ならないように、液晶パネルの負発光領域に対応する領域の透過率が切り替わるタイミングが調整される。それにより、少ない消費電力で、鮮明な映像を表示することができる。具体的には、２つのフレームの２重像が表示されることが抑制され、動きのある映像を表示する際のいわゆる動画ボケを抑制することができる。

１ バックライト部
４ タイミング調整部
８ 液晶パネル

Claims (7)

1. 入力された映像信号のフレーム毎に、透過率を変更可能な表示パネルと、
   前記表示パネルの透過率が切り替わるタイミングを調整する調整手段と、
   印加される交流電圧の周期に対応した周期で発光するバックライト部と、
   を有し、
   前記調整手段は、前記交流電圧の周期に基づいて、前記表示パネルの透過率が切り替わるタイミングを調整する
   ことを特徴とする表示装置。
2. 前記調整手段は、前記バックライト部の発光期間における発光量がピークとなるタイミングと、前記表示パネルのフレーム間の透過率の遷移期間とが互いに重ならないように、前記表示パネルの透過率が切り替わるタイミングを調整する
   ことを特徴とする請求項１に記載の表示装置。
3. 前記調整手段は、前記映像信号のフレームレートが前記バックライト部の発光周波数の整数分の１倍でない場合に、前記映像信号のフレームレートが前記バックライト部の発光周波数の整数分の１倍となるように、前記映像信号のフレームレートを変換する
   ことを特徴とする請求項１または請求項２に記載の表示装置。
4. 前記調整手段は、前記バックライト部の発光期間と、前記表示パネルのフレーム間の透過率の遷移期間とが互いに重ならないように、前記表示パネルの透過率が切り替わるタイミングを調整する
   ことを特徴とする請求項１から請求項３までのいずれか１項に記載の表示装置。
5. 前記バックライト部は、前記交流電圧の値が正のときに発光する光源が設けられた正発光領域と、前記交流電圧の値が負のときに発光する光源が設けられた負発光領域と、を有し、
   前記調整手段は、
   前記正発光領域の発光期間と、前記表示パネルの前記正発光領域に対応する領域のフレーム間の透過率の遷移期間とが互いに重ならないように、前記表示パネルの前記正発光領域に対応する領域の透過率が切り替わるタイミングを調整し、
   前記負発光領域の発光期間と、前記表示パネルの前記負発光領域に対応する領域のフレーム間の透過率の遷移期間とが互いに重ならないように、前記表示パネルの前記負発光領域に対応する領域の透過率が切り替わるタイミングを調整する
   ことを特徴とする請求項４に記載の表示装置。
6. 前記表示パネルは、液晶パネルである
   ことを特徴とする請求項１から請求項５までのいずれか１項に記載の表示装置。
7. 表示パネルと、
   印加される交流電圧の周期に対応した周期で発光するバックライト部と、
   を有する表示装置の制御方法であって、
   入力された映像信号のフレーム毎に、前記表示パネルの透過率をそのフレームに対応する透過率へ切り替えるステップと、
   前記交流電圧の周期に基づいて、前記表示パネルの透過率が切り替わるタイミングを調整するステップと、
   を有することを特徴とする表示装置の制御方法。

Images