CN111327789B - 一种显示信号同步转换装置 - Google Patents

一种显示信号同步转换装置 Download PDF

Info

Publication number
CN111327789B
CN111327789B CN202010145798.4A CN202010145798A CN111327789B CN 111327789 B CN111327789 B CN 111327789B CN 202010145798 A CN202010145798 A CN 202010145798A CN 111327789 B CN111327789 B CN 111327789B
Authority
CN
China
Prior art keywords
display
output
frame
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010145798.4A
Other languages
English (en)
Other versions
CN111327789A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Eeasy Electronic Tech Co ltd
Original Assignee
Zhuhai Eeasy Electronic Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Eeasy Electronic Tech Co ltd filed Critical Zhuhai Eeasy Electronic Tech Co ltd
Priority to CN202010145798.4A priority Critical patent/CN111327789B/zh
Publication of CN111327789A publication Critical patent/CN111327789A/zh
Application granted granted Critical
Publication of CN111327789B publication Critical patent/CN111327789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus

Abstract

本发明公开了一种显示信号同步方法和转换装置，该方法包括：视频接入接口接收视频信号源传输过来的输入视频信号，并由输入时序检测模块检测视频输入信号的时序参数，以判断该输入视频信号的时序参数是否为显示设备的时序参数，判断是否可以进行本方法的同步操作；在外部视频信号源输出自带帧同步信号和数据的场合，延时控制模块则输出可控延时的触发信号至显示输出时序生成器中，显示输出时序生成器输出的显示帧同步信号相对于视频源的帧同步信号有一个可控延时，以将输出视频信号按输出时序输出到显示设备中进行显示。与传统技术需要DRAM等存储器来缓存视频数据相比，本发明只需要很小的片上缓存即可，本发明仅带来片上缓存和显示处理的延时。

Description

一种显示信号同步转换装置
技术领域
本发明涉及视频信号处理技术，具体涉及一种显示信号同步方法和转换装置。
背景技术
在接收实时视频信号并显示到显示设备的时候，通常会因为输入设备和输出设备之间采用的数据同步时钟频率有所偏差，即使是同样视频标准的信号都可能存在极小的偏差，例如 148.5MHz和148.501MHz，导致输入和输出的帧率之间也存在着极小的偏差，例如60Hz和 60.0004Hz。传统的方法都是通过系统中的DRAM等大容量介质先将完整的一帧视频信号接收下来，然后再通过本地时钟的频率将该视频信号异步输出给显示设备，不可避免的需要占用DRAM空间和带宽，对于软件流程控制来说甚至还需要多个buffer轮询来解决设备之间的 buffer流转，输入信号到输出的延时也较大。
传统技术问题1：需要将视频数据先保存到大容量如DRAM等存储介质中，并带来较大的存储空间和DRAM读写带宽。随着视频帧率和分辨率的提高，读写带宽开销也会随之增加。且由于输入信号开始和输出信号的开始时刻难以同步，加上软件切换输出buffer给显示控制器等过程，往往带来超过一帧(16.6毫秒)的延时。常见解决方案延时通常会超过33m，甚至更长。
传统技术问题2：传统技术为了解决输入输出信号帧率不完全一致(帧率异步转换)的问题，有采用本地PLL对视频输入信号的数据同步时钟进行追踪，然后调整输出帧率与输入端相同，存在使用条件受限的问题，仅能用于输入和输出设备都使用标准视频信号频率(例如HDMI等协议规定1080p@60Hz时候的标准时钟为148.5MHz，输入和输出大小必须是同样的时钟或者是倍数关系的时钟)，对于不一定能恢复出连续同步时钟的视频信号如mipi-ci 等信号输入方式，这种方法就不适用了。
发明内容
为了解决输入输出信号无法同步的问题，本发明实施例提供了一种显示信号同步方法和转换装置。
为实现上述目的，本发明的技术方案是：
第一方面，本发明实施例提供了一种显示信号同步转换装置，包括视频输入接口、输入时序检测模块、自适应调节模块、延时控制模块、片上缓存、显示控制器以及显示输出时序生成器；
所述视频输入接口用于接收外部视频信号源所传输过来的输入视频信号；
所述输入时序检测模块用于对输入视频信号进行时序参数的检测，并判断输入视频信号的时序是否为本装置所支持同步操作；
所述片上缓存用于对输入视频信号的有效数据进行保存，并将该有效数据传输给显示控制器，由显示控制器来将输入视频信号转换为符合显示设备格式和分辨率需求的显示数据；
所述显示输出时序生成器用于产生符合显示设备时序和电器特性要求的信号，将显示数据传输给显示设备；
所述延时控制模块用于控制显示输出帧同步信号或者视频信号源的帧同步信号发出的时间点；
所述自适应调节模块用于消除输入视频信号和输出视频信号的帧率差异。
进一步地，所述自适应调节模块用于消除输入视频信号和输出视频信号的帧率差异的方式为：
假设当前输出到显示设备的信号一帧时间为TO，输入视频信号的一帧时间为T，则输入输出的一帧时间差ΔTREAL＝T0–T；
通过自适应调节模块计算出帧率修正参数ΔN，作为显示输出时序生成器的控制参数，使得下一帧显示输出的一帧时间修正为T0’；
每一帧输出完成后根据输入时序检测模块实际测量的输入和输出帧率偏差，计算下一帧使用的ΔN参数；在连续多帧条件下，根据实际输出时序，检测与输入视频信号的差别，通过逐帧微调ΔN的数值，使得平均输出帧时间与输入帧时间达到一致。
进一步地，当所述外部视频信号源不具有输入外部帧同步信号功能时，所述延时控制模块在视频信号源的帧同步信号被检测到之后经过延时时间D发出触发信号让显示输出时序生成器产生显示输出的帧同步信号。
进一步地，所述外部视频信号源具有输入外部帧同步信号功能时，所述延时控制模块在显示输出时序生成器产生帧同步信号后延时T-D的时间产生触发信号给外部视频信号源作为视频源的帧同步信号；T为输出视频信号的帧周期。
进一步地，所述片上缓存在显示输出时序生成器输出有效信号给显示设备之前，保存输入视频信号的有效数据量在设定数值范围内，并让接收的视频数据流水经过显示控制器，显示输出时序生成器，最终传输到显示设备。
第二方面，本发明实施例提供了一种显示信号同步方法，包括：
视频接入接口接收视频信号源传输过来的输入视频信号，并由输入时序检测模块检测视频输入信号的时序参数，以判断该输入视频信号的时序参数是否为显示设备的时序参数，判断是否可以进行本方法的同步操作；
在外部视频信号源输出自带帧同步信号和数据的场合，延时控制模块则输出可控延时的触发信号至显示输出时序生成器中，显示输出时序生成器输出的显示帧同步信号相对于视频源的帧同步信号有一个可控延时，以将输出视频信号按输出时序输出到显示设备中进行显示。
第三方面，本发明实施例提供了一种显示信号同步方法，包括：
视频接入接口接收视频信号源传输过来的输入视频信号，并由输入时序检测模块检测视频输入信号的时序参数，以判断该输入视频信号的时序参数是否为显示设备的时序参数，判断是否可以进行本方法的同步操作；若可以，则进行下一步骤:
当外部视频信号源具有输入外部帧同步信号功能的时候，延时控制模块则输出可控延时时间的触发信号至外部视频信号源中，使得视频信号源的帧同步相对于显示信号输出的帧同步信号有一个可控延时，达到被显示设备同步的功能。
本发明与现有技术相比，其有益效果在于：
1、通过片上缓存存储少量输入视频数据，并通过内部的显示控制器和显示输出时序生成器重新将视频数据按输出设备的时序和格式重新输出信号，可兼容标准视频接口的设备和使用非标准视频时序的LCD等设备；
2、传统技术需要DRAM等存储器来缓存视频数据，本发明只需要很小的片上缓存即可，相比传统接收完整视频帧信号的方式，本发明仅带来片上缓存和显示处理的延时。
3、设置有输入时序检测模块，通过内部时钟对输入信号的时序参数进行测量，可以计算出对应当前输出时序的配置和延时并对硬件进行参数配置，并在每一帧结束后计算当前输出帧和输入帧的帧率差别，并自动计算下一帧的修正参数，从而自动同步跟踪输入信号帧率的功能，只要输入稳定的视频信号，就可以自动同步。
4、在视频源信号具有输入外部帧同步信号功能的时候，可以通过本装置分别输出一个具有延时控制的主动同步信号到视频信号源，让视频信号源同步于输出设备，完成低延时的视频信号转换输出。
附图说明
图1为本发明实施例1提供的显示信号同步转换装置接收视频数据并输出的结构框图；
图2为本发明实施例1提供的显示信号同步方法接收视频数据并输出的时序图；
图3为本发明实施例1提供的显示信号同步方法接收视频数据并输出的流程图；
图4为本发明实施例2提供的显示信号同步转换装置接收视频数据并输出的结构框图；
图5为本发明实施例2提供的显示信号同步方法接收视频数据并输出的时序图；
图6为本发明实施例1提供的显示信号同步方法接收视频数据并输出的流程图；
图7为传统方式接收视频数据并输出的结构框图；
图8为传统方式接收视频数据并输出的时序图。
具体实施方式
下面结合附图和具体实施方式对本发明的内容做进一步详细说明。
实施例1：
参阅图1所示，本实施例提供的显示信号同步转换装置包括视频输入接口102、输入时序检测模块103、自适应调节模块104、延时控制模块105、片上缓存106、显示控制器107以及显示输出时序生成器108。在本实施例中，本装置的应用场景是外部视频信号源不具有输入外部帧同步信号功能的。
其中，该视频输入接口102用于接收外部视频信号源101所传输过来的输入视频信号；该输入时序检测模块103用于对输入视频信号进行时序参数的检测，并判断输入视频信号的时序是否为本装置所支持同步操作；同时，通过设置有输入时序检测模块103，通过内部时钟对输入信号的时序参数进行测量，可以计算出对应当前输出时序的配置和延时并对硬件进行参数配置，并在每一帧结束后计算当前输出帧和输入帧的帧率差别，并自动计算下一帧的修正参数，从而自动同步跟踪输入信号帧率的功能，只要输入稳定的视频信号，就可以自动同步。
该片上缓存(FIFO，先入先出存储器)106用于对输入视频信号的有效数据进行保存，并将该有效数据传输给显示控制器107，由显示控制器107来将输入视频信号转换为符合显示设备格式和分辨率需求的显示数据；该显示输出时序生成器108用于产生符合显示设备时序和电器特性要求的信号，将显示数据传输给显示设备109；如此通过片上缓存存储少量输入视频数据，并通过内部的显示控制器和显示输出时序生成器重新将视频数据按输出设备的时序和格式重新输出信号，可兼容标准视频接口的设备和使用非标准视频时序的LCD等设备。
而该延时控制模块105则用于控制显示输出帧同步信号或者视频信号源的帧同步信号发出的时间点；该自适应调节模块104用于消除输入视频信号和输出视频信号的帧率差异。
作为本实施例的一种优选，该片上缓存在显示输出时序生成器输出有效信号给显示设备之前，保存输入视频信号的有效数据量在设定数值范围内，并让接收的视频数据流水经过显示控制器，显示输出时序生成器，最终传输到显示设备。如此，通过片上缓存，缓冲平衡输入时序和输出时序在帧率之间的微小差别，不用再通过DRAM等方式缓存数据，从而降低了系统带宽消耗。
具体地，自适应调节模块用于消除输入视频信号和输出视频信号的帧率差异的方式为：
假设当前输出到显示设备的信号一帧时间为T0，输入视频信号的一帧时间为T，则输入输出的一帧时间差ΔTREAL＝T0–T；
通过自适应调节模块计算出帧率修正参数ΔN，作为显示输出时序生成器的控制参数，使得下一帧显示输出的一帧时间修正为T0’；
每一帧输出完成后根据输入时序检测模块实际测量的输入和输出帧率偏差，计算下一帧使用的ΔN参数；在连续多帧条件下，根据实际输出时序，检测与输入视频信号的差别，通过逐帧微调ΔN的数值，使得平均输出帧时间与输入帧时间达到一致。
相应地，本实施例还提供了一种显示信号同步方法，该方法主要是通过图1所示的装置来进行，首先由输入时序检测模块检测视频输入信号的时序参数，判断该输入视频信号的时序参数是否为显示设备的时序参数，判断是否可以进行本方法的同步操作；如果输入视频信号可以进行本方法的同步操作且在外部视频信号源输出自带帧同步信号和数据的场合，延时控制模块则输出可控延时的触发信号至显示输出时序生成器中，显示输出时序生成器输出的显示帧同步信号相对于视频源的帧同步信号有一个可控延时，以将输出视频信号按输出时序输出到显示设备中进行显示，从而实现显示信号同步。
具体地，如图2所示，该显示信号同步方法具体包括如下步骤；
201、首先通过视频输入接口102接收视频信号源101传输过来的视频信号，并通过输入时序检测模块103检测输入时序的参数，如VT/HT/VA/HA等，代表输入信号的垂直/水平的总长和有效区长度。
202、根据显示设备109所要求的时序参数，判断是否可以进行本方法的同步操作；
203、假如可以，则通过显示控制器107和显示输出时序生成器108来配置显示输出的分辨率和时序；
204、计算片上缓存带来的延时和显示控制器处理消耗的时间总和D，认为最快可以在开始接收视频信号D时间后显示控制器107处理开始输出图像给显示输出时序生成器108，并通过配置延时控制模块105发出带延时的触发信号给显示输出时序生成器108，在开始接收信号延时D后显示输出时序生成器108被触发并将显示数据按输出时序输出到显示设备109；
205、对于输入信号和输出信号帧率完全一致的情况，只要配置好延时参数D，帧率修正参数ΔN配置为0，即不修正。对于输入信号和输出信号帧率有微小差异的情况，可以通过自适应调节模块104消除两者的差别：假设显示输出的同步时钟为PCLK，则输出一帧时间为T0＝(VT*HT)/PCLK，如果输入信号的一帧时间为T，输入输出的一帧时间差ΔTREAL＝T0-T，例如在输出的预期帧率和输入信号很接近的时候，可以得到ΔN＝ΔT/PCLK作为输出时序修正参数，那么修正后的输出帧时间为T0’＝(VT*HT+ΔN)/PCLK；
206、片上缓存106缓存数据，显示控制器107处理视频数据经过D时间后，显示输出时序生成器108开始将显示控制器107处理好的数据输出给显示设备109；
207、输出当前帧完成，根据实际测量的帧率计算偏差，计算下一帧使用的ΔN参数。考虑采样和控制精度，则会出现下一帧ΔTREAL’＝T0’–T为一个极小的值。在连续多帧条件下，根据实际输出时序，检测与输入信号的差别，通过逐帧微调ΔN的数值，可以让平均输出帧时间与输入帧时间达到一致，从而实现了输入输出的帧率同步。
如图3所示，为采用本实施提供的显示信号同步方法所得到的输入/输出帧同步信号的关系图：
由图3可以看见，视频输入信号301的有效区开始到显示输出信号302的有效区开始的延时长度为D，小于一帧的时间。
实施例2：
参阅图4所示，本实施例所提供的显示信号同步转换装置的组成部分和实施例1基本相同，不同之处在于，本实施例所提供的显示信号同步转换装置的应用场景是外部视频信号源具有输入外部帧同步信号功能的情况下。
在此应用场景下，本实施例所提供的显示信号同步方法同样首先也是由输入时序检测模块检测视频输入信号的时序参数，判断该输入视频信号的时序参数是否为显示设备的时序参数，判断是否可以进行本方法的同步操作；如果输入视频信号可以进行本方法的同步操作，延时控制模块则输出可控延时时间的触发信号至外部视频信号源中，使得视频信号源的帧同步相对于显示信号输出的帧同步信号有一个可控延时，达到被显示设备同步的功能，从而实现显示信号同步。
具体地，如图5所示，本实施例提供的显示信号同步方法包括如下步骤：
501、首先通过视频输入接口402接收视频信号源401传输过来的视频信号，并通过输入时序检测模块403检测输入时序的参数，如VT/HT/VA/HA等，代表输入信号的垂直/水平的总长和有效区长度。
502、根据显示设备所要求的时序参数，判断是否可以进行本方法的同步操作。
503、假如可以，则通过显示控制器407和显示输出时序生成器408来配置显示输出的分辨率和时序。
504、计算片上缓存406带来的延时和显示控制器407处理消耗的时间总和D。
505、通过配置延时控制模块405发出带延时T-D的触发信号给视频信号源401，视频信号源401在T-D延时后被主动同步信号触发并开始输出视频数据给视频输入接口402；T为输出视频信号的帧周期。
506、片上缓存406缓存视频信号，显示控制器407处理数据，在开始接收输入信号D时间后，显示输出时序生成器408开始将显示控制器407处理好的数据输出给显示设备409；
由此可见，由于视频信号源的帧率完全由主动同步信号决定，也即视频信号源同步于显示输出信号，从而完成同步。
如图6所示，为采用本实施提供的显示信号同步方法所得到的输入/输出帧同步信号的关系图：
由图6可以看见，显示输出信号的一帧时间为T，显示输出信号601超前于输入信号603 的时间长度为T-D，也即视频输入信号603的有效区开始到显示输出信号602的有效区开始的延时长度为D。
对比实施例：
对比图7为传统方式接收视频信号并输出给显示设备的过程，由于DRAM等存储器显示控制器的过程中引入了接收帧信号以及软件上的延时，通常会出现图8中801到802延时超过1帧的情况。
由实施例1-2和对比实施例可知，本发明与现有技术相比，具有如下的技术优势：
1、通过片上缓存存储少量输入视频数据，并通过内部的显示控制器和显示输出时序生成器重新将视频数据按输出设备的时序和格式重新输出信号，可兼容标准视频接口的设备和使用非标准视频时序的LCD等设备；
2、传统技术需要DRAM等存储器来缓存视频数据，本发明只需要很小的片上缓存即可，相比传统接收完整视频帧信号的方式，本发明仅带来片上缓存和显示处理的延时。
3、设置有输入时序检测模块，通过内部时钟对输入信号的时序参数进行测量，可以计算出对应当前输出时序的配置和延时并对硬件进行参数配置，并在每一帧结束后计算当前输出帧和输入帧的帧率差别，并自动计算下一帧的修正参数，从而自动同步跟踪输入信号帧率的功能，只要输入稳定的视频信号，就可以自动同步。
4、在视频源信号具有输入外部帧同步信号功能的时候，可以通过本装置分别输出一个具有延时控制的主动同步信号到输入设备，让输入信号源同步于输出设备，同样完成低延时的视频信号转换输出。
上述实施例只是为了说明本发明的技术构思及特点，其目的是在于让本领域内的普通技术人员能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡是根据本发明内容的实质所做出的等效的变化或修饰，都应涵盖在本发明的保护范围内。

Claims (4)

1.一种显示信号同步转换装置，其特征在于，包括视频输入接口、输入时序检测模块、自适应调节模块、延时控制模块、片上缓存、显示控制器以及显示输出时序生成器；
所述视频输入接口用于接收外部视频信号源所传输过来的输入视频信号；
所述输入时序检测模块用于对输入视频信号进行时序参数的检测，并判断输入视频信号的时序是否为本装置所支持同步操作；
所述片上缓存用于对输入视频信号的有效数据进行保存，并将该有效数据传输给显示控制器，由显示控制器来将输入视频信号转换为符合显示设备格式和分辨率需求的显示数据；
所述显示输出时序生成器用于产生符合显示设备时序和电气特性要求的信号，将显示数据传输给显示设备；
所述延时控制模块用于控制显示输出帧同步信号或者视频信号源的帧同步信号发出的时间点；
所述自适应调节模块用于消除输入视频信号和输出视频信号的帧率差异；
所述片上缓存在显示输出时序生成器输出有效信号给显示设备之前，保存输入视频信号的有效数据量在设定数值范围内，并让接收的视频数据流经过显示控制器，显示输出时序生成器，最终传输到显示设备。
2.如权利要求1所述的显示信号同步转换装置，其特征在于，所述自适应调节模块用于消除输入视频信号和输出视频信号的帧率差异的方式为：
假设当前输出到显示设备的信号一帧时间为T0，输入视频信号的一帧时间为T，则输入输出的一帧时间差ΔTREAL＝T0–T；
通过自适应调节模块计算出帧率修正参数ΔN，作为显示输出时序生成器的控制参数，使得下一帧显示输出的一帧时间修正为T0’；
每一帧输出完成后根据输入时序检测模块实际测量的输入和输出帧率偏差，计算下一帧使用的ΔN参数；在连续多帧条件下，根据实际输出时序，检测与输入视频信号的差别，通过逐帧微调ΔN的数值，使得平均输出帧时间与输入帧时间达到一致。
3.如权利要求1所述的显示信号同步转换装置，其特征在于，当所述外部视频信号源不具有输入外部帧同步信号功能时，所述延时控制模块在视频信号源的帧同步信号被检测到之后经过延时时间D发出触发信号让显示输出时序生成器产生显示输出的帧同步信号。
4.如权利要求3所述的显示信号同步转换装置，其特征在于，所述外部视频信号源具有输入外部帧同步信号功能时，所述延时控制模块在显示输出时序生成器产生帧同步信号后延时T-D的时间产生触发信号给外部视频信号源作为视频源的帧同步信号；T为输出视频信号的帧周期。
CN202010145798.4A 2020-03-05 2020-03-05 一种显示信号同步转换装置 Active CN111327789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010145798.4A CN111327789B (zh) 2020-03-05 2020-03-05 一种显示信号同步转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010145798.4A CN111327789B (zh) 2020-03-05 2020-03-05 一种显示信号同步转换装置

Publications (2)

Publication Number Publication Date
CN111327789A CN111327789A (zh) 2020-06-23
CN111327789B true CN111327789B (zh) 2022-04-26

Family

ID=71165797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010145798.4A Active CN111327789B (zh) 2020-03-05 2020-03-05 一种显示信号同步转换装置

Country Status (1)

Country Link
CN (1) CN111327789B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114758606B (zh) * 2020-12-29 2023-09-26 杭州海康威视数字技术股份有限公司 一种场同步信号的发送方法、控制器及显示控制系统
CN113271476B (zh) * 2021-05-12 2022-07-12 湖南泽天智航电子技术有限公司 一种提升视频数据流帧的同步方法、设备、装置及系统
CN116193044B (zh) * 2023-04-28 2023-08-15 深圳市微智体技术有限公司 多路图像帧同步显示的方法、装置、设备及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1960461A (zh) * 2005-10-31 2007-05-09 三星电子株式会社 包括显示同步信号生成装置的视频信号接收器及控制方法
WO2008129648A1 (ja) * 2007-04-13 2008-10-30 Mitsubishi Electric Corporation フレームレート変換装置、フレームレート変換方法及び動画像符号化装置
WO2010106905A1 (ja) * 2009-03-19 2010-09-23 財団法人２１あおもり産業総合支援センター 色順次表示方式液晶表示装置およびその色表示方法
CN103647918A (zh) * 2013-12-20 2014-03-19 广东威创视讯科技股份有限公司 一种视频同步化的方法及装置
JP2014202865A (ja) * 2013-04-03 2014-10-27 キヤノン株式会社 映像処理装置、映像処理装置の制御方法及びプログラム
CN104168487A (zh) * 2014-08-19 2014-11-26 浙江大学 一种视频信号帧同步方法及其装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008154011A (ja) * 2006-12-19 2008-07-03 Matsushita Electric Ind Co Ltd フレームシンクロナイザ回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1960461A (zh) * 2005-10-31 2007-05-09 三星电子株式会社 包括显示同步信号生成装置的视频信号接收器及控制方法
WO2008129648A1 (ja) * 2007-04-13 2008-10-30 Mitsubishi Electric Corporation フレームレート変換装置、フレームレート変換方法及び動画像符号化装置
WO2010106905A1 (ja) * 2009-03-19 2010-09-23 財団法人２１あおもり産業総合支援センター 色順次表示方式液晶表示装置およびその色表示方法
JP2014202865A (ja) * 2013-04-03 2014-10-27 キヤノン株式会社 映像処理装置、映像処理装置の制御方法及びプログラム
CN103647918A (zh) * 2013-12-20 2014-03-19 广东威创视讯科技股份有限公司 一种视频同步化的方法及装置
CN104168487A (zh) * 2014-08-19 2014-11-26 浙江大学 一种视频信号帧同步方法及其装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
视频处理芯片中的高速帧存储器接口设计;吴勇;《微电子学与计算机》;20020625;全文 *

Also Published As

Publication number Publication date
CN111327789A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
CN111327789B (zh) 一种显示信号同步转换装置
US7956856B2 (en) Method and apparatus of generating or reconstructing display streams in video interface systems
US10049642B2 (en) Sending frames using adjustable vertical blanking intervals
US20100118183A1 (en) Apparatus and method for frame rate preserving re-sampling or re-formatting of a video stream
JP6034697B2 (ja) ビデオフレームの同期化
US6181300B1 (en) Display format conversion circuit with resynchronization of multiple display screens
US20070146479A1 (en) Integrated video control chipset
US20230362336A1 (en) Method and apparatus for transmitting video signals, and display device
US20110157198A1 (en) Techniques for aligning frame data
CN101354878B (zh) 接收装置与时钟信号速率的校准方法
US10051158B2 (en) Control apparatus for image pickup apparatus
JP2000322039A (ja) 表示装置、制御装置および多画面表示システム
US6578093B1 (en) System for loading a saved write pointer into a read pointer of a storage at desired synchronization points within a horizontal video line for synchronizing data
GB2492098A (en) Regenerating a Pixel Clock Signal
CN115426438B (zh) 一种dp视频信号时序恢复装置及其工作方法
US8207993B2 (en) Display driver and display driving method for processing gray-level compensation
US7966439B1 (en) Apparatus, system, and method for a fast data return memory controller
CN115756382A (zh) 视频处理方法、装置、电子组件及电子设备
CN101431643B (zh) 降低视频数据输出速度的装置及方法
CN114339345A (zh) 一种应用于音视频信号的源端同步装置及同步方法
KR20000013229A (ko) 화면 부분 줌인 장치
US11659136B2 (en) Data conversion and high definition multimedia interface receiving device
US20220093163A1 (en) Read/write control method and device for ddr dynamic random access memory, and system
US20230251982A1 (en) Read/write control method and device for ddr dynamic random access memory, and system
JP2003316347A (ja) 情報処理装置の表示制御装置および複数画像データの合成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant