JP4581012B2 - 電子機器、及び表示制御方法 - Google Patents

電子機器、及び表示制御方法 Download PDF

Info

Publication number
JP4581012B2
JP4581012B2 JP2008318977A JP2008318977A JP4581012B2 JP 4581012 B2 JP4581012 B2 JP 4581012B2 JP 2008318977 A JP2008318977 A JP 2008318977A JP 2008318977 A JP2008318977 A JP 2008318977A JP 4581012 B2 JP4581012 B2 JP 4581012B2
Authority
JP
Japan
Prior art keywords
display
changing
refresh rate
period
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008318977A
Other languages
English (en)
Other versions
JP2010139995A (ja
Inventor
昌信 熊川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008318977A priority Critical patent/JP4581012B2/ja
Priority to US12/499,675 priority patent/US7948556B2/en
Publication of JP2010139995A publication Critical patent/JP2010139995A/ja
Application granted granted Critical
Publication of JP4581012B2 publication Critical patent/JP4581012B2/ja
Priority to US13/085,276 priority patent/US20110187700A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/12Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

本発明は、リフレッシュレートを変更する電子機器、及び表示制御方法に関するものである。
従来から、コンピュータ技術の向上に伴い、ノート型のポータブルコンピュータ(以降、ノートPCという)の利用が増加している。このノートPCは、フラットパネルディスプレイを搭載し、当該フラットパネルディスプレイに対して画面情報の表示制御を行っている。
近年、ノートPCの増加に伴い、動画コンテンツをノートPCで鑑賞する傾向も増加している。この動画コンテンツはNTSC方式対応動画の場合には、29.97fpsか59.94fpsである。これに対して、フラットパネルディスプレイは一般的にリフレッシュレートが60Hzである。このリフレッシュレートが60Hzのフラットパネルディスプレイに、59.94fpsの動画コンテンツを表示した場合に、ティアリングが生じるという問題がある。
そこで、特許文献1に記載された発明では、静止画と動画とを判別し、動画再生時にはその動画コンテンツのレートに同期させる技術が記載されている。
特開2006−98765号公報
しかしながら、上記の特許文献1の従来技術では、どのような表示タイミングで動画コンテンツのレートを同期させるのか記載されていない。動画コンテンツのレートを同期させる場合には、ピクセルクロックを変更するのが一般的であるが、このような切替を行う場合には、画面がブリンクするという問題がある。
本発明は、上記に鑑みてなされたものであって、動画再生時にリフレッシュレートをシームレスに切り換え、画面のブリンクを抑止する電子機器、及び表示制御方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明にかかる電子機器は、表示手段上に表示される、29.97fps又は59.94fpsの動画データの再生開始を検出する検出手段と、前記動画データの再生開始を検出した場合に、前記表示手段の表示制御を行う動作周波数を変更せず、前記表示手段に水平ラインを描画した後に次の水平ラインを描画開始するまでの水平ブランキング期間と、水平ラインを描画している期間を示す水平有効期間と、の和が、変更前と変更後との比率で1000:1001になるように、当該水平ブランキング期間を変更することで、前記表示手段のリフレッシュレートを60Hzから59.94Hzに変更する変更手段と、前記変更手段で変更された前記リフレッシュレートで、前記表示手段の表示制御を行う制御手段と、を備えた。
また、本発明にかかる表示制御方法は、電子機器で実行される表示制御方法であって、表示手段上に表示される、29.97fps又は59.94fpsの動画データの再生開始を検出する検出ステップと、前記動画データの再生開始を検出した場合に、前記表示手段の表示制御を行う動作周波数を変更せず、前記表示手段に水平ラインを描画した後に次の水平ラインを描画開始するまでの水平ブランキング期間と、水平ラインを描画している期間を示す水平有効期間と、の和が、変更前と変更後との比率で1000:1001になるように、当該水平ブランキング期間を変更することで、前記表示手段のリフレッシュレートを60Hzから59.94Hzに変更する変更ステップと、前記変更ステップで変更された前記リフレッシュレートで、前記表示手段の表示制御を行う制御ステップと、を有する。
本発明によれば、ユーザに認識させることなく、リフレッシュレートを変更できるという効果を奏する。
以下に添付図面を参照して、この発明にかかる電子機器、及び表示制御方法の最良な実施の形態を詳細に説明する。後述する実施の形態では、電子機器の一形態としてノートPCに適用した例について説明するが、他の電子機器に適用しても良い。
(第1の実施の形態)
図1は、第1の実施の形態にかかるノートPC100を示す外観斜視図である。図1に示すように、ノートPC100は、筐体101と、この筐体101上に設けられたキーボード102と、筐体101にヒンジ部103を介して回動可能に接続されるパネル側筐体104と、を有している。筐体101は、下ケース101aと上ケース101bとを有している。上ケース101bの上面前端部はパームレスト部105を構成し、このパームレスト部105のほぼ中央にはタッチパッド106が設けられている。また、パネル側筐体104の中央領域には、表示を行うフラットパネルディスプレイ107が設けられている。
ところで、ノートPC100に内蔵しているフラットパネルディスプレイ107のリフレッシュレートは、通常のノートPCと同様に60Hzとする。ここで、29.977fps又は59.94fpsのNTSC方式対応動画コンテンツを再生すると、一秒間に表示するフレーム数の違いから、16,17秒に一度同じ絵を表示する必要があるため、ティアリングと呼ばれる現象が発生する。
そこで、本実施の形態にかかるノートPC100では、ティアリングが生じないように、ノートPC100の内蔵フラットパネルディスプレイ107で、29.97fps又は59.94fpsの動画コンテンツを再生する場合に、リフレッシュレートをシームレスに59.94Hzに変更する。59.94Hzは、元のNTSC信号のフレームレートとまったく同じとなることを意味する。なお、実際の運用を考慮すると59.94Hzに近づけてもよい。つまり、NTSC用の動画コンテンツを再生するために最も適したリフレッシュレートであり、画質を向上させることが可能となる。また、変更するための構成及び処理手順については、後述する。
そして、動画コンテンツの再生の終了時に、リフレッシュレートをシームレスに59.94Hzから60Hzに戻すこととする。本実施の形態では、フラットパネルディスプレイ107に動画コンテンツを表示する場合にシームレスにリフレッシュレートの変更手法について説明する。
また、本実施の形態で示す表示制御手段は、リフレッシュレートの変更が容易なCRTよりも、リフレッシュレートがある程度制限されているフラットパネルディスプレイで特に有効である。
まずは、本実施の形態にかかるノートPC100のハードウェア構成について説明する。図2に示すように、ノートPC100は、CPU201、メモリコントローラハブ(MCH)202、主記憶装置(メモリ203)、I/Oコントローラハブ(ICH)204、グラフィクスコントローラ(GPU)205、BIOS−ROM206、補助記憶装置(HDD207)、フラットパネルディスプレイ107、HDMI(High-Definition Multimedia Interface)_I/F208を有している。なお、図示していないが、ICH204は、ODDなどの様々な装置と接続されている。さらに、補助記憶装置は、HDD制御検出結果に制限するものではなく、様々な記憶手段を用いても良い。
CPU201はノートPC100の動作を制御するプロセッサであり、HDD207からメモリ203にロードされるオペレーティングシステム(OS)を実行する。また、CPU201は、BIOS−ROM206に格納されたシステムBIOS(Basic Input Output System)も実行する。また、システムBIOSはハードウェア制御のためのプログラムである。
また、BIOS−ROM206は、システムBIOSの他に、フラットパネルディスプレイ107の表示制御を行うための複数のEDID(Extended Display Identification Data)データ221を格納する。これらEDIDデータ221は、必要に応じてメモリ203上に展開される。なお、EDIDデータ221には、フラットパネルディスプレイ107に対応しているディスプレイ・モードが記述されている。
メモリコントローラハブ(MCH)202は、CPU201のローカルバスとICH204との間を接続するブリッジデバイスである。MCH202には、メモリ203をアクセス制御するメモリコントローラも内蔵されている。また、MCH202は、AGP(Accelerated Graphics Port)バス、PCI express規格のシリアルバスなどを介してグラフィクスコントローラ205との通信を実行する機能も有している。
グラフィクスコントローラ205は、フラットパネルディスプレイ107を制御する表示コントローラである。また、グラフィクスコントローラ205はノートPC100のディスプレイモニタとして使用されるフラットパネルディスプレイ107を制御する表示コントローラである。このグラフィクスコントローラ205は、OSまたはアプリケーションプログラムから要求に従って表示信号を生成し、表示信号をフラットパネルディスプレイ107に転送する。
また、グラフィクスコントローラ205は、HDTV250の表示制御を行ってもよい。この場合も、同様に、OSまたはアプリケーションプログラムから要求に従って表示信号を生成し、当該表示信号をHDTV250に転送する。
グラフィクスコントローラ205は、LVDS_Tx231を内蔵している。そして、LVDS_Tx231(Low voltage differential signaling transmitter)は、PLL回路232と、表示タイミング制御回路233とを備え、フラットパネルディスプレイ107に接続されている。そして、LVDS_Tx231は、フラットパネルディスプレイ107に対する表示信号を生成する。
PLL回路232は、任意のピクセルクロック(動作周波数)を生成できる。例えば、PLL回路が68.5MHzで動けば、LVDS_Tx231は、68.5MHzでHDTV250又はフラットパネルディスプレイ107に信号を出力する。また、PLL回路232は、動作周波数の変更が要求された場合に、LVDS_Tx231が動作する周波数を切り換えることができる。
表示タイミング制御回路233は、後述するディスプレイドライバ303が指示する表示タイミング情報に従い、表示信号を生成する。なお、表示タイミング情報は、EDIDデータ221としてBIOS−ROM206に予め保持されているものとする。
また、グラフィクスコントローラ205は、HDMI_I/F208をさらに備える。そして、ノートPC100は、HDMI_I/F208を介して、HDTV(High Definition TeleVision)250と接続されている。これにより、ノートPC100は、HDTV250に対して画面データを表示することができる。
メモリ203は、ノートPC100が起動した後、システムBIOS及びOSの処理により、表示タイミング情報212と、ディスプレイドライバ211と、を保持する。ディスプレイドライバ211は、OSの制御によりHDD207から読み込まれたプログラムとする。
表示タイミング情報212は、フラットパネルディスプレイ107の表示タイミングを設定するために、BIOS―ROM206のEDIDデータ221から読み込まれ、メモリ203に展開された情報とする。また、表示タイミング情報212は、さらに、HDMI_I/F208を介して接続されたHDTV250のタイミング制御をするために、HDTV250から読み込まれ、メモリ203に展開された情報とする。
I/Oコントローラハブ(ICH)204は、LPC(Low Pin Count)バス上の各デバイス、PCI(Peripheral Component Interconnect)バスに接続されている各デバイスを制御する。また、ICH204は、HDD207を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。
図3は、本実施の形態にかかるノートPC100のソフトウェア構成を示すブロック図である。図3に示すように、HDD207、HDMI_I/F208、及びフラットパネルディスプレイ107などのハードウェアデバイスを制御するシステムBIOS301と、OS302と、ディスプレイドライバ303と、動画再生アプリケーション304と、で構成される。
システムBIOS301は、EDIDデータ221を備え、OS302等のソフトウェアの指示に従ってハードウェアを制御する。
EDIDデータ221は、フラットパネルディスプレイ107の表示タイミングを設定するためのEDIDデータとする。
OS302は、ソフトウェア(例えば、動画再生アプリケーション304及びディスプレイドライバ303)の実行と、実行されたソフトウェアにハードウェア資源の提供と、を行う。
動画再生アプリケーション304は、動画コンテンツの再生を行う。動画コンテンツの読み込み先は、HDD207等の記憶手段や、ネットワークを介して接続される外部装置であってもよい。また、動画再生アプリケーション304は、専用のアプリケーションでも良いし、ブラウザ等であっても良い。
ディスプレイドライバ303は、EDID読込部311と、表示タイミング情報保持部312と、検出部313と、変更部314と、リフレッシュレート保存部315と、表示制御部316と、を備える。
EDID読込部311は、フラットパネルディスプレイ107の表示制御を行うために必要なEDIDデータをシステムBIOS301から読み込む。そして、読み込んだEDIDデータから、表示タイミング情報を生成してメモリ203に展開する。
また、EDID読込部311は、HDTV250の表示制御を行うために必要なEDIDデータをHDTV250から読み込む。そして、読み込んだEDIDデータから、表示タイミング情報を生成してメモリ203に展開する。
表示タイミング情報保持部312はメモリ203上に存在し、EDID読込部311によりメモリ203に展開された表示タイミング情報を保持する。
ところで、ノートPC100、及びHDTV250は、HDMIケーブルを用いて接続されているが、相互接続性確保のために、業界団体によって決められた周波数で出力する事が求められている。例えばフルHD解像度と呼ばれる1920×1080の場合、図4及び図5に示すように表示タイミングが規定されている。図4が、リフレッシュレート60Hzの表示タイミング情報で、図5が59.94Hzの表示タイミング情報である。まずは、HDTV250用の表示タイミング情報の各パラメータについて説明する。
図4及び図5に示すように、表示タイミング情報は、“Pixel Clock”と、“H Total”と、“H Active”と、“H Blank”と、“H sync”と、“V Total”と、“V Active”と、“V Blank”と、“V sync”と、を対応付けて保持している。
動作周波数を示す“Pixel Clock(ピクセルクロック)”は、一秒間に描画されるピクセル数とする。例えば、ピクセルクロックが、68.9MHzであれば、一秒間に680900000個のピクセルを描画できる。
“H Total”は、水平一ラインに必要な期間であり、“H Active”及び“H Blank”の和とする。“H Active(水平有効期間)”は、水平1ライン分の映像を描画する期間(ピクセル数)を示している。“H Blank(水平ブランキング期間)”は、水平1ライン分におけるブランキング(表示処理を行わない)期間(ピクセル数)を示している。
“H sync(水平周波数)”は、一秒間に描画される(水平)ライン数とする。
具体的には、以下に示す式(1)が成り立つ。
H sync = Pixel Clock ÷ (H Total) …… (1)
“V Total”は、一画面描画するために必要な期間であり、“V Active”及び“V Blank”の和とする。“V Active(垂直有効期間)”は、(垂直)1画面分の映像を描画する期間((水平)ライン数)を示している。“V Blank(垂直ブランキング期間)”は、(垂直)1画面分におけるブランキング(表示処理を行わない)期間((水平)ライン数)を示している。
“V sync(垂直周波数)”は、一秒間に描画される画面数とする。換言すれば、“V sync(垂直周波数)”は、リフレッシュレートを意味する。
具体的には、以下に示す式(2)が成り立つ。
V sync = H sync ÷ (V Total) …… (2)
これら“H Active(水平有効期間)”と、“H Blank(水平ブランキング期間)”と、“V Active(垂直有効期間)”、及び“V Blank(垂直ブランキング期間)”の関係について説明する。図6は、これらパラメータの概念を示した図である。図6に示すように、水平有効期間601は、フラットパネルディスプレイ107の1水平ラインを描画するための期間(ピクセル数)である。例えば、解像度が1920×1080の場合、水平有効期間601は、1920ピクセルに固定される。一方、水平ブランキング期間602は、次の水平ラインを描画するために準備を行う期間であり、当該期間は必要に応じてある程度変更できる。
また、垂直有効期間603は、フラットパネルディスプレイ107の一画面を描画するための期間(ライン数)である。例えば、解像度が1920×1080の場合、垂直有効期間603は、1080ラインに固定される。一方、垂直ブランキング期間604は、次の画面を描画するために準備を行う期間であり、当該期間は必要に応じてある程度変更できる。
図4及び図5に示す表示タイミングは、共に解像度1920×1080の表示タイミング情報であるが、ピクセルクロック、及びリフレッシュレートなどのパラメータが異なる。具体的に、異なるパラメータは、“Pixel Clock”、“H sync”、及び“V sync”とする。
なお、図5の“V sync”は、厳密には、59.94Hzではない。そして、NTSCの動画コンテンツは、29.970029…(59.9400599400…/2)fpsで再生される場合に、当該動画コンテンツの再生とリフレッシュレートとが全く同じタイミングでは無い事を意味する。
ところで、HDTV250における59.94Hzと60Hzとの2つのリフレッシュレートの違いは、動作周波数“Pixel Clock”から生じるものである。60Hz時にピクセルクロックが148.50MHzで、59.94Hz時はピクセルクロックが148.35MHzに設定されている。これは、業界団体により規定されているため、変更することができない。
そして、動作周波数“ピクセルクロック”を変更する場合、表示出力信号を停止しなければならないため画面がブリンクして見える。これにより、ユーザがリフレッシュレートの変更に気づくという問題が生じる。つまり、“ピクセルクロック”を変更することなく、リフレッシュレートを変更すれば、ユーザが当該リフレッシュレートの変更に気づくことをなく、表示制御を行うことができる。
これに対し、フラットパネルディスプレイ107は、HDMIケーブルで接続されたものではなく、ノートPC100に内蔵しているため、上述した規程に従わなくて良い。つまり、グラフィクスコントローラ205と、内蔵されたフラットパネルディスプレイ107との間は、ノートPC100内部で完結しているため、フラットパネルディスプレイ107の仕様の範囲内で表示タイミングを設定することが可能である。そこで、本実施の形態にかかるノートPC100では、設計、開発時に表示タイミングを決定し、当該表示タイミングでグラフィクスコントローラ205が、フラットパネルディスプレイ107の表示制御を行う。
そこで、本実施の形態では、“ピクセルクロック”を変更せず、ブランキング期間を変更することで、リフレッシュレートの変更を行うこととした。次に、図3に戻り、ノートPC100の各構成について具体的に説明する。
検出部313は、フラットパネルディスプレイ107上に表示される動画コンテンツの再生開始を検出する。さらに、検出部313は、フラットパネルディスプレイ107上に表示されていた動画コンテンツの再生停止の検出も行う。当該検出結果に従って、リフレッシュレートを変更する。例えば、検出部313による動画コンテンツの再生開始の検出では、動画再生アプリケーション304から動画コンテンツの再生開始の通知を検出しても良い。
また、本実施の形態にかかる検出部313が再生開始を検出する動画コンテンツは、29.97fps又は59.94fpsのみを検出する。そして、これら動画コンテンツを検出した場合に、変更部314が、リフレッシュレートを、59.94Hzに変更する。
変更部314は、検出部313が動画コンテンツの再生開始を検出した場合に、動作周波数を変更せず、ブランキング期間(水平ブランキング期間又は垂直ブランキング期間)のみ、動画コンテンツの再生用に予め定められた設定値(本実施の形態では59.94Hzとする)に変更する。このブランキング期間の変更のみで、変更部314は、リフレッシュレートの変更を行う。この際、変更部314は、変更前の設定値をリフレッシュレート保存部315に登録する。
つまり、本実施の形態にかかるノートPC100で、動作周波数“ピクセルクロック”を変更せずにリフレッシュレートを、60Hzから59.94Hzに変更する際に、解像度の変更を行うものではないので、垂直有効期間及び水平有効変更期間を変更することができない。これを考慮し、上述した式(1)及び式(2)を満たした上で、リフレッシュレートを変更する必要がある。
そこで、本実施の形態にかかるノートPC100では、ブランキング期間(水平ブランキング期間及び垂直ブランキング期間)のみ変更することで、リフレッシュレートの変更を行うこととした。
また、変更部314は、検出部313が動画コンテンツの再生停止を検出した場合に、リフレッシュレート保存部315が保存していた、動画再生前のブランキング期間に変更する。そして、本実施の形態の変更部314では、リフレッシュレートを変更するために、水平ブランキング期間を変更する。
図7は、水平ブランキング期間の変更の概念を表した説明図である。図7に示すように、本実施の形態では、変更部314が、リフレッシュレートが59.94Hzと60Hzとをシームレスで切り換えられるように、水平ブランキング期間を変更する。
図7に示すように、本実施の形態では、60Hzを59.94Hzにするために、水平ブランキング期間を長くしている。これにより“H Total”が大きくなり、式(1)及び式(2)により、リフレッシュレートを短縮することができる。
図8及び図9は、フラットパネルディスプレイ107を表示制御するための表示タイミング情報の例を示した図である。各パラメータ名については、図4及び図5と同様として、説明を省略する。
図8及び図9ともに、“Pixel Clock”を135MHzに設定し、図8に示す60Hzでは、水平ブランキング期間“H Blank”を80に設定し、図9に示す59.94Hzでは、水平ブランキング期間“H Blank”を82に設定した。
これにより、60Hzの“H Total”が“2000”となり、59.94Hzの“H Tonal”が“2002”となる。すなわち、60Hzと59.94Hzとの“H Total”における比率が1000:1001となる。これらと、ピクセルクロック“135”とにより、ピクセルクロックを変更せずとも、リフレッシュレートを、60Hzと59.94Hzとを切り換えることができる。
このように、本実施の形態においては、表示タイミング60Hzと59.94Hzの“H Total”が上述した値(比率)になるように、表示タイミング情報の各パラメータ値を設定した。なお、本実施の形態では、解像度1920×1080の場合について説明したが、他の解像度についても同様に、ブランキング期間を調整することで、ピクセルクロックを変更せずとも、リフレッシュレートを変更することができる。
このように、ブランキング期間の変更のみ行っているので、ユーザに意識させることなく、リフレッシュレートの変更を可能としている。
上述したように、本実施の形態では、“H Total”が1000の整数倍になるように、水平ブランキング期間の値を設定した上で、他の表示タイミングのパラメータ(例えばピクセルクロック等)を調整し、リフレッシュレートを60Hzに設定した。このような表示タイミング情報を生成するためのEDIDデータ221を、予めBIOS−ROM206に格納しておく。そして、必要に応じてEDID読込部311が、これらEDIDデータ221の読み込みを行うものとする。
また、変更部314によるリフレッシュレートを含む表示タイミングの変更は、水平又は垂直ブランキング期間中に行うものとする。
そして、検出部313が、動画再生を検出した場合に、水平ブランキング期間の値のみ増加させて、“H Total”の整数倍にすることで、リフレッシュレートを59.94Hzにすることができる。
リフレッシュレート保存部315は、変更部314により変更される前のブランキング期間を含む表示タイミング情報を保存する。そして、検出部313が動画コンテンツの再生停止を検出した場合に、変更部314が、当該表示タイミング情報を読み出して、元の表示タイミングに変更する。
表示制御部316は、フラットパネルディスプレイ107の表示制御を行う。本実施の形態にかかる表示制御部316は、設定された表示タイミング情報でフラットパネルディスプレイ107を制御する。
そして、検出部313が動画コンテンツの再生を検出し、変更部314がリフレッシュレートを変更した場合に、表示制御部316は、変更されたリフレッシュレートで、フラットパネルディスプレイ107の表示制御を行う。これにより、ユーザにリフレッシュレートの変更を認識させることなく、60Hzから59.94Hzに切り換えることができる。
本実施の形態にかかるノートPC100では、動画コンテンツが29.97fps又は59.94fpsのNTSC方式の動画コンテンツの場合について説明したが、動画データをこれらに制限するものではなく、動画データの1秒間に表示されるフレーム数に応じて、ブランキング期間を変更し、フレームレートを変更できればよい。このようにブランキング期間の変更でフレームレートを変更することで、シームレスに表示タイミングを変更できる。
また、HDTV250の場合には、規格で定まっているために、動画コンテンツの一秒間に表示するフレーム数と、フレームレートとを一致させることができなかった。これに対し、本実施の形態にかかるノートPC100のフラットパネルディスプレイ107では、NTSC方式対応の動画コンテンツの29.97fpsの2倍又は、59.94fpsと完全に一致するフレームレート59.94Hzで表示制御を行うことでできるので、ティアリングを抑えることができる。
次に、ノートPC100における、動画コンテンツ再生の際のリフレッシュレートの変更手順について説明する。図10は、ノートPC100における上述した処理手順を示すフローチャートである。
まず、検出部313は、動画再生アプリケーション304による動画コンテンツの再生開始を検出する(ステップS1001)。
そして、変更部314が、現在表示制御に用いているリフレッシュレートを含む表示タイミング情報を取得する(ステップS1002)。なお、動画コンテンツの再生開始前は、通常、リフレッシュレートは、60Hzに設定されている。
その後、変更部314が、取得したリフレッシュレートが59.94Hzか否か判定する(ステップS1003)。そして、リフレッシュレートが、59.94Hzの場合(ステップS1003:Yes)、処理を行わずに終了する。
一方、リフレッシュレートが59.94Hzでないと判定された場合(ステップS1003:No)、変更部314は、現在のリフレッシュレートを含む表示タイミング情報を、リフレッシュレート保存部315に保存する(ステップS1004)。
そして、変更部314が、水平ブランキング期間を変更することで、リフレッシュレートを59.94Hzに変更する(ステップS1005)。
その後、表示制御部316が、変更された(水平ブランキング期間に基づく)リフレッシュレートでフラットパネルディスプレイ107の表示制御を行う(ステップS1006)。
さらに、その後、検出部313が、動画コンテンツの再生停止を検出する(ステップS1007)。そして、変更部314が、リフレッシュレート保存部315に保存されていた、リフレッシュレートを含む表示タイミング情報を読み出して、当該表示タイミング情報に戻す(ステップS1008)。このリフレッシュレートの変更もブランキング期間の変更により行われることになる。
そして、表示制御部316が、戻されたリフレッシュレートを含む表示タイミングで、表示制御を行う(ステップS1009)。
なお、本実施の形態では、上述した表示制御をディスプレイドライバ303で行った例について説明したが、表示制御可能なプログラム等であればよい。
なお、本実施の形態にかかるノートPC100では、水平ブランキング期間を変更した例について説明するが、垂直ブランキング期間で同様の変更を行ってもよい。また、本実施の形態では、リフレッシュレートを60Hzから59.94Hzに変更する例について説明したが、リフレッシュレートを60Hzから59.94Hzに変更するものに制限せず、動画データの一秒あたりのフレーム数に応じて変更するものであればよい。
上述した実施の形態では、1920×1080の場合の表示タイミングについて説明したが、上述したように、動作周波数“Pixel Clock”を変更せずに、ブランキング期間を変更して、リフレッシュレートを変更するのであればよく、解像度に制限を設けるものではない。
また、本実施の形態にかかるノートPC100において、通常設定されているリフレッシュレートである60Hzから、NTSC方式対応の動画コンテンツを再生した場合のみ、リフレッシュレートを59.94Hzに変更する。これにより、ティアリングを抑えることができる。
このリフレッシュレートを変更する場合に、水平ブランキング期間を変更することで、リフレッシュレートの59.94Hzへの変更と、動画停止時の60Hzへの変更とを、ユーザに意識させることなく、シームレスに行うことが可能となる。
本実施の形態のノートPC100では、変更部314による水平ブランキング期間の変更後のリフレッシュレートが59.94Hzで、NTSC方式対応の動画コンテンツの29.97fpsの2倍又は59.94fpsと一致するため、ティアリングを抑えることが可能となった。これは、例えば、業界標準規格の1920×1080のリフレッシュレートは、上述したように59.94Hzの近似値であり、厳密に一致しないため、完全にティアリングを抑えることができない場合と比べ、本実施の形態では、より画質が向上するというメリットが生じる。
また、上述した各実施の形態に限定されるものではなく、以下に例示するような種々の変形が可能である。
(変形例1)
上述した第1の実施の形態では、ノートPC100に内蔵されたフラットパネルディスプレイ107のリフレッシュレートを変更する場合について説明した。しかしながら、ノートPC100に内蔵されたフラットパネルディスプレイ107に制限するものではなく、外部モニタに適用することもできる。
このような適用を行うための例としては、外部モニタを製造するベンダーが、上述した表示タイミングをサポートした外部モニタを提供する等が考えられる。
つまり、上述したブランキング期間の変更によるリフレッシュレート変更機能を有した外部モニタであれば良く、例えばCRTであっても良い。また、接続手法もDVI、DisplayPort、又はHDMIなど様々な接続手法が考えられる。
本実施の形態のノートPC100で実行されるディスプレイドライバ303は、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
また、本実施形態のノートPC100で実行されるディスプレイドライバ303を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施の形態のノートPC100で実行されるディスプレイドライバ303をインターネット等のネットワーク経由で提供または配布するように構成しても良い。
また、本実施の形態のノートPC100で実行されるディスプレイドライバ303を、ROM等に予め組み込んで提供するように構成してもよい。
本実施の形態のノートPC100で実行されるディスプレイドライバ303は、上述した各部(EDID読込部、検出部、変更部、表示制御部)を含むモジュール構成となっており、実際のハードウェアとしてはCPU201が上記記憶媒体からディスプレイドライバ303を読み出して実行することにより上記各部がメモリ203上にロードされ、EDID読込部、検出部、変更部、表示制御部がメモリ203上に生成されるようになっている。
第1の実施の形態にかかるノートPC100を示す外観斜視図である。 第1の実施の形態にかかるノートPC100のハードウェア構成図である。 第1の実施の形態にかかるノートPC100のソフトウェア構成を示すブロック図である。 HDTVを表示制御するための表示タイミングの第1の例を示した図である。 HDTVを表示制御するための表示タイミングの第2の例を示した図である。 画面を表示するための表示タイミングを構成する各パラメータを表した概念図である。 水平ブランキング期間の変更の概念を表した説明図である。 フラットパネルディスプレイを表示制御するための表示タイミングの第1の例を示した図である。 フラットパネルディスプレイを表示制御するための表示タイミングの第2の例を示した図である。 ノートPC100における、動画コンテンツ再生の際のリフレッシュレートの変更手順を示すフローチャートである。
符号の説明
100 ノートPC
101 筐体
101a 下ケース
101b 上ケース
102 キーボード
103 ヒンジ部
104 パネル側筐体
105 パームレスト部
106 タッチパッド
107 フラットパネルディスプレイ
201 CPU
202 MCH
203 メモリ
204 ICH
205 グラフィクスコントローラ
206 BIOS−ROM
207 HDD
208 HDMI_I/F
211 ディスプレイドライバ
212 表示タイミング情報
221 EDIDデータ
231 LVDS_Tx
232 PLL回路
233 表示タイミング制御回路
301 システムBIOS
302 OS
303 ディスプレイドライバ
304 動画再生アプリケーション
311 EDID読込部
312 表示タイミング情報保持部
313 検出部
314 変更部
315 リフレッシュレート保存部
316 表示制御部

Claims (6)

  1. 表示手段上に表示される、29.97fps又は59.94fpsの動画データの再生開始を検出する検出手段と、
    前記動画データの再生開始を検出した場合に、前記表示手段の表示制御を行う動作周波数を変更せず、前記表示手段に水平ラインを描画した後に次の水平ラインを描画開始するまでの水平ブランキング期間と、水平ラインを描画している期間を示す水平有効期間と、
    の和が、変更前と変更後との比率で1000:1001になるように、当該水平ブランキング期間を変更することで、前記表示手段のリフレッシュレートを60Hzから59.94Hzに変更する変更手段と、
    前記変更手段で変更された前記リフレッシュレートで、前記表示手段の表示制御を行う制御手段と、
    を備えた電子機器。
  2. 前記比率になるような前記水平ブランキング期間と、前記水平有効期間とを記憶する記憶手段をさらに備え、
    前記変更手段は、前記記憶手段に記憶された前記水平ブランキング期間と、前記水平有効期間とに基づいて、変更すること、
    を特徴とする請求項1に記載の電子機器。
  3. 前記変更手段により変更される前の水平ブランキング期間を保存する保存手段を、さらに備え、
    前記検出手段は、さらに前記動画データの再生停止を検出し、
    前記変更手段は、さらに、前記検出手段が前記動画データの再生停止を検出した場合に、前記保存手段が保存する前記変更前の水平ブランキング期間に変更すること、
    を特徴とする請求項1又は2に記載の電子機器。
  4. 前記表示手段として、フラットパネルディスプレイをさらに備え、
    前記検出手段は、フラットパネルディスプレイ上に表示される動画データの再生を検出すること、
    を特徴とする請求項1乃至3のいずれか一つに記載の電子機器。
  5. 前記変更手段が、変更を行う前の前記表示手段のリフレッシュレートが60Hzであること、
    を特徴とする請求項4に記載の電子機器。
  6. 電子機器で実行される表示制御方法であって、
    表示手段上に表示される、29.97fps又は59.94fpsの動画データの再生開始を検出する検出ステップと、
    前記動画データの再生開始を検出した場合に、前記表示手段の表示制御を行う動作周波数を変更せず、前記表示手段に水平ラインを描画した後に次の水平ラインを描画開始するまでの水平ブランキング期間と、水平ラインを描画している期間を示す水平有効期間と、の和が、変更前と変更後との比率で1000:1001になるように、当該水平ブランキング期間を変更することで、前記表示手段のリフレッシュレートを60Hzから59.94Hzに変更する変更ステップと、
    前記変更ステップで変更された前記リフレッシュレートで、前記表示手段の表示制御を行う制御ステップと、
    を有する表示制御方法。
JP2008318977A 2008-12-15 2008-12-15 電子機器、及び表示制御方法 Expired - Fee Related JP4581012B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008318977A JP4581012B2 (ja) 2008-12-15 2008-12-15 電子機器、及び表示制御方法
US12/499,675 US7948556B2 (en) 2008-12-15 2009-07-08 Electronic apparatus and display control method
US13/085,276 US20110187700A1 (en) 2008-12-15 2011-04-12 Electronic apparatus and display control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008318977A JP4581012B2 (ja) 2008-12-15 2008-12-15 電子機器、及び表示制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010192108A Division JP2011022593A (ja) 2010-08-30 2010-08-30 電子機器、及び表示制御方法

Publications (2)

Publication Number Publication Date
JP2010139995A JP2010139995A (ja) 2010-06-24
JP4581012B2 true JP4581012B2 (ja) 2010-11-17

Family

ID=42240077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008318977A Expired - Fee Related JP4581012B2 (ja) 2008-12-15 2008-12-15 電子機器、及び表示制御方法

Country Status (2)

Country Link
US (2) US7948556B2 (ja)
JP (1) JP4581012B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942019B2 (en) 2021-08-03 2024-03-26 Samsung Electronics Co., Ltd. Electronic apparatus and image processing method thereof for processing EDID information

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4636142B2 (ja) * 2008-08-29 2011-02-23 ソニー株式会社 動画再生装置、動画再生方法およびプログラム
US9190012B2 (en) * 2009-12-23 2015-11-17 Ati Technologies Ulc Method and system for improving display underflow using variable HBLANK
US8842111B2 (en) * 2010-09-20 2014-09-23 Intel Corporation Techniques for selectively changing display refresh rate
CN102446500B (zh) * 2010-10-04 2014-03-05 宏碁股份有限公司 图像显示方法以及图像显示系统
JP2012133467A (ja) * 2010-12-20 2012-07-12 Sony Corp 情報処理装置
JP5768383B2 (ja) * 2011-01-24 2015-08-26 セイコーエプソン株式会社 画像表示装置および画像表示方法
KR102005872B1 (ko) * 2011-10-26 2019-08-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10319333B2 (en) 2012-09-26 2019-06-11 Apple Inc. Refresh rate matching for displays
US10353633B2 (en) 2013-12-19 2019-07-16 Sony Interactive Entertainment LLC Mass storage virtualization for cloud computing
US9497358B2 (en) * 2013-12-19 2016-11-15 Sony Interactive Entertainment America Llc Video latency reduction
KR102310130B1 (ko) * 2014-09-01 2021-10-08 삼성전자주식회사 착용 가능한 전자 장치
KR102338362B1 (ko) * 2014-09-16 2021-12-14 삼성디스플레이 주식회사 터치 패널 표시 장치 및 터치 패널의 구동 주파수 변환 방법
US10134349B2 (en) 2016-12-02 2018-11-20 Apple Inc. Display interference mitigation systems and methods
US10380968B2 (en) * 2016-12-19 2019-08-13 Mediatek Singapore Pte. Ltd. Method for adjusting the adaptive screen-refresh rate and device thereof
US10720127B2 (en) * 2017-10-23 2020-07-21 Apple Inc. Dynamic display mode selection
CN107610671A (zh) * 2017-11-07 2018-01-19 合肥京东方光电科技有限公司 控制时序的方法和装置、驱动电路、显示面板、电子设备
CN114205485B (zh) * 2020-09-18 2023-03-10 华为技术有限公司 发送图像数据的方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113063A (ja) * 1997-06-10 1999-01-06 Toshiba Corp 情報処理装置及び表示制御方法
JP2001086364A (ja) * 1999-09-10 2001-03-30 Mitsubishi Electric Corp 半導体集積回路
JP2002244632A (ja) * 2001-02-13 2002-08-30 Toshiba Corp 情報処理装置および表示制御方法
JP2003215542A (ja) * 2001-10-23 2003-07-30 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JP2006098765A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 画像表示装置、画像表示システム、画像出力機器、及び画像表示装置のリフレッシュレート設定方法
JP2007323069A (ja) * 2006-05-31 2007-12-13 Thomson Licensing 画像系列を表示する方法及び装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997039A4 (en) * 1993-04-21 2000-05-03 Kinya Washino MULTIFORMAT AUDIO VIDEO PRODUCTION SYSTEM WITH IMAGE FREQUENCY CONVERSION
US5929924A (en) * 1997-03-10 1999-07-27 Neomagic Corp. Portable PC simultaneously displaying on a flat-panel display and on an external NTSC/PAL TV using line buffer with variable horizontal-line rate during vertical blanking period
US6181382B1 (en) * 1998-04-03 2001-01-30 Miranda Technologies Inc. HDTV up converter
US6304297B1 (en) * 1998-07-21 2001-10-16 Ati Technologies, Inc. Method and apparatus for manipulating display of update rate
KR100351816B1 (ko) * 2000-03-24 2002-09-11 엘지전자 주식회사 포맷 변환 장치
US20030038807A1 (en) * 2001-08-22 2003-02-27 Demos Gary Alfred Method and apparatus for providing computer-compatible fully synchronized audio/video information
US7071992B2 (en) * 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
TW591375B (en) * 2003-08-08 2004-06-11 Via Tech Inc Video display system and its power-saving method
US7388618B2 (en) * 2004-07-22 2008-06-17 Microsoft Corporation Video synchronization by adjusting video parameters
US7827424B2 (en) * 2004-07-29 2010-11-02 Ati Technologies Ulc Dynamic clock control circuit and method
US7359007B2 (en) * 2004-10-12 2008-04-15 Mediatek Inc. System for format conversion using clock adjuster and method of the same
JP2006126525A (ja) * 2004-10-29 2006-05-18 Hitachi Ltd 表示装置
JP4727221B2 (ja) * 2004-12-21 2011-07-20 ルネサスエレクトロニクス株式会社 映像信号処理装置及び映像信号処理方法
US7692642B2 (en) * 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
JP5123472B2 (ja) 2005-03-09 2013-01-23 京セラ株式会社 携帯情報端末
US8872754B2 (en) * 2006-03-29 2014-10-28 Nvidia Corporation System, method, and computer program product for controlling stereo glasses shutters
JP5174329B2 (ja) 2006-05-23 2013-04-03 株式会社日立製作所 画像処理装置及び画像表示装置
US7499043B2 (en) * 2006-05-30 2009-03-03 Intel Corporation Switching of display refresh rates
CN102750932B (zh) * 2006-07-31 2014-12-03 夏普株式会社 显示控制器、显示装置、显示系统以及显示装置的控制方法
US8179388B2 (en) * 2006-12-15 2012-05-15 Nvidia Corporation System, method and computer program product for adjusting a refresh rate of a display for power savings
US8134543B1 (en) * 2007-03-01 2012-03-13 Nvidia Corporation System, method, and computer program product for driving a display utilizing a compensated refresh rate
GB2458958B (en) * 2008-04-04 2010-07-07 Sony Corp Driving circuit for a liquid crystal display
US8578192B2 (en) * 2008-06-30 2013-11-05 Intel Corporation Power efficient high frequency display with motion blur mitigation
JP2010141538A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 電子機器、及び表示制御方法
TW201026021A (en) * 2008-12-17 2010-07-01 Wistron Corp Method for processing video and apparatus therefor
US8099135B2 (en) * 2009-04-17 2012-01-17 Dell Products L.P. Systems and methods for managing dynamic clock operations during wireless transmissions
US8643658B2 (en) * 2009-12-30 2014-02-04 Intel Corporation Techniques for aligning frame data
US8823721B2 (en) * 2009-12-30 2014-09-02 Intel Corporation Techniques for aligning frame data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113063A (ja) * 1997-06-10 1999-01-06 Toshiba Corp 情報処理装置及び表示制御方法
JP2001086364A (ja) * 1999-09-10 2001-03-30 Mitsubishi Electric Corp 半導体集積回路
JP2002244632A (ja) * 2001-02-13 2002-08-30 Toshiba Corp 情報処理装置および表示制御方法
JP2003215542A (ja) * 2001-10-23 2003-07-30 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JP2006098765A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 画像表示装置、画像表示システム、画像出力機器、及び画像表示装置のリフレッシュレート設定方法
JP2007323069A (ja) * 2006-05-31 2007-12-13 Thomson Licensing 画像系列を表示する方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942019B2 (en) 2021-08-03 2024-03-26 Samsung Electronics Co., Ltd. Electronic apparatus and image processing method thereof for processing EDID information

Also Published As

Publication number Publication date
US20100149413A1 (en) 2010-06-17
US7948556B2 (en) 2011-05-24
US20110187700A1 (en) 2011-08-04
JP2010139995A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP4581012B2 (ja) 電子機器、及び表示制御方法
US7248303B2 (en) Information processing apparatus capable of displaying moving image data in full screen mode and display control method
US9473678B2 (en) Method, apparatus and machine-readable medium for apportioning video processing between a video source device and a video sink device
TWI455013B (zh) 用於改變影像顯示特性之技術
TWI611345B (zh) 用於控制多個顯示器之方法及系統
USRE41104E1 (en) Information processing apparatus and display control method
JP4153462B2 (ja) 表示方式切替装置、表示方式切替方法、表示方式切替プログラム、及びそのプログラムを記憶したコンピュータ読み取り可能な記憶媒体
KR20100114034A (ko) 비디오 소스 디바이스와 비디오 싱크 디바이스 간에 비디오 프로세싱 성능을 통신하기 위한 방법, 장치, 및 기계판독가능 매체
JP2010141538A (ja) 電子機器、及び表示制御方法
JP2011022593A (ja) 電子機器、及び表示制御方法
US20050262444A1 (en) Information-processing apparatus and display control method
JP5072419B2 (ja) 画像表示装置
JP2002300545A (ja) データ処理システム
JP2005338184A (ja) 情報処理装置および表示制御方法
WO2017032115A1 (zh) 音视频播放设备和音视频播放方法
CN109474857B (zh) 一种图像处理方法及装置
TWI825893B (zh) 影像處理方法及顯示裝置
US11594194B2 (en) Video timing for display systems with variable refresh rates
TWI516854B (zh) 投影裝置及其影像資料存取方法
US8730398B2 (en) Video output apparatus and control method therefor, and non-transitory recording (storing) medium that records program
JP5238852B2 (ja) 情報処理装置、動画再生方法、およびプログラム
JP2005070168A (ja) 画像再生表示方法及び装置
JP2002023724A (ja) 画像表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees