CN1293806A - 图像显示装置和方法 - Google Patents

图像显示装置和方法 Download PDF

Info

Publication number
CN1293806A
CN1293806A CN00800124A CN00800124A CN1293806A CN 1293806 A CN1293806 A CN 1293806A CN 00800124 A CN00800124 A CN 00800124A CN 00800124 A CN00800124 A CN 00800124A CN 1293806 A CN1293806 A CN 1293806A
Authority
CN
China
Prior art keywords
signal
osd
clock
line
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00800124A
Other languages
English (en)
Other versions
CN1152362C (zh
Inventor
大留孝史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1293806A publication Critical patent/CN1293806A/zh
Application granted granted Critical
Publication of CN1152362C publication Critical patent/CN1152362C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)

Abstract

提供一种即便所采用的屏幕叠加显示设备按比图像信号同步的像点时钟慢的时钟才动作,也能按照该像点时钟进行高清晰的屏幕叠加显示的图像显示装置和方法。按照控制信号发生部1输出的信号,行存储器3以比图像信号像点时钟慢的时钟(CK2)写入OSD发生部2输出的屏幕叠加信号,以与图像信号像点时钟同步的时钟(CK1)读出。切换部4通过有选择地切换输出,将行存储器3输出的与图像信号像点时钟同步的屏幕叠加信号插入图像信号预定周期。

Description

图像显示装置和方法
技术领域
本发明涉及图像显示装置和方法，具体来说，涉及对计算机信号、NTSC信号、高清晰电视信号等各种图像信号进行图像显示的同时还进行屏幕叠加显示的图像显示装置和方法。
背景技术
近年来，随着信息处理的进步，文字处理机、个人计算机等设备进入办公室和家庭。尤其，近年来的设备中，为了显示更多信息，促进了显示画面的大型化和高清晰化。所谓该显示画面达到高清晰化，不外乎要使图像信号其像点时钟加快。
另外，这些设备中，例如显示器为了对对比度、亮度进行设定，电视接收机对音量、频道等进行显示，通常在显示画面上叠加显示文字。
作为进行上述屏幕叠加显示的图像显示装置，以往众所周知有特开平6-319077号公报(以下称为现有技术文献)记载的装置。图7是示出该现有技术文献记载的现有图像显示装置构成的框图。
图7中，现有图像显示装置，包括PLL电路101、“非”(NOT)门电路102、“与”(AND)门电路103、计数器104、切换部105以及显示装置106。PLL电路101输入与图像信号同步的行消隐信号(H-BLK)，按照该H-BLK产生一定频率的时钟。计数器104，根据PLL电路101所产生的时钟，产生给出屏幕叠加信号起始文字位置(进行屏幕叠加显示的区间)的Ys信号，以控制切换部105的切换。切换部105通过按照计数器104输出的Ys信号的控制对图像信号和屏幕叠加信号进行切换，通过这样仅在屏幕叠加显示期间将屏幕叠加信号输出给显示装置106。
一般来说，普遍流行的设备是通过输入这种H-BLK等同步信号，来有选择地输出Ys信号和屏幕叠加信号。
而且，众所周知，所输入的图像信号像点时钟加快时，为了降低显示器驱动器的输入时钟来提高图像信号的处理速度，采用2相并行处理等方法。
综上所述，随着各种图像信号的高清晰化，屏幕叠加显示其显示文字也必然要高清晰化，屏幕叠加信号需要按与图像信号像点时钟同步的时钟动作。
但实际的屏幕叠加显示设备目前不跟随该时钟。而且，屏幕叠加显示设备即便按例如所需的时钟频率动作，也难以与图像显示处理电路进行接口，用以将屏幕叠加信号插入图像信号内。而且，上述并行处理的图像信号插入屏幕叠加信号时，存在每一文字的分辨率下降这种问题。
因此，本发明目的在于，提供一种即便所采用的屏幕叠加显示设备按比图像信号同步的像点时钟慢的时钟才动作，也能按照该像点时钟进行高清晰的屏幕叠加显示的图像显示装置和方法。
发明概述
本发明为了达到上述目的，具有如下所述特征。
第一方面，为一种图像显示装置，在图像信号中插入预定的屏幕叠加信号，包括：
产生预定的屏幕叠加信号的OSD发生部；
与写入时钟(这里比读出时钟慢)同步写入OSD发生部输出的屏幕叠加信号，与图像信号像点时钟即读出时钟同步读出该写入的屏幕叠加信号的双端口行存储器；以及
将行存储器读出的屏幕叠加信号插入图像信号预定周期的切换部。
如上所述，按照第一方面，用双端口行存储器，用现有的较慢时钟将屏幕叠加信号一次写入行存储器，再以与图像信号同步的较快时钟读出该写入的屏幕叠加信号。所以，即便所采用的屏幕叠加显示设备以比图像信号同步的像点时钟慢的时钟才动作时，也能依据该像点时钟进行高清晰的屏幕叠加显示。
第二方面，为一种图像显示装置，在并行处理的多个图像信号中分别插入预定的屏幕叠加信号，包括：
产生预定的屏幕叠加信号的OSD发生部；
与预定写入时钟(这里比读出时钟慢)同步写入OSD发生部输出的屏幕叠加信号，与图像信号像点时钟即读出时钟同步读出该写入的屏幕叠加信号的多个双端口行存储器；
对各个写入时钟的时序进行控制，以便多个行存储器可进行并行写入处理的控制部；以及
将多个行存储器各自读出的屏幕叠加信号分别插入多个图像信号预定周期的多个切换部。
如上所述，按照第二方面，用多个双端口行存储器，用现有的较慢时钟分别将屏幕叠加信号并行一次写入多个行存储器，再以与图像信号同步的较快时钟分别并行读出该分别写入的屏幕叠加信号。所以，即便所采用的屏幕叠加显示设备以比图像信号同步的像点时钟慢的时钟才动作时，也能依据该像点时钟进行高清晰的屏幕叠加显示。此外，即便是多相并行处理的图像信号时，也可以对屏幕叠加信号进行以每一像点为单位的高清晰显示。
第三方面从属于第一方面，其特征在于，OSD发生部，依据OSD显示对象即输入信号、OSD最大图像显示周期、行同步信号、根据写入时钟和读出时钟确定的高清晰OSD显示是否允许以及开始OSD显示的行周期位置(以下称为OSD信息)，产生预定的屏幕叠加信号，
行存储器按照所述OSD信息确定的时序，进行写入和读出处理。
第四方面从属于第二方面，其特征在于，OSD发生部，依据OSD显示对象即输入信号、OSD最大图像显示周期、行同步信号、根据写入时钟和读出时钟确定的高清晰OSD显示是否允许以及开始OSD显示的行周期位置(OSD信息)，产生预定的屏幕叠加信号，
控制部和多个行存储器按照OSD信息确定的时序，进行并行写入和读出处理。
第五方面，为一种图像显示方法，在图像信号中插入预定的屏幕叠加信号，包括：
与写入时钟(这里比读出时钟慢)同步将预定的屏幕叠加信号写入行存储器的步骤；
与图像信号像点时钟即读出时钟同步将写入行存储器的屏幕叠加信号读出的步骤；以及
将从行存储器读出的屏幕叠加信号插入图像信号预定周期的步骤。
如上所述，按照第五方面，用现有的较慢时钟将屏幕叠加信号一次写入行存储器，再以与图像信号同步的较快时钟读出该写入的屏幕叠加信号。所以，即便所采用的屏幕叠加显示设备以比图像信号同步的像点时钟慢的时钟才动作时，也能依据该像点时钟进行高清晰的屏幕叠加显示。
第六方面，为一种图像显示方法，在并行处理的图像信号中分别插入预定的屏幕叠加信号，包括：
与预定的各个写入时钟(这里比读出时钟慢)同步将预定的屏幕叠加信号并行写入多个行存储器的步骤；
与图像信号像点时钟即读出时钟同步分别将写入多个行存储器的屏幕叠加信号读出的步骤；以及
将从多个行存储器分别读出的屏幕叠加信号分别插入图像信号预定周期的步骤。
如上所述，按照第六方面，用现有的较慢时钟分别将屏幕叠加信号并行一次写入多个行存储器，再以与图像信号同步的较快时钟分别并行读出该分别写入的屏幕叠加信号。所以，即便所采用的屏幕叠加显示设备以比图像信号同步的像点时钟慢的时钟才动作时，也能依据该像点时钟进行高清晰的屏幕叠加显示。此外，即便是多相并行处理的图像信号时，也可以对屏幕叠加信号进行以每一像点为单位的高清晰显示。
第七方面从属于第五方面，其特征在于，预定的屏幕叠加信号，为依据OSD显示对象即输入信号、OSD最大图像显示周期、行同步信号、根据写入时钟和读出时钟确定的高清晰OSD显示是否允许以及开始OSD显示的行周期位置(OSD信息)生成的信号，
写入步骤和读出步骤，按照OSD信息确定的时序，进行写入和读出处理。
第八方面从属于第六方面，其特征在于，预定的屏幕叠加信号，为依据OSD显示对象即输入信号、OSD最大图像显示周期、行同步信号、根据写入时钟和读出时钟确定的高清晰OSD显示是否允许以及开始OSD显示的行周期位置(OSD信息)生成的信号，
写入步骤和读出步骤，按照OSD信息确定的时序，进行并行写入和读出处理。
附图简要说明
图1是表示本发明第一实施例图像显示装置构成的框图。
图2是表示本发明第一实施例图像显示装置中进行的OSD显示其流程的流程图。
图3示出的是一例屏幕叠加显示。
图4示出的是本发明第一实施例图像显示装置中一例图3中1水平行当中各信号的时序。
图5示出的是本发明第二实施例图像显示装置构成的框图。
图6示出的是本发明第二实施例图像显示装置中一例图3中1水平行当中各信号的时序。
图7是现有图像显示装置构成的框图。
实施发明的最佳方式
(第一实施例)
图1是本发明第一实施例图像显示装置构成的框图。图1中，第一实施例的图像显示装置，包括控制信号发生部1、屏幕叠加显示(以下简称为OSD)发生部2、行存储器3、切换部4、显示装置5和OSD控制部7。
图2是本发明第一实施例图像显示装置中进行的OSD显示其流程的流程图。
首先参照图1和图2，说明第一实施例图像显示装置各构成进行的动作。
OSD控制部7检测是OSD显示对象的输入信号(步骤S1)。然后，OSD控制部7根据OSD最大图像显示周期(根据行周期最大显示多少文字预先确定的周期)、行同步信号、与和图像信号同步的像点时钟相同的时钟即第一时钟信号(以下称为CK1)和与图像信号不同步的时钟即第二时钟信号(以下称为CK2)，判断是否可按高清晰方式进行OSD显示(步骤S2)。具体来说，令图像信号有效周期与行同步信号周期之比为a(0≤a≤1)，OSD控制部7在满足下式所表达的关系时，判断为可进行高清晰显示。
a×CK1≤CK2≤CK1
此外，OSD控制部7根据输入信号和CK1以及CK2，确定开始OSD显示的行周期位置(步骤S3、S4)。另外，OSD控制部7因输入信号的关系在水平的1行(以下称为1H行)内不进行OSD显示时(例如返回至下一1H行进行OSD显示时)，设法确定1H行前面的位置。
然后，OSD控制部7将该高清晰显示是否允许、显示位置和与输入信号对应的OSD显示内容等，输出至控制信号发生部1作为OSD信息。
控制信号发生部1输入行同步信号、场同步信号、CK1和OSD控制部7输出的OSD信息。然后，控制信号发生部1对每1H行，根据OSD信息判断哪一周期进行什么样的屏幕叠加显示，使传输该内容的控制信号与CK1同步，输出给OSD发生部2。另外，控制信号发生部1将1H行中给出图像信号有效周期起始的复位信号、指令写入行存储器3的写入使能信号和指令读出的读出使能信号与CK1同步输出给行存储器3(步骤S5)。另外，不能以高清晰方式进行OSD显示(为通常的OSD显示)时，控制信号发生部1输出相同时序的写入使能信号和读出使能信号。
OSD发生部2输入CK2和控制信号发生部1输出的控制信号，依据该控制信号，将给出进行屏幕叠加显示的周期的Ys信号和将该周期显示的内容变换为RGB各原色的信号与CK2同步输出给行存储器3(步骤S6)。
行存储器3是写入处理和读出处理按各自的时钟进行动作的双端口行存储器，将所输入的R、G、B信号和Ys信号与CK2同步写入，将该写入的R、G、B信号和Ys信号与CK1同步读出。这里，行存储器3依据控制信号发生部1输出的复位信号使写入／读出处理复位，并依据控制信号发生部1输出的使能信号进行写入／读出处理。另外，不能以高清晰方式进行OSD显示(为通常的OSD显示)时，行存储器3与CK2同步读出所写入的R、G、B信号和Ys信号。该读出的R、G、B信号和Ys信号输出给切换部4。
切换部4输入行存储器3输出的R、G、B信号和数字图像信号，并依据行存储器3输出的Ys信号对输出给显示装置5的信号进行有选择的切换。
显示装置5，例如是LCD等显示装置，在屏幕上显示切换部4选择的信号(步骤S7)。
以下进一步参照图3和图4，举例具体说明第一实施例图像显示装置所进行的动作。
图3示出的是一例屏幕叠加显示。图3中，示出的是在显示装置5屏幕上进行白色矩形屏幕叠加显示的情形。图4示出的是图3中虚线表示的1H行中各信号的时序。另外，图4中的记载是以图3中白色矩形的行数据由6个数据(图4中用1～6模拟表示)构成为前提的。而且，令CK1为频率与和图像信号同步的像点时钟相同的时钟(图4(d))，令CK2为频率是CK1的1／2的时钟(图4(c))。
首先，控制信号发生部1根据行同步信号，生成1H行中给出图像信号有效周期起始的控制信号和复位信号(图4(a))，输出至OSD发生部2和行存储器3。OSD发生部2将控制信号发生部1进一步给出的OSD信息内容的各信号，即图4中从控制信号起经过时间t后进行白色屏幕叠加显示的6数据的R、G、B信号和Ys信号(图4(b))输出给行存储器3。
另外，该例中，由于说明的是进行白色屏幕叠加显示的情形，因而RGB各信号和Ys信号为相同波形，但进行例如绿色屏幕叠加显示时，不用说，G信号和Ys信号为图4(b)波形，R、B信号均为长期低电平输出。
接下来，控制信号发生部1将写入使能信号(图4(e))输出给行存储器3，以便根据OSD信息，从经过上述时间t的时刻起行存储器3可写入处理6个数据。接着，行存储器3在写入使能信号(图4(e))期间与CK2同步，将所输入的R、G、B信号和Ys信号(图4(b))依次写入存储区内。
而控制信号发生部1判断写入的R、G、B信号和Ys信号(图4(b))的数据大小，在行存储器3可将写入存储区的信号连续读出的时刻，将读出使能信号(图4(f))输出至行存储器3。该例中，CK2是频率为CK1的1／2的时钟，因而写入全部6个数据的一半即3个数据所需时间(即CK2为3个时钟)再经过CK2半个周期的时刻，便为读出使能信号(图4(f))的开始。
接着，行存储器3一旦接收读出使能信号(图4(f))这一信号，便与写入处理并行将写入存储区的R、G、B信号和Ys信号与CK1同步读出(图4(g))，输出至切换部4。
接下来，切换部4将行存储器3输出的与CK1同步(即与图像信号像点时钟同步)的R、G、B信号(图4(g))和数字图像信号(图4(h))输入，依据行存储器3输出的与CK1同步的Ys信号(图4(g))对该信号进行有选择的切换，向显示装置5输出经过切换的信号(图4(i))。
显示装置5在屏幕上显示切换部4选择的信号。
综上所述，按照本发明第一实施例的图像显示装置，采用双端口行存储器3，按现有的较慢时钟(CK2)将屏幕叠加信号一次性写入行存储器3，再以与图像信号同步的较快时钟(CK1)将该写入的屏幕叠加信号读出。
所以，即便是所采用的屏幕叠加显示设备按比图像信号同步的像点时钟慢的时钟才动作时，也能依据该像点时钟进行高清晰的屏幕叠加显示。
(第二实施例)
如上文所述，较好采用在图像像点时钟较高的情况下经常采用并行处理来缩短表观上处理时间的办法。但图像信号为2相并行处理时，将屏幕叠加信号如上述第一实施例所示叠加的话，屏幕叠加显示的分辨率会降至一半，而且每1文字的尺寸也会变大。
因此，本发明第二实施例的图像显示装置，为能够在屏幕叠加显示分辨率不降低和每1文字尺寸不变的情况下进行并行处理的装置。
图5是本发明第二实施例图像显示装置构成的框图。图5中，第二实施例的图像显示装置包括：控制信号发生部1、屏幕叠加显示(OSD)发生部2、行存储器31、32、切换部41、42、显示装置5、分频器6和OSD控制部7。
首先参照图5和图2，说明第二实施例图像显示装置各构成进行的动作。
OSD控制部7与上述第一实施例相同，对是OSD显示对象的输入信号进行检测(图2中步骤S1)。然后，OSD控制部7根据OSD最大图像显示周期、行同步信号、与和图像信号同步的像点时钟相同的时钟CK1、以及同图像信号不同步的时钟CK2，判断是否能够以高清晰方式进行OSD显示(图2中步骤S2)。具体来说，令图像信号有效周期与行同步信号周期之比为a(0≤a≤1)，OSD控制部7在满足下式所表达的关系时，判断为可进行高清晰显示。
a×CK1≤CK2≤CK1
此外，OSD控制部7根据输入信号和CK1以及CK2，确定开始OSD显示的行周期位置(图2中步骤S3、S4)。另外，OSD控制部7因输入信号的关系在1H行内不进行OSD显示时，设法确定1H行前面的位置。
然后，OSD控制部7将该高清晰显示是否允许、显示位置和与输入信号对应的OSD显示内容等，输出至控制信号发生部1作为OSD信息。
控制信号发生部1输入行同步信号、场同步信号、CK1和OSD控制部7输出的OSD信息。然后，控制信号发生部1对每1H行，根据OSD判断哪一周期进行什么样的屏幕叠加显示，使传输该内容的控制信号与CK1同步，输出给OSD发生部2。另外，控制信号发生部1对于输出写入使能信号的分频器6进行控制，指令预定的行存储器31、32进行写入。此外，控制信号发生部1将1H行中给出图像信号有效周期起始的复位信号和指令读出的读出使能信号与CK1同步输出给行存储器31、32(图2中步骤S5)。另外，不能以高清晰方式进行OSD显示(为通常的OSD显示)时，控制信号发生部1输出相同时序的写入使能信号和读出使能信号。
OSD发生部2输入CK2和控制信号发生部1输出的控制信号，依据该控制信号，将给出进行屏幕叠加显示的周期的Ys信号和将该周期显示的内容变换为RGB各原色的信号与CK2同步输出给行存储器31、32(图2中步骤S6)。
分频器6将所输入的CK2进行2分频，依据控制信号发生部1输出的写入使能信号将一定周期的时钟输出给行存储器31、32。
行存储器31、32是写入处理和读出处理分别按各自时钟进行动作的双端口行存储器，将所输入的R、G、B信号和Ys信号与CK2同步写入，将该写入的R、G、B信号和Ys信号与CK1同步读出。这里，行存储器31、32依据控制信号发生部1输出的复位信号使写入／读出处理复位，依据分频器6输出的时钟进行写入处理，并依据控制信号发生部1输出的使能信号进行读出处理。另外，不能以高清晰方式进行OSD显示(为通常的OSD显示)时，行存储器3与CK2同步读出所写入的R、G、B信号和Ys信号。该读出的R、G、B信号和Ys信号分别输出给切换部41、42。
切换部41输入行存储器31输出的R、G、B信号和数字图像信号的奇数行(ODD)，并依据行存储器31输出的Ys信号对输出给显示装置5的奇数行信号进行有选择的切换。切换部42输入行存储器32输出的R、G、B信号和数字图像信号的偶数行(EVEN)，并依据行存储器32输出的Ys信号对输出给显示装置5的偶数行信号进行有选择的切换。
显示装置5，例如是LCD等显示装置，依次在屏幕上显示切换部41、42选择的奇数行／偶数行信号(图2中步骤S7)。
以下进一步参照图3和图6，举例具体说明第二实施例图像显示装置的动作。
图6示出的是图3中用虚线表示的1H行中各信号的时序。另外，图6中是以图3中白色矩形的行数据由6个数据(图6中用1～6模拟表示)构成为前提记载的。而且，令CK1为频率与同图像信号同步的像点时钟相同的时钟(图6(d))，令CK2为频率是CK1的1／2的时钟(图6(c))。
首先，控制信号发生部1根据行同步信号，生成1H行中给出图像信号有效周期起始的控制信号和复位信号(图6(a))，输出至OSD发生部2和行存储器31、32。OSD发生部2将控制信号发生部1进一步给出的OSD信息内容的各信号，即图6中从控制信号起经过时间t后进行6数据的白色屏幕叠加显示的R、G、B信号和Ys信号(图6(b))分别输出给行存储器31、32。
另外，该例中，由于说明的是进行白色屏幕叠加显示的情形，因而RGB各信号和Ys信号为相同波形，但进行例如绿色屏幕叠加显示时，不用说，G信号和Ys信号为图6(b)波形，R、B信号均为长期低电平输出。
接下来，控制信号发生部1将写入使能信号(与图6(b)相同的波形)输出给分频器6，以便根据OSD信息，从经过上述时间t的时刻起行存储器31、32可分别并行写入处理6个数据。分频器6将所输入的CK2分频为1／2倍，仅在控制信号发生部1输出的写入使能信号周期，分别向行存储器31输入奇数时钟(图6(e))以便对奇数行进行处理，向行存储器32输入偶数时钟(图6(f))以便对偶数行进行处理。然后，行存储器31与奇数时钟(图6(e))同步，将所输入的R、G、B信号和Ys信号(图6(b))依次写入存储区内，行存储器32与偶数时钟(图6(f))同步，将所输入的R、G、B信号和Ys信号(图6(b))依次写入存储区内。
而控制信号发生部1判断写入的R、G、B信号和Ys信号(图6(b))的数据大小，在行存储器31、32可将写入存储区的信号分别连续读出的时刻，将读出使能信号(图6(g))输出至行存储器31、32。该例中，CK2是频率为CK1的1／2的时钟，各个行存储器31、32其读出数据为1／2，因而为图6(g)所示的时序。
接着，行存储器31、32一旦接收读出使能信号(图6(g))这一信号，便分别与写入处理并行将写入存储区的R、G、B信号和Ys信号与CK1同步读出(图6(h))，分别输出至切换部41、42。
接下来，切换部41将行存储器31输出的与CK1同步(即与图像信号像点时钟同步)的R、G、B信号(图6(h)上侧)和数字图像信号(图6(i))输入，依据行存储器31输出的与CK1同步的Ys信号(图6(h))对该信号进行有选择的切换，向显示装置5输出经过切换的奇数行信号(图6(j)上侧)。切换部42将行存储器32输出的与CK1同步(即与图像信号像点时钟同步)的R、G、B信号(图6(h)下侧)和数字图像信号(图6(i))输入，依据行存储器32输出的与CK1同步的Ys信号(图6(h))对该信号进行有选择的切换，向显示装置5输出经过切换的偶数行信号(图6(j)下侧)。
显示装置5依次在屏幕上显示切换部41、42选择的奇数行／偶数行信号。
如上所述，按照本发明第二实施例的图像显示装置，用2个双端口的行存储器31、32，按现有较慢的时钟(CK2)使奇数行数据和偶数行数据并行分别一次将屏幕叠加信号写入行存储器31、32，按与图像信号同步的较快时钟(CK1)以并行方式分别再次读出该分别写入的屏幕叠加信号。
所以，即便是所采用的屏幕叠加显示设备按比图像信号同步的像点时钟慢的时钟才动作时，也能依据该像点时钟进行高清晰的屏幕叠加显示。此外，即便是2相并行处理的图像信号时，也可以对屏幕叠加信号进行以每一像点为单位的高清晰显示。
另外，上述第二实施例中，说明的是对经过2相并行处理的图像信号进行处理的情况，但只要按相数准备行存储器，并设法使分频器6输出的时钟与之对应，便可以使本发明对2相以上并行处理的图像信号也适用。
而且，上述第一和第二实施例中给出的时序图(图4、图6)仅为一例，只要本发明各构成能正确动作，各信号极性分别相反也行。
此外，上述第一和第二实施例所述为控制信号发生部1和OSD发生部2为独立构成。但也可采用集成等方法构成一体。
工业实用性
综上所述，本发明的图像显示装置和方法，可用于实现这样一种目的，与计算机信号、NTSC信号、高清晰电视信号等各种图像信号的图像显示一起进行屏幕叠加显示时，即便是所采用的屏幕叠加显示设备按比图像信号同步的像点时钟慢的时钟才动作时，也能依据该像点时钟进行高清晰的屏幕叠加显示。

Claims (8)

1．一种图像显示装置，在图像信号中插入预定的屏幕叠加信号，其特征在于，包括：
产生所述预定的屏幕叠加信号的OSD发生手段(1，2)；
与写入时钟(这里比读出时钟慢)同步写入所述OSD发生手段(1，2)输出的屏幕叠加信号，与所述图像信号像点时钟即读出时钟同步读出该写入的屏幕叠加信号的双端口行存储器(3)；以及
将所述行存储器(3)读出的屏幕叠加信号插入所述图像信号预定周期的切换手段(4)。
2．一种图像显示装置，在并行处理的多个图像信号中分别插入预定的屏幕叠加信号，其特征在于，包括：
产生所述预定的屏幕叠加信号的OSD发生手段(1，2)；
与预定写入时钟(这里比读出时钟慢)同步写入所述OSD发生手段(1，2)输出的屏幕叠加信号，与所述图像信号像点时钟即读出时钟同步读出该写入的屏幕叠加信号的多个双端口行存储器(31，32)；
对各个写入时钟的时序进行控制，以便所述多个行存储器(31，32)可进行并行写入处理的控制手段(1，6)；以及
将所述多个行存储器(31，32)各自读出的屏幕叠加信号分别插入所述多个图像信号预定周期的多个切换手段(41，42)。
3．如权利要求1所述的图像显示装置，其特征在于，所述OSD发生手段(1，2)，依据OSD显示对象即输入信号、OSD最大图像显示周期、行同步信号、根据所述写入时钟和所述读出时钟确定的高清晰OSD显示是否允许以及开始OSD显示的行周期位置(以下称为OSD信息)，产生所述预定的屏幕叠加信号，
所述行存储器(3)按照所述OSD信息确定的时序，进行写入和读出处理。
4．如权利要求2所述的图像显示装置，其特征在于，所述OSD发生手段(1，2)，依据OSD显示对象即输入信号、OSD最大图像显示周期、行同步信号、根据所述写入时钟和所述读出时钟确定的高清晰OSD显示是否允许以及开始OSD显示的行周期位置(以下称为OSD信息)，产生所述预定的屏幕叠加信号，
所述控制手段(1，6)和所述多个行存储器(31、32)按照所述OSD信息确定的时序，进行并行写入和读出处理。
5．一种图像显示方法，在图像信号中插入预定的屏幕叠加信号，其特征在于，包括：
与写入时钟(这里比读出时钟慢)同步将所述预定的屏幕叠加信号写入行存储器的步骤；
与所述图像信号像点时钟即读出时钟同步将写入所述行存储器的屏幕叠加信号读出的步骤；以及
将从所述行存储器读出的屏幕叠加信号插入所述图像信号预定周期的步骤。
6．一种图像显示方法，在并行处理的图像信号中分别插入预定的屏幕叠加信号，其特征在于，包括：
与预定的各个写入时钟(这里比读出时钟慢)同步将所述预定的屏幕叠加信号并行写入多个行存储器的步骤；
与所述图像信号像点时钟即读出时钟同步分别将写入所述多个行存储器的屏幕叠加信号读出的步骤；以及
将从所述多个行存储器分别读出的屏幕叠加信号分别插入所述图像信号预定周期的步骤。
7．如权利要求5所述的图像显示方法，其特征在于，所述预定的屏幕叠加信号，为依据OSD显示对象即输入信号、OSD最大图像显示周期、行同步信号、根据所述写入时钟和所述读出时钟确定的高清晰OSD显示是否允许以及开始OSD显示的行周期位置(以下称为OSD信息)生成的信号，
所述写入步骤和所述读出步骤，按照所述OSD信息确定的时序，进行写入和读出处理。
8．如权利要求6所述的图像显示方法，其特征在于，所述预定的屏幕叠加信号，为依据OSD显示对象即输入信号、OSD最大图像显示周期、行同步信号、根据所述写入时钟和所述读出时钟确定的高清晰OSD显示是否允许以及开始OSD显示的行周期位置(以下称为OSD信息)生成的信号，
所述写入步骤和所述读出步骤，按照所述OSD信息确定的时序，进行并行写入和读出处理。
CNB008001243A 1999-02-02 2000-01-28 图像显示装置和方法 Expired - Fee Related CN1152362C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11024663A JP2000224477A (ja) 1999-02-02 1999-02-02 映像表示装置および方法
JP24663/1999 1999-02-02

Publications (2)

Publication Number Publication Date
CN1293806A true CN1293806A (zh) 2001-05-02
CN1152362C CN1152362C (zh) 2004-06-02

Family

ID=12144396

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008001243A Expired - Fee Related CN1152362C (zh) 1999-02-02 2000-01-28 图像显示装置和方法

Country Status (5)

Country Link
US (1) US6928118B1 (zh)
EP (1) EP1081677A4 (zh)
JP (1) JP2000224477A (zh)
CN (1) CN1152362C (zh)
WO (1) WO2000046783A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315038C (zh) * 2003-03-24 2007-05-09 华硕电脑股份有限公司 实时视频串流的处理方法及系统
CN100430989C (zh) * 2004-06-30 2008-11-05 夏普株式会社 液晶显示设备的显示控制装置和有该装置的液晶显示设备
CN102244739A (zh) * 2010-05-10 2011-11-16 联想(北京)有限公司 图像处理装置、图像处理方法以及图像处理系统
CN102665040A (zh) * 2010-10-13 2012-09-12 精工爱普生株式会社 定时发生器、摄影装置以及点时钟输出方法
CN105975419A (zh) * 2016-04-27 2016-09-28 北京小鸟看看科技有限公司 一种Displayport接口及其时钟恢复的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657921A4 (en) 2003-09-19 2008-02-13 Matsushita Electric Ind Co Ltd OSD DISPLAY INSERT CIRCUIT
KR100545855B1 (ko) * 2003-09-22 2006-01-24 삼성전자주식회사 데이터 디스플레이를 위한 구동 회로 및 이를 이용한데이터 디스플레이를 위한 구동 방법
KR100609916B1 (ko) * 2004-11-25 2006-08-08 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP4934388B2 (ja) * 2006-10-02 2012-05-16 クラリオン株式会社 ナビゲーションシステム
JP2009267940A (ja) * 2008-04-28 2009-11-12 Toshiba Corp オンスクリーンディスプレイ回路および映像信号処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2922519B2 (ja) * 1988-09-30 1999-07-26 株式会社東芝 ビデオ合成装置
JPH0789275B2 (ja) * 1988-12-09 1995-09-27 松下電器産業株式会社 グラフィックス表示装置
JP2733318B2 (ja) 1989-07-19 1998-03-30 松下電器産業株式会社 テレビジョン信号処理装置
JP2808461B2 (ja) 1989-12-11 1998-10-08 松下電器産業株式会社 テレビジョン信号受信装置
JPH05100647A (ja) * 1990-09-28 1993-04-23 Fuji Photo Film Co Ltd 画像表示装置
JPH06319077A (ja) 1993-05-10 1994-11-15 Toshiba Corp オンスクリーン表示装置
JPH09163257A (ja) * 1995-12-04 1997-06-20 Sony Corp 文字表示装置
US6195078B1 (en) * 1996-08-21 2001-02-27 Thomson Licensing S.A. Parallel mode on-screen display system
KR100225072B1 (ko) * 1996-12-18 1999-10-15 윤종용 포멧 콘버터
JPH1145081A (ja) * 1997-07-24 1999-02-16 Mitsubishi Electric Corp オンスクリーンディスプレイ装置および画像表示方法
KR200172661Y1 (ko) * 1997-11-08 2000-03-02 윤종용 온 스크린 디스플레이 기능을 구비한 평판 디스플레이 장치
KR100244227B1 (ko) * 1997-12-01 2000-02-01 구자홍 에이치디티브이의 디스플레이용 영상 처리장치
KR100259261B1 (ko) * 1997-12-19 2000-06-15 윤종용 칼라비디오신호 제어기능을 갖는 디스플레이장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315038C (zh) * 2003-03-24 2007-05-09 华硕电脑股份有限公司 实时视频串流的处理方法及系统
CN100430989C (zh) * 2004-06-30 2008-11-05 夏普株式会社 液晶显示设备的显示控制装置和有该装置的液晶显示设备
CN102244739A (zh) * 2010-05-10 2011-11-16 联想(北京)有限公司 图像处理装置、图像处理方法以及图像处理系统
CN102665040A (zh) * 2010-10-13 2012-09-12 精工爱普生株式会社 定时发生器、摄影装置以及点时钟输出方法
CN102665040B (zh) * 2010-10-13 2016-08-31 精工爱普生株式会社 定时发生器、摄影装置以及点时钟输出方法
CN105975419A (zh) * 2016-04-27 2016-09-28 北京小鸟看看科技有限公司 一种Displayport接口及其时钟恢复的方法
CN105975419B (zh) * 2016-04-27 2019-08-20 北京小鸟看看科技有限公司 一种Displayport接口及其时钟恢复的方法

Also Published As

Publication number Publication date
US6928118B1 (en) 2005-08-09
EP1081677A4 (en) 2005-07-13
CN1152362C (zh) 2004-06-02
JP2000224477A (ja) 2000-08-11
EP1081677A1 (en) 2001-03-07
WO2000046783A1 (fr) 2000-08-10

Similar Documents

Publication Publication Date Title
CN1112027C (zh) 像素数变换装置
CN1026941C (zh) 在非隔行扫描显示装置上显示图象的方法和装置
CN1292399C (zh) 显示装置驱动设备
CN1783198A (zh) 显示装置及其显示方法
CN1959803A (zh) 动态图像显示装置和动态图像显示方法
CN1162832C (zh) 图像显示装置
US8401339B1 (en) Apparatus for partitioning and processing a digital image using two or more defined regions
CN101046941A (zh) 用于驱动液晶显示器件的装置和方法
CN1162831C (zh) 显示控制方法、显示控制器、显示单元及电子装置
CN1152362C (zh) 图像显示装置和方法
JP2000338925A (ja) 映像表示装置
CN101039396A (zh) 使用多个色度键颜色来输出图像的设备和方法
CN1760965A (zh) 显示系统中不用外部存储器来变换帧速率的装置和方法
CN1150447C (zh) 显示控制设备及方法
CN1225120C (zh) 图像处理设备，图像处理方法，记录介质及程序
CN102708280A (zh) 一种图像显示方法及设备
CN1573896A (zh) 液晶显示器的驱动装置
CN100350796C (zh) 图像数据转换方法、转换电路和数字照相机
CN1218568C (zh) 显示装置及其控制电路
JPH07113818B2 (ja) オペレータが選択した像部分の表示方法及び装置
CN1168310C (zh) 信号处理装置和方法
CN102769732A (zh) 一种实现视频场的转换方法
CN1340961A (zh) 同步信号产生电路
CN1204821A (zh) 图形处理器和图形处理方法
CN102625066A (zh) 图像处理装置和图像处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040602

Termination date: 20130128

CF01 Termination of patent right due to non-payment of annual fee