JPH0789275B2 - グラフィックス表示装置 - Google Patents
グラフィックス表示装置Info
- Publication number
- JPH0789275B2 JPH0789275B2 JP63312245A JP31224588A JPH0789275B2 JP H0789275 B2 JPH0789275 B2 JP H0789275B2 JP 63312245 A JP63312245 A JP 63312245A JP 31224588 A JP31224588 A JP 31224588A JP H0789275 B2 JPH0789275 B2 JP H0789275B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- dimensional image
- random
- port
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は２次元画像と３次元画像やレーザーディスク等
から出力されるビデオ信号を合成し、混在表示するコン
ピュータグラフィックスのグラフィックス表示装置に関
するものである。
から出力されるビデオ信号を合成し、混在表示するコン
ピュータグラフィックスのグラフィックス表示装置に関
するものである。
従来の技術 従来の画像を合成し、表示するグラフィックス表示装置
としては、例えば特開昭62−126474号公報に示されてい
る。その構成を第２図に示す。３はCRT、４はフレーム
メモリ、８はCPU、９は画像データ転送のプログラムを
内蔵したROM、10は転送される画像データの読み出し開
始，終了アドレスを記憶した制御用RAM、11は画像デー
タを格納し、ランダム入出力ポートを持つメモリ複数個
からなるイメージメモリ群である。以上の構成におい
て、ROM9に内蔵されたプログラムによってCPU8は、イメ
ージメモリ群11の個々のメモリのデータを制御用RAM10
に記憶されたアドレスに従ってフレームメモリ４へ転送
を行ない、画像を合成し、CRT3に表示される。
としては、例えば特開昭62−126474号公報に示されてい
る。その構成を第２図に示す。３はCRT、４はフレーム
メモリ、８はCPU、９は画像データ転送のプログラムを
内蔵したROM、10は転送される画像データの読み出し開
始，終了アドレスを記憶した制御用RAM、11は画像デー
タを格納し、ランダム入出力ポートを持つメモリ複数個
からなるイメージメモリ群である。以上の構成におい
て、ROM9に内蔵されたプログラムによってCPU8は、イメ
ージメモリ群11の個々のメモリのデータを制御用RAM10
に記憶されたアドレスに従ってフレームメモリ４へ転送
を行ない、画像を合成し、CRT3に表示される。
発明が解決しようとする課題 しかしながらこのような構成では、イメージメモリ群へ
の画像データ入力のためのデータバスとイメージメモリ
群からフレームメモリへの画像データ転送のためのデー
タバスが同一であるため、イメージメモリ群の内容を書
き変えてから画像を合成するのに時間がかかり、またイ
メージメモリ群を構成するメモリがランダム入出力ポー
トのものであるため、シリアル入力の画像データを扱う
ためには何らかの変換手段が必要であるという問題点を
有していた。
の画像データ入力のためのデータバスとイメージメモリ
群からフレームメモリへの画像データ転送のためのデー
タバスが同一であるため、イメージメモリ群の内容を書
き変えてから画像を合成するのに時間がかかり、またイ
メージメモリ群を構成するメモリがランダム入出力ポー
トのものであるため、シリアル入力の画像データを扱う
ためには何らかの変換手段が必要であるという問題点を
有していた。
本発明はかかる点に鑑み、ランダム入出力ポートを持つ
メモリからなるイメージメモリ群と、シリアル入力ポー
トとランダム出力ポートを持つデュアルポート構成のメ
モリからなるイメージメモリ群の２種類のイメージメモ
リ群を持ち、またイメージメモリ群への画像データ入力
のためのデータバスとイメージメモリ群からフレームメ
モリへの画像データ転送のためのデータバスを一部分離
することにより、種々の画像データを高速に合成し、CR
Tに混在表示させるグラフィックス表示装置を提供する
ことを目的とする。
メモリからなるイメージメモリ群と、シリアル入力ポー
トとランダム出力ポートを持つデュアルポート構成のメ
モリからなるイメージメモリ群の２種類のイメージメモ
リ群を持ち、またイメージメモリ群への画像データ入力
のためのデータバスとイメージメモリ群からフレームメ
モリへの画像データ転送のためのデータバスを一部分離
することにより、種々の画像データを高速に合成し、CR
Tに混在表示させるグラフィックス表示装置を提供する
ことを目的とする。
課題を解決するための手段 本発明は、画像データをスキャンライン順に格納するシ
リアル入力ポートとランダム出力ポートを持つデュアル
ポート構成のメモリ複数個からなるイメージメモリ群
と、２次元画像データを格納し、ランダム入出力ポート
を持つメモリ複数個からなる２次元イメージメモリ群
と、ランダム入力ポートをシリアル出力ポート又はラン
ダム出力ポートを持つデュアルポート構成のフレームメ
モリと、前記２次元イメージメモリ群の個々のメモリの
ランダム入出力ポートを介して、前記２次元イメージメ
モリ群の個々のメモリ上に２次元画像データを生成し、
また前記イメージメモリ群の個々のメモリのランダム出
力ポート及び前記２次元イメージメモリ群の個々のメモ
リのランダム入出力ポートと前記フレームメモリのラン
ダム入力ポートを介してデータの転送を行なう描画転送
プロセッサと、前記フレームメモリのシリアル出力ポー
ト又はランダム出力ポートからの出力データを表示する
CRTとCRT表示のための同期信号を出力するCRT表示制御
回路を具備することを特徴とするグラフィックス表示装
置である。
リアル入力ポートとランダム出力ポートを持つデュアル
ポート構成のメモリ複数個からなるイメージメモリ群
と、２次元画像データを格納し、ランダム入出力ポート
を持つメモリ複数個からなる２次元イメージメモリ群
と、ランダム入力ポートをシリアル出力ポート又はラン
ダム出力ポートを持つデュアルポート構成のフレームメ
モリと、前記２次元イメージメモリ群の個々のメモリの
ランダム入出力ポートを介して、前記２次元イメージメ
モリ群の個々のメモリ上に２次元画像データを生成し、
また前記イメージメモリ群の個々のメモリのランダム出
力ポート及び前記２次元イメージメモリ群の個々のメモ
リのランダム入出力ポートと前記フレームメモリのラン
ダム入力ポートを介してデータの転送を行なう描画転送
プロセッサと、前記フレームメモリのシリアル出力ポー
ト又はランダム出力ポートからの出力データを表示する
CRTとCRT表示のための同期信号を出力するCRT表示制御
回路を具備することを特徴とするグラフィックス表示装
置である。
作 用 本発明は前記の構成により、シリアル入力ポートとラン
ダム出力ポートを持つデュアルポート構成のメモリ複数
個からなるイメージメモリ群のメモリの内容は、描画転
送プロセッサが２次元画像データを２次元イメージメモ
リ群のメモリに生成している時、またイメージメモリ群
や２次元イメージメモリ群からフレームメモリに転送し
ている時でも、更新が行なえる。従って、イメージメモ
リ群の内容を書き変えながら画像合成を行なうこともで
き、画像合成を高速に行なうことができる。また、シリ
アル入力の画像データを直接イメージメモリ群のメモリ
に入力することができる。故に、隠面処理プロセッサに
よって生成される３次元画像データやレーザーディスク
等から出力されるビデオ信号と２次元画像データの合成
を容易に行なうことができる。
ダム出力ポートを持つデュアルポート構成のメモリ複数
個からなるイメージメモリ群のメモリの内容は、描画転
送プロセッサが２次元画像データを２次元イメージメモ
リ群のメモリに生成している時、またイメージメモリ群
や２次元イメージメモリ群からフレームメモリに転送し
ている時でも、更新が行なえる。従って、イメージメモ
リ群の内容を書き変えながら画像合成を行なうこともで
き、画像合成を高速に行なうことができる。また、シリ
アル入力の画像データを直接イメージメモリ群のメモリ
に入力することができる。故に、隠面処理プロセッサに
よって生成される３次元画像データやレーザーディスク
等から出力されるビデオ信号と２次元画像データの合成
を容易に行なうことができる。
実施例 第１図は本発明の一実施例におけるグラフィックス表示
装置の構成図である。第１図において、１は２次元画像
データを格納し、ランダム入出力ポートをもつメモリか
らなる２次元イメージメモリ群、２は３次元画像データ
をスキャンライン順に格納するシリアル入力ポートとラ
ンダム出力ポートを持つデュアルポート構成の３次元イ
メージメモリ群、３はCRT、４はランダム入力ポートと
シリアル出力ポートを持つデュアルポート構成のフレー
ムメモリ、５は描画転送プロセッサ、６はCRT表示制御
回路、７は３次元画像データを生成する隠面処理プロセ
ッサである。
装置の構成図である。第１図において、１は２次元画像
データを格納し、ランダム入出力ポートをもつメモリか
らなる２次元イメージメモリ群、２は３次元画像データ
をスキャンライン順に格納するシリアル入力ポートとラ
ンダム出力ポートを持つデュアルポート構成の３次元イ
メージメモリ群、３はCRT、４はランダム入力ポートと
シリアル出力ポートを持つデュアルポート構成のフレー
ムメモリ、５は描画転送プロセッサ、６はCRT表示制御
回路、７は３次元画像データを生成する隠面処理プロセ
ッサである。
以上のように構成された本実施例のグラフィックス表示
装置について、以下その動作を説明する。
装置について、以下その動作を説明する。
隠面処理プロセッサ９により生成される３次元画像デー
タは、３次元イメージメモリ群２のメモリに、シリアル
入力ポートを介してスキャンライン順に格納される。画
像合成を行ないたい３次元画像データが２つ以上ある場
合は、順次、３次元イメージメモリ群２のメモリに前述
のように格納する。一方、描画転送プロセッサにより生
成される２次元画像データは、２次元イメージメモリ群
１のメモリにランダム入出力ポートを介して格納され
る。画像合成を行ないたい２次元画像データが２つ以上
ある場合は、順次２次元イメージメモリ群１のメモリに
格納する。この３次元画像データの格納と２次元画像デ
ータの格納は、並列に行なうことができる。
タは、３次元イメージメモリ群２のメモリに、シリアル
入力ポートを介してスキャンライン順に格納される。画
像合成を行ないたい３次元画像データが２つ以上ある場
合は、順次、３次元イメージメモリ群２のメモリに前述
のように格納する。一方、描画転送プロセッサにより生
成される２次元画像データは、２次元イメージメモリ群
１のメモリにランダム入出力ポートを介して格納され
る。画像合成を行ないたい２次元画像データが２つ以上
ある場合は、順次２次元イメージメモリ群１のメモリに
格納する。この３次元画像データの格納と２次元画像デ
ータの格納は、並列に行なうことができる。
次に、描画転送プロセッサ５に、合成したい画像データ
を格納したメモリとその画像データの読み出し開始，終
了アドレス及び、フレームメモリ４上の転送先アドレス
をコマンドとして入力することにより、描画転送プロセ
ッサ５は、合成したい画像データを格納したメモリから
フレームメモリ４に画像データを転送する。この転送を
繰り返すことにより、画像データの合成が、フレームメ
モリ４上で行なわれる。なお、描画転送プロセッサ５に
よる画像データのフレームメモリへの転送と３次元画像
データの３次元イメージメモリ群２への格納も並列して
行なえる。従って、転送中に３次元イメージメモリ群２
のメモリの内容を更新することができる。
を格納したメモリとその画像データの読み出し開始，終
了アドレス及び、フレームメモリ４上の転送先アドレス
をコマンドとして入力することにより、描画転送プロセ
ッサ５は、合成したい画像データを格納したメモリから
フレームメモリ４に画像データを転送する。この転送を
繰り返すことにより、画像データの合成が、フレームメ
モリ４上で行なわれる。なお、描画転送プロセッサ５に
よる画像データのフレームメモリへの転送と３次元画像
データの３次元イメージメモリ群２への格納も並列して
行なえる。従って、転送中に３次元イメージメモリ群２
のメモリの内容を更新することができる。
そして、CRT表示制御回路６からの同期信号を受け取っ
たCRT3上に、２次元と３次元の混在画像が表示される。
たCRT3上に、２次元と３次元の混在画像が表示される。
以上のように本実施例によれば、描画転送プロセッサ５
が、２次元画像データを生成し、２次元イメージメモリ
群１に格納中でも、又、画像データをフレームメモリ４
に転送中でも、３次元イメージメモリ群２のメモリ内容
の更新を行なうことができるので、画像の合成を高速に
行なうことができる。
が、２次元画像データを生成し、２次元イメージメモリ
群１に格納中でも、又、画像データをフレームメモリ４
に転送中でも、３次元イメージメモリ群２のメモリ内容
の更新を行なうことができるので、画像の合成を高速に
行なうことができる。
なお、本実施例では３次元イメージメモリ群２には、隠
面処理プロセッサにより生成される３次元画像データを
入力するものとしたが、入力するデータはレーザーディ
スク等から出力されるビデオ信号でもよい。これによ
り、自然画と２次元画像の合成も行なえる。また、フレ
ームメモリは、シリアル出力ポートの代りに、ランダム
出力ポートとしてもよい。また、実施例には書いていな
いが、一度合成した画像を保存しておきたい場合は、フ
レームメモリから２次元イメージメモリ群へ転送を行な
い、２次元イメージメモリ群に退避させておけばよい。
面処理プロセッサにより生成される３次元画像データを
入力するものとしたが、入力するデータはレーザーディ
スク等から出力されるビデオ信号でもよい。これによ
り、自然画と２次元画像の合成も行なえる。また、フレ
ームメモリは、シリアル出力ポートの代りに、ランダム
出力ポートとしてもよい。また、実施例には書いていな
いが、一度合成した画像を保存しておきたい場合は、フ
レームメモリから２次元イメージメモリ群へ転送を行な
い、２次元イメージメモリ群に退避させておけばよい。
発明の効果 以上説明したように、本発明によれば、３次元画像デー
タやレーザーディスク等から出力されるビデオ信号と２
次元画像の合成を高速にしかも容易に行なうことができ
る。またその実現のための構成も簡単なものであり、そ
の実用的効果は極めて大きい。
タやレーザーディスク等から出力されるビデオ信号と２
次元画像の合成を高速にしかも容易に行なうことができ
る。またその実現のための構成も簡単なものであり、そ
の実用的効果は極めて大きい。
第１図は本発明の一実施例におけるグラフィックス表示
装置の構成図、第２図は従来の画像を合成し、表示する
グラフィックス表示装置の構成図である。 １……２次元イメージメモリ群、２……３次元イメージ
メモリ群、３……CRT、４……フレームメモリ、５……
描画転送プロセッサ、６……CRT表示制御回路、７……
隠面処理プロセッサ。
装置の構成図、第２図は従来の画像を合成し、表示する
グラフィックス表示装置の構成図である。 １……２次元イメージメモリ群、２……３次元イメージ
メモリ群、３……CRT、４……フレームメモリ、５……
描画転送プロセッサ、６……CRT表示制御回路、７……
隠面処理プロセッサ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 ５１０ Ｖ 9471−5Ｇ Ｃ 9471−5Ｇ ５２０ Ｍ 9471−5Ｇ ５３０ Ｅ 9471−5Ｇ
Claims (2)
- 【請求項１】一画面単位で複数のポリゴンを入力とし、
隠画処理してスキャンライン順に任意の画素単位で連続
に３次元画像データを生成する隠面処理プロセッサと、
前記隠面処理プロセッサによって生成された３次元画像
データをスキャンライン順に格納するシリアル入力ポー
トとランダム出力ポートを持つデュアルポート構成のメ
モリ複数個からなる３次元イメージメモリ群と、２次元
画像データを格納し、ランダム入出力ポートを持つメモ
リ複数個からなる２次元イメージメモリ群と、ランダム
入力ポートとシリアル出力ポート又はランダム出力ポー
トを持つデュアルポート構成のフレームメモリと、前記
２次元イメージメモリ群の個々のメモリのランダム入出
力ポートを介して、前記２次元イメージメモリ群の個々
のメモリ上に２次元画像データを生成し、また前記３次
元イメージメモリ群の個々のメモリのランダム出力ポー
ト及び前記２次元イメージメモリ群の個々のメモリのラ
ンダム入出力ポートと前記フレームメモリのランダム入
力ポートを介してデータの転送を行なう描画転送プロセ
ッサと、前記フレームメモリのシリアル出力ポート又は
ランダム出力ポートからの出力データを表示するCRT
と、CRT表示のための同期信号を出力するCRT表示制御回
路を具備することを特徴とするズラフィックス表示装
置。 - 【請求項２】ビデオ信号をスキャンライン順に格納する
シリアル入力ポートとランダム出力ポートを持つデュア
ルポート構成のメモリ複数個からなるビデオ信号用メモ
リ群と、２次元画像データを格納し、ランダム入出力ポ
ートを持つメモリ複数個からなる２次元イメージメモリ
群と、ランダム入力ポートとシリアル出力ポート又はラ
ンダム出力ポートを持つデュアルポート構成のフレーム
メモリと、前記２次元イメージメモリ群の個々のメモリ
のランダム入出力ポートを介して、前記２次元イメージ
メモリ群の個々のメモリ上に、２次元画像データを生成
し、また前記ビデオ信号用メモリ群の個々のメモリのラ
ンダム出力ポート及び前記２次元イメージメモリ群の個
個のメモリのランダム入出力ポートと前記フレームメモ
リのランダム入力ポートを介してデータの転送を行なう
描画転送プロセッサと、前記フレームメモリのシリアル
出力又はランダム出力ポートからの出力データを表示す
るCRTと、CRT表示のための同期信号を出力するCRT表示
制御回路を具備することを特徴とするグラフィックス表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312245A JPH0789275B2 (ja) | 1988-12-09 | 1988-12-09 | グラフィックス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312245A JPH0789275B2 (ja) | 1988-12-09 | 1988-12-09 | グラフィックス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02157798A JPH02157798A (ja) | 1990-06-18 |
| JPH0789275B2 true JPH0789275B2 (ja) | 1995-09-27 |
Family
ID=18026915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63312245A Expired - Fee Related JPH0789275B2 (ja) | 1988-12-09 | 1988-12-09 | グラフィックス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789275B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000224477A (ja) * | 1999-02-02 | 2000-08-11 | Matsushita Electric Ind Co Ltd | 映像表示装置および方法 |
-
1988
- 1988-12-09 JP JP63312245A patent/JPH0789275B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02157798A (ja) | 1990-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801711A (en) | Polyline and triangle strip data management techniques for enhancing performance of computer graphics system | |
| JPH0535913B2 (ja) | ||
| JPS62229381A (ja) | 三次元図形表示装置 | |
| JPH0628485A (ja) | テクスチャーアドレス生成器、テクスチャーパターン生成器、テクスチャー描画装置及びテクスチャーアドレス生成方法 | |
| GB2226479A (en) | Method and apparatus for fractional double buffering | |
| US4845663A (en) | Image processor with free flow pipeline bus | |
| JPH03241480A (ja) | 並列多角形／画素描出用エンジン | |
| CA2298081C (en) | Image processing apparatus and method of same | |
| US5157385A (en) | Jagged-edge killer circuit for three-dimensional display | |
| US5696944A (en) | Computer graphics system having double buffered vertex ram with granularity | |
| US5784075A (en) | Memory mapping techniques for enhancing performance of computer graphics system | |
| US4626839A (en) | Programmable video display generator | |
| JPH0789275B2 (ja) | グラフィックス表示装置 | |
| JPH05249953A (ja) | 画像表示装置 | |
| US6563507B1 (en) | Storage circuit control device and graphic computation device | |
| JP3068590B1 (ja) | ２次元画像処理装置 | |
| JPH0652051A (ja) | 階層メモリ制御 | |
| US6476818B1 (en) | Storage circuit control device and graphic computation device | |
| JP2899838B2 (ja) | 記憶装置 | |
| JPH0916807A (ja) | マルチスクリーン表示回路 | |
| JP2583379B2 (ja) | 疑似３次元画像合成装置及び画像合成方法 | |
| JP3019380B2 (ja) | 画像生成処理装置 | |
| JPS63123176A (ja) | グラフイツクス表示装置 | |
| JP4313892B2 (ja) | 描画装置および描画方法、記録媒体 | |
| JP3358891B2 (ja) | Ｚ値の透視変換処理方法及び画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |