JPH02157798A - グラフィックス表示装置 - Google Patents
グラフィックス表示装置Info
- Publication number
- JPH02157798A JPH02157798A JP63312245A JP31224588A JPH02157798A JP H02157798 A JPH02157798 A JP H02157798A JP 63312245 A JP63312245 A JP 63312245A JP 31224588 A JP31224588 A JP 31224588A JP H02157798 A JPH02157798 A JP H02157798A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- dimensional image
- random
- output port
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 124
- 230000009977 dual effect Effects 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- YEYZALQTJCVXIJ-HXUWFJFHSA-N (2R)-2-amino-2-(methoxymethyl)-4-(4-octylphenyl)butan-1-ol Chemical compound CCCCCCCCC1=CC=C(CC[C@@](N)(CO)COC)C=C1 YEYZALQTJCVXIJ-HXUWFJFHSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は２次元画像と３次元画像やレーザーディスク等
から出力されるビデオ信号を合成し、混在表示するコン
ピュータグラフィックスのグラフィックス表示装置に関
するものである。
から出力されるビデオ信号を合成し、混在表示するコン
ピュータグラフィックスのグラフィックス表示装置に関
するものである。
従来の技術
従来の画像を合成し、表示するグラフィックス表示装置
としては、例えば特開昭６２−１２６４７４号公報に示
されている。その構成を第２図に示す。
としては、例えば特開昭６２−１２６４７４号公報に示
されている。その構成を第２図に示す。
３はＣＲＴ、４はフレームメモリ、８はＣＰＵ。
ｅは画像データ転送のプログラムを内蔵したＲＯＭ、１
０は転送される画像データの読み出し開始、終了アドレ
スを記憶した制御用ＲＡＭ、１１は画像データを格納し
、ランダム入出力ポートを持つメモリ複数個からなるイ
メージメモリ群である。以上の構成において、ＲＯＭｅ
に内蔵されたプログラムによってＣＰＵ８は、イメージ
メモリ群１１の個涜のメモリのデータを制御用ＲＡＭ１
ｏに記憶すしたアドレスに従ってフレームメモリ４へ転
送を行ない、画像を合成し、ＣＲＴ３に表示される。
０は転送される画像データの読み出し開始、終了アドレ
スを記憶した制御用ＲＡＭ、１１は画像データを格納し
、ランダム入出力ポートを持つメモリ複数個からなるイ
メージメモリ群である。以上の構成において、ＲＯＭｅ
に内蔵されたプログラムによってＣＰＵ８は、イメージ
メモリ群１１の個涜のメモリのデータを制御用ＲＡＭ１
ｏに記憶すしたアドレスに従ってフレームメモリ４へ転
送を行ない、画像を合成し、ＣＲＴ３に表示される。
発明が解決しようとする課題
しかしながらこのような構成では、イメージメモリ群へ
の画像データ入力のためのデータバスとイメージメモリ
群からフレームメモリへの画像データ転送のためのデー
タバスが同一であるため。
の画像データ入力のためのデータバスとイメージメモリ
群からフレームメモリへの画像データ転送のためのデー
タバスが同一であるため。
イメージメモリ群の内容を書き変えてから画像を合成す
るのに時間がかかり、またイメージメモリ群を構成する
メモリがランダム入出力ポートのものであるため、シリ
アル入力の画像データを扱うためには何らかの変換手段
が必要であるという問題点を有していた。
るのに時間がかかり、またイメージメモリ群を構成する
メモリがランダム入出力ポートのものであるため、シリ
アル入力の画像データを扱うためには何らかの変換手段
が必要であるという問題点を有していた。
本発明はかかる点に鑑み、ランダム入出力ポートを持つ
メモリからなるイメージメモリ群と、シリアル入力ポー
トとフンダム出力ポートを持つデュアルポート構成のメ
モリからなるイメージメモリ群の２種類のイメージメモ
リ群を持ち、またイメージメモリ群への画像データ入力
のためのデータバスとイメージメモリ群からフレームメ
モリへの画像データ転送のためのデータバスを一部分離
することにより、種々の画像データを高速に合成し、Ｃ
ＲＴに混在表示させるグラフィックス表示装置を提供す
ることを目的とする。
メモリからなるイメージメモリ群と、シリアル入力ポー
トとフンダム出力ポートを持つデュアルポート構成のメ
モリからなるイメージメモリ群の２種類のイメージメモ
リ群を持ち、またイメージメモリ群への画像データ入力
のためのデータバスとイメージメモリ群からフレームメ
モリへの画像データ転送のためのデータバスを一部分離
することにより、種々の画像データを高速に合成し、Ｃ
ＲＴに混在表示させるグラフィックス表示装置を提供す
ることを目的とする。
課題を解決するための手段
本発明は、画像データをスキャンライン順に格納するシ
リアル入力ポートとランダム出力ポートを持つデュアル
ポート構成のメモリ複数個からなるイメージメモリ群と
、２次元画像データを格納し、ランダム入出力ポートを
持つメモリ複数個からなる２次元イメージメモリ群と、
ランダム入力ホートをシリアル出力ポート又はランダム
出力ポートを持つデュアルポート構成のフレームメモリ
と、前記２次元イメージメモリ群の個４のメモリのラン
ダム入出力ポートを介して、前記２次元イメージメモリ
群の個々のメモリ上に２次元画像データを生成し、また
前記イメージメモリ群の個々のメモリのランダム出力ポ
ート及び前記２次元イメージメモリ群の個々のメモリの
ランダム入出力ポートと前記フレームメモリのランダム
入力ポートを介してデータの転送を行なう描画転送プロ
セッサと、前記フレームメモリのシリアル出力ポート又
はランダム出力ポートからの出力データを表示するＣＲ
ＴとＣＲＴ表示のための同期信号を出力するＣＲＴ表示
制御回路を具備することを特徴とするグラフィックス表
示装置である。
リアル入力ポートとランダム出力ポートを持つデュアル
ポート構成のメモリ複数個からなるイメージメモリ群と
、２次元画像データを格納し、ランダム入出力ポートを
持つメモリ複数個からなる２次元イメージメモリ群と、
ランダム入力ホートをシリアル出力ポート又はランダム
出力ポートを持つデュアルポート構成のフレームメモリ
と、前記２次元イメージメモリ群の個４のメモリのラン
ダム入出力ポートを介して、前記２次元イメージメモリ
群の個々のメモリ上に２次元画像データを生成し、また
前記イメージメモリ群の個々のメモリのランダム出力ポ
ート及び前記２次元イメージメモリ群の個々のメモリの
ランダム入出力ポートと前記フレームメモリのランダム
入力ポートを介してデータの転送を行なう描画転送プロ
セッサと、前記フレームメモリのシリアル出力ポート又
はランダム出力ポートからの出力データを表示するＣＲ
ＴとＣＲＴ表示のための同期信号を出力するＣＲＴ表示
制御回路を具備することを特徴とするグラフィックス表
示装置である。
作用
本発明は前記の構成により、シリアル入力ポートとラン
ダム出力ポートを持つデュアルポート構成のメモリ複数
個からなるイメージメモリ群のメモリの内容は、描画転
送プロセッサが２次元画像データを２次元イメージメモ
リ群のメモリに生成している時、またイメージメモリ群
や２次元イメージメモリ群からフレームメモリに転送し
ている時でも、更新が行なえる。従って、イメージメモ
リ群の内容を書き変えながら画像合成を行なうこともで
き、画像合成を高速に行なうことができる。
ダム出力ポートを持つデュアルポート構成のメモリ複数
個からなるイメージメモリ群のメモリの内容は、描画転
送プロセッサが２次元画像データを２次元イメージメモ
リ群のメモリに生成している時、またイメージメモリ群
や２次元イメージメモリ群からフレームメモリに転送し
ている時でも、更新が行なえる。従って、イメージメモ
リ群の内容を書き変えながら画像合成を行なうこともで
き、画像合成を高速に行なうことができる。
また、シリアル入力の画像データを直接イメージメモリ
群のメモリに入力することができる。故に、隠画処理プ
ロセッサによって生成される３次元画像データやレーザ
ーディスク等から出力されるビデオ信号と２次元画像デ
ータの合成を容易に行なうことができる。
群のメモリに入力することができる。故に、隠画処理プ
ロセッサによって生成される３次元画像データやレーザ
ーディスク等から出力されるビデオ信号と２次元画像デ
ータの合成を容易に行なうことができる。
実施例
第１図は本発明の一実施例におけるグラフィックス表示
装置の構成図である。第１図において。
装置の構成図である。第１図において。
１は２次元画像データを格納し、ランダム入出力ポート
をもつメモリからなる２次元イメージメモリ群、２は３
次元画像データをスキャンライン順に格納するシリアル
入力ポートとランダム出力ポートを持つデュアルポート
構成の３次元イメージメモリ群、３はＣＲＴ、４はう・
ンダム入カポートとシリアル出力ポートを持つデュアル
ポート構成のフレームメモリ％６は描画転送プロセッサ
、６はＣＲＴ表示制御回路、７は３次元画像データを生
成する隠画処理プロセッサである。
をもつメモリからなる２次元イメージメモリ群、２は３
次元画像データをスキャンライン順に格納するシリアル
入力ポートとランダム出力ポートを持つデュアルポート
構成の３次元イメージメモリ群、３はＣＲＴ、４はう・
ンダム入カポートとシリアル出力ポートを持つデュアル
ポート構成のフレームメモリ％６は描画転送プロセッサ
、６はＣＲＴ表示制御回路、７は３次元画像データを生
成する隠画処理プロセッサである。
以上のように構成された本実施例のグラフィックス表示
装置について、以下その動作を説明する。
装置について、以下その動作を説明する。
隠画処理プロセッサ９によシ生成される３次元画像デー
タは、３次元イメージメモリ群２のメモリに、シリアル
入力ポートを介してスキャンライン順に格納される。画
像合成を行ないたい３次元画像データが２つ以上ある場
合は、順次、３次元イメージメモリ群２のメモリに前述
のように格納する。一方、描画転送プロセッサにより生
成される２次元画像データは、２次元イメージメモリ群
１のメモリにランダム入出力ポートを介して格納される
。画像合成を行ないたい２次元画像データが２つ以上あ
る場合は、順次２次元イメージメモリ群１のメモリに格
納する。この３次元画像データの格納と２次元画像デー
タの格納は、並列に行なうことができる。
タは、３次元イメージメモリ群２のメモリに、シリアル
入力ポートを介してスキャンライン順に格納される。画
像合成を行ないたい３次元画像データが２つ以上ある場
合は、順次、３次元イメージメモリ群２のメモリに前述
のように格納する。一方、描画転送プロセッサにより生
成される２次元画像データは、２次元イメージメモリ群
１のメモリにランダム入出力ポートを介して格納される
。画像合成を行ないたい２次元画像データが２つ以上あ
る場合は、順次２次元イメージメモリ群１のメモリに格
納する。この３次元画像データの格納と２次元画像デー
タの格納は、並列に行なうことができる。
次に、描画転送プロセッサ６に、合成したい画像データ
を格納したメモリとその画像データの読み出し開始、終
了アドレス及び、フレームメモリ４上の転送先アドレス
をコマンドとして入力することにより、描画転送プロセ
ッサ６は、合成したい画像データを格納したメモリから
フレームメモリ４に画像データを転送する。この転送を
繰シ返すことにより、画像データの合成が、フレームメ
モリ４上で行なわれる。なお、描画転送プロセッサ６に
よる画像データのフレームメモリへの転送と３次元画像
データの３次元イメージメモリ群２への格納も並列して
行なえる。従うて、転送中に３次元イメージメモリ群２
のメモリの内容を更新することができる。
を格納したメモリとその画像データの読み出し開始、終
了アドレス及び、フレームメモリ４上の転送先アドレス
をコマンドとして入力することにより、描画転送プロセ
ッサ６は、合成したい画像データを格納したメモリから
フレームメモリ４に画像データを転送する。この転送を
繰シ返すことにより、画像データの合成が、フレームメ
モリ４上で行なわれる。なお、描画転送プロセッサ６に
よる画像データのフレームメモリへの転送と３次元画像
データの３次元イメージメモリ群２への格納も並列して
行なえる。従うて、転送中に３次元イメージメモリ群２
のメモリの内容を更新することができる。
そして、ＣＲＴ表示制御回路６からの同期信号を受は取
ったＣＲＴＳ上に、２次元と、３次元の混在画像が表示
される。
ったＣＲＴＳ上に、２次元と、３次元の混在画像が表示
される。
以上のように本実施例によれば、描画転送プロセッサ６
が、２次元画像データを生成し、２次元イメージメモリ
群１に格納中でも、又、画像データをフレームメモリ４
に転送中でも、３次元イメージメモリ群２のメモリ内容
の更新を行なうことができるので、画像の合成を高速に
行なうことができる。
が、２次元画像データを生成し、２次元イメージメモリ
群１に格納中でも、又、画像データをフレームメモリ４
に転送中でも、３次元イメージメモリ群２のメモリ内容
の更新を行なうことができるので、画像の合成を高速に
行なうことができる。
なお、本実施例では３次元イメージメモリ群２には、隠
画処理プロセッサによシ生成される３次元画像データを
入力するものとしたが、入力するデータはレーザーディ
スク等から出力されるビデオ信号でもよい。これによシ
、自然画と２次元画像の合成も行なえる。また、フレー
ムメモリは、シリアル出力ポートの代りに、ランダム出
力ポートとしてもよい。また、実施例には書いていない
が、−度合酸した画像を保存しておきたい場合は、フレ
ームメモリから２次元イメージメモリ群へ転送を行ない
、２次元イメージメモリ群に退避させておけばよい。
画処理プロセッサによシ生成される３次元画像データを
入力するものとしたが、入力するデータはレーザーディ
スク等から出力されるビデオ信号でもよい。これによシ
、自然画と２次元画像の合成も行なえる。また、フレー
ムメモリは、シリアル出力ポートの代りに、ランダム出
力ポートとしてもよい。また、実施例には書いていない
が、−度合酸した画像を保存しておきたい場合は、フレ
ームメモリから２次元イメージメモリ群へ転送を行ない
、２次元イメージメモリ群に退避させておけばよい。
発明の詳細
な説明したように、本発明によれば、３次元画像データ
やレーザーデイヌク等から出力されるビデオ信号と２次
元画像の合成を高速にしかも容易に行なうことができる
。またその実現のための構成も簡単なものであシ、その
実用的効果は極めて大きい。
やレーザーデイヌク等から出力されるビデオ信号と２次
元画像の合成を高速にしかも容易に行なうことができる
。またその実現のための構成も簡単なものであシ、その
実用的効果は極めて大きい。
第１図は本発明の一実施例におけるグラフィックス表示
装置の構成図、第２図は従来の画像を合成し、表示する
グラフィックス表示装置の構成図である。 １・・・・・・２次元イメージメモリ群、２・・・・・
・３次元イメージメモリ群、３・・・・・・ＣＲＴ、４
・・・・・・フレームメモリ、６・・・・・・描画転送
プロセッサ、６・・・・・・ＣＲＴ表示制御回路、７・
・・・・・隠画処理プロセッサ。
装置の構成図、第２図は従来の画像を合成し、表示する
グラフィックス表示装置の構成図である。 １・・・・・・２次元イメージメモリ群、２・・・・・
・３次元イメージメモリ群、３・・・・・・ＣＲＴ、４
・・・・・・フレームメモリ、６・・・・・・描画転送
プロセッサ、６・・・・・・ＣＲＴ表示制御回路、７・
・・・・・隠画処理プロセッサ。
Claims (2)
- （１）一画面単位で複数のポリゴンを入力とし、隠画処
理してスキャンライン順に任意の画素単位で連続に３次
元画像データを生成する隠画処理プロセッサと、前記隠
画処理プロセッサによって生成された３次元画像データ
をスキャンライン順に格納するシリアル入力ポートとラ
ンダム出力ポートを持つデュアルポート構成のメモリ複
数個からなる３次元イメージメモリ群と、２次元画像デ
ータを格納し、ランダム入出力ポートを持つメモリ複数
個からなる２次元イメージメモリ群と、ランダム入力ポ
ートとシリアル出力ポート又はランダム出力ポートを持
つデュアルポート構成のフレームメモリと、前記２次元
イメージメモリ群の個々のメモリのランダム入出力ポー
トを介して、前記２次元イメージメモリ群の個々のメモ
リ上に２次元画像データを生成し、また前記３次元イメ
ージメモリ群の個々のメモリのランダム出力ポート及び
前記２次元イメージメモリ群の個々のメモリのランダム
入出力ポートと前記フレームメモリのランダム入力ポー
トを介してデータの転送を行なう描画転送プロセッサと
、前記フレームメモリのシリアル出力ポート又はランダ
ム出力ポートからの出力データを表示するＣＲＴと、Ｃ
ＲＴ表示のための同期信号を出力するＣＲＴ表示制御回
路を具備することを特徴とするグラフィックス表示装置
。 - （２）ビデオ信号をスキャンライン順に格納するシリア
ル入力ポートとランダム出力ポートを持つデュアルポー
ト構成のメモリ複数個からなるビデオ信号用メモリ群と
、２次元画像データを格納し、ランダム入出力ポートを
持つメモリ複数個からなる２次元イメージメモリ群と、
ランダム入力ポートとシリアル出力ポート又はランダム
出力ポートを持つデュアルポート構成のフレームメモリ
と、前記２次元イメージメモリ群の個々のメモリのラン
ダム入出力ポートを介して、前記２次元イメージメモリ
群の個々のメモリ上に、２次元画像データを生成し、ま
た前記ビデオ信号用メモリ群の個々のメモリのランダム
出力ポート及び前記２次元イメージメモリ群の個個のメ
モリのランダム入出力ポートと前記フレームメモリのラ
ンダム入力ポートを介してデータの転送を行なう描画転
送プロセッサと、前記フレームメモリのシリアル出力又
はランダム出力ポートからの出力データを表示するＣＲ
Ｔと、ＣＲＴ表示のための同期信号を出力するＣＲＴ表
示制御回路を具備することを特徴とするグラフィックス
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312245A JPH0789275B2 (ja) | 1988-12-09 | 1988-12-09 | グラフィックス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312245A JPH0789275B2 (ja) | 1988-12-09 | 1988-12-09 | グラフィックス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02157798A true JPH02157798A (ja) | 1990-06-18 |
| JPH0789275B2 JPH0789275B2 (ja) | 1995-09-27 |
Family
ID=18026915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63312245A Expired - Fee Related JPH0789275B2 (ja) | 1988-12-09 | 1988-12-09 | グラフィックス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789275B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000046783A1 (fr) * | 1999-02-02 | 2000-08-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif et procede de presentation video |
-
1988
- 1988-12-09 JP JP63312245A patent/JPH0789275B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000046783A1 (fr) * | 1999-02-02 | 2000-08-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif et procede de presentation video |
| US6928118B1 (en) | 1999-02-02 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Device and method for displaying video |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0789275B2 (ja) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0916806A (ja) | 立体画像処理装置 | |
| US4845663A (en) | Image processor with free flow pipeline bus | |
| JPH03241480A (ja) | 並列多角形／画素描出用エンジン | |
| CA2298081C (en) | Image processing apparatus and method of same | |
| JP2832008B2 (ja) | 画像処理システム | |
| US5157385A (en) | Jagged-edge killer circuit for three-dimensional display | |
| JPH02157798A (ja) | グラフィックス表示装置 | |
| EP0589724B1 (en) | An electronic image processing system and method | |
| JPH05249953A (ja) | 画像表示装置 | |
| US6563507B1 (en) | Storage circuit control device and graphic computation device | |
| JPH0756588B2 (ja) | Ｃｒｔ表示シンボル用ハロー発生装置 | |
| US6476818B1 (en) | Storage circuit control device and graphic computation device | |
| US6046753A (en) | Electronic image processing system for modifying initial image data | |
| JPH0916807A (ja) | マルチスクリーン表示回路 | |
| US6489967B1 (en) | Image formation apparatus and image formation method | |
| KR100213474B1 (ko) | 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로 | |
| JPH11272548A (ja) | 記憶回路制御装置およびグラフィック演算装置 | |
| JPS63123176A (ja) | グラフイツクス表示装置 | |
| JPH0830254A (ja) | 表示効果発生回路 | |
| US7417639B2 (en) | Drawing device and information processing apparatus | |
| JPH04225481A (ja) | 記憶装置 | |
| JPH01173182A (ja) | グラフィックス表示装置 | |
| JPH02166573A (ja) | 隠れ面処理装置 | |
| JPH1049705A (ja) | Ｚバッファ方式隠面消去装置 | |
| JPH06131247A (ja) | フレームバッファ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |