JPH01173182A - グラフィックス表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は３次元多而体物体を２次元スクリーン上に投影
して表示する３次元コンピュータグラフィックスのグラ
フィックス表示装置に関するものである。

従来の技術 ３次元コンピュータグラフィックスにおいては２次元ス
クリーン上へ投影する場合に、一番手前の而のみ全部を
表示し後方の而はそれより前方の而で隠される部分を除
いて表示させる隠面処理を行なう。隠面処理には様々な
方法が従来用いられているがＬＳＩ回路に適する方法と
して隣接スキャンライン間の相関を利用し、１スキヤン
ライン内は２バツフ１アルゴリズムを利用する方法が１
例エバ、エヌ、ガラコーロー他“スーパーバッフ１ニア
　シストリック　ブイ・エル・ニス・アイグラフィック
ス　エンジン　フォー　リアル　タイム　ラスター　イ
メージ　ジェネレーション”１９８６　チャペル　ヒル
　コンファレンス　オン　ベリーラージ　スケール　イ
ンチグレーシラン、ＰＰ、２８５〜３０５に示されてい
る。第２図に従来の隠面処理装置の構成図を示す。１は
１スキヤンラインの隠面処理を行なう演算素子群で、同
一構成のＮ個の演算素子が縦続接続されている。

２は後述するＣＲＴへの同期信号を発生するＣＲＴ表示
制御回路、３は前記演算素子群１での隠面処理結果を表
示するＣＲＴである。

以上の構成において、１スキヤンラインに存在する全セ
グメント情報を演算素子群１に順次入力し、各セグメン
ト内の画素に対応した演算素子で２バツフアアルゴリズ
ムによシ奥行き距離を比較して隠面処理を実行する。１
スキヤンラインに存在する全セグメント情報の処理が終
了したとき各演算素子には隠面処理された各画素の輝度
データが格納されているので、順次シフト出力すること
により各画素の輝度データが出力される。ＣＲＴ表示制
御回路２が０ＲＴ３に表示のための同期信号を出力する
ことにより、ＣＲＴ３上に隠面処理された３次元画像が
表示される。

また、３次元グラフィックス表示装置でも、２次元画像
データを生成、表示させたい場合がある。

従来、２次元画像データの生成、表示はＣＲＴ画而に面
応したフレームメモリに描画するか別のメモリのデータ
を転送してくることにより実現する場合が多い。例えば
、出口能“高速画像データ転送機能を有するＣＲＴコン
トローラ”、情報処理学会研究報告、８６−Ｃム−６０
−７，１９８５に示されている。

第３図に従来の２次元画像データ生成表示装置の構成図
を示す。３はＣＲＴ、４はＣＲＴ３への同期信号を出力
すると共に、後述するフレームメモリ６の表示アドレス
を出力するＣＲＴ表示制御回路、６はＣＲＴ画面の各画
素の輝度データを格納スるフレームメモリ、６はフレー
ムメモリ６上に２次元画像データを生成する描画転送プ
ロセッサ、７はＣＲＴ表示制御回路４から出力される表
示アドレスと描画転送プロセッサ６から出力されるアド
レスを入力とし、どちらか一方のアドレスをフレームメ
モリ５に出力するスイッチ回路である。

以上の構成において、２次元画像データをフレームメモ
リ６へ生成させるには描画転送プロセッサ６がフレーム
メモリ６へ直接描画するか、あるいは他のメモリにあら
かじめ格納された２次元画像データをフレームメモリ６
へ転送する。これＫよシＯＲ丁３上に２次元画像データ
が表示される。

ここまで説明した隠面処理による３次元画像データの生
成１表示と描画転送による２次元画像データの生成９表
示を共に行なう方法として、第４図に示す構成がある。

１は１スキヤンラインの隠面処理を行なう演算素子群、
３はＣＲＴ、　４はＣＲＴ表示制御回路、６はフレーム
メモリ、６は描画転送プロセッサ、７はスイッチ回路で
、第２図、第３図に示すのと同一構成である。８は演算
素子群１の出力とフレームメモリ４の出力を合成しＣＲ
Ｔ３へ出力する合成回路である。

以上の構成において、隠面処理すべきセグメント情報が
１スキャンライン単位に演算素子群１に入力され、処理
結果が合成回路８の一方に入力される。一方、描画転送
プロセッサ６によシフレームメモリ６に生成さへた２次
元画像データが合成回路８のもう一方に入力される。こ
れによりＣｊＲＴｓ上には隠面処理された３次元画像と
、フレームメモリ６に生成された２次元画像が混在して
表示される。

発明が解決しようとする問題点 しかしながら上記のような構成では、演算素子群１で隠
面処理された３次元画像データを直接合成回路８を介し
て０ＲＴ３へ出力しているため、演算素子群１の出力が
０ＲＴ３のリフレッシュタイミングに同期する必要があ
る。したがって、演算素子群１への入力セグメント情報
の与え方を外部で充分管理する必要があると共に、１ス
キヤンライン内の入力セグメント数に制限ができ複雑な
３次元画像が生成できないという問題点を有していた。

本発明はかかる点に鑑み、隠面処理結果をダブルバッフ
ァ構成のフレームメモリを介して出力するグラフィック
ス表示装置を提供することを目的とする。

問題点を解決するための手段 本発明は３次元画像データを格納するダブルバッファ構
成の第１．第２のフレームメモリと、一画面単位で複数
のポリゴンを入力とし、隠面処理してスキャンライン順
にｎ画素単位で連続して３次元画像データを出力する隠
面処理プロセッサと、前記隠面処理プロセッサで生成さ
れた３次元画像データを前記第１又は第２のフレームメ
モリに書き込むための書き込みアドレス生成回路と、２
次元画像データを格納する第３のフレームメモリと、前
記第１又は第２のフレームメモリに格納された３次元画
像データと前記第３のフレームメモリに格納された２次
元画像データを入力とし、３次元画像と２次元画像を合
成して映像信号を出力する合成回路と、前記合成回路か
ら出力された映像信号により２次元及び３次元画像を表
示するＣＲＴと、前記第１又は第２のフレームメモリと
、前記第３のフレームメモリに表示アドレスを出力する
と共に、前記ＣＲＴに同期信号を出力するＣＲＴ表示制
御回路とを備えたグラフィックス表示装置である。

作用 本発明は前記した構成により、隠面処理プロセッサによ
シ生成された３次元画像データを第１（第２）のフレー
ムメモリに入力し、第２（第１）のフレームメモリから
３次画像データを出力して合成回路の一方に入力し、２
次元画像データを第３のフレームメモリから出力して合
成回路のもう一方に入力することにより、３次元画像と
２次元画像を混在させて表示できる。

実施例 第１図は本発明の第１の実施例におけるグラフィックス
表示装置の構成図を示すものである。第１図において、
３はＣＲＴ、４はＣＲＴ表示制御回路、６はフレームメ
モリ、６は描画転送プロセッサ、７はスイッチ回路、８
は合成回路で、第４図に示すのと同一構成である。９．
１０は３次元画像データを格納するフレームメモリ・１
１はポリゴン情報を入力し、隠面処理して３次元画像デ
ータを生成する隠面処理プロセッサ、１２はフレームメ
モリ９又は１０に３次元画像データを書き込むための書
き込みアドレス生成回路、１３は書き込みアドレスと表
示アドレスを切り換えるスイッチ回路、１４は３次元画
像データの書き込み先を切り換えるスイッチ回路、１６
は３次元画像データの読み出し元゛を切シ換えるスイッ
チ回路、１６．１７はそれぞれ２次元、３次元画像デー
タのコード変換ヲ行なうルックアップテーブルである。

以上のように構成された本実施例のグラフィックス表示
装置について、以下その動作を説明する。

まず３次元画像データの元となる一画面分のポリゴン情
報が隠面処理プロセッサ１１に入力される。隠面処理プ
ロセッサ１１では入力したポリゴンの隠面処理をし、ス
キャンライン順にｎ画素単位で連続して３次元画像デー
タを出力する。スキャンライン順に連続して出力した３
次元画像データは、一方のフレームメモリ９（又は１０
）上で書き込みアドレス生成回路１２によシ指定された
アドレスに順次格納される。そしてフレームメモＩＪ　
９　（又は１０）に３次元画像データを格納している期
間に、他方のフレームメモリ１０（又は９）上の３次元
画像データは、ＣＲＴ表示制御回路４により表示アドレ
スが指定され、ルックアップテーブル１７を介して合成
回路８へ出力される。

一方、描画転送プロセッサ６にコマンドを入力して、直
接描画するか、他のメモリからデータ転送することによ
り、フレームメモリ６に２次元画像データが格納される
。この描画転送プロセッサ６がフレームメモリ６に２次
元画像データを生成する期間は、ランダムアクセスで割
シ込みが可能なため、ＣＲＴ表示制御回路４で表示アド
レスが指定されると、フレームメモリ６から２次元画像
データがルックアップテーブル１６を介して合成回路８
のもう一方へ出力される。

そして、合成回路８では２次元画像データと３次元画像
データを合成して、ＣＲＴ表示制御回路４によシ同期信
号を受は取ったＣＲＴ３上に２次元と３次元の混在画像
が表示される。

なお、３次元画像データを格納するフレームメモＩ７９
　、１０の格納と表示の切り換えは、隠面処理プロセッ
サ１１で一画面分の隠面処理が終了した後のＣＲＴ３の
垂直表示帰線区間に行なわれる。

以上のようにこの実施例によれば、隠面処理を行なった
３次元画像と他の２次元画像を容易にリアルタイムで合
成することができる。また、この実施例においては２次
元画像データを格納するフレームメモリ６及び３次元画
像データを格納するフレームメモリ９，１ｏと合成回路
８との間にルックアップテーブル１６及び１７を設ける
ことＫよシ、２次元画像データと３次元画像データの画
素深度が異なる画像データの合成も容易にできる。

なお、この実施例においてフレームメモリ９゜１０．１
１からの表示データは、シリアルポートの出力を用いる
構成を示したが、ランダムボートの出力を用いてもよい
。また、フレームメモリ９゜１ｏのシリアルポートの入
出力端子が共通の場合は、スイッチ回路１４．１５は共
通のスイッチ回路で置き換えてもよい。

発明の詳細 な説明したように、本発明によれば、３次元画像データ
の元となるポリゴン情報の一画面分の個数に制限なく、
２次元画像データと３次元画１象データを容易に合成し
て表示することができ、°その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のグラフィックス表示
装置の構成図、第２図は従来の３次元グラフィックス表
示装置の構成図、第３図は従来の２次元グラフィックス
表示装置の構成図、第４図は従来の３次元グラフィック
ス表示装置と２次元グラフィックス表示装置とを合成し
たグラフィックス表示装置の構成図である。 ３・・・・・・ＣＲＴ、４・・・・・・ＣＲＴ表示制御
回路、６・・・・・・フレームメモリ、６・・・・・・
描画転送プロセッサ、８・・・・・・合成回路、９．１
０・・・・・・フレームメモリ、１１・・・・・・隠面
処理プロセッサ、１２・・・・・・書き込みアドレス生
成回路、７，１３，１４．１５・・・・・・スイッチ回
路、１６．１７・・・・・・ルックアップテーブル０

Claims (1)

【特許請求の範囲】
1. ３次元画像データを入力して格納した３次元画像データ
   の出力を画面単位で交互に行なうダブルバッファ構成の
   第１、第２のフレームメモリと、一画面単位で複数のポ
   リゴンを入力とし、隠面処理してスキャンライン順にｎ
   画素単位で連続して３次元画像データを出力する隠面処
   理プロセッサと、前記隠面処理プロセッサから前記第１
   又は第２のフレームメモリに３次元画像データを格納す
   る際の書き込みアドレスを生成する書き込みアドレス生
   成回路と、２次元画像データを格納する第３のフレーム
   メモリと、前記第１又は第２のフレームメモリに格納さ
   れた３次元画像データと前記第２のフレームメモリに格
   納された２次元画像データを入力とし、３次元画像と２
   次元画像を合成して映像信号を出力する合成回路と、前
   記合成回路から出力された映像信号により、２次元及び
   ３次元の画像を表示するＣＲＴと、前記第１又は第２の
   フレームメモリと、前記第３のフレームメモリに表示ア
   ドレスを出力すると共に、前記ＣＲＴに同期信号を出力
   するＣＲＴ表示制御回路とを備えたことを特徴とするグ
   ラフィックス表示装置。