JPH03291774A - グラフィックス表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は３次元多面体物体を２次元スクリーン上に投影
して表示する３次元コンピュータグラフィックス表示装
置に関するものである。

従来の技術 ３次元コンピュータグラフィックスにおいて２次元スク
リーン上に投影する場合に　一番手前の面のみ全部を表
示し　後方の面はそれより前方の面で隠される部分を除
いてから表示さぜるという隠面処理を行なう。隠面処理
には様々な方法が従来から用いられている力＜、ＬＳＩ
回路に適する方法として（よ　隣接スキャンライン間の
相関を利用Ｌ　１スキヤンライン内はＺバッファアルゴ
リズムを利用する方法が例え（渋　工人　ガラコーロー
他パス−パーバッファ：　ア　シストリック　ブイ・エ
ル・ニス・アイ　グラフィックス　エンジンフォー　リ
アル　タイム　ラスター　イメージジェネレーション”
１９８５　　チャペル　ヒルコンファレンス　オン　ベ
リー　ラージ　スケル　インテグレーション、　ＰＰ、
２８５〜３０５　　（Ｎ、Ｇｈａｒａｃｈｏｒｌｏｏ　
”　　５ｕｐｅｒ　ｂｕｆｆｅｒ　　：　　ａ　　５ｙ
ｓｔ。

１ｉｃ　　ＶＬＳＩ　　ｇｒａｐｈｉｃｓ　　ｅｎｇｉ
ｎｅ　　ｆｏｒ　　ｒｅａｌ　　ｔｌｍｅ　　ｒａｓｔ
ｅｒ　　ｉｍａｇｅ　　ｇｅｎｅｒａｔｊ、ｏｎ　”　
　１９８５　Ｃｈａｐｅｌ　　Ｈｉ、ｌｌ　　Ｃｏｎｆ
ｅｒｅｎｃｅ　ｏｎ　　ｖｅｒｙ　　ｌａｒｇｅ　５ｃ
ａｌｅ　　Ｉｎｔｅｇｒａｔｉｏｎ　　ｐｐ、２８５〜
３０５）に示されている。

第３図に従来の隠面処理装置のブロック図を示す。　１
はＮ個の演算素子を縦続接続した構成で、奥行きを有し
た多角形を各スキャンライン平面で切断した線分データ
を人力して、　１スキヤンライン内の隠面処理を行なう
隠面処理プロセッサ、　２は後述するＣＲＴへの同期信
号を発生する同期信号発生回路、　３は前記隠面処理プ
ロセッサ１での隠面処理結果を表示するＣＲＴである。

以上の構成において、　１スギヤンライン内に存在する
すべての線分データを隠面処理プロセッサ１に順次人力
し　各画素に対応した演算素子でＺバッファアルゴリズ
ムにより奥行き距離を比較して隠面処理を実行する。　
１スキヤンラインが終了すると、各演算素子に格納され
ている隠面処理された各画素の輝度データが順次出力さ
れる。そして、同期信号発生回路２がＣＲＴ３に表示の
ための同期信号を出力すると、ＣＲＴａ上には隠面処理
された３次元画像が表示される。

また　３次元グラフィックス表示装置で耘　２次元画像
を生成し表示させたい場合がある。従来、２次元画像を
生成し表示する際には、　ＣＲＴ画面に対応したフレー
ムメモリに直接描画する力＼　別のメモリに蓄えていた
データを転送してくることにより実現する場合が多い。

例え（よ　出ロ他゛高速画像データ転送機能を有するＣ
ＲＴコントロラ′″　情報処理学会研究報告、　８５−
ＣＡ−６０７，１９８５に示されている。

第４図に従来の２次元グラフィックス表示装置のブロッ
ク図を示す。３はＣＲＴ、４は２次元画像を生成する描
画転送プロセッサ、　５は２次元画像の各画素の輝度デ
ータを格納するフレームメモリ、　６はＣＲＴ３への同
期信号を出力するととも艮　フレームメモリ５に表示ア
ドレスを出力する表示制御同区　７は描画転送プロセッ
サ４から出力されるアドレスと表示制御回路６から出力
されるアドレスとを入カレ　どちらか一方のアドレスを
フレームメモリ５に出力するセレクタである。

以上の構成において、描画転送プロセッサ４がフレーム
メモリ５に直接描画する力＼　別のメモリに蓄えていた
データをフレームメモリ５に転送してくることにより、
フレームメモリ５には２次元画像の輝度データが格納さ
れる。そして、表示制御回路６によりＣＲＴ３には２次
元画像が表示される。

ここまで説明した隠面処理による３次元画像の生成・表
示と描画転送による２次元画像の生成・表示をともに行
なう方法として、第５図に示す構成がある。　１は隠面
処理プロセラ六　３はＣＲＴ、４は描画転送プロセッサ
、　５はフレームメモリ、６は表示制御同区　７はセレ
クタで、以」二は第３皿　第４図に示すものと同一構成
である。　８は隠面処理プロセッサ１の出力とフレーム
メモリ５の出力を合成しＣＲＴ３へ出力する合成回路で
ある。

以」二の構成において、隠面処理プロセッサ１でスキャ
ンライン単位に隠面処理された３次元画像の輝度データ
が合成回路８の一方に入力され　また描画転送プロセッ
サ４によりフレームメモリ５上に生成された２次元画像
の輝度データは表示制御回路６の制御のもと合成回路８
のもう一方に入力される。これによりＣＲＴ３には隠面
処理された３次元画像とフレームメモリ５上に生成され
た２次元画像が合成されて表示される。

発明が解決しようとする課題 しかしながら上記のような構成で（戴　２次元画像と３
次元画像の生成方法と制御方法が異なるた敷　２次元画
像に同期させて３次元画像を生成・表示させることは難
しく、複雑なハードウェアになるという問題点を有して
い池 本発明はかかる点に鑑へ　簡単な制御のハードウェアで
３次元画像を高速に生成し　２次元画像と合成して表示
するグラフィックス表示装置を提供することを目的とす
る。

課題を解決するための手段 本発明（よ　直線等の２次元物体の描画コマンドまたは
データを人力した場合には、　各画素のアドレスを計算
して、ＸＹ座標を表わすアドレスとそれに対応する画素
の輝度データまたは色コードを順次出力し　奥行きを有
した多角形等の３次元物体の描画コマンドまたはデータ
を入力した場合には、　各スキャンライン平面で切断し
た線分データに変換して、Ｙ座標を表わすアドレスとそ
れに対応するスキャンラインの線分データを順次出力す
る描画プロセッサと、 前記描画プロセッサから出力された１画面分の２次元物
体の輝度データまたは色コードを各画素位置に格納する
のフレームメモリと、 前記描画プロセッサから出力された１画面分の３次元物
体の線分データを各スキャンライン位置に格納するセグ
メントメモリと、 水平同期信号と垂直同期信号およびＸＹ座標を表わす表
示アドレスを生成して、各スキャンライン単位に　前記
フレームメモリからは各画素の輝度データまたは色コー
ドを、前記セグメントメモリからは線分データを出力す
る制御を行う表示制御回路と、 前記セグメントメモリから１スキヤンライン分の線分デ
ータを順次人力して、各画素に展開した後隠面処理ＬＡ
　１スキヤンラインが終了するとスキャンライン終了デ
ータを入力して、隠面処理結果である各画素の輝度デー
タまたは色コードを出力する隠面処理プロセッサと、 一方からは前記フレームメモリから出力された２次元物
体の各画素の輝度データまたは色コードを入力し　他方
からは前記隠面処理プロセッサから出力された３次元物
体の各画素の輝度データまたは色コードを入力して、合
成した後出力する合成回路とを備えたグラフィックス表
示装置である。

作　　　用 本発明は前記した構成により、描画プロセッサで２次元
画像だけでなく、３次元画像の線分データも生成し　ま
た表示制御回路での制御で、フレームメモリから２次元
画像を出力するだけでなく、セグメントメモリからも線
分データを出力して、隠面処理プロセッサに入力するこ
とにより３次元画像を出力Ｌ　２次元画像と３次元画像
を合成表９− 示することかできる。

実施例 第１図は本発明の実施例におけるグラフィックス表示装
置のブロック図である。第１図において、１は隠面処理
プロセッサ、３はＣＲＴ、５はフレームメモリ、　６は
表示制御回路　７はセレク久８は合成回路で、以上は第
５図に示した従来例と同一構成である。９は２次元物体
のデータを入力した場合には各画素データに展開して出
力し　３次元物体のデータを入力した場合には各スキャ
ンライン平面で切断した線分データに変換して出力する
描画プロセッサ、　１０は１画面分の３次元物体の線分
データを各スキャンライン位置に格納するセグメントメ
モリ、　１１は１スキヤンライン分の２次元物体の輝度
データを格納するラインバッファである。

以上のように構成された本実施例のグラフィックス表示
装置について、以下動作を説明する。

まずセグメントメモリ１０への書き込みと読みだしの動
作を第２図を用いて説明する。

０− 簡単のためセグメントメモリ１０は１６Ｘ１６の構成に
している。行アドレスはＸ座標に対応し列アドレスは格
納している線分データの数に対応している。そして、Ａ
−Ｋまで１１個の多角形を線分データとしてすでに格納
しているものとする。

描画プロセッサ９からセグメントメモリ１０へ書き込む
場合には、　各スキャンラインに対応した行アドレスに
現在まで格納されている線分データ数を列アドレスとし
て、多角形単位に行方向に線分データを格納する。表示
制御回路６によりセグメントメモリ１０から読み出す場
合には、　各スキャンライン単位に存在するすべての線
分データを列方向に出力する。このようにして、セグメ
ントメモリ１０には線分データを、多角形単位で書き込
へ　スキャンライン単位で読み出す。

次に全体の動作について、描画プロセッサ９によるフレ
ームメモリ５とセグメントメモリ１０への書き込みと、
表示制御回路６によるフレームメモリ５とセグメントメ
モリ１０からの読みだしとに分けて説明する。

１ 直線等の２次元物体のデータを描画プロセッサ９に入力
した場合には　各画素のアドレスを計算して、ＸＸ座標
を表わすアドレスとそれに対応する画素の輝度データを
順次出力し　フレームメモリ５には１画面分の２次元物
体の輝度データが各画素位置に格納される。一方多角形
等の３次元物体のデータを描画プロセッサ９に入力した
場合に＋１　　各スキャンライン平面で切断した線分デ
ータに変換して、Ｘ座標を表わすアドレスとＸ座標に対
応する格納アドレスとそれに対応するスキャンラインの
線分データを順次出力し　セグメントメモリ１０には１
画面分の３次元物体の線分データが各スキャンライン位
置に格納される。このようにして、描画プロセッサ９に
より、　２次元物体の輝度データをフレームメモリ５に
　３次元物体の線分データをセグメントメモリ１０に書
き込む。

表示制御回路６からＣＲＴ　３に水平同期信号と垂直同
期信号を出力すると共ｉ、、ＸＹ座標を表わす表示アド
レスが出力されると、フレームメモリ５からは各スキャ
ンライン単位にシリアルボート２− を介して各画素の輝度データが出力され　セグメントメ
モリ１０からは各スキャンライン単位にシリアルボート
を介して線分データが出力される。

そして、隠面処理プロセッサ１ではセグメントメモリ１
０から１スキヤンライン分の線分データを順次入力して
、各画素に展開した後隠面処理し１スキヤンラインが終
了するとＣＲＴ３の水平帰線区間内にスキャンライン終
了データを入力して、隠面処理結果である各画素の輝度
データを出力する。このように３次元画像の輝度データ
は隠面処理プロセッサ１で１スキヤンライン分遅れるの
で、ラインバッファ１１では２次元画像の輝度データも
隠面処理プロセッサ１の遅延分と同じ１スキヤンライン
分遅延させる。そして、合成回路８で（主フレームメモ
リ５からラインバッファ１１を介して出力された２次元
物体の各画素の輝度データを一方から人力し　セグメン
トメモリ１０から隠面処理プロセッサ１を介して出力さ
れた３次元物体の各画素の輝度データを他方から入力し
て、　２次元画像と３次元画像を合成してＣＲＴ３に表
示す３− る。このようにして、表示制御回路６により、フレーム
メモリ５からラインバッファ１１を介して２次元物体の
輝度データを読みだヒ　セグメントメモリ１０から隠面
処理プロセッサ１を介して３次元物体の輝度データを読
みだして合成表示する。

以上のように本実施例によれば　３次元描画の機能を一
部付加した描画プロセッサ９とスキャンライン単位に処
理する隠面処理プロセッサ１の間に　多角形単位に書き
込みスキャンライン単位に読み出せるセグメントメモリ
を設けたことにより、簡単な制御のハードウェアで３次
元画像を高速に生成Ｌ　２次元画像と容易に合成して表
示することができる。

な抵　本実施例において、　２次元物体の輝度データと
３次元物体の輝度データの同期をとるた敦２次元側にラ
インバッファ１１を挿入した力丈　これはラインバッフ
ァ１１を使用せずに　描画プロセッサってセグメントメ
モリ１０への書き込みアドレスを２次元側と３次元側で
１スキヤンラインずらすように制御することで対処して
もよい。

４− 発明の詳細 な説明したよう艮　本発明によれＣ′Ｌ　２次元画像と
３次元画像の生成と制御を共通にしたうえで、　３次元
画像生成用に隠面処理プロセッサを付加することにより
、簡単なハードウェアで２次元画像と３次元画像を高速
に生成して合成表示させることができ、その実用的効果
は太きし−

【図面の簡単な説明】

第１図は本発明における一実施例のグラフィックス表示
装置のブロック図　第２図は同実施例の動作説明医　第
３図は従来の３次元グラフィックス表示装置内の隠面処
理装置のブロックは　第４図は従来の２次元グラフィッ
クス表示装置のブロック図　第５図は従来のグラフィッ
クス表示装置のブロック図である。

Claims (1)

1. 【特許請求の範囲】 直線等の２次元物体の描画コマンドまたはデータを入力
   した場合には、各画素のアドレスを計算して、ＸＹ座標
   を表わすアドレスとそれに対応する画素の輝度データま
   たは色コードを順次出力し、奥行きを有した多角形等の
   ３次元物体の描画コマンドまたはデータを入力した場合
   には、各スキャンライン平面で切断した線分データに変
   換して、Ｙ座標を表わすアドレスとそれに対応するスキ
   ャンラインの線分データを順次出力する描画プロセッサ
   と、 前記描画プロセッサから出力された１画面分の２次元物
   体の輝度データまたは色コードを各画素位置に格納する
   のフレームメモリと、 前記描画プロセッサから出力された１画面分の３次元物
   体の線分データを各スキャンライン位置に格納するセグ
   メントメモリと、 水平同期信号と垂直同期信号およびＸＹ座標を表わす表
   示アドレスを生成して、各スキャンライン単位に、前記
   フレームメモリからは各画素の輝度データまたは色コー
   ドを、前記セグメントメモリからは線分データを出力す
   る制御を行う表示制御回路と、 前記セグメントメモリから１スキャンライン分の線分デ
   ータを順次入力して、各画素に展開した後隠面処理し、
   １スキャンラインが終了するとスキャンライン終了デー
   タを入力して、隠面処理結果である各画素の輝度データ
   または色コードを出力する隠面処理プロセッサと、 一方からは前記フレームメモリから出力された２次元物
   体の各画素の輝度データまたは色コードを入力し、他方
   からは前記隠面処理プロセッサから出力された３次元物
   体の各画素の輝度データまたは色コードを入力して、合
   成した後出力する合成回路とを備えたことを特徴とする
   グラフィックス表示装置。