JPS63123176A - グラフイツクス表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ２　ペーゾ 産業上の利用分野 本発明は３次元多面体物体を２次元スクリーン上に投影
して表示する３次元コンピュータグラフィックスのグラ
フィックス表示装置に関するものである。

従来の技術 ３次元コンピュータグラフィックスにおいては２次元ス
クリーン上へ投影する場合に、一番手前の面のみ全部を
表示し後方の面はそれより前方の面で隠される部分を除
いて表示させる隠面処理を行う、隠面処理には様々な方
法が従来用いられているがＬＳＩ回路に適する方法とし
て隣接スキャンライン間の相関を利用し、１スキャンラ
イン内はＺバッファアルゴリズムを利用する方法が例え
ハ、エヌ、カラコーロー他°“スーパーバッファニア　
シストリック　ブイ・エル・ニスｅアイ　グラフィック
ス　エンジン　フォー　リアル　タイム　ラスター　イ
メージジェネレーション″。

１９８６　チャペル　ヒル　コンファレンス　オンヘリ
−ラージ　　スケール　インテグレーショ３　ベー／ ン、ＰＰ、２８５〜３０５　に示されている。第２図に
従来の隠面処理装置の構成図を示す。１は１スキャンラ
インの隠面処理を行う演算素子群で、同一構成のＮ個の
演算素子が縦続接続されている。２はＣＲＴ、３は演算
素子群１での処理結果をＣＲＴへ表示させるＣＲＴ表示
制御回路である。

以上の構成において、１スキャンラインに存在する全セ
グメント情報を演算素子群１に順次入力し、各セグメン
ト内の画素に対応した演算素子でＺバッファアルゴリズ
ムによシ奥行き距離を比較して隠面処理を実行する。１
スキャンラインに存在する全セグメント情報の処理が終
了したとき演算素子１−１〜１−Ｎには隠面処理された
各画素の輝度データが格納されているので、順次シフト
出力することにより各画素の輝度データが出力される。

ＣＲＴ表示制御回路３がＣＲＴ２に表示のための同期信
号を出力することによシ、ＣＲＴ２上に隠面処理された
画像が表示される。

また、３次元グラフィックス表示装置でも、２次元画像
データを生成、表示させたい場合がある。

従来、２次元画像データの生成、表示はＣＲＴ画か 面に対応したフレームメモリに描画する９別のメモリの
データを転送してくることによシ実現する場合が多い。

例えば、出ロ他゛高速画像データ転送機能を有するＣＲ
Ｔコントローラ″、情報処理学会研究報告、　８５−Ｃ
Ａ−６０−７、１９８５に示されている。

第３図に従来の２次元画像データ生成１表示装置の構成
図を示す。２はＣＲＴ、４はＣＲＴ画面の各画素の輝度
データを格納するフレームメモリ、５はフレームメモリ
４２次元画像データを生成する描画転送プロセッサ、６
はフレームメモリ４に格納される画素データをＣＲＴ２
へ転送表示させるＣＲＴ表示制御回路である。

以上の構成において、２次元画像データをフレームメモ
リ４へ生成させるには描画転送プロセッサ６がフレーム
メモリ４へ直接描画するか、あるいは他のメモリに予め
格納された２次元画像データをフレームメモリ４へ転送
する。これによりＣＲＴ２上に２次元画像データが表示
される。

５　ベージ ととまで説明した隠面処理と２次元画像データの生成１
表示を共に行う方法として第４図に示す構成がある。１
は１スキャンラインの隠面処理を行う演算素子群、２は
ＣＲＴ、４はフレームメモリ、６は描画転送プロセッサ
、６はＣＲＴ表示制御回路で第２図、第３図に示すのと
同一構成である。７は演算素子群１の出力とフレームメ
モリ４の出力を合成しＣＲＴ２へ出力する合成器である
。

以上の構成において、隠面処理すべきセグメント情報が
１スキャンライン単位に演算素子群１に入力され、処理
結果が合成器子の一方に入力される。一方、描画転送プ
ロセッサ６によりフレームメモリ４に生成された２次元
画像データが合成器７のもう一方に入力される。これに
よりＣＲＴ２上には隠面処理された画像と、隠面処理さ
れない２次元画像データが混在して表示される。

発明が解決しようとする問題点 しかしながらこのような構成では、隠面処理さ画 れた画像と２次元７像データの合成をＣＲＴ２への出力
信号で行っているため、演算素子群１の出力６　ページ がＣＲＴ２のリフレッシュタイミングに同期する必要が
ある。従って、演算素子群１への入力セグメント情報の
与え方を外部で充分管理する必要があると共に、演算素
子群１の出力がＣＲＴ２のリフレッシュタイミングに同
期して得られるように各演算素子の高速処理と処理内容
の限定が必要となってくるという問題点を有していた。

本発明は前記問題点に鑑み、隠面処理する演算素子群が
出力データの有効信号を出力し、処理結果をフレームメ
モリの直列入力ポートへ出力することにより、隠面処理
された画像データと隠面処理されない２次元画像データ
をフレームメモリ上で合成し、ＣＲＴに混在表示させる
グラフィックス表示装置を提供することを目的とする。

問題点を解決するための手段 本発明は、ランダムアクセスポートと直列入力ポートと
直列出力ポートの３ポートを有するフレームメモリと、
互いに縦続接続することにより１スキャンラインの隠面
処理を行う演算素手群と、２次元画像データを生成する
描画転送プロセッサ７　ベー。

と、フレームメモリ上の画像データを表示するＣＲＴと
、ＣＲＴに表示のための同期信号を出力するＣＲＴ表示
制御回路とを具備するグラフィックス表示装置である。

作　　用 本発明はこのような構成により、各スキャンラインに存
在する３次元画像データのセグメント情報を演算素子群
が順次Ｚバッファアルゴリズムによシ隠面処理し、処理
結果を出力データ有効信号と共にフレームメモリの直列
入力ポートへ出力する。一方、隠面処理されない２次元
画像データをフレームメモリのランダムアクセスホート
ラ介シて入出力する。これにより、隠面処理された画像
データと隠面処理されない２次元画像データとの合成を
、フレームメモリ上で高速に、しかも簡単に行うことが
できる。さらに、隠面処理された画像データを直接ＣＲ
Ｔ表示するために絶対的に必要であった入力セグメント
情報の与え方の管理、各演算素子の高速処理、処理内容
の限定をなくすことができる。

実施例 第１図は本発明の一実施例におけるグラフィックス表示
装置の構成図である。第１図において、２はＣＲＴ、５
は描画転送プロセッサで、以上は第４図に示すのと同一
構成である。８は１スキャンラインの隠面処理を行う演
算素子群で、同一構成のＮ個の演算素子が縦続接続され
ている。第４図に示す演算素子群１とほぼ同一構成であ
るが左端の演算素子８−１が外部へデータ出力するとき
に出力データ有効信号も同時出力する点が異なる。

９はフレームメモリで、ＣＲＴ２の各画素の輝度データ
を格納するメモリ１０．メモリ１ｏから並列出力された
表示データを直列データに変換しＣＲＴ２へ出力するバ
ッファ１１．直列入力された輝度データをメモリ１ｏへ
並列出力するバッファ１２．フレームメモリ９と外部と
の入出力を制御するメモリ制御回路１３で構成される。

１４はフレームメモリ９に格納される輝度データをＣＲ
Ｔ２へ表示させるＣＲＴ表示制御回路である。

本実施例の動作を以下に説明する。隠面処理す９　ベー
ジ ベきセグメント情報が１スキャンライン単位に演算素子
群８に入力され、処理結果がフレームメモリ９のバッフ
ァ１２に出力される。バッファ１２はフレームメモリ９
の直列入力ポートを構成するものである。演算素子群８
が処理結果を出力するときに同時出力される出力データ
有効信号によりバッファ１２はデータ入力を実行する。

出力データ有効信号はメモリ制御回路１３にも入力され
、バッファ１２に直列入力データが満杯になったときに
格納すべきメモリ１０のアドレスを指定する。

一方、描画転送プロセッサ５は２次元画像データをメモ
リ１ｏ上に生成するため、フレームメモリ９０ランダム
アクセスポートに接続される。描画転送プロセッサ５は
ランダムアクセスしたいメモリ１０のアドレスをメモリ
制御回路１３へ出力して、メモリ１ｏの任意のアドレス
にアクセスできる。また、ＣＲＴ表示制御回路１４はＣ
ＲＴ２に表示のための同期信号を出力すると共に、メモ
リ制御回路１３にＣＲＴに表示すべきデータが格納され
るメモリ１０のアドレスを指定する。並列出１０ページ 力された表示データはバッファ１１に格納され、ＣＲＴ
表示制御回路１４が出力するシフト信号に従って順次Ｃ
ＲＴ２へ直列出力される。バッファ１１はフレームメモ
リ９の直列出力ポートを構成するものである。

以上のように、本実施例によれば隠面処理された画像デ
ータをフレームメモリ９の直列入力ポートに、隠面処理
されない２次元画像データをランダムアクセスポートに
入力することによりフレームメモリ９上で両者が合成で
きる。メモリ制御回路１３は描画転送プロセッサ５とバ
ッファ１２の出力データの書込みアドレスが一致した場
合に調停を行なうが、それ以外は同時書込みが可能で高
速なデータ入力ができる。また、演算素子群８の出力デ
ータはスキャンライン単位に出力されるため、メモリ１
０への書込みアドレスは一定アドレス値の更新でよく、
アドレス管理が簡単である。

さらに、演算素子群８から出力される出力データ有効信
号に従ってバッファ１２がデータ入力すればよいので、
演算素子群８へ入力セグメント情報を与えるタイミング
を外部で管理する必要がない。

発明の詳細 な説明したように、本発明によれば隠面処理された画像
データをフレームメモリの直列入力ポートに、隠面処理
されない画像データをフレームメモリのランダムアクセ
スポートに入力することにより、両者をフレームメモリ
上で高速に、しかも簡単な構成で合成できる。これによ
り、隠面処理すべき入力セグメント情報を演算素子群に
与えるタイミングを外部で管理する必要がなくなると共
に、画像データの隠面処理がＣＲＴのリフレッシュタイ
ミングに追随できない場合にも表示が可能となり、その
実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例におけるグラフィックス表示
装置の構成図、第２図は従来の隠面処理の構成図、第３
図は従来の２次元画像データ生成。 表示装置の構成図、第４図は隠面処理と２次元画像デー
タの生成１表示を同時に行う従来のグラフィックス表示
装置の構成図である。 ２・・・・・・ＣＲＴ、６・・・・・・描画転送プロセ
ッサ、８・・・・・・演算素子群、９・・・・フレーム
メモリ、１４・・・・・・ＣＲＴ表示制御回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. ランダムアクセスポートと直列入力ポート直列出力ポー
   トの３ポートを有するフレームメモリと、表示装置の１
   スキャンラインの画素数に対応して存在し互いに縦続接
   続することにより１スキャンラインの隠面処理を行い、
   処理結果を出力データ有効信号と共に前記フレームメモ
   リの直列入力ポートへ出力する演算素子群と、前記フレ
   ームメモリのランダムアクセスポートを介して２次元画
   像データを生成する描画転送プロセッサと、前記フレー
   ムメモリの直列出力ポートからの出力データを表示する
   ＣＲＴと、前記フレームメモリの直列出力ポートからの
   出力タイミングを制御し前記ＣＲＴに表示のための同期
   信号を出力するＣＲＴ表示制御回路とを具備することを
   特徴とするグラフィックス表示装置。