CN105975419A - 一种Displayport接口及其时钟恢复的方法 - Google Patents

一种Displayport接口及其时钟恢复的方法 Download PDF

Info

Publication number
CN105975419A
CN105975419A CN201610274232.5A CN201610274232A CN105975419A CN 105975419 A CN105975419 A CN 105975419A CN 201610274232 A CN201610274232 A CN 201610274232A CN 105975419 A CN105975419 A CN 105975419A
Authority
CN
China
Prior art keywords
signal
flush bonding
bonding processor
clock
clock synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610274232.5A
Other languages
English (en)
Other versions
CN105975419B (zh
Inventor
舒玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Pico Technology Co Ltd
Original Assignee
Beijing Pico Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Pico Technology Co Ltd filed Critical Beijing Pico Technology Co Ltd
Priority to CN201610274232.5A priority Critical patent/CN105975419B/zh
Publication of CN105975419A publication Critical patent/CN105975419A/zh
Application granted granted Critical
Publication of CN105975419B publication Critical patent/CN105975419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种Displayport接口及其时钟恢复的方法，该方法包括：将一个时钟同步芯片通过IIC总线连接到Displayport接口的嵌入式处理器，使嵌入式处理器可以通过IIC总线控制时钟同步芯片；将Displayport接口连接器的辅助传输通道连接到嵌入式处理器；将Displayport接口连接器的主通道和热插拔检测通道连接到时钟同步芯片；当链路训练成功后，利用时钟同步芯片从主通道的信号中恢复时钟信号，并将时钟信号、主通道的信号和热插拔检测通道的信号同步发送给嵌入式处理器，从而有效降低了码间串扰，实现了优良的通信质量，并且对不同厂商生产的设备有更好的兼容性。

Description

一种Displayport接口及其时钟恢复的方法
技术领域
本发明涉及计算机硬件技术领域，特别涉及一种Displayport接口及其时钟恢复的方法。
背景技术
高清数字视频已经逐步达到4K甚至8K的分辨率，对视频数据信号的传输物理层设计提出了新的挑战。与上一代视频接口协议HDMI相比，Displayport接口采用嵌入码流的时钟代替独立的时钟信号，从而进一步减少链路数量，提升物理带宽，为了实现物理层信号0/1数量均衡以保证时钟连续，发送端采用8b/10b编码对信号进行处理。在接收端需要对信号进行位同步以实现时钟恢复，由于信号速率高达5.4Gbps，需要最大程度的消除码间串扰，保证码元的时序要求以实现优良的通信质量。目前，采用嵌入式处理器对信号进行时钟恢复难以满足要求。
发明内容
为了实现Displayport接口数据链路信号快速、稳定的时钟恢复并降低码间串扰，本发明提供了一种Displayport接口及其时钟恢复的方法。
依据本发明的一个方面，本发明提供了一种Displayport接口时钟恢复的方法，包括：
将一个时钟同步芯片通过IIC总线连接到Displayport接口的嵌入式处理器，使所述嵌入式处理器可以通过IIC总线控制所述时钟同步芯片；
将Displayport接口连接器的辅助传输通道连接到所述嵌入式处理器；将Displayport接口连接器的主通道和热插拔检测通道连接到所述时钟同步芯片；
当链路训练成功后，利用所述时钟同步芯片从所述主通道的信号中恢复时钟信号，并将所述时钟信号、所述主通道的信号和所述热插拔检测通道的信号同步发送给所述嵌入式处理器。
其中，所述方法还包括：
在链路训练的时钟恢复阶段，利用所述嵌入式处理器控制所述时钟同步芯片将均衡器配置为固定模式；利用所述嵌入式处理器监控所述时钟同步芯片的锁相环是否被锁定；将所述时钟同步芯片的输出使能端连接到所述嵌入式处理器，当所述时钟同步芯片的锁相环被锁定时，所述嵌入式处理器向所述时钟同步芯片的输出使能端发送控制信号，将所述时钟同步芯片的工作模式从掉电模式转换为工作模式；
在链路训练的通道均衡阶段，利用所述嵌入式处理器控制所述时钟同步芯片将均衡器配置为广适模式。
其中，所述方法还包括：
在进行视频数据传输的过程中，利用所述嵌入式处理器监控所述Displayport接口的信号速率和链路数目是否发生变化；
当信号速率发生变化时，利用所述嵌入式处理器控制所述时钟同步芯片初始化锁相环、关闭均衡适配并使能为固定的均衡值；
当链路数目增加或减少时，利用所述嵌入式处理器控制所述时钟同步芯片打开或关闭相应的接收和发送路径、关闭均衡适配并使能为固定的均衡值。
其中，所述方法还包括：
在进行视频数据传输的过程中，利用所述嵌入式处理器监测所述热插拔检测通道的信号；
当所述嵌入式处理器在所述热插拔检测通道中监测到因链路失联触发的信号时，利用所述嵌入式处理器控制所述时钟同步芯片重新初始化锁相环、关闭接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
其中，所述方法还包括：
在进行视频数据传输的过程中，利用所述嵌入式处理器监测发送设备的状态；
当所述嵌入式处理器监测到发送设备失联时，利用所述嵌入式处理器控制所述时钟同步芯片重新初始化锁相环、关闭接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
依据本发明的另一方面，本发明提供了一种Displayport接口，包括连接器、时钟同步芯片和嵌入式处理器；
所述时钟同步芯片通过IIC总线与所述嵌入式处理器相连，所述嵌入式处理器通过IIC总线控制所述时钟同步芯片；
所述连接器的辅助传输通道与所述嵌入式处理器相连；所述连接器的主通道和热插拔检测通道与所述时钟同步芯片相连；
所述时钟同步芯片，用于当链路训练成功后，从所述主通道的信号中恢复出时钟信号，并将所述时钟信号、所述主通道的信号和所述热插拔检测通道的信号同步发送给所述嵌入式处理器。
其中，所述时钟同步芯片的输出使能端与所述嵌入式处理器相连，所述嵌入式处理器还用于：
在链路训练的时钟恢复阶段，控制所述时钟同步芯片将均衡器配置为固定模式；监控所述时钟同步芯片的锁相环是否被锁定；当所述时钟同步芯片的锁相环被锁定时，向所述时钟同步芯片的输出使能端发送控制信号，将所述时钟同步芯片的工作模式从掉电模式转换为工作模式；
在链路训练的通道均衡阶段，控制所述时钟同步芯片将均衡器配置为广适模式。
其中，所述嵌入式处理器还用于在进行视频数据传输的过程中，监控所述Displayport接口的信号速率和链路数目是否发生变化；
当信号速率发生变化时，控制所述时钟同步芯片初始化锁相环、关闭均衡适配并使能为固定的均衡值；
当链路数目增加或减少时，控制所述时钟同步芯片打开或关闭相应的接收和发送路径、关闭均衡适配并使能为固定的均衡值。
其中，所述嵌入式处理器还用于在进行视频数据传输的过程中，监测所述热插拔检测通道的信号；当在所述热插拔检测通道中监测到因链路失联触发的信号时，控制所述时钟同步芯片重新初始化锁相环、关闭接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
其中，所述嵌入式处理器还用于在进行视频数据传输的过程中，监测发送设备的状态；当监测到发送设备失联时，控制所述时钟同步芯片重新初始化锁相环、关闭的接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
本发明实施例的有益效果是：通过在Displayport接口的连接器与嵌入式处理器之间加入一个时钟同步芯片，利用性能更好的时钟同步芯片对主通道的信号进行时钟恢复，再将恢复的时钟信号与主通道的信号一并同步发送给嵌入式处理器，可以有效降低码间串扰，保证码元的时序要求以实现优良的通信质量，并且对不同厂商生产的带有Displayport接口的设备有更好的兼容性。
附图说明
图1为本发明实施例提供的一种Displayport接口时钟恢复的方法的流程图；
图2为本发明实施例提供的一种Displayport接口的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1为本发明实施例提供的一种Displayport接口时钟恢复的方法的流程图。如图1所示，本发明实施例提供的Displayport接口时钟恢复的方法包括：
步骤S110：将一个时钟同步芯片通过IIC总线连接到Displayport接口的嵌入式处理器，使嵌入式处理器可以通过IIC总线控制时钟同步芯片。IIC总线是一种多向控制总线，多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实时数据传输的控制源，从而简化了信号传输总线接口。
步骤S120：将Displayport接口连接器的辅助传输通道连接到嵌入式处理器；将Displayport接口连接器的主通道和热插拔检测通道连接到时钟同步芯片。Displayport接口包括主通道、辅助传输通道和热插拔检测通道，主通道用于传输视频数据，信号速率高达5.4Gbps，因此将主通道通过时钟同步芯片连接到嵌入式处理器，利用嵌入式处理器对主通道的信号进行时钟恢复；辅助传输通道的信号中虽然也包含时钟信号，但是由于其速率较低，仅有1Mbps，因此将辅助传输通道直接连接到嵌入式处理器，由嵌入式处理器直接对辅助传输通道的信号进行时钟恢复。
步骤S130：当链路训练成功后，利用时钟同步芯片从主通道的信号中恢复出时钟信号，并将恢复出的时钟信号、主通道的信号和热插拔检测通道的信号同步发送给嵌入式处理器。发送端设备与接收端设备在建立连接之前，发送端设备需要通过辅助传输通道通知接收端设备配置到某一种带宽和线数，然后进行相应的测试,，若当前配置下测试失败，则要相应的降低带宽或者线数继续进行测试，直到测试成功，或最低配置下测试失败。当链路训练成功后，接受设备才会开始接收发送设备传输的视频数据，进行时钟恢复；在其他情况下，即使时钟同步芯片接收到主通道的数据信号，也不对该信号进行时钟恢复。时钟同步芯片从主通道的信号中恢复出时钟信号后，将时钟信号与主通道的信号同步发送给嵌入式处理器，嵌入式处理器利用该时钟信号实现主通道信号的位同步。
相比于嵌入式处理器，时钟同步芯片对信号质量的要求较低，并且兼容性更好。某些嵌入式处理器无法识别的信号，利用时钟同步芯片可以成功的恢复出有效时钟，保证了通信质量。
本发明的优选实施例提供的Displayport接口时钟恢复的方法还包括：
在链路训练的时钟恢复阶段，利用嵌入式处理器控制时钟同步芯片将均衡器配置为固定模式，均衡器用于减少码间串扰，起到补偿信号的作用，使包括均衡器在内的整个系统的总频率特性满足无码间串扰传输条件。
利用嵌入式处理器监控时钟同步芯片的锁相环是否被锁定，当锁相环被锁定时，可以对接收到的信号进行处理，并从其中提取某个时钟的相位信息。如果锁相环没有被锁定，说明此时时钟同步芯片无法从接收到的信号中恢复出有效时钟，需要降低信号速率重新进行链路训练测试。
将时钟同步芯片的输出使能端连接到嵌入式处理器，当时钟同步芯片的锁相环被锁定时，嵌入式处理器向时钟同步芯片的输出使能端发送控制信号，将时钟同步芯片的工作模式从掉电模式转换为工作模式。当时钟同步芯片处于掉电模式时，内部的CPU、定时器等全部停止工作，只有外部中断继续工作；当时钟同步芯片进入工作模式时才会正常工作，对主通道的信号进行时钟恢复，可以通过向时钟同步芯片的输出使能端发送控制电平来切换工作模式。
在链路训练的通道均衡阶段，时钟同步芯片需要发送测试数据与嵌入式处理器MCU进行链路数目和速率的匹配，因此利用嵌入式处理器控制时钟同步芯片将均衡器配置为广适模式。
本发明另一个的优选实施例提供的Displayport接口时钟恢复的方法还包括在进行视频数据传输的过程中，利用嵌入式处理器监控Displayport接口的信号速率和链路数目是否发生变化。当信号速率发生变化时，例如在传输视频数据的过程中发送端设备调整了速率，此时发送端设备与接收端设备需要重新建立连接，重新进行链路训练，因此需要将时钟同步芯片的状态进行重新初始化，为下一次链路训练做准备，利用嵌入式处理器控制时钟同步芯片初始化锁相环、关闭均衡适配并使能为固定的均衡值。同样的，当链路数目增加或减少时，利用嵌入式处理器控制时钟同步芯片打开或关闭相应的接收和发送路径、关闭均衡适配并使能为固定的均衡值，为下一次链路训练做准备。
本发明另一个的优选实施例提供的Displayport接口时钟恢复的方法还包括：在进行视频数据传输的过程中，利用嵌入式处理器监测热插拔检测通道的信号；当嵌入式处理器在热插拔检测通道中监测到因链路失联触发的信号时，说明发送端设备与接收端设备之间的物理链路已经断开，此时利用嵌入式处理器控制时钟同步芯片重新初始化锁相环、关闭接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
本发明另一个的优选实施例提供的Displayport接口时钟恢复的方法还包括：在进行视频数据传输的过程中，利用嵌入式处理器监测发送设备的状态；当嵌入式处理器监测到发送设备失联时，利用嵌入式处理器控制时钟同步芯片重新初始化锁相环、关闭的接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
图2为本发明实施例提供的一种Displayport接口的结构示意图。如图2所示，本发明提供的Displayport接口，包括连接器Connector、时钟同步芯片Retimer和嵌入式处理器MCU。时钟同步芯片Retimer通过IIC总线与嵌入式处理器MCU相连，嵌入式处理器MCU通过IIC总线控制时钟同步芯片Retimer工作。连接器Connector的辅助传输通道Mainlink与嵌入式处理器MCU相连；连接器Connector的主通道Mainlink和热插拔检测通道HPD与时钟同步芯片Retimer相连。当链路训练成功后，时钟同步芯片Retimer从主通道Mainlink的信号中恢复时钟信号RefClk，并将时钟信号RefClk、主通道Mainlink的信号和热插拔检测通道HPD的信号同步发送给嵌入式处理器MCU。
优选的，时钟同步芯片Retimer的输出使能端OE与嵌入式处理器MCU相连，在链路训练的时钟恢复阶段，嵌入式处理器MCU控制时钟同步芯片Retimer将均衡器配置为固定模式，并且监控时钟同步芯片Retimer的锁相环PLL是否被锁定。当时钟同步芯片Retimer的锁相环PLL被锁定时，嵌入式处理器MCU向时钟同步芯片Retimer的输出使能端OE发送控制信号，通过设置时钟同步芯片Retime的掉电控制位PD将时钟同步芯片Retimer的工作模式从掉电模式转换为工作模式。当时钟同步芯片Retimer处于掉电模式时，内部的CPU、定时器等全部停止工作，只有外部中断继续工作；当时钟同步芯片Retimer进入工作模式时才会正常工作，对主通道Mainlink的信号进行时钟恢复。
在链路训练的通道均衡阶段，嵌入式处理器MCU控制时钟同步芯片Retimer将均衡器配置为广适模式。均衡器是用于校正传输信道幅度频率特性和相位频率特性的部件，由于在均衡阶段，时钟同步芯片Retimer需要发送测试数据与嵌入式处理器MCU进行链路数目和速率的匹配，因此时钟同步芯片Retimer发送信号的频率是会在较大范围内发生变化的，因此将均衡器配置为广适模式。
优选的，在进行视频数据传输的过程中，嵌入式处理器MCU监控Displayport接口的信号速率和链路数目是否发生变化；当信号速率发生变化时，嵌入式处理器MCU控制时钟同步芯片Retimer初始化锁相环PLL、关闭均衡适配并使能为固定的均衡值。当链路数目增加或减少时，控制时钟同步芯片Retimer打开或关闭相应的接收和发送路径、关闭均衡适配并使能为固定的均衡值。
优选的，在进行视频数据传输的过程中，嵌入式处理器MCU监测热插拔检测通道HPD的信号；当在热插拔检测通道HPD中监测到因链路失联触发的信号时，控制时钟同步芯片Retimer重新初始化锁相环PLL、关闭接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
优选的，在进行视频数据传输的过程中，嵌入式处理器MCU监测发送设备的状态；当监测到发送设备失联时，嵌入式处理器MCU控制时钟同步芯片Retimer重新初始化锁相环PLL、关闭的接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
本发明实施例提供的Displayport接口在快速、稳定的进行时钟恢复的同时，能有效降低码间串扰，保证了优良的通信质量。
由于Displayport的主通道是从发送端设备到接收端设备的单向传输通道，因此只有在接收端设备中才有对主通道的信号进行时钟恢复的需求，因此本发明提供的Displayport接口时钟恢复的方法和Displayport接口尤其适用于接收端设备，如液晶显示器、电视等显示设备。
综上所述，本发明提供的一种Displayport接口及其时钟恢复的方法，与现有技术相比，具有以下有益效果：
通过在Displayport接口的连接器与嵌入式处理器之间加入一个时钟同步芯片，利用性能更好的时钟同步芯片对主通道的信号进行时钟恢复，再将恢复的时钟信号与主通道的信号一并同步发送给嵌入式处理器，可以有效降低码间串扰，保证码元的时序要求以实现优良的通信质量，并且对不同厂商生产的带有Displayport接口的设备有更好的兼容性。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种Displayport接口时钟恢复的方法，其特征在于，所述方法包括：
将一个时钟同步芯片通过IIC总线连接到Displayport接口的嵌入式处理器，使所述嵌入式处理器可以通过IIC总线控制所述时钟同步芯片；
将Displayport接口连接器的辅助传输通道连接到所述嵌入式处理器；将Displayport接口连接器的主通道和热插拔检测通道连接到所述时钟同步芯片；
当链路训练成功后，利用所述时钟同步芯片从所述主通道的信号中恢复时钟信号，并将所述时钟信号、所述主通道的信号和所述热插拔检测通道的信号同步发送给所述嵌入式处理器。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：
在链路训练的时钟恢复阶段，利用所述嵌入式处理器控制所述时钟同步芯片将均衡器配置为固定模式；利用所述嵌入式处理器监控所述时钟同步芯片的锁相环是否被锁定；将所述时钟同步芯片的输出使能端连接到所述嵌入式处理器，当所述时钟同步芯片的锁相环被锁定时，所述嵌入式处理器向所述时钟同步芯片的输出使能端发送控制信号，将所述时钟同步芯片的工作模式从掉电模式转换为工作模式；
在链路训练的通道均衡阶段，利用所述嵌入式处理器控制所述时钟同步芯片将均衡器配置为广适模式。
3.如权利要求2所述的方法，其特征在于，所述方法还包括：
在进行视频数据传输的过程中，利用所述嵌入式处理器监控所述Displayport接口的信号速率和链路数目是否发生变化；
当信号速率发生变化时，利用所述嵌入式处理器控制所述时钟同步芯片初始化锁相环、关闭均衡适配并使能为固定的均衡值；
当链路数目增加或减少时，利用所述嵌入式处理器控制所述时钟同步芯片打开或关闭相应的接收和发送路径、关闭均衡适配并使能为固定的均衡值。
4.如权利要求2所述的方法，其特征在于，所述方法还包括：
在进行视频数据传输的过程中，利用所述嵌入式处理器监测所述热插拔检测通道的信号；
当所述嵌入式处理器在所述热插拔检测通道中监测到因链路失联触发的信号时，利用所述嵌入式处理器控制所述时钟同步芯片重新初始化锁相环、关闭接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
5.如权利要求2所述的方法，其特征在于，所述方法还包括：
在进行视频数据传输的过程中，利用所述嵌入式处理器监测发送设备的状态；
当所述嵌入式处理器监测到发送设备失联时，利用所述嵌入式处理器控制所述时钟同步芯片重新初始化锁相环、关闭接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
6.一种Displayport接口，其特征在于，所述Displayport接口包括连接器、时钟同步芯片和嵌入式处理器；
所述时钟同步芯片通过IIC总线与所述嵌入式处理器相连，所述嵌入式处理器通过IIC总线控制所述时钟同步芯片；
所述连接器的辅助传输通道与所述嵌入式处理器相连；所述连接器的主通道和热插拔检测通道与所述时钟同步芯片相连；
所述时钟同步芯片，用于当链路训练成功后，从所述主通道的信号中恢复出时钟信号，并将所述时钟信号、所述主通道的信号和所述热插拔检测通道的信号同步发送给所述嵌入式处理器。
7.如权利要求6所述的Displayport接口，其特征在于，所述时钟同步芯片的输出使能端与所述嵌入式处理器相连，所述嵌入式处理器还用于：
在链路训练的时钟恢复阶段，控制所述时钟同步芯片将均衡器配置为固定模式；监控所述时钟同步芯片的锁相环是否被锁定；当所述时钟同步芯片的锁相环被锁定时，向所述时钟同步芯片的输出使能端发送控制信号，将所述时钟同步芯片的工作模式从掉电模式转换为工作模式；
在链路训练的通道均衡阶段，控制所述时钟同步芯片将均衡器配置为广适模式。
8.如权利要求7所述的Displayport接口，其特征在于，所述嵌入式处理器还用于在进行视频数据传输的过程中，监控所述Displayport接口的信号速率和链路数目是否发生变化；
当信号速率发生变化时，控制所述时钟同步芯片初始化锁相环、关闭均衡适配并使能为固定的均衡值；
当链路数目增加或减少时，控制所述时钟同步芯片打开或关闭相应的接收和发送路径、关闭均衡适配并使能为固定的均衡值。
9.如权利要求7所述的Displayport接口，其特征在于，所述嵌入式处理器还用于在进行视频数据传输的过程中，监测所述热插拔检测通道的信号；当在所述热插拔检测通道中监测到因链路失联触发的信号时，控制所述时钟同步芯片重新初始化锁相环、关闭接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
10.如权利要求7所述的Displayport接口，其特征在于，所述嵌入式处理器还用于在进行视频数据传输的过程中，监测发送设备的状态；当监测到发送设备失联时，控制所述时钟同步芯片重新初始化锁相环、关闭的接收和发送数据链路、关闭均衡适配并使能为固定的均衡值。
CN201610274232.5A 2016-04-27 2016-04-27 一种Displayport接口及其时钟恢复的方法 Active CN105975419B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610274232.5A CN105975419B (zh) 2016-04-27 2016-04-27 一种Displayport接口及其时钟恢复的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610274232.5A CN105975419B (zh) 2016-04-27 2016-04-27 一种Displayport接口及其时钟恢复的方法

Publications (2)

Publication Number Publication Date
CN105975419A true CN105975419A (zh) 2016-09-28
CN105975419B CN105975419B (zh) 2019-08-20

Family

ID=56993747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610274232.5A Active CN105975419B (zh) 2016-04-27 2016-04-27 一种Displayport接口及其时钟恢复的方法

Country Status (1)

Country Link
CN (1) CN105975419B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527576A (zh) * 2016-12-01 2017-03-22 郑州云海信息技术有限公司 一种pcie设备的时钟分离设计方法和系统
CN108055036A (zh) * 2017-10-31 2018-05-18 北京集创北方科技股份有限公司 时钟数据恢复电路的环路带宽调节方法和装置
CN108121434A (zh) * 2017-12-27 2018-06-05 Tcl移动通信科技（宁波）有限公司 一种显示接口的时钟控制方法、移动终端及存储介质
CN108390751A (zh) * 2018-05-02 2018-08-10 基石酷联微电子技术（北京）有限公司 全双工时钟数据传输系统及方法
CN109286839A (zh) * 2018-09-29 2019-01-29 深圳开立生物医疗科技股份有限公司 eDP接口驱动方法与FPGA主控芯片
CN110942740A (zh) * 2018-09-21 2020-03-31 三星显示有限公司 数据驱动器及具有数据驱动器的显示设备
CN111105744A (zh) * 2019-12-31 2020-05-05 上海易维视科技有限公司 基于可编程逻辑的嵌入式显示端口实现方法及系统
CN114039628A (zh) * 2022-01-06 2022-02-11 长芯盛（武汉）科技有限公司 一种支持高速信号链路训练的dp有源线缆
US11995025B2 (en) 2021-12-22 2024-05-28 Everpro Technologies Company Ltd Active cable supporting high-speed signal link training

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293806A (zh) * 1999-02-02 2001-05-02 松下电器产业株式会社 图像显示装置和方法
CN1642259A (zh) * 2004-01-17 2005-07-20 深圳创维－Rgb电子有限公司 一种视频信号格式的转换方法
CN101090472A (zh) * 2007-07-20 2007-12-19 北京华纬讯电信技术有限公司 利用图像放大处理提升高清视频图像显示质量的方法
US20090013095A1 (en) * 2007-07-02 2009-01-08 Lawrence Butcher Operation of media interface to provide bidirectional communications
CN101394181A (zh) * 2008-09-24 2009-03-25 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
CN101719353A (zh) * 2009-11-27 2010-06-02 福建捷联电子有限公司 一种Display Port液晶显示器EDID烧录方法
CN102387369A (zh) * 2010-09-02 2012-03-21 瑞昱半导体股份有限公司 接收信号的装置以及接收时钟信号的方法
CN103314599A (zh) * 2011-01-14 2013-09-18 晶像股份有限公司 用于通过分组化通信网络传达的流送内容的时钟恢复的机制
CN103716549A (zh) * 2013-12-31 2014-04-09 成都有尔科技有限公司 高清同步播放系统及其实现方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293806A (zh) * 1999-02-02 2001-05-02 松下电器产业株式会社 图像显示装置和方法
CN1642259A (zh) * 2004-01-17 2005-07-20 深圳创维－Rgb电子有限公司 一种视频信号格式的转换方法
US20090013095A1 (en) * 2007-07-02 2009-01-08 Lawrence Butcher Operation of media interface to provide bidirectional communications
CN101090472A (zh) * 2007-07-20 2007-12-19 北京华纬讯电信技术有限公司 利用图像放大处理提升高清视频图像显示质量的方法
CN101394181A (zh) * 2008-09-24 2009-03-25 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
CN101719353A (zh) * 2009-11-27 2010-06-02 福建捷联电子有限公司 一种Display Port液晶显示器EDID烧录方法
CN102387369A (zh) * 2010-09-02 2012-03-21 瑞昱半导体股份有限公司 接收信号的装置以及接收时钟信号的方法
CN103314599A (zh) * 2011-01-14 2013-09-18 晶像股份有限公司 用于通过分组化通信网络传达的流送内容的时钟恢复的机制
CN103716549A (zh) * 2013-12-31 2014-04-09 成都有尔科技有限公司 高清同步播放系统及其实现方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527576A (zh) * 2016-12-01 2017-03-22 郑州云海信息技术有限公司 一种pcie设备的时钟分离设计方法和系统
CN108055036A (zh) * 2017-10-31 2018-05-18 北京集创北方科技股份有限公司 时钟数据恢复电路的环路带宽调节方法和装置
CN108055036B (zh) * 2017-10-31 2020-12-29 北京集创北方科技股份有限公司 时钟数据恢复电路的环路带宽调节方法和装置
CN108121434A (zh) * 2017-12-27 2018-06-05 Tcl移动通信科技（宁波）有限公司 一种显示接口的时钟控制方法、移动终端及存储介质
CN108390751B (zh) * 2018-05-02 2023-12-22 基石酷联微电子技术（北京）有限公司 全双工时钟数据传输系统及方法
CN108390751A (zh) * 2018-05-02 2018-08-10 基石酷联微电子技术（北京）有限公司 全双工时钟数据传输系统及方法
CN110942740A (zh) * 2018-09-21 2020-03-31 三星显示有限公司 数据驱动器及具有数据驱动器的显示设备
CN110942740B (zh) * 2018-09-21 2024-01-16 三星显示有限公司 数据驱动器及具有数据驱动器的显示设备
CN109286839A (zh) * 2018-09-29 2019-01-29 深圳开立生物医疗科技股份有限公司 eDP接口驱动方法与FPGA主控芯片
CN109286839B (zh) * 2018-09-29 2021-04-16 深圳开立生物医疗科技股份有限公司 eDP接口驱动方法与FPGA主控芯片
CN111105744A (zh) * 2019-12-31 2020-05-05 上海易维视科技有限公司 基于可编程逻辑的嵌入式显示端口实现方法及系统
US11995025B2 (en) 2021-12-22 2024-05-28 Everpro Technologies Company Ltd Active cable supporting high-speed signal link training
CN114039628A (zh) * 2022-01-06 2022-02-11 长芯盛（武汉）科技有限公司 一种支持高速信号链路训练的dp有源线缆

Also Published As

Publication number Publication date
CN105975419B (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
CN105975419A (zh) 一种Displayport接口及其时钟恢复的方法
US8468285B2 (en) Operation of video source and sink with toggled hot plug detection
US8516234B2 (en) Frequency and symbol locking using signal generated clock frequency and symbol identification
US11258947B2 (en) Methods and apparatus for multi-lane mapping, link training and lower power modes for a high speed bus interface
US20150220472A1 (en) Increasing throughput on multi-wire and multi-lane interfaces
CN107153629B (zh) 用于重定时器的显示数据信道窥探方案
EP2832075A1 (en) Superspeed inter-chip communications
US8732372B2 (en) Operation of video source and sink with hot plug detection not asserted
US10366039B2 (en) USB link bridge
US8938042B2 (en) Automatically synchronizing ring oscillator frequency of a receiver
US8582452B2 (en) Data link configuration by a receiver in the absence of link training data
KR20150077215A (ko) 디스플레이포트 및 디스플레이포트의 데이터 전송 방법
US9425948B2 (en) Techniques for synchronizing a clock of a wired connection when transmitted over a wireless channel
US20170287102A1 (en) Link aggregator for an electronic display
CN105812702B (zh) 一种dp图像信号转换成lvds图像信号的装置及方法
US20240104048A1 (en) Transmitting Apparatus, Receiving Apparatus, Parameter Adjustment Method, SerDes Circuit, and Electronic Device
CN109429029B (zh) 视频接口转换装置与其操作方法
US10049067B2 (en) Controller-PHY connection using intra-chip SerDes
CN105704417B (zh) V-by-One图像信号转换成LVDS图像信号的装置及方法
CN105516632B (zh) Lvds视频信号转换为dp1.2视频信号的方法及系统
CN201910801U (zh) 一种用于实现光纤通道端口热插拔功能的电路
US9020075B2 (en) Data signal improvement using signal peak detectors in a receiver
CN103701711B (zh) 一种调整链路的方法及装置
Jin et al. A 720Mbps fast auxiliary channel design for DisplayPort 1.2
CN102098104A (zh) 一种用于实现光纤通道端口热插拔功能的方法及电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant