CN110942740B - 数据驱动器及具有数据驱动器的显示设备 - Google Patents

数据驱动器及具有数据驱动器的显示设备 Download PDF

Info

Publication number
CN110942740B
CN110942740B CN201910869496.9A CN201910869496A CN110942740B CN 110942740 B CN110942740 B CN 110942740B CN 201910869496 A CN201910869496 A CN 201910869496A CN 110942740 B CN110942740 B CN 110942740B
Authority
CN
China
Prior art keywords
signal
equalizer
lock
data
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910869496.9A
Other languages
English (en)
Other versions
CN110942740A (zh
Inventor
片奇铉
姜根午
姜文拭
安广洙
李大植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110942740A publication Critical patent/CN110942740A/zh
Application granted granted Critical
Publication of CN110942740B publication Critical patent/CN110942740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

公开了数据驱动器及具有数据驱动器的显示设备，该数据驱动器包括均衡器和均衡器控制器。均衡器控制器在将施加至均衡器的设置信号顺序地改变为选自多个选项代码中的一个选项代码的同时在训练使能信号处于有效状态期间计算锁定时间，并将选项代码中的与设定锁定时间对应的选项代码提供至均衡器作为设置信号。

Description

数据驱动器及具有数据驱动器的显示设备
相关申请的交叉引用
本申请要求于2018年9月21日在韩国知识产权局提交的第10-2018-0113571号韩国专利申请的优先权及权益，所述韩国专利申请的全部内容通过引用以其整体并入本文中。
技术领域
本公开涉及驱动显示面板的数据驱动器、包括数据驱动器的显示设备以及驱动显示设备的方法。
背景技术
通常，显示设备包括显示面板(显示图像)、时序控制器、数据驱动器和栅极驱动器。时序控制器、数据驱动器和栅极驱动器驱动显示面板。显示面板包括栅极线、数据线和像素。数据驱动器向数据线输出数据信号，并且栅极驱动器向栅极线输出栅极信号。时序控制器控制数据驱动器和栅极驱动器。
栅极驱动器向栅极线施加具有栅极导通电压电平的栅极信号，并且数据驱动器向数据线施加与图像信号对应的数据信号，从而驱动显示设备显示图像。
时序控制器和数据驱动器通过信号路径彼此连接。期望的是，数据驱动器能够可靠地恢复从时序控制器提供的信号。
发明内容
根据本公开的实施方式的一个或多个方面，数据驱动器具有最佳或期望的接收性能。
根据本公开的实施方式的一个或多个方面，显示设备具有数据驱动器。
根据本公开的实施方式的一个或多个方面，驱动显示设备的方法优化或改善了数据驱动器的接收性能。
本发明构思的实施方式提供了数据驱动器，其包括均衡器、时钟与数据恢复电路、锁定检测器、复位检测器、训练控制电路和均衡器控制器，其中，均衡器响应于传输信号和设置信号而输出均衡器输出信号，时钟与数据恢复电路基于均衡器输出信号恢复时钟信号和数据信号，锁定检测器基于均衡器输出信号和时钟信号输出锁定信号，复位检测器检测传输信号中包括的训练模式以输出复位信号，训练控制电路输出训练使能信号，均衡器控制器基于锁定信号、复位信号和训练使能信号输出设置信号。均衡器控制器在将施加至均衡器的设置信号顺序地改变成多个选项代码中的一个选项代码的同时在训练使能信号的有效状态期间计算锁定时间，并且在训练使能信号失效时将选自多个选项代码中的与设定锁定时间对应的选项代码提供至均衡器作为设置信号。
锁定时间是从复位信号启用的时间点到锁定信号启用的时间点的时间段。
均衡器控制器将选自多个选项代码中的具有最低锁定时间的选项代码提供至均衡器作为设置信号。
复位检测器输出在传输信号中包括的训练模式的开始时间点处启用的复位信号。
训练控制电路在电源电压开始供应之后经过设定时间时将训练使能信号转变为有效状态。
均衡器控制器包括逻辑电路、选择信号生成器、多个锁定时间计数器电路和设置信号输出电路，其中：逻辑电路接收训练使能信号、锁定信号和复位信号以输出锁定时间信号；选择信号生成器响应于复位信号而输出选择信号；该多个锁定时间计数器电路分别对应于多个选项代码，该多个锁定时间计数器电路响应于选择信号而启用，并且输出与锁定时间信号的脉冲宽度对应的多个计数信号；设置信号输出电路将与选自从多个锁定时间计数器电路输出的多个计数信号中的具有最低值的计数信号对应的选项代码输出为设置信号。
锁定时间计数器电路中的每一个包括计数器和开关，其中，计数器输出计数信号，开关响应于选择信号而将来自逻辑电路的锁定时间信号提供至计数器，并且计数器输出与通过开关施加至其的锁定时间信号的脉冲宽度对应的计数信号。
时钟与数据恢复电路包括时钟恢复电路和数据恢复电路，其中，时钟恢复电路接收均衡器输出信号并输出时钟信号，数据恢复电路将均衡器输出信号与时钟信号同步地恢复为数据信号。
时钟恢复电路包括相位检测器、电荷泵、环路滤波器和压控振荡器，其中，相位检测器检测均衡器输出信号与时钟信号之间的相位差，电荷泵根据所检测到的相位差生成控制电流，环路滤波器生成与控制电流对应的控制电压，压控振荡器输出具有与控制电压对应的频率的时钟信号，并且响应于复位信号而将时钟信号的频率设置为初始化水平。
本发明构思的实施方式提供了显示设备，该显示设备包括显示面板、栅极驱动器、数据驱动器和时序控制器，其中：显示面板包括多条栅极线、多条数据线和多个像素，多个像素中的每个像素连接至选自多条栅极线中的相应栅极线和多条数据线中的相应数据线；栅极驱动器驱动栅极线；数据驱动器驱动数据线；时序控制器响应于控制信号和图像信号而控制栅极驱动器和数据驱动器，将图像信号和控制信号转换成传输信号，并将传输信号传输至数据驱动器。数据驱动器包括均衡器、时钟与数据恢复电路、锁定检测器、复位检测器、训练控制电路和均衡器控制器，其中，均衡器响应于传输信号和设置信号而输出均衡器输出信号，时钟与数据恢复电路基于均衡器输出信号恢复时钟信号和数据信号，锁定检测器基于均衡器输出信号和时钟信号输出锁定信号，复位检测器检测传输信号中包括的训练模式以输出复位信号，训练控制电路输出训练使能信号，均衡器控制器基于锁定信号、复位信号和训练使能信号输出设置信号。均衡器控制器在将施加至均衡器的设置信号顺序地改变成多个选项代码中的一个选项代码的同时在训练使能信号的有效状态期间计算锁定时间，并在训练使能信号失效时将选自多个选项代码中的与设定锁定时间对应的选项代码提供至均衡器作为设置信号。
锁定时间是从复位信号启用的时间点到锁定信号启用的时间点的时间段。
均衡器控制器将选项代码中的具有最低锁定时间的选项代码提供至均衡器作为设置信号。
均衡器控制器包括逻辑电路、选择信号生成器、多个锁定时间计数器电路和设置信号输出电路，其中：逻辑电路接收训练使能信号、锁定信号和复位信号以输出锁定时间信号；选择信号生成器响应于复位信号而输出选择信号；该多个锁定时间计数器电路分别对应于选项代码，该多个锁定时间计数器电路响应于选择信号而启用，并输出与锁定时间信号的脉冲宽度对应的多个计数信号；设置信号输出电路将与选自从多个锁定时间计数器电路输出的多个计数信号中的具有最低值的计数信号对应的选项代码输出为设置信号。
该多个锁定时间计数器电路中的每一个包括计数器和开关，其中，计数器输出计数信号，开关响应于选择信号而将来自逻辑电路的锁定时间信号提供至计数器，并且计数器输出与通过开关施加至其的锁定时间信号的脉冲宽度对应的计数信号。
时钟与数据恢复电路包括时钟恢复电路和数据恢复电路，其中，时钟恢复电路接收均衡器输出信号并输出时钟信号，数据恢复电路将均衡器输出信号与时钟信号同步地恢复为数据信号，所述时钟恢复电路包括相位检测器、电荷泵、环路滤波器和压控振荡器，其中，相位检测器检测均衡器输出信号与时钟信号之间的相位差，电荷泵根据所检测到的相位差生成控制电流，环路滤波器生成与控制电流对应的控制电压，压控振荡器输出具有与控制电压对应的频率的时钟信号。压控振荡器响应于复位信号而将时钟信号的频率设置为初始化水平。
本发明构思的实施方式提供了驱动显示设备的方法，该方法包括：激活训练使能信号；将均衡器的设置信号初始化为多个选项代码中的一个选项代码；基于从均衡器输出的均衡器输出信号恢复时钟信号；将设置信号顺序地改变为选项代码中的一个选项代码以计算与多个选项代码对应的时钟信号的锁定时间；以及将选自多个选项代码中的具有最低锁定时间的选项代码输出为设置信号。
该方法还包括检测传输信号中包括的训练模式以输出复位信号。
锁定时间是从复位信号启用的时间点到时钟信号达到目标频率的时间点的时间段。
基于从均衡器输出的均衡器输出信号恢复时钟信号包括：检测均衡器输出信号与时钟信号之间的相位差；根据所检测到的相位差生成控制电流；生成与控制电流对应的控制电压；以及输出具有与控制电压对应的频率的时钟信号。输出时钟信号包括响应于复位信号而将时钟信号的频率设置为初始化水平。
训练使能信号是在电源电压开始供应之后经过设定时间时被激活的。
根据以上实施方式，并且在一个或多个实施方式中，数据驱动器可以测试安装在其中的均衡器的特性，并且可以输出设置信号以允许均衡器以最佳或期望的性能水平操作。均衡器可以根据设置信号以适合于数据驱动器的最佳或期望性能水平操作。因此，数据驱动器可具有最佳或期望的接收性能，并且可改善显示面板的显示质量。
附图说明
当结合附图考虑时，通过参考以下详细描述，本公开的以上及其它优点将变得更显而易见，在附图中：
图1是示出根据本公开示例性实施方式的显示设备的配置的框图；
图2是示出根据本公开示例性实施方式的数据驱动电路的配置的框图；
图3是根据本公开示例性实施方式的数据驱动电路的接收器的配置的框图；
图4是示出根据本公开示例性实施方式的时钟与数据恢复电路的配置的框图；
图5是示出根据本公开示例性实施方式的均衡器控制器的配置的框图；
图6是示出根据本公开示例性实施方式的数据驱动电路的接收器的操作的时序图；以及
图7是示出根据本公开示例性实施方式的驱动显示设备的方法的流程图。
具体实施方式
应当理解，当元件或层被称为在另一元件或层“上”、“连接至”或“联接至”另一元件或层时，它可以直接位于另一元件或层上、连接或联接至另一元件或层，或者可以存在介于中间的元件或层。在说明书通篇，相同的附图标记表示相同的元件。
如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
应当理解，尽管本文中可以使用术语第一、第二等来描述各种合适的元件、组件、区域、层和/或部分、但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不背离本发明的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。如本文中所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”旨在也包括复数形式，除非上下文清楚地另有说明。
本文中使用的术语仅用于描述特定实施方式的目的，并且不旨在限制本发明构思。将进一步理解，当在本说明书中使用时，术语“包括(comprise)”和/或“包括(comprising)”指定所述特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。当描述本发明构思的实施方式时，“可”的使用是指“本发明构思的一个或多个实施方式”。此外，术语“示例性”旨在表示示例或例证。
根据本文中所描述的本公开实施方式的显示设备和/或任何其它相关设备或组件(诸如，例如均衡器控制器、时序控制器、锁定时间计数器电路、训练控制电路、数据驱动电路、时钟与数据恢复电路、数据驱动器和栅极驱动器)可利用任何适当的硬件、固件(例如，专用集成电路)、软件或软件、固件和硬件的组合来实施。例如，这些设备的各种组件可形成在一个集成电路(IC)芯片上或形成在分开的IC芯片上。另外，这些设备的各种组件可实现在柔性印刷电路膜、载带封装(TCP)、印刷电路板(PCB)上，或者形成在一个衬底上。另外，这些设备的各种组件可以是在一个或多个计算设备中的一个或多个处理器上运行的、执行计算机程序指令并且与用于执行本文中所描述的各种功能的其它系统组件交互的进程或线程。计算机程序指令存储在可利用例如标准存储设备实现在计算设备中的存储器中，诸如，随机存取存储器(RAM)。计算机程序指令还可例如存储在其它非暂时性计算机可读介质中，诸如CD-ROM、闪存驱动器等。另外，本领域普通技术人员将认识到，在不背离本公开的精神和范围的情况下，各种计算设备/电子设备的功能可组合或集成到单个计算设备/电子设备中，或者特定计算设备/电子设备的功能可分布到一个或多个其它计算设备/电子设备。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，术语，诸如在常用词典中定义的那些术语，应该被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的含义进行解释，除非在本文中明确地如此限定。
在下文中，将参考附图更详细地说明本公开。
图1是示出根据本公开示例性实施方式的显示设备100的配置的框图。
参考图1，显示设备100包括显示面板110、时序控制器120、栅极驱动器130和数据驱动器140。在一个或多个实施方式中，数据驱动器140包括数据驱动电路141至144。在本示例性实施方式中，数据驱动器140包括四个数据驱动电路141至144，然而，数据驱动电路的数量不应限于四个(例如，数据驱动电路的数量可多于四个或少于四个)。
在一个或多个实施方式中，显示面板110包括多条数据线DL1至DLm、布置成与数据线DL1至DLm交叉的多条栅极线GL1至GLn以及彼此布置在由数据线DL1至DLm和栅极线GL1至GLn限定的区域中的多个像素PX11至PXnm。在一个或多个实施方式中，栅极线GL1至GLn在第一方向DR1上从栅极驱动器130延伸，并且彼此顺序地布置在第二方向DR2上。在一个或多个实施方式中，数据线DL1至DLm在第二方向DR2上从数据驱动器140延伸，并且彼此顺序地布置在第一方向DR1上。在一个或多个实施方式中，数据线DL1至DLm与栅极线GL1至GLn绝缘同时与栅极线GL1至GLn交叉。
时序控制器120可接收从外部源提供的图像信号RGB和控制信号CTRL。时序控制器120可将栅极控制信号GCTRL施加至栅极驱动器130，并且可使用时钟嵌入式接口方法将串行化的传输信号TD1至TD4分别施加至数据驱动电路141至144。传输信号TD1至TD4中的每一个可包括图像数据信号和时钟信号。时序控制器120和数据驱动电路141至144可以以引脚对引脚方法彼此直接连接。此外，时序控制器120可使用高速串行接口方法向数据驱动电路141至144传输信号并从数据驱动电路141至144接收信号。时序控制器120与数据驱动电路141至144之间的接口方法使用面板内接口。
栅极驱动器130可响应于来自时序控制器120的栅极控制信号GCTRL而驱动栅极线GL1至GLn。栅极驱动器130可以以独立的集成电路芯片实现，并且可电连接至显示面板110的一个侧部。此外，栅极驱动器130可以以具有使用非晶硅薄膜晶体管(a-SiTFT)的非晶硅栅极(ASG)、氧化物半导体、晶体半导体、多晶半导体等的电路实现，并且可以在显示面板110的预定或设定区域中集成。根据另一实施方式，栅极驱动器130可以以载带封装(TCP)或膜上芯片(COF)实现。
数据驱动电路141至144中的每一个可响应于来自时序控制器120的传输信号TD1至TD4而驱动数据线DL1至DLm。数据驱动电路141至144中的每一个可以以集成电路(IC)实现，并且可电连接至显示面板110的一个侧部或者直接安装在显示面板110上。
时序控制器120与数据驱动电路141至144之间的接口方法可以是高速串行接口方法(诸如，通用串行接口(USI)、移动工业处理器接口(MIPI)、移动显示数字接口(MDDI)和内部集成电路(I2C))中的一种。
在一个或多个实施方式中，彼此布置在相同行中且连接至一条栅极线的像素的开关晶体管在栅极导通电压施加至所述一条栅极线时导通。在此情况下，数据驱动电路141至144可向数据线DL1至DLm提供与传输信号TD1至TD4中包括的图像数据信号对应的数据驱动信号。在一个或多个实施方式中，提供至数据线DL1至DLm的数据驱动信号通过导通的开关晶体管施加至相应的像素。
图2是示出根据本公开示例性实施方式的数据驱动电路141的配置的框图。图2仅示出了数据驱动电路141，然而，图1中示出的其它数据驱动电路142、143和144可具有与数据驱动电路141的电路配置相同的电路配置。
参考图2，数据驱动电路141包括接收器210和数据输出电路220。接收器210可接收从图1中所示的时序控制器120提供的传输信号TD1，并且可恢复数据信号DATA和时钟信号CLK。
数据输出电路220可以将数据信号DATA与时钟信号CLK同步地转换成数据驱动信号D1至Dm。数据驱动信号D1至Dm可分别施加至图1中所示的数据线DL1至DLm。
图3是示出根据本公开示例性实施方式的数据驱动电路141的接收器210的配置的框图。
参考图3，接收器210包括均衡器310、时钟与数据恢复电路320、均衡器控制器330、锁定检测器340、复位检测器350和训练控制电路360。
均衡器310可从图1中所示的时序控制器120接收传输信号TD1，并且响应于设置信号EQ_SET而输出均衡器输出信号EQ_TD。
从图1中所示的时序控制器120传输的传输信号TD1的频谱可能在通过信号路径传输至数据驱动电路141时衰减或失真。此外，在通过信号路径之后施加至数据驱动电路141的信号可能包括抖动。这种降低的信号质量可能使得难以精确地恢复在传输信号TD1中编码的比特信息。均衡器310可以执行均衡操作以补偿通过信号路径提供的传输信号TD1的质量的降低，并且可输出均衡器输出信号EQ_TD。
同时，均衡器310可具有各种合适的均衡特性。均衡器310可以被设计成以与选自多个选项代码中的一个选项代码对应的均衡特性操作。在本示例性实施方式中，均衡器310可响应于来自均衡器控制器330的设置信号EQ_SET而将传输信号TD1转换成均衡器输出信号EQ_TD。
时钟与数据恢复电路320可基于均衡器输出信号EQ_TD恢复时钟信号CLK和数据信号DATA。时钟与数据恢复电路320可响应于复位信号RST而进行初始化。
锁定检测器340可响应于均衡器输出信号EQ_TD和时钟信号CLK而输出锁定信号LOCK。
复位检测器350可检测传输信号TD1中包括的训练模式，并且可输出复位信号RST。复位检测器350可以在训练模式的开始时间点处启用复位信号RST，并且可以在训练模式的结束时间点处禁用复位信号RST。
训练控制电路360可接收电源电压VDD并输出训练使能信号EQ_TRN_EN。例如，训练控制电路360可以在电源电压VDD开始供应之后经过预定或设定时间时将训练使能信号EQ_TRN_EN设置成有效状态。训练控制电路360可以由缓冲器(或反相器)在其中彼此串联连接的延迟电路或计数器电路实现，然而，它不应限于此或由此限制。根据实施方式，训练控制电路360可响应于预定或设定事件信号或者预定或设定周期而将训练使能信号EQ_TRN_EN设置成有效状态。
均衡器控制器330可基于训练使能信号EQ_TRN_EN、来自锁定检测器340的锁定信号LOCK以及来自复位检测器350的复位信号RST输出设置信号EQ_SET。
均衡器控制器330可在训练使能信号EQ_TRN_EN处于有效状态时将提供至均衡器310的设置信号EQ_SET顺序地转换成选项代码中的一个以计算锁定时间，并将选自选项代码中的与最佳或期望锁定时间对应的选项代码提供至均衡器310作为设置信号EQ_SET。
均衡器控制器330可将选自选项代码中的具有最小(最低)锁定时间的选项代码提供至均衡器310作为设置信号EQ_SET。当完成训练操作时，均衡器控制器330可以将处于有效电平(例如，高电平)的禁用信号DEN输出至训练控制电路360。训练控制电路360可响应于处于有效电平(例如，高电平)的禁用信号DEN而将训练使能信号EQ_TRN_EN改变为禁用状态。
图4是示出根据本公开示例性实施方式的时钟与数据恢复电路320的配置的框图。
参考图4，时钟与数据恢复电路320包括时钟恢复电路405和数据恢复电路450。时钟恢复电路405可接收均衡器输出信号EQ_TD，并且可输出时钟信号CLK。数据恢复电路450可将均衡器输出信号EQ_TD与时钟信号CLK同步地恢复为数据信号DATA。
在一个或多个实施方式中，时钟恢复电路405包括相位检测器410、电荷泵420、环路滤波器430和压控振荡器(VCO)440。
相位检测器410可检测均衡器输出信号EQ_TD与时钟信号CLK之间的相位差并输出相位差信号PD。电荷泵420可响应于来自相位检测器410的相位差信号PD而输出电流控制信号ICTRL。环路滤波器430可输出与电流控制信号ICTRL对应的电压控制信号VCTRL。压控振荡器440可输出具有与电压控制信号VCTRL的电压电平对应的频率的时钟信号CLK。压控振荡器440可响应于复位信号RST而将时钟信号CLK的频率设置为初始化水平。
图5是示出根据本公开示例性实施方式的均衡器控制器330的配置的框图。
参考图5，均衡器控制器330包括逻辑电路510、选择信号生成器520、锁定时间计数器电路531至53k以及设置信号输出电路560。
逻辑电路510可接收训练使能信号EQ_TRN_EN、锁定信号LOCK和复位信号RST，并输出锁定时间信号LT。
选择信号生成器520可响应于复位信号RST而输出选择信号SEL。
锁定时间计数器电路531至53k可响应于选择信号SEL而启用，并输出与锁定时间信号LT的脉冲宽度对应的计数信号LT1至LTk。锁定时间计数器电路531至53k可分别与选项代码对应。例如，当选项代码的数量是八时，选择信号SEL是3比特信号，并且锁定时间计数器电路531至53k的数量是八。
在一个或多个实施方式中，锁定时间计数器电路531包括开关541和计数器551。锁定时间计数器电路532包括开关542和计数器552。在一个或多个实施方式中，锁定时间计数器电路533包括开关543和计数器553。在一个或多个实施方式中，锁定时间计数器电路53k包括开关54k和计数器55k。
开关541至54k中的每一个可响应于选择信号SEL而将锁定时间信号LT从逻辑电路510传输至计数器551至55k中的相应计数器。计数器551至55k中的每一个可输出计数信号LT1至LTk中的与通过相应开关施加至其的锁定时间信号LT的脉冲宽度对应的相应计数信号。
设置信号输出电路560可将与选自从锁定时间计数器电路531至53k输出的计数信号LT1至LTk中的具有最小(最低)值的计数信号对应的选项代码输出为设置信号EQ_SET。
图6是示出根据本公开示例性实施方式的数据驱动电路的接收器的操作的时序图。
参考图3和图6，训练控制电路360可以在电源电压VDD开始供应之后经过预定或设定时间时将训练使能信号EQ_TRN_EN设置成有效状态(例如，高电平)。当训练使能信号EQ_TRN_EN从低电平转变成高电平时，均衡器控制器330可将设置信号EQ_SET初始化为选项代码中的一个。例如，均衡器控制器330可将选自k个选项代码EQ1至EQk中的第一选项代码EQ1提供给均衡器310作为设置信号EQ_SET。在本示例性实施方式中，均衡器控制器330按照EQ1、EQ2、EQ3、...、EQk的顺序将k个选项代码EQ1至EQk设置为设置信号EQ_SET，然而，选项代码EQ1至EQk的顺序可以以各种合适的方式改变。
在供应电源电压VDD之后，在训练方式期间从时序控制器120提供的传输信号TD1可包括有效数据AD和训练模式TP。复位检测器350可以区分传输信号TD1中的有效数据AD和训练模式TP。复位检测器350可输出复位信号RST，复位信号RST在有效数据AD的结束时间点处从高电平转变为低电平，并且在训练模式TP的开始时间点处从低电平转变为高电平。
在一个或多个实施方式中，当复位信号RST从高电平转变为低电平时，时钟与数据恢复电路320将时钟信号CLK的频率设置成初始化频率水平IFL。
在一个或多个实施方式中，均衡器310接收传输信号TD1，根据与由设置信号EQ_SET设置的选项代码EQ1对应的均衡特性执行均衡操作，并输出均衡器输出信号EQ_TD。
在一个或多个实施方式中，时钟与数据恢复电路320基于均衡器输出信号EQ_TD恢复时钟信号CLK和数据信号DATA。
在一个或多个实施方式中，在接收到训练模式TP时，时钟与数据恢复电路320产生时钟信号CLK，使得时钟信号CLK的频率达到作为均衡器输出信号EQ_TD的频率的目标频率水平TFL。即，时钟信号CLK的频率CLK_FREQ从初始化频率水平IFL逐渐改变为目标频率水平TFL。在一个或多个实施方式中，当时钟信号CLK达到目标频率水平TFL时，锁定检测器340输出具有高电平的锁定信号LOCK。在一个或多个实施方式中，当时钟信号CLK的频率与复位信号RST同步地改变为初始化频率水平IFL时，锁定检测器340输出具有低电平的锁定信号LOCK。
因为设置信号EQ_SET顺序地改变为选项代码EQ1至EQk，所以均衡器310的均衡特性被改变，并且因此，时钟信号CLK从初始化频率水平IFL达到目标频率水平TFL的锁定时间可变化。例如，当均衡器310的均衡特性被优化时，可以最小化或减少时钟信号CLK从初始化频率水平IFL达到目标频率水平TFL的锁定时间。换句话说，允许时钟信号CLK迅速地达到目标频率水平TFL的选项代码可为均衡器310的最佳选项代码或期望选项代码。
参考图5至图6，当训练使能信号EQ_TRN_EN、锁定信号LOCK和复位信号RST分别具有高电平、低电平和高电平时，逻辑电路510可输出具有高电平的锁定时间信号LT。
选择信号生成器520可响应于复位信号RST而输出选择信号SEL。例如，每当复位信号RST从低电平转变为高电平时，选择信号生成器520改变选择信号SEL。选择信号SEL可以是用于顺序地选择锁定时间计数器电路531至53k的信号。例如，在均衡器控制器330包括八个锁定时间计数器电路531至53k的情况下，每当复位信号RST从低电平转变为高电平时，选择信号生成器520可输出从‘000’顺序地改变为‘111’的选择信号SEL。此外，在一个或多个实施方式中，锁定时间计数器电路531至53k分别与选项代码EQ1至EQk对应。
因此，计数器551可在设置信号EQ_SET是选项代码EQ1的时间段期间通过开关541接收锁定时间信号LT，并且可输出与锁定时间信号LT的脉冲宽度对应的计数信号LT1。计数器552可在设置信号EQ_SET是选项代码EQ2的时间段期间通过开关542接收锁定时间信号LT，并且可输出与锁定时间信号LT的脉冲宽度对应的计数信号LT2。计数器553可在设置信号EQ_SET是选项代码EQ3的时间段期间通过开关543接收锁定时间信号LT，并且可输出与锁定时间信号LT的脉冲宽度对应的计数信号LT3。计数器55k可在设置信号EQ_SET是选项代码EQk的时间段期间通过开关54k接收锁定时间信号LT，并且可输出与锁定时间信号LT的脉冲宽度对应的计数信号LTk。
因为训练使能信号EQ_TRN_EN在训练方式期间保持高电平，所以可根据锁定信号LOCK和复位信号RST确定锁定时间信号LT的脉冲宽度。
计数信号LT1至LTk中的每一个对应于从复位信号RST以高电平启用的时间点到锁定信号LOCK以高电平启用的时间点的锁定时间。随着锁定时间变短，均衡器310的均衡特性变好，并且能够期望的是，将锁定时间短时的选项代码设置为设置信号EQ_SET。
在一个或多个实施方式中，设置信号输出电路560可将与选自从锁定时间计数器电路531至53k输出的计数信号LT1至LTk中的具有最小值的计数信号对应的选项代码输出为设置信号EQ_SET。在图6的示例性实施方式中，因为与选项代码EQ4对应的与锁定时间信号LT的脉冲宽度对应的计数信号LT4具有最小值，所以设置信号输出电路560将选项代码EQ4输出为设置信号EQ_SET。
同时，当完成设置信号EQ_SET的设置时，设置信号输出电路560可输出具有有效电平(例如，高电平)的禁用信号DEN。禁用信号DEN被施加至图3中所示的训练控制电路360。
训练控制电路360可响应于处于有效电平的禁用信号DEN而将训练使能信号EQ_TRN_EN改变成具有低电平的无效状态。
在一个或多个实施方式中，当训练使能信号EQ_TRN_EN转变为禁用状态时，图5中所示的逻辑电路510输出处于低电平的锁定时间信号LT，并完成均衡器控制器330的训练方式。
如上所述，在改变用于训练方式的均衡器310的选项代码时，最佳或期望选项代码可以自动地设置成设置信号EQ_SET。因此，可以在图1中所示的每个数据驱动电路141至144中最佳或期望地设置均衡器310的均衡性能。
此外，数据驱动电路141至144中的每一个不需要用于设置选项代码的单独的选项焊盘，并且因此，可降低数据驱动电路141至144的制造成本。
图7是示出根据本公开示例性实施方式的驱动显示设备100的方法的流程图。
为了方便解释，将参考图3的接收器210的电路配置来描述驱动显示设备100的方法，然而，显示设备100的驱动方法不应限于此或由此限制。
参考图3和图7，训练控制电路360接收电源电压VDD(S710)。
训练控制电路360可以在电源电压VDD开始供应之后经过预定或设定时间时将训练使能信号EQ_TRN_EN设置成有效状态(S720)。
均衡器控制器330可以将选自选项代码EQ1至EQk中的预定(设定)选项代码设置为设置信号EQ_SET(S730)。
在一个或多个实施方式中，均衡器310以对应于设置信号EQ_SET的均衡特性操作，并输出均衡器输出信号EQ_TD。时钟与数据恢复电路320恢复时钟信号CLK(S740)。
锁定检测器340可基于均衡器输出信号EQ_TD和时钟信号CLK输出锁定信号LOCK。均衡器控制器330基于来自锁定检测器340的锁定信号LOCK和来自复位检测器350的复位信号RST计算锁定时间(S750)。锁定时间可对应于时钟信号CLK从初始化频率水平IFL达到目标频率水平TFL的时间段，并且可为从复位信号RST以高电平启用的时间点到锁定信号LOCK以高电平启用的时间点的时间段。
均衡器控制器330确定均衡器310关于全部选项代码EQ1至EQk的训练操作(S760)是否完成。
当存在来自选项代码EQ1至EQk中的未训练的选项代码时，设置信号EQ_SET改变为未训练的选项代码(S770)，并且显示设备100的驱动方法返回至时钟与数据恢复电路320的时钟信号恢复操作(S740)。
当均衡器310关于全部选项代码EQ1至EQk的训练操作完成时，均衡器控制器330将具有最小锁定时间的选项代码设置为设置信号EQ_SET(S780)。
在一个或多个实施方式中，均衡器控制器330激活禁用信号DEN，并且训练控制电路360将训练使能信号EQ_TRN_EN的电平改变为低电平(S790)。因此，均衡器训练方式结束。
虽然已经描述了本发明的示例性实施方式，但是应理解，本发明不应限于这些示例性实施方式，而是可以由本领域普通技术人员在如所附权利要求所要求的本发明的精神和范围内作出各种合适的变化和修改。因此，所公开的主题不应限于本文中所描述的任何单一实施方式，并且本发明构思的范围应该根据所附权利要求及其等同确定。

Claims (10)

1.数据驱动器，包括：
均衡器，响应于传输信号和设置信号而输出均衡器输出信号；
时钟与数据恢复电路，基于所述均衡器输出信号恢复时钟信号和数据信号；
锁定检测器，基于所述均衡器输出信号和所述时钟信号输出锁定信号；
复位检测器，检测所述传输信号中包括的训练模式以输出复位信号；
训练控制电路，输出训练使能信号；以及
均衡器控制器，基于所述锁定信号、所述复位信号和所述训练使能信号输出所述设置信号，其中，所述均衡器控制器在将施加至所述均衡器的所述设置信号顺序地改变成选自多个选项代码中的一个选项代码的同时在所述训练使能信号的有效状态期间计算锁定时间，并在所述训练使能信号失效时将选自所述多个选项代码中的与设定锁定时间对应的选项代码提供至所述均衡器作为所述设置信号。
2.根据权利要求1所述的数据驱动器，其中，所述锁定时间是从所述复位信号启用的时间点到所述锁定信号启用的时间点的时间段。
3.根据权利要求1所述的数据驱动器，其中，所述均衡器控制器将选自所述多个选项代码中的具有最低锁定时间的选项代码提供至所述均衡器作为所述设置信号。
4.根据权利要求1所述的数据驱动器，其中，所述复位检测器输出在所述传输信号中包括的所述训练模式的开始时间点处启用的复位信号。
5.根据权利要求1所述的数据驱动器，其中，所述训练控制电路在电源电压开始供应之后经过设定时间时将所述训练使能信号转变为所述有效状态。
6.根据权利要求1所述的数据驱动器，其中，所述均衡器控制器包括：
逻辑电路，接收所述训练使能信号、所述锁定信号和所述复位信号以输出锁定时间信号；
选择信号生成器，响应于所述复位信号而输出选择信号；
多个锁定时间计数器电路，分别对应于所述多个选项代码，其中，所述多个锁定时间计数器电路响应于所述选择信号而启用，并输出与所述锁定时间信号的脉冲宽度对应的多个计数信号；以及
设置信号输出电路，将与选自从所述多个锁定时间计数器电路输出的所述多个计数信号中的具有最低值的计数信号对应的所述选项代码输出为所述设置信号。
7.根据权利要求6所述的数据驱动器，其中，所述锁定时间计数器电路中的每一个包括：
计数器，输出所述计数信号；以及
开关，响应于所述选择信号而将来自所述逻辑电路的所述锁定时间信号提供至所述计数器，其中，所述计数器输出与通过所述开关施加至所述计数器的所述锁定时间信号的所述脉冲宽度对应的所述计数信号。
8.根据权利要求1所述的数据驱动器，其中，所述时钟与数据恢复电路包括：
时钟恢复电路，接收所述均衡器输出信号并输出所述时钟信号；以及
数据恢复电路，将所述均衡器输出信号与所述时钟信号同步地恢复为所述数据信号。
9.根据权利要求8所述的数据驱动器，其中，所述时钟恢复电路包括：
相位检测器，检测所述均衡器输出信号与所述时钟信号之间的相位差；
电荷泵，根据所检测到的相位差生成控制电流；
环路滤波器，生成与所述控制电流对应的控制电压；以及
压控振荡器，输出具有与所述控制电压对应的频率的所述时钟信号，并且响应于所述复位信号而将所述时钟信号的频率设置为初始化水平。
10.显示设备，包括：
显示面板，包括多条栅极线、多条数据线和多个像素，所述多个像素中的每个像素连接至选自所述多条栅极线中的相应栅极线和所述多条数据线中的相应数据线；
栅极驱动器，驱动所述多条栅极线；
数据驱动器，驱动所述多条数据线；以及
时序控制器，响应于控制信号和图像信号而控制所述栅极驱动器和所述数据驱动器，并将所述图像信号和所述控制信号转换成传输信号并且将所述传输信号传输至所述数据驱动器，所述数据驱动器包括：
均衡器，响应于所述传输信号和设置信号而输出均衡器输出信号；
时钟与数据恢复电路，基于所述均衡器输出信号恢复时钟信号和数据信号；
锁定检测器，基于所述均衡器输出信号和所述时钟信号输出锁定信号；
复位检测器，检测所述传输信号中包括的训练模式以输出复位信号；
训练控制电路，输出训练使能信号；以及
均衡器控制器，基于所述锁定信号、所述复位信号和所述训练使能信号输出所述设置信号，其中，所述均衡器控制器在将施加至所述均衡器的所述设置信号顺序地改变成多个选项代码中的一个选项代码的同时在所述训练使能信号的有效状态期间计算锁定时间，并且在所述训练使能信号失效时将选自所述多个选项代码中的与设定锁定时间对应的选项代码提供至所述均衡器作为所述设置信号。
CN201910869496.9A 2018-09-21 2019-09-16 数据驱动器及具有数据驱动器的显示设备 Active CN110942740B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0113571 2018-09-21
KR1020180113571A KR102495319B1 (ko) 2018-09-21 2018-09-21 데이터 드라이버, 그것을 포함하는 표시 장치 및 구동 방법

Publications (2)

Publication Number Publication Date
CN110942740A CN110942740A (zh) 2020-03-31
CN110942740B true CN110942740B (zh) 2024-01-16

Family

ID=69884988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910869496.9A Active CN110942740B (zh) 2018-09-21 2019-09-16 数据驱动器及具有数据驱动器的显示设备

Country Status (3)

Country Link
US (1) US10950197B2 (zh)
KR (1) KR102495319B1 (zh)
CN (1) CN110942740B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200114142A (ko) * 2019-03-27 2020-10-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN112187256B (zh) * 2019-07-04 2023-08-25 智原微电子(苏州)有限公司 时钟数据恢复装置及其操作方法
KR20210133668A (ko) 2020-04-29 2021-11-08 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터구동장치, 데이터처리장치 및 시스템
CN111477158B (zh) * 2020-05-25 2024-01-09 京东方科技集团股份有限公司 数据传输方法及其组件、显示装置
KR20210155144A (ko) * 2020-06-15 2021-12-22 주식회사 엘엑스세미콘 디스플레이 장치를 구동하기 위한 데이터구동장치, 방법 및 시스템
KR20220012603A (ko) 2020-07-23 2022-02-04 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치
KR20230074374A (ko) 2021-11-19 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11915666B2 (en) * 2022-05-18 2024-02-27 Novatek Microelectronics Corp. Display device, display driving integrated circuit, and operation method
KR20240063623A (ko) * 2022-11-03 2024-05-10 주식회사 엘엑스세미콘 온도 변화에 둔감한 디스플레이 구동 칩 및 그 동작 방법
WO2024101573A1 (ko) * 2022-11-09 2024-05-16 주식회사 엘엑스세미콘 최적 등화 기능을 포함하는 디스플레이 구동 칩 및 최적 등화 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1425240A (zh) * 2000-02-21 2003-06-18 泰勒比斯股份公司 在数字通信通路上进行自适应信道均衡的训练阶段的方法和装置
CN101059941A (zh) * 2006-04-17 2007-10-24 Lg.菲利浦Lcd株式会社 显示装置及其驱动方法
CN103401824A (zh) * 2013-07-22 2013-11-20 西安电子科技大学 基于修正牛顿法的频率选择性mimo系统空时盲均衡器方法
CN104751811A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 显示装置及其驱动方法
CN105975419A (zh) * 2016-04-27 2016-09-28 北京小鸟看看科技有限公司 一种Displayport接口及其时钟恢复的方法
CN107919098A (zh) * 2016-10-07 2018-04-17 三星显示有限公司 可改变帧率的显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633780B1 (ko) 2004-07-29 2006-10-16 삼성전자주식회사 적응적 이퀄라이저, 적응적 이퀄라이저를 구비한 통신수신기, 및 적응적 이퀄라이즈 방법
KR20130043559A (ko) 2011-10-20 2013-04-30 삼성전자주식회사 이퀄라이저, 이를 포함하는 리시버 회로 및 이퀄라이징 방법
US9288087B2 (en) 2011-10-20 2016-03-15 Samsung Electronics Co., Ltd. Data receiver circuit and method of adaptively controlling equalization coefficients using the same
US9898997B2 (en) * 2014-01-27 2018-02-20 Samsung Electronics Co., Ltd. Display driving circuit
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
KR20160091518A (ko) * 2015-01-23 2016-08-03 삼성디스플레이 주식회사 표시장치
US9984189B2 (en) 2016-02-18 2018-05-29 International Business Machines Corporation Data clocked retimer model
US9847839B2 (en) 2016-03-04 2017-12-19 Inphi Corporation PAM4 transceivers for high-speed communication
KR101739970B1 (ko) 2016-03-24 2017-05-26 주식회사 티엘아이 내부적으로 등화 강도를 조절하는 신호 수신 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1425240A (zh) * 2000-02-21 2003-06-18 泰勒比斯股份公司 在数字通信通路上进行自适应信道均衡的训练阶段的方法和装置
CN101059941A (zh) * 2006-04-17 2007-10-24 Lg.菲利浦Lcd株式会社 显示装置及其驱动方法
CN103401824A (zh) * 2013-07-22 2013-11-20 西安电子科技大学 基于修正牛顿法的频率选择性mimo系统空时盲均衡器方法
CN104751811A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 显示装置及其驱动方法
CN105975419A (zh) * 2016-04-27 2016-09-28 北京小鸟看看科技有限公司 一种Displayport接口及其时钟恢复的方法
CN107919098A (zh) * 2016-10-07 2018-04-17 三星显示有限公司 可改变帧率的显示装置

Also Published As

Publication number Publication date
US20200098330A1 (en) 2020-03-26
CN110942740A (zh) 2020-03-31
KR102495319B1 (ko) 2023-02-03
KR20200034863A (ko) 2020-04-01
US10950197B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
CN110942740B (zh) 数据驱动器及具有数据驱动器的显示设备
CA2992751C (en) Multiphase clock data recovery for a 3-phase interface
US8878792B2 (en) Clock and data recovery circuit of a source driver and a display device
JP5717060B2 (ja) ディスプレイドライバー及びそれを備えたドライバーモジュール及びディスプレイ装置、及び信号伝送方法
CN111292693B (zh) 数据驱动器、显示设备及操作显示设备的方法
US9576550B2 (en) Data interface method and apparatus using de-skew function
KR20130070765A (ko) 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
KR20180033190A (ko) C-phy 3상 송신기를 위한 시간 기반 등화
US11233518B2 (en) Clock recovery circuit, clock data recovery circuit, and apparatus including the same
CN107769906B (zh) 半导体装置、数据传输系统以及半导体装置的工作方法
WO2019125730A1 (en) Reconfigurable camera serial interface
US10911104B2 (en) Near-field communication circuit and operation method of the same
US20150063377A1 (en) Configurable clock tree
KR102577236B1 (ko) 디스플레이 장치 및 그것의 인터페이스 동작
CN114170950A (zh) 源驱动器
CN110097845A (zh) 时序控制器及其操作方法
US20110063270A1 (en) Source driver of display device, and method of controlling the same
US8378949B2 (en) Driving apparatus for liquid crystal display
US9571155B2 (en) Method of startup sequence for a panel interface
KR101619693B1 (ko) 디스플레이 장치 및 그 구동 방법
WO2013132875A1 (ja) データ受信回路、電子機器、及びデータ受信方法
KR20090075044A (ko) 데이터 전송 효율을 향상시킬 수 있는 디스플레이 구동회로
US11996065B2 (en) Display driving circuit, display device including the same, and method of operating the same
US11134189B2 (en) Image device and operating method thereof
US20230143912A1 (en) Display driving circuit, display device including the same, and method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant