KR101739970B1 - 내부적으로 등화 강도를 조절하는 신호 수신 시스템 - Google Patents

내부적으로 등화 강도를 조절하는 신호 수신 시스템 Download PDF

Info

Publication number
KR101739970B1
KR101739970B1 KR1020160035193A KR20160035193A KR101739970B1 KR 101739970 B1 KR101739970 B1 KR 101739970B1 KR 1020160035193 A KR1020160035193 A KR 1020160035193A KR 20160035193 A KR20160035193 A KR 20160035193A KR 101739970 B1 KR101739970 B1 KR 101739970B1
Authority
KR
South Korea
Prior art keywords
signal
equalization
data
clock
eye
Prior art date
Application number
KR1020160035193A
Other languages
English (en)
Inventor
강지효
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR1020160035193A priority Critical patent/KR101739970B1/ko
Application granted granted Critical
Publication of KR101739970B1 publication Critical patent/KR101739970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0038—Correction of carrier offset using an equaliser

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

내부적으로 등화 강도를 조절하는 신호 수신 시스템이 개시된다. 본 발명의 신호 수신 시스템은 등화 계수에 의하여 등화 강도가 조절되는 등화기; 등화기로부터 제공되는 등화 신호로부터 복수개의 복원 클락 신호들 및 복수개의 복원 데이터들을 발생하는 클락 데이터 복원기; 상기 등화 신호의 아이 패턴 사이즈를 확인하여 사이즈 확인 신호를 발생하는 아이 사이즈 확인기; 및 계수 조절 클락에 응답하여 상기 등화 계수를 조절하며, 상기 사이즈 확인 신호의 활성화에 응답하여 상기 등화 계수를 셋팅하는 계수 조절기를 구비한다. 본 발명의 신호 수신 시스템에서는, 등화기의 등화 강도를결정하는 등화 계수가 내부적으로 조절된다. 이에 따라, 본 발명의 신호 수신 시스템에 의하면, 별도의 외부 입력핀이 요구되지 않으며, 등화 강도의 내부적 조절이 가능하다.

Description

내부적으로 등화 강도를 조절하는 신호 수신 시스템{SIGNAL RECEIVING SYSTEM INTERNALLY CONTROLLING EQUALIZING INTENSITY}
본 발명은 신호 수신 시스템에 관한 것으로, 내부적으로 등화 강도를 조절하는 신호 수신 시스템에 관한 것이다.
현재, 멀티미디어 분야 같이 대용량의 데이터를 사용하는 전자 기기에서는, 통신 방법으로 서데스(SerDes; Serializer Deserializer) 기술이 널리 사용되고 있다. 서데스 기술은 신호 복수개의 단위 데이터를 하나의 신호에 직렬화시켜 프린트 배선 등의 전송선을 통하여 신호 송신 시스템에서 송신하고, 신호 수신 시스템에서 전송된 신호를 수신하여 상기 복수개의 데이터를 복원하는 기술이다. 이때, 전자 기기의 고속 동작을 위하여, 프린트 배선 등의 전송선을 통하여 전송되는 신호는 고주파로 전송된다.
이 경우, 고주파로 전송되는 신호에는, 전송선의 특성에 기인하여 신호간 간섭(ISI:Inter Symbol Interference) 현상이 발생한다. 이러한 신호간 간섭(ISI) 현상에 의하여, 도 1에 도시되는 바와 같이, 수신되는 신호의 진폭은 고주파에서 크게 왜곡된다. 그 결과, 신호 수신 시스템에서의 데이터 복원시에 오류가 발생된다.
이러한 수신된 신호의 진폭의 왜곡 현상을 보완하기 위하여, 신호 수신 시스템은 등화기(equalizer)를 내장한다.
한편, 디스플레이 장치 등의 분야에서는, 하나의 신호 송신 시스템에 송신하는 신호를 다수개의 신호 수신 시스템들에서 수신하기도 한다. 이 경우, 상기 신호 송신 시스템과 해당 신호 수신 시스템 사이의 전송선의 길이에 따라, 수신되는 신호의 진폭의 왜곡 정도의 차이가 발생된다. 이와 같은 신호 수신 시스템들 사이의 수신되는 신호의 왜곡 현상의 차이를 해소하기 위하여, 각 신호 수신 시스템은 등화 계수에 따라 등화 강도를 조절하도록 구성된다.
그런데, 기존의 신호 수신 시스템에서는 외부로부터 등화 계수를 입력하도록 구성된다. 이 경우, 상기 등화 계수에 대한 정보를 가지는 비트들을 입력하기 위하여, 다수개의 입력핀들이 추가로 요구되는 단점이 발생된다.
그러므로, 추가로 요구되는 입력핀을 최소화하면서, 등화 강도를 조절할 수 있는 신호 수신 시스템이 요구된다.
본 발명의 목적은 추가로 요구되는 입력핀을 최소화하면서, 등화 강도를 조절할 수 있는 신호 수신 시스템을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 소정의 패킷 주기를 가지며, 상기 패킷 주기 내에 제1 내지 제m 단위 데이터의 데이터값들이 할당되는 제1 내지 제m(여기서, m은 2 이상의 자연수) 단위 타이밍 구간이 직렬로 배열되는 입력 신호를 수신하는 신호 수신 시스템에 관한 것이다. 본 발명의 신호 수신 시스템은 상기 입력 신호를 수신하여 등화하여 등화 신호로 발생하며, 등화 계수에 의하여 등화 강도가 조절되는 등화기로서, 상기 등화 신호는 상기 제1 내지 제m 단위 타이밍 구간에 상응하는 구간이 배열되며 상기 패킷 주기와 동일한 주기를 가지는 상기 등화기; 상기 등화 신호로부터 제1 내지 제n(여기서, n은 m 이상의 자연수) 복원 클락 신호 및 제1 내지 제m 복원 데이터를 발생하는 클락 데이터 복원기로서, 상기 제1 내지 제n 복원 클락 신호는 상기 패킷 주기에 상응하는 주기를 가지고 순서적 쉬프트되며, 상기 제1 내지 제m 복원 데이터는 상기 제1 내지 제m 단위 데이터에 상응하는 데이터값을 가지는 상기 클락 데이터 복원기; 상기 등화 신호의 아이 패턴 사이즈를 확인하여 사이즈 확인 신호를 발생하는 아이 사이즈 확인기로서, 상기 등화 신호의 아이 패턴 사이즈는 특정되는 상기 단위 데이터 구간에 상응하는 아이 패턴 확인 구간에서 상기 등화 신호가 디벨로프되는 타이밍 길이이며, 상기 사이즈 확인 신호는 상기 등화 신호의 아이 패턴 사이즈가 미리 설정된 가상의 수용 사이즈를 만족함에 응답하여 활성화되는 상기 아이 사이즈 확인기; 및 계수 조절 클락에 응답하여 상기 등화 계수를 조절하며, 상기 사이즈 확인 신호의 활성화에 응답하여 상기 등화 계수를 셋팅하는 계수 조절기로서, 상기 계수 조절 클락은 상기 복원 클락 신호들 중의 어느 하나에 동기되는 상기 계수 조절기를 구비한다. 상기 아이 패턴 사이즈의 확인은 선마진 아이 클락에 응답하여 샘플링되는 상기 등화 신호의 레벨에 따른 데이터값을 가지는 선마진 데이터와 후마진 아이 클락에 응답하여 샘플링되는 상기 등화 신호의 레벨에 따른 데이터값을 가지는 후마진 데이터의 확인으로 수행되며, 상기 선마진 아이 클락 및 상기 후마진 아이 클락은 상기 아이 패턴 확인 구간 내에서 발생되되, 상기 수용 사이즈에 상응하는 타이밍 간격으로 발생된다.
상기와 같은 본 발명의 신호 수신 시스템에서는, 등화기의 등화 강도를결정하는 등화 계수가 내부적으로 조절된다. 이에 따라, 본 발명의 신호 수신 시스템에 의하면, 별도의 외부 입력핀이 요구되지 않으며, 등화 강도의 내부적 조절이 가능하다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 고주파시의 전송되는 신호의 왜곡 현상을 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 신호 수신 시스템을 나타내는 도면이다.
도 3은 입력 신호의 패킷의 구성을 설명하기 위한 도면이다.
도 4는 도 2의 주파수 의존형 증폭부의 예를 나타내는 도면이다.
도 5a는 도 4의 주파수 의존형 증폭부의 가변 저항의 저항값에 따른 등화 강도의 변화를 설명하기 위한 도면이다.
도 5b는 도 4의 주파수 의존형 증폭부의 가변 캐패시터의 캐패시턴스에 따른 등화 강도의 변화를 설명하기 위한 도면이다.
도 6은 도 2의 클락 데이터 복원기를 구체적으로 나타내는 도면이다.
도 7은 도 2의 아이 사이즈 확인기에서 생성되는 선마진 아이 클락과 후마진 아이 클락을 설명하기 위한 도면이다.
도 8은 도 2의 아이 사이즈 확인기를 구체적으로 나타내는 도면이다.
도 9는 도 8의 확인 데이터 발생부를 더욱 구체적으로 나타내는 도면이다.
도 10은 도 2의 계수 조절기를 구체적으로 나타내는 도면이다.
도 11은 본 발명의 신호 수신 시스템에서 등화 방법을 나타내는 플로우 챠트이다.
도 12는 본 발명의 신호 수신 시스템에 제공되는 여러가지 형태의 패킷을 설명하기 위한 도면이다.
도 13은 본 발명의 신호 수신 시스템에서 등화 신호가 등화되는 과정을 설명하기 위한 도면이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 또한, 하기의 설명에서, 구체적인 처리흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 기술된다. 그러나, 이들 특정 상세들 없이도, 본 발명의 실시될 수 있다는 것은 당해 기술분야에서 통상의 지식을 가진 자에게는 자명한 사실이다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.
본 명세서의 전반에서, 각 신호는 싱글 시그널(single signal)로 도시되고 기술될 수 있다. 그러나, 이는 단지 설명의 편의를 위한 것으로서, 각 신호는 싱글 시그널(single signal) 뿐만 아니라 차동 시그널(differential signal)도 구현될 수도 있음은 당업자에게는 자명하다.
또한, 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수개의 신호선으로 이루어진 구성일지라도 '신호선들'과 같이 표현할 수도 있고, '신호선'과 같이 단수로 표현할 수도 있다. 이는 신호선 또한 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터와 같은 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.
본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 아래의 내용 및 첨부 도면에 기재된 내용을 함께 참조하여야만 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 일실시예에 따른 신호 수신 시스템을 나타내는 도면이다.
도 2의 신호 수신 시스템은 입력 신호(XIN)를 수신한다. 이때, 입력 신호(XIN)는, 도 3에 도시되는 바와 같이, 제1 내지 제m 단위 데이터(DUI<1:m>)에 대한 정보가 할당되는 제1 내지 제m 단위 타이밍 구간(PUI<1:m>)이 직렬로 구성되는 패킷 주기(TPAG)를 가진다. 여기서, m은 2이상의 자연수이다.
다시 도 2를 참조하면, 본 발명의 신호 수신 시스템은 등화기(100), 클락 데이터 복원기(200), 아이 사이즈 확인기(300) 및 계수 조절기(400)를 구비한다.
상기 등화기(100)는 상기 입력 신호(XIN)를 수신하여 등화하여 등화 신호(XEQ)로 발생한다. 상기 등화 신호(XEQ)는 상기 패킷 주기(TPAG)와 동일한 주기를 가진다. 그리고, 상기 등화 신호(XEQ)의 한 주기에는, 상기 제1 내지 제m 단위 타이밍 구간(PUI<1:m>)에 상응하는 구간이 직렬로 배열된다. 이때, 상기 등화기(100)의 등화 강도는 등화 계수(GDEQ)에 의하여 조절된다. 본 실시예에서, 상기 등화 계수(GDEQ)는 다수개의 비트로 구현될 수 있음은 당업자에게는 자명하다.
또한, 상기 등화기(100)의 등화 강도는 등화 계수(GDEQ)가 증가함에 따라 증가한다.
바람직하기로는, 상기 등화기(110)는 상기 입력 신호(XIN)의 주파수에 따라 상이하며, 상기 등화 계수(GDEQ)에 의하여 조절되는 이득율을 가지는 적어도 하나의 주파수 의존형 증폭부(110)를 구비한다.
도 4는 상기 주파수 의존형 증폭부(110)의 예를 나타내는 도면이다. 도 4를 참조하면, 상기 주파수 의존형 증폭부(110)는 구동 저항기(RL)를 통해 공급 전압(VDD)에 각각 연결되고 전류 소스(111, 113)를 통해 각각 접지되는 한 쌍의 트랜지스터(115, 117)를 포함한다. 트랜지스터(115, 117)는 서로 병렬로 연결된 가변 저항(RS) 및 가변 캐패시터(CS)를 통해 연결된다.
본 실시예에서는, 상기 가변 저항(RS)의 저항값 및 가변 캐패시터(CS)의 캐패시턴스는 상기 등화 계수(GDEQ)가 증가함에 따라 일방향으로 증가한다.
도 5a는 도 4의 주파수 의존형 증폭부(110)의 가변 저항(RS)의 저항값에 따른 등화 강도의 변화를 설명하기 위한 도면이며, 도 5b는 도 4의 주파수 의존형 증폭부(110)의 가변 캐패시터(CS)의 캐패시턴스에 따른 등화 강도의 변화를 설명하기 위한 도면이다.
도 5a 및 도 5b로부터 본 실시예에서의 상기 주파수 의존형 증폭부(110)의 등화 강도는 상기 가변 저항(RS)의 저항값 및/또는 가변 캐패시터(CS)의 캐패시턴스가 증가됨에 따라 더욱 크게 됨을 알 수 있다.
다시 도 2를 참조하면, 상기 클락 데이터 복원기(200)는 상기 등화 신호(XEQ)로부터 제1 내지 제n 복원 클락 신호(RCK<1:n>) 및 제1 내지 제m 복원 데이터(RDAT<1:m>)를 복원한다. 여기서, n은 m이상의 자연수이다.
이때, 상기 제1 내지 제n 복원 클락 신호(RCK<1:n>)는 상기 입력 신호(XIN)의 패킷 주기(TPAG)에 상응하는 주기를 가지며, 순서적으로 쉬프트된다.
그리고, 상기 복수개의 복원 데이터들(RDAT<1:m>)은 상기 복원 클락 신호들(RCK<1:n>)에 응답하여 발생되며, 상기 복수개의 단위 데이터들(DUI<1:m>)에 상응하는 데이터값을 가진다.
도 6은 도 2의 클락 데이터 복원기(200)를 구체적으로 나타내는 도면이다. 도 6을 참조하면, 상기 클락 데이터 복원기(200)는 기준 복원부(210), 동기 루프부(230) 및 데이터 복원부(250)를 구비한다.
상기 기준 복원부(210)는 상기 등화 신호(XEQ)로부터 상기 패킷 주기(TPAG)에 상응하는 주기를 가지는 기준 클락 신호(FCK)를 복원한다.
상기 동기 루프부(230)는 상기 기준 클락 신호(FCK)를 순서적으로 쉬프팅하여 상기 제1 내지 제n 복원 클락 신호(RCK<1:n>)를 생성한다. 이때, 상기 제1 복원 클락 신호(RCK<1>)는 상기 기준 클락 신호(FCK)와 동일한 타이밍으로 구현될 수 있다. 이때, 상기 동기 루프부(230)는 상기 제1 내지 제n 복원 클락 신호(RCK<1:n>)의 복원이 완료됨에 따라 활성화되는 복원 완료 신호(EDRC)를 발생하는 것이 바람직하다.
그리고, 상기 데이터 복원부(250)는 상기 복원 클락 신호(RCK<1:n>)의 일부를 이용하여 상기 제1 내지 제m 복원 데이터(RDAT<1:m>)를 발생한다. 이때, 상기 제1 내지 제m 복원 데이터(RDAT<1:m>) 각각은 대응하는 상기 단위 데이터(DUI<1:m>)의 단위 타이밍 구간(PUI<1:m>)에 상응하는 구간에서의 상기 등화 신호(XEQ)의 전압 레벨에 따른 데이터값을 가진다.
이러한 상기 기준 복원부(210), 상기 동기 루프부(230) 및 상기 데이터 복원부(250)는 당업자라면 용이하게 구현할 수 있으므로, 본 명세서에서는 설명의 간략화를 위하여, 그에 대한 구체적인 기술은 생략된다.
다시 도 2를 참조하면, 상기 아이 사이즈 확인기(300)는 상기 등화 신호(XEQ)의 아이 패턴 사이즈(eye pattern size)(SZEY, 도 13 참조)를 확인하여 사이즈 확인 신호(CFSZ)를 발생한다. 이때, 상기 등화 신호(XEQ)의 아이 패턴 사이즈(SZEY)는 아이 패턴 확인 구간(PIF, 도 7 참조)에서 상기 등화 신호(XEQ)가 디벨로프되는 타이밍 길이이다.
도 7의 예에서, 상기 아이 패턴 확인 구간(PIF, 도 7 참조)은 제k 데이터 타이밍 구간(PUI<k>)이며, 이때, 상기 제k 단위 데이터(DUI<k>)의 데이터값에 따른 레벨로 상기 등화 신호(XEQ)가 디벨로프된다. 여기서, k는 1 이상 m 이하의 자연수이다.
상기 사이즈 확인 신호(CFSZ)는 상기 등화 신호(XEQ)의 아이 패턴 사이즈(SZEY)가 미리 설정된 수용 사이즈(SZPAS) 보다 작은 경우에는 "L"로 비활성화되며(도 13의 왼쪽 그림 참조), 상기 등화 신호(XEQ)의 아이 패턴 사이즈(SZEY)가 미리 설정된 수용 사이즈(SZPAS)를 만족하는 경우에는 "H"로 활성화된다.(도 13의 오른쪽 그림 참조)
상기 아이 패턴 사이즈(SZEY)의 확인은 선마진 아이 클락(LECK, 도 7 참조)에 응답하여 샘플링되는 상기 등화 신호(XEQ)에 레벨에 따른 데이터값을 가지는 선마진 데이터(LEDAT)와 후마진 아이 클락(BECK, 도 7 참조)에 응답하여 샘플링되는 상기 등화 신호(XEQ)의 레벨에 따른 데이터값을 가지는 후마진 데이터(BEDAT)의 확인으로 수행된다.
본 실시예에서는, 상기 선마진 데이터(LEDAT)와 상기 후마진 데이터(BEDAT)의 데이터값이 모두 "H"일 때, 상기 등화 신호(XEQ)의 아이 패턴 사이즈(SZEY)가 상기 수용 사이즈(SZPAS)를 만족하는 상태이다.
이때, 상기 선마진 아이 클락(LECK) 및 상기 후마진 아이 클락(BECK)은, 도 7에 도시되는 바와 같이, 상기 아이 패턴 확인 구간(PIF) 내에서 발생되되, 상기 수용 사이즈(SZPAS)에 상응하는 타이밍 간격으로 발생된다.
도 7에서, 상기 선마진 아이 클락(LECK)은 상기 아이 패턴 확인 구간(PIF)의 선단(t1)으로부터 단위 타이밍 구간(PUI<k>)의 0.25배인 선마진 타이밍(LET)만큼 쉬프트되어 발생되며, 상기 후마진 아이 클락(BECK)은 상기 아이 패턴 확인 구간(PIF)의 선단(t1)으로부터 단위 타이밍 구간(PUI<k>)의 0.75배인 후마진 타이밍(BET)만큼 쉬프트되어 발생된다.
이 경우, 상기 수용 사이즈(SZPAS)는 이상적으로 단위 타이밍 구간(PUI)의 0.5배에 해당된다. 다만, 실질적인 상기 수용 사이즈(SZPAS)는, 각 신호의 셋업 타임(Setup time)과 홀드(Hold time)의 영향으로 인하여, 단위 타이밍 구간(PUI<k>)의 0.5배보다 클 수도 있을 것이다.
도 8은 도 2의 아이 사이즈 확인기(300)를 구체적으로 나타내는 도면이다. 도 8를 참조하면, 상기 아이 사이즈 확인기(300)는 아이 클락 발생부(310), 확인 데이터 발생부(330) 및 사이즈 확인부(350)를 구비한다.
상기 아이 클락 발생부(310)는 상기 제1 내지 제n 복원 클락 신호(RCK<1:n>)들 중의 적어도 일부를 이용하여 상기 선마진 아이 클락(LECK) 및 상기 후마진 아이 클락(BECK)을 발생한다. 이때, 상기 선마진 아이 클락(LECK) 및 상기 후마진 아이 클락(BECK)은 상기 아이 패턴 확인 구간(PIF)의 선단(t1)으로부터 상기 선마진 타이밍(LET) 및 후마진 타이밍(BET)만큼 쉬프트되어 발생됨은 전술한 바와 같다.
상기 확인 데이터 발생부(330)는 상기 선마진 아이 클락(LECK) 및 상기 후마진 아이 클락(BECK)의 발생에 응답하여 선마진 데이터(LEDAT) 및 후마진 데이터(BEDAT)를 발생한다. 이때, 상기 선마진 데이터(LEDAT) 및 후마진 데이터(BEDAT)는 각각 상기 선마진 아이 클락(LECK) 및 상기 후마진 아이 클락(BECK)의 발생시의 상기 등화 신호(XEQ)의 전압 레벨에 따른 데이터값을 가진다.
도 9는 도 8의 확인 데이터 발생부(330)를 더욱 구체적으로 나타내는 도면이다. 도 9을 참조하면, 상기 확인 데이터 발생부(330)는 D-플립플럽들(331, 333)을 포함하여 구현된다.
상기 D-플립플럽들(331, 333)은 클락단으로 각각 상기 선마진 아이 클락(LECK) 및 상기 후마진 아이 클락(BECK)을 입력으로 하고, 데이터 입력단(D)으로 상기 등화 신호(XEQ)를 입력으로 한다. 그리고, 상기 D-플립플럽들(331, 333)은 출력단(Q)으로 각각 상기 선마진 데이터(LEDAT) 및 후마진 데이터(BEDAT)를 제공한다.
다시 도 8을 참조하면, 사이즈 확인부(350)는 상기 선마진 데이터(LEDAT) 및 후마진 데이터(BEDAT)를 확인하여 상기 사이즈 확인 신호(CFSZ)를 발생한다. 바람직하기로는, 상기 사이즈 확인부(350)는 상기 선마진 데이터(LEDAT) 및 후마진 데이터(BEDAT)를 논리곱하는 앤드 게이트로 구현된다.
다시 도 2를 참조하면, 상기 계수 조절기(400)는 계수 조절 클락(TCK)에 응답하여 상기 등화 계수(GDEQ)를 조절한다. 이때, 상기 계수 조절 클락(TCK)은 상기 복원 클락 신호들(RCK<1:n>) 중의 어느 하나(RCK<j>)에 동기된다.
그리고, 상기 계수 조절기(400)는 상기 사이즈 확인 신호(CFSZ)의 "H"로의 활성화에 응답하여 상기 등화 계수(GDEQ)를 셋팅한다. 즉, 상기 등화 계수(GDEQ)는 상기 사이즈 확인 신호(CFSZ)가 활성화되는 시점의 값으로 결정된다.
도 10은 도 2의 계수 조절기(400)를 구체적으로 나타내는 도면이다. 도 10을 참조하며, 상기 계수 조절기(400)는 카운팅부(410)를 구비하며, 인에이블 구동부(430) 및 등화 확인부(450)를 더 구비한다.
상기 카운팅부(410)는 등화 인에이블 신호(ENEQ)에 응답하여 인에이블된다. 그리고, 상기 카운팅부(410)는 등화 종료 신호(EDEQ)가 "L"로 비활성화된 상태에서 발생되는 상기 계수 클락 신호(TCK)에 응답하여 상기 등화 계수(GDEQ)를 순차적으로 증가시켜 조절한다. 이때, 상기 등화 종료 신호(EDEQ)는 상기 사이즈 확인 신호(CFSZ)가 "L"로의 비활성화 상태이면, "L"로 비활성화된다.
상기 인에이블 구동부(430)는 상기 복원 완료 신호(EDRC)가 "H"로 활성화된 후, 미리 결정되는 상기 복원 데이터들(RDAT)의 데이터값에 응답하여 "H"로 활성화되는 등화 인에이블 신호(ENEQ)를 발생한다.
상기 인에이블 구동부(430)는 더욱 구체적으로 등화 개시 유닛(431) 및 인에이블 구동 유닛(433)을 구비한다. 상기 등화 개시 유닛(431)은 미리 결정되는 상기 복원 데이터들(RDAT)의 데이터값에 응답하여 활성화되는 상기 등화 개시 신호(STEQ)를 발생한다. 그리고, 상기 인에이블 구동 유닛(433)은 상기 복원 완료 신호(EDRC)가 "H"로 활성화된 후, 상기 등화 개시 신호(STEQ)의 "H"로의 활성화에 응답하여, 상기 등화 인에이블 신호(ENEQ)를 "H"로 활성화한다.
상기 등화 확인부(450)는 상기 사이즈 확인 신호(CFSZ) 및 상기 등화 인에이블 신호(ENEQ)를 수신하여 상기 등화 종료 신호(EDEQ)를 발생한다. 이때, 상기 등화 종료 신호(EDEQ)는 상기 등화 인에이블 신호(ENEQ)의 "H"로의 활성화 상태에서 발생되는 상기 사이즈 확인 신호(CFCZ)의 "H"로의 활성화에 응답하여 "H"로 활성화된다.
상기와 같은 본 발명의 신호 수신 시스템에서는, 등화기(100)의 등화 강도를결정하는 등화 계수(GDEQ)가 내부적으로 조절된다. 이에 따라, 본 발명의 신호 수신 시스템에 의하면, 별도의 외부 입력핀이 요구되지 않으며, 등화 강도의 내부적조절이 가능하다.
계속하여, 본 발명의 신호 수신 시스템에서의 등화 방법을 살펴본다.
도 11은 본 발명의 신호 수신 시스템에서 등화 방법을 나타내는 플로우 챠트이다.
도 11를 참조하면, S10 단계에서 상기 입력 신호(XIN)을 통하여 신호 송신 시스템(미도시)로부터 제공되는 클락 복원 패킷(PKRCK)을 수신한다. 이때, 상기 클락 복원 패킷(PKRCK)은 상기 패킷 주기(TPAG)를 인식하는 상기 단위 데이터(DUI)의 조합일 수 있다. 도 12의 예에서는, 앞쪽의 1/2의 단위 데이터들(DUI<1:m/2>)의 데이터값은 "H"이며, 뒷쪽의 1/2의 단위 데이터들(DUI<(m/2+1:m>)의 데이터값은 "L"이다.
S20 단계에서, 상기 클락 복원 패킷(PKRCK)의 정보를 가지는 상기 입력 신호(XIN)을 이용하여, 상기 복원 클락 신호(RCK<1:n>)을 복원한다. 그리고, 상기 복원 클락 신호(RCK<1:n>)의 복원이 완료되면, 상기 복원 완료 신호(EDRC)가 활성화된다.
이어서, S30 단계에서 상기 입력 신호(XIN)을 통하여 신호 송신 시스템(미도시)로부터 제공되는 등화 시작 패킷(PKST)을 수신한다. 이러한 상기 등화 시작 패킷(PKST)가 수신되면, 상기 등화 인에이블 신호(ENEQ)가 활성화된다. 이때 등화 시작 패킷(PKST)은 등화 시작을 알리는 역할을 위해 상기 단위 데이터(DUI)의 조합일 수 있다. 도 12의 예에서는, 맨앞의 1/4의 단위 데이터들(DUI<1:m/4>)의 데이터값은 "H"이며, 2번째 1/4의 단위 데이터들(DUI<(m/4+1):m/2>)의 데이터값은 "L"이며, 3번째 1/4의 단위 데이터들(DUI<(m/2+1):3m/4>)의 데이터값은 "H"이며, 마지막 1/4의 단위 데이터들(DUI<(3m/4+1):m>)의 데이터값은 "L"이다.
S40 단계에서, 상기 입력 신호(XIN)을 통하여 신호 송신 시스템(미도시)로부터 제공되는 등화 구동 패킷(PKDR)을 수신한다. 이때 등화 구동 패킷(PKDR)은 전송 시 가장 왜곡이 심한 상기 단위 데이터(DUI)의 조합일 수 있다. 도 12의 예에서는, 임의의 단위 데이터(DUI<k>)의 데이터값은 "H"이다. 이때, 상기 임의의 단위 데이터(DUI<k>)의 이전 및 이후의 상당한 단위 데이터(DUI)의 데이터값은 "L"이다.
S50 단계에서는, 상기 등화 구동 패킷(PKDR)을 이용하여, 상기 입력 신호(XIN)을 등화하여 상기 등화 신호(XEQ)를 발생한다.
이때, 상기 등화 신호(XEQ)의 아이 패턴 사이즈(SZEY)가 수용 사이즈(SZPAS)를 만족하지 못하면, 상기 등화 계수(GDEQ)가 증가한다. 그리고, 상기 등화 계수(GDEQ)의 증가에 따라, 상기 등화기(100)의 등화 강도가 증가한다.
이와 같이, 상기 등화기(100)의 등화 강도가 증가함에 따라, 도 13에서와 같이, 상기 등화 신호(XEQ)의 아이 패턴 사이즈(SZEY)도 증가한다.
그리고, 상기 등화 신호(XEQ)의 아이 패턴 사이즈(SZEY)가 상기 수용 사이즈(SZPAS)를 만족하게 되면, 등화 종료 신호(EDEQ)가 활성화되어 등화 동작을 마치게 된다.
한편, 본 명세서에서는, 신호 수신 시스템에서 미리 설정된 타이밍 간격으로 상기 클락 복원 패킷(PKRCK), 등화 시작 패킷(PKST) 및 등화 구동 패킷(PKDR)이 제공되는 것으로 가정하고 기술되었다.
그러나, 본 발명의 기술적 사상은 상기 복원 완료 신호(EDRC) 및 상기 등화 인에이블 신호(ENEQ)를 신호 송신 시스템에 피드백하도록 구현하는 실시예에 의해서도 구현될 수 있다. 이 경우, 본 발명의 신호 수신 시스템은 상기 복원 완료 신호(EDRC) 및 상기 등화 인에이블 신호(ENEQ)의 활성화에 응답하여 신호 송신 시스템으로부터 제공되는 상기 등화 시작 패킷(PKST) 및 상기 등화 구동 패킷(PKDR)을 수신할 수도 있다.
다만, 이 경우에는, 상기 복원 완료 신호(EDRC) 및 상기 등화 인에이블 신호(ENEQ)를 상기 신호 송신 시스템으로 피드백하기 위한 추가적인 전송선이 요구된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 본 명세서에서는, 상기 복원 완료 신호(EDRC)가 활성화된 이후에 상기 등화 시작 패킷(PKST)을 수신한 다음에, 상기 등화 구동 패킷(PKDR)을 수신하도록 구동되는 신호 수신 시스템이 도시되고 기술되었다.
그러나, 본 발명의 기술적 사상은 상기 복원 완료 신호(EDRC)가 활성화된 이후에 상기 등화 시작 패킷(PKST)의 수신없이 바로 상기 등화 구동 패킷(PKDR)을 수신하도록 구동되는 신호 수신 시스템에 의해서도 구현될 수 있음은 당업자에게는 자명하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (7)

  1. 소정의 패킷 주기를 가지며, 상기 패킷 주기 내에 제1 내지 제m 단위 데이터의 데이터값들이 할당되는 제1 내지 제m(여기서, m은 2 이상의 자연수) 단위 타이밍 구간이 직렬로 배열되는 입력 신호를 수신하는 신호 수신 시스템에 있어서,
    상기 입력 신호를 수신하여 등화하여 등화 신호로 발생하며, 등화 계수에 의하여 등화 강도가 조절되는 등화기로서, 상기 등화 신호는 상기 제1 내지 제m 단위 타이밍 구간에 상응하는 구간이 배열되며 상기 패킷 주기와 동일한 주기를 가지는 상기 등화기;
    상기 등화 신호로부터 제1 내지 제n(여기서, n은 m 이상의 자연수) 복원 클락 신호 및 제1 내지 제m 복원 데이터를 발생하는 클락 데이터 복원기로서, 상기 제1 내지 제n 복원 클락 신호는 상기 패킷 주기에 상응하는 주기를 가지고 순서적 쉬프트되며, 상기 제1 내지 제m 복원 데이터는 상기 제1 내지 제m 단위 데이터에 상응하는 데이터값을 가지는 상기 클락 데이터 복원기;
    상기 등화 신호의 아이 패턴 사이즈를 확인하여 사이즈 확인 신호를 발생하는 아이 사이즈 확인기로서, 상기 등화 신호의 아이 패턴 사이즈는 특정되는 상기 단위 데이터 구간에 상응하는 아이 패턴 확인 구간에서 상기 등화 신호가 디벨로프되는 타이밍 길이이며, 상기 사이즈 확인 신호는 상기 등화 신호의 아이 패턴 사이즈가 미리 설정된 가상의 수용 사이즈를 만족함에 응답하여 활성화되는 상기 아이 사이즈 확인기; 및
    계수 조절 클락에 응답하여 상기 등화 계수를 조절하며, 상기 사이즈 확인 신호의 활성화에 응답하여 상기 등화 계수를 셋팅하는 계수 조절기로서, 상기 계수 조절 클락은 상기 복원 클락 신호들 중의 어느 하나에 동기되는 상기 계수 조절기를 구비하며,
    상기 아이 패턴 사이즈의 확인은
    선마진 아이 클락에 응답하여 샘플링되는 상기 등화 신호의 레벨에 따른 데이터값을 가지는 선마진 데이터와 후마진 아이 클락에 응답하여 샘플링되는 상기 등화 신호의 레벨에 따른 데이터값을 가지는 후마진 데이터의 확인으로 수행되며,
    상기 선마진 아이 클락 및 상기 후마진 아이 클락은
    상기 아이 패턴 확인 구간 내에서 발생되되, 상기 수용 사이즈에 상응하는 타이밍 간격으로 발생되는 것을 특징으로 하는 신호 수신 시스템.
  2. 제1항에 있어서, 상기 등화기는
    상기 입력 신호의 주파수에 따라 상이하며, 상기 등화 계수에 의하여 조절되는 이득율을 가지는 적어도 하나의 주파수 의존형 증폭부를 구비하는 것을 특징으로 하는 신호 수신 시스템.
  3. 제1항에 있어서, 상기 클락 데이터 복원기는
    상기 등화 신호로부터 상기 패킷 주기에 상응하는 주기를 가지는 기준 클락 신호를 복원하는 기준 복원부;
    상기 기준 클락 신호를 순서적으로 쉬프팅하여 상기 제1 내지 제n 복원 클락 신호를 생성하는 동기 루프부; 및
    상기 제1 내지 제n 복원 클락 신호의 적어도 일부를 이용하여 상기 제1 내지 제m 복원 데이터를 발생하는 데이터 복원부를 구비하는 것을 특징으로 하는 신호 수신 시스템.
  4. 삭제
  5. 제1항에 있어서, 상기 아이 사이즈 확인기는
    상기 제1 내지 제n 복원 클락 신호들 중의 적어도 일부를 이용하여, 상기 선마진 아이 클락 및 상기 후마진 아이 클락을 발생하는 아이 클락 발생부;
    상기 선마진 아이 클락 및 상기 후마진 아이 클락의 발생에 응답하여 선마진 데이터 및 후마진 데이터를 발생하는 확인 데이터 발생부로서, 상기 선마진 데이터 및 상기 후마진 데이터는 각각 상기 선마진 아이 클락 및 상기 후마진 아이 클락의 발생시의 상기 등화 신호의 전압 레벨에 따른 데이터값을 가지는 상기 확인 데이터 발생부; 및
    상기 선마진 데이터 및 후마진 데이터를 확인하여 상기 사이즈 확인 신호를 발생하는 사이즈 확인부를 구비하는 것을 특징으로 하는 신호 수신 시스템.
  6. 제1항에 있어서, 상기 계수 조절기는
    등화 종료 신호가 비활성화된 상태에서의 계수 클락 신호의 발생에 응답하여 상기 등화 계수를 조절하는 카운팅부로서, 상기 등화 종료 신호는 상기 사이즈 확인 신호의 비활성화 상태에서 비활성화되는 상기 카운팅부를 구비하는 것을 특징으로 하는 신호 수신 시스템.
  7. 제6항에 있어서, 상기 클락 데이터 복원기는
    상기 복원 클락 신호들의 복원이 완료됨에 따라 활성화되는 복원 완료 신호를 발생하며,
    상기 계수 조절기는
    상기 복원 완료 신호가 활성화되고, 미리 결정되는 상기 복원 데이터들의 데이터값에 응답하여 활성화되는 등화 인에이블 신호를 발생하는 인에이블 구동부; 및
    상기 사이즈 확인 신호 및 상기 등화 인에이블 신호를 수신하여 상기 등화 종료 신호를 발생하는 등화 확인부으로서, 상기 등화 종료 신호는 상기 등화 인에이블 신호의 활성화 상태에서 상기 사이즈 확인 신호의 활성화에 응답하여 활성화되는 상기 등화 확인부를 더 구비하는 것을 특징으로 하는 신호 수신 시스템.
KR1020160035193A 2016-03-24 2016-03-24 내부적으로 등화 강도를 조절하는 신호 수신 시스템 KR101739970B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160035193A KR101739970B1 (ko) 2016-03-24 2016-03-24 내부적으로 등화 강도를 조절하는 신호 수신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160035193A KR101739970B1 (ko) 2016-03-24 2016-03-24 내부적으로 등화 강도를 조절하는 신호 수신 시스템

Publications (1)

Publication Number Publication Date
KR101739970B1 true KR101739970B1 (ko) 2017-05-26

Family

ID=59051762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160035193A KR101739970B1 (ko) 2016-03-24 2016-03-24 내부적으로 등화 강도를 조절하는 신호 수신 시스템

Country Status (1)

Country Link
KR (1) KR101739970B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950197B2 (en) 2018-09-21 2021-03-16 Samsung Display Co., Ltd. Data driver, display device having the same, and method of driving the display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100186532B1 (ko) * 1996-02-03 1999-05-01 구자홍 에이치디티브이용 고속 채널 등화기
JP2012138963A (ja) 2007-03-09 2012-07-19 Austriamicrosystems Ag 増幅装置及び信号の増幅方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100186532B1 (ko) * 1996-02-03 1999-05-01 구자홍 에이치디티브이용 고속 채널 등화기
JP2012138963A (ja) 2007-03-09 2012-07-19 Austriamicrosystems Ag 増幅装置及び信号の増幅方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950197B2 (en) 2018-09-21 2021-03-16 Samsung Display Co., Ltd. Data driver, display device having the same, and method of driving the display device

Similar Documents

Publication Publication Date Title
Dally et al. Transmitter equalization for 4-Gbps signaling
US7929549B1 (en) Method and apparatus for scrambling data for control of high-speed bidirectional signaling
JP5511091B2 (ja) 埋め込み電力制御を有するプログラマブル高速ケーブル
TWI421699B (zh) 用於高速雙向發信號之非對稱控制方法及系統
CN111061664B (zh) 用于电压模态信号发射器的两阶段式前馈均衡器
CN108259156A (zh) 用于时钟与数据恢复电路的相位调整电路
US10305704B1 (en) Decision feedback equalization with independent data and edge feedback loops
EP1752882A2 (en) Circuitry and methods for programmably adjusting the duty cycles of serial data signals
CN110832586B (zh) 存储器决策反馈均衡器测试
US11223468B1 (en) Receiver circuit performing adaptive equalization and system including the same
US7358771B1 (en) System including a single ended switching topology for high-speed bidirectional signaling
US20120119792A1 (en) Adjustable finite impulse response transmitter
WO2021101972A1 (en) Clockless delay adaptation loop for random data
KR101739970B1 (ko) 내부적으로 등화 강도를 조절하는 신호 수신 시스템
WO2009003129A2 (en) Methods and circuits for adaptive equalization and channel characterization using live data
US9565014B2 (en) Initializing a descrambler
US10778478B2 (en) Fast-settling voltage reference generator for SERDES applications
Kaviani et al. A 6.4 Gb/s near-ground single-ended transceiver for dual-rank DIMM memory interface systems
US20120128097A1 (en) Methods and apparatus for transmitting signals with selective delay for compensation of intersymbol interference and simultaneous switching outputs
US7506222B1 (en) System for phase tracking and equalization across a byte group for asymmetric control of high-speed bidirectional signaling
EP2706712B1 (en) Method and system for improving data transfer integrity
US6803791B2 (en) Equalizing receiver with data to clock skew compensation
US9548857B2 (en) Initializing a descrambler
KR101995027B1 (ko) 정전류 소모가 없는 저전력 송신기
US10972317B2 (en) Device and method for data reception

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant