KR20230074374A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20230074374A
KR20230074374A KR1020210160754A KR20210160754A KR20230074374A KR 20230074374 A KR20230074374 A KR 20230074374A KR 1020210160754 A KR1020210160754 A KR 1020210160754A KR 20210160754 A KR20210160754 A KR 20210160754A KR 20230074374 A KR20230074374 A KR 20230074374A
Authority
KR
South Korea
Prior art keywords
data
signal
period
adjustment
timing controller
Prior art date
Application number
KR1020210160754A
Other languages
English (en)
Inventor
박채희
김종수
김흰돌
이지예
정영석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210160754A priority Critical patent/KR20230074374A/ko
Priority to US17/873,365 priority patent/US11798495B2/en
Priority to CN202211226980.8A priority patent/CN116153236A/zh
Publication of KR20230074374A publication Critical patent/KR20230074374A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 표시 장치는, 제1 초기화 기간에서 데이터 클록 신호 라인을 통해 조정 옵션값을 공급하며, 데이터 기간에서 제1 데이터 및 제어 신호에 기초하여 제2 데이터를 생성하고 데이터 클록 신호 라인을 통해 제2 데이터를 공급하는 타이밍 제어부, 제1 초기화 기간에서 조정 옵션값에 기초하여 조정값을 생성하며, 데이터 기간에서 조정값과 제2 데이터에 기초하여 제3 데이터를 생성하고 제3 데이터에 기초하여 데이터 신호를 생성하는 데이터 구동부, 및 데이터 신호에 기초하여 영상을 표시하는 화소부를 포함한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것이다.
표시 장치는 타이밍 제어부 및 데이터 구동부를 포함할 수 있다. 타이밍 제어부와 데이터 구동부는 인터페이스를 통해 표시 장치 구동에 필요한 신호들을 송수신할 수 있다.
예를 들어, 타이밍 제어부는 인터페이스를 통해 클록 트레이닝 신호와 프레임 데이터를 데이터 구동부로 공급할 수 있다. 여기서, 인터페이스의 데이터 전송 속도(data rate)가 상향되는 경우, 데이터 구동부로 제공되는 신호들의 신호 왜곡(또는, 신호 손실)이 심화될 수 있다.
이와 같이 신호 전송 과정에서 왜곡된 신호 신호를 보상하기 위해, 데이터 구동부는 조정 회로(예를 들어, 등화기(equalizer) 등)를 포함할 수 있다.
본 발명의 일 목적은 신호의 전송을 위한 신호 배선의 수가 최소화된 표시 장치를 제공하는 데 있다.
본 발명의 다른 일 목적은 등화기와 같은 조정 회로에 필요한 조정 옵션값의 전송 속도가 향상된 표시 장치를 제공하는 데 있다.
본 발명의 실시예들에 의한 표시 장치는, 제1 초기화 기간에서 데이터 클록 신호 라인을 통해 조정 옵션값을 공급하며, 데이터 기간에서 제1 데이터 및 제어 신호에 기초하여 제2 데이터를 생성하고 상기 데이터 클록 신호 라인을 통해 상기 제2 데이터를 공급하는 타이밍 제어부, 상기 제1 초기화 기간에서 상기 조정 옵션값에 기초하여 조정값을 생성하며, 상기 데이터 기간에서 상기 조정값과 상기 제2 데이터에 기초하여 제3 데이터를 생성하고 상기 제3 데이터에 기초하여 데이터 신호를 생성하는 데이터 구동부, 및 상기 데이터 신호에 기초하여 영상을 표시하는 화소부를 포함할 수 있다.
일 실시예에서, 상기 조정 옵션값은 2개의 신호 레벨을 가지는 데이터일 수 있다.
일 실시예에서, 상기 제2 데이터는 4개의 신호 레벨을 가지는 데이터일 수 있다.
일 실시예에서, 상기 데이터 구동부는, 상기 데이터 클록 신호 라인을 통해 상기 조정 옵션값 및 상기 제2 데이터를 수신하고, 상기 조정 옵션값 및 상기 제2 데이터에 기초하여 클록 신호 및 프레임 데이터를 생성하는 수신기, 및 상기 클록 신호 및 상기 프레임 데이터에 기초하여 상기 데이터 신호를 생성하는 영상 처리기를 포함할 수 있다.
일 실시예에서, 상기 수신기는, 상기 제1 초기화 기간에서 상기 조정 옵션값을 이용하여 상기 조정값을 생성하는 등화 제어기, 상기 데이터 기간에서 상기 조정값을 이용하여 제2 데이터를 보상함으로써 상기 제3 데이터를 생성하는 등화기, 및 상기 데이터 기간에서 상기 제3 데이터에 기초하여 상기 클록 신호 및 상기 프레임 데이터를 복원하는 클록 데이터 복원 회로를 포함할 수 있다.
일 실시예에서, 상기 등화 제어기는 상기 조정 옵션값에 포함되는 복수의 옵션 코드들을 이용하여 상기 조정값을 생성할 수 있다.
일 실시예에서, 상기 데이터 구동부는 상기 제1 초기화 기간에서 상기 조정값을 저장하며, 상기 조정값을 피드백 라인을 통해 상기 타이밍 제어부로 공급할 수 있다.
일 실시예에서, 상기 타이밍 제어부는, 상기 피드백 라인을 통해 공급되는 상기 조정값을 저장하는 메모리를 포함할 수 있다.
일 실시예에서, 상기 타이밍 제어부는 제2 초기화 기간에서 상기 데이터 클록 신호 라인을 통해 상기 조정값을 상기 데이터 구동부로 공급할 수 있다.
일 실시예에서, 상기 데이터 클록 신호 라인을 통해 공급되는 상기 조정값은 2개의 신호 레벨을 가지는 데이터일 수 있다.
일 실시예에서, 상기 데이터 클록 신호 라인을 통해 공급되는 상기 조정값은 4개의 신호 레벨을 가지는 데이터일 수 있다.
일 실시예에서, 상기 데이터 구동부는 저장된 상기 조정값이 삭제되는 경우 상기 피드백 라인을 통해 상기 타이밍 제어부로 피드백 신호를 공급할 수 있다.
일 실시예에서, 상기 타이밍 제어부는 상기 피드백 신호에 대응하여 상기 제2 초기화 기간에서 상기 데이터 클록 신호 라인을 통해 상기 조정값을 상기 데이터 구동부로 공급할 수 있다.
본 발명의 실시예들에 의한 표시 장치의 구동 방법은, 타이밍 제어부 및 데이터 구동부를 포함하는 표시 장치의 구동 방법에서, 제1 초기화 기간에서 상기 타이밍 제어부가 데이터 클록 신호 라인을 통해 조정 옵션값을 상기 데이터 구동부로 공급하는 단계, 상기 제1 초기화 기간에서 상기 데이터 구동부가 상기 조정 옵션값에 기초하여 조정값을 생성하는 단계, 데이터 기간에서 상기 타이밍 제어부가 제1 데이터 및 제어 신호에 기초하여 제2 데이터를 생성하고 상기 데이터 클록 신호 라인을 통해 상기 데이터 구동부로 상기 제2 데이터를 공급하는 단계, 상기 데이터 기간에서 상기 데이터 구동부가 상기 조정값과 상기 제2 데이터에 기초하여 제3 데이터를 생성하고 상기 제3 데이터에 기초하여 데이터 신호를 생성하는 단계, 및 상기 데이터 신호에 기초하여 영상을 표시하는 단계를 포함할 수 있다.
일 실시예에서, 상기 조정 옵션값은 2개의 신호 레벨을 가지는 데이터일 수 있다.
일 실시예에서, 상기 제2 데이터는 4개의 신호 레벨을 가지는 데이터일 수 있다.
일 실시예에서, 상기 표시 장치의 구동 방법은, 상기 제1 초기화 기간에서 상기 데이터 구동부가 상기 조정값을 피드백 라인을 통해 상기 타이밍 제어부로 공급하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 표시 장치의 구동 방법은, 제2 초기화 기간에서 상기 타이밍 제어부가 상기 데이터 클록 신호 라인을 통해 상기 데이터 구동부로 상기 조정값을 공급하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 데이터 클록 신호 라인을 통해 공급되는 상기 조정값은 2개의 신호 레벨을 가지는 데이터일 수 있다.
일 실시예에서, 상기 데이터 클록 신호 라인을 통해 공급되는 상기 조정값은 4개의 신호 레벨을 가지는 데이터일 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 클록 트레이닝 신호와 프레임 데이터가 전송되는 데이터 클록 신호 라인을 통해 등화기와 같은 조정 회로에 필요한 조정 옵션값을 데이터 구동부로 전송할 수 있다. 이에 따라, 조정 옵션값을 전송하기 위한 별도의 신호 배선이 생략되어, 타이밍 제어부와 데이터 구동부 간의 신호 전송을 위한 신호 배선의 개수가 감소될 수 있다.
또한, 본 발명의 실시예들에 의한 표시 장치는, 타이밍 제어부와 데이터 구동 회로들이 각각 연결되는 데이터 클록 신호 라인을 통해 조정 옵션값들을 대응하는 데이터 구동 회로들에 동시에 전송할 수 있다. 이에 따라, 조정 옵션값의 전송 속도가 향상될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3은 도 1의 표시 장치에 포함되는 타이밍 제어부와 데이터 구동부를 연결하는 데이터 클록 신호 라인과 공통 신호 라인의 일 예를 설명하기 위한 도면이다.
도 4a 및 도 4b는 도 3의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터가 가지는 신호 레벨의 일 예들을 나타내는 파형도들이다.
도 5a 및 도 5b는 도 3의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터의 아이 다이어그램(eye diagram)들이다.
도 6은 도 3의 타이밍 제어부와 데이터 구동부에 포함되는 데이터 구동 회로의 일 예를 나타내는 블록도이다.
도 7은 도 6의 데이터 구동 회로에 포함되는 제2 수신기의 일 예를 나타내는 블록도이다.
도 8은 도 3의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터의 일 예를 설명하기 위한 도면이다.
도 9는 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 10은 도 9의 표시 장치에 포함되는 타이밍 제어부와 데이터 구동부를 연결하는 데이터 클록 신호 라인, 공통 신호 라인, 및 피드백 라인의 일 예를 설명하기 위한 도면이다.
도 11은 도 10의 타이밍 제어부와 데이터 구동부에 포함되는 데이터 구동 회로의 일 예를 나타내는 블록도이다.
도 12는 도 10의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터의 일 예를 설명하기 위한 도면이다.
도 13은 도 10의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터의 다른 일 예를 설명하기 위한 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치(1000)는 화소부(100)(또는, 표시 패널), 타이밍 제어부(200), 데이터 구동부(300), 및 스캔 구동부(400)를 포함할 수 있다.
화소부(100)는 복수의 스캔 라인들(SL1 내지 SLn)(단, n은 0보다 큰 정수), 복수의 데이터 라인들(DL1 내지 DLm)(단, m은 0보다 큰 정수), 및 복수의 화소(PX)들을 포함할 수 있다.
화소(PX)들은 스캔 라인들(SL1 내지 SLn) 중 적어도 하나 및 데이터 라인들(DL1 내지 DLm) 중 적어도 하나에 연결될 수 있다. 화소(PX)들 각각은 해당 스캔 라인을 통해 제공되는 스캔 신호에 응답하여 해당 데이터 라인을 통해 제공되는 데이터 신호에 대응하는 휘도로 발광할 수 있다. 한편, 화소(PX)들은 외부로부터 제1 전원(VDD) 및 제2 전원(VSS)의 전압들을 공급받을 수 있다. 여기서 제1 전원(VDD)과 제2 전원(VSS)은 화소(PX)들의 동작에 필요한 전압들이다. 예를 들어, 제1 전원(VDD)은 제2 전원(VSS)의 전압 레벨보다 높은 전압 레벨을 가질 수 있다.
타이밍 제어부(200)는 외부(예를 들어, 그래픽 프로세서)로부터 제어 신호(CS) 및 제1 데이터(DATA1)를 수신할 수 있다. 여기서, 제어 신호(CS)는 클록 신호, 수직 동기 신호, 수평 동기 신호 등을 포함할 수 있다.
타이밍 제어부(200)는 제어 신호(CS)에 기초하여 스캔 제어 신호(SCS)를 생성하고, 스캔 구동부(400)로 공급할 수 있다.
또한, 타이밍 제어부(200)는 제어 신호(CS) 및 제1 데이터(DATA1)에 기초하여 제2 데이터(DATA2)를 생성하고, 데이터 클록 신호 라인(DPL)을 통해 데이터 구동부(300)로 공급할 수 있다. 실시예들에 따라, 타이밍 제어부(200)는 제어 신호(CS)에 기초하여 데이터 제어 신호를 생성하고, 제어 신호(CS) 및 제1 데이터(DATA1)에 기초하여 프레임 데이터(frame data)를 생성하며, 데이터 제어 신호와 프레임 데이터를 하나의 패킷 데이터(packet data)인 제2 데이터(DATA2)로 구성하여 데이터 클록 신호 라인(DPL)을 통해 데이터 구동부(300)로 공급할 수 있다.
일 실시예에서, 제2 데이터(DATA2)는 다중 레벨 신호 변조(multi-level signal modulation) 형식의 패킷 데이터로 구성될 수 있다.
예를 들어, 제2 데이터(DATA2)는 펄스 진폭 변조 4-레벨(pulse amplitude modulation 4-level; PAM4) 형식의 패킷 데이터로 구성될 수 있다. 이 경우, 제2 데이터(DATA2)는 4개의 신호 레벨(또는, 전압 레벨)들을 가질 수 있다. 일 예로, 제2 데이터(DATA2)의 신호 레벨들은 2-비트(2-bit)의 데이터, 즉, '00', '01', '10', '11'의 값들에 대응할 수 있다. 여기서, '00'는 최하위 비트(least significant bit; LSB)가 0이고 최상위 비트(most significant bit, MSB)가 0인 값을 의미하며, '01'는 최하위 비트가 1이고 최상위 비트가 0인 값을 의미하며, '10'는 최하위 비트가 0이고 최상위 비트가 1인 값을 의미하며, '11'는 최하위 비트가 1이고 최상위 비트가 1인 값을 의미할 수 있다. 여기서, 최상위 비트는 제2 데이터(DATA2)의 최고값을 갖는 비트 위치에 대응하며, 최하위 비트는 제2 데이터(DATA2)의 최저값을 갖는 비트 위치에 대응할 수 있다.
다른 예로, 제2 데이터(DATA2)는 펄스 진폭 변조 2-레벨(pulse amplitude modulation 2-level; PAM2) 형식의 패킷 데이터로 구성될 수도 있다. 이 경우, 제2 데이터(DATA2)는 2개의 신호 레벨(또는, 전압 레벨)들을 가질 수 있다. 일 예로, 제2 데이터(DATA2)의 신호 레벨들은 1-비트(1-bit)의 데이터, 즉, '0' 또는 '1'의 값에 대응할 수 있다.
제2 데이터(DATA2)가 가지는 신호 레벨에 대해서는 도 4a, 도 4b, 도 5a, 및 도 5b를 참조하여 설명하기로 한다.
데이터 제어 신호는 데이터 구동부(300)의 초기화 동작에 필요한 신호, 예를 들어, 클록 트레이닝 신호 등을 포함할 수 있으며, 클록 트레이닝 신호는 클록 트레이닝 패턴(clock training pattern)을 포함할 수 있다. 또한, 프레임 데이터는 픽셀 데이터 등을 포함할 수 있다.
일 실시예에서, 제2 데이터(DATA2)는 조정 옵션값을 포함할 수 있다. 예를 들어, 제2 데이터(DATA2)는 상술한 데이터 제어 신호 및 프레임 데이터와 함께 조정 옵션값을 더 포함하는 패킷 데이터로 구성될 수 있다.
여기서, 조정 옵션값은 데이터 클록 신호 라인(DPL)을 통해 데이터 구동부(300)로 제공되는 프레임 데이터의 신호 왜곡을 보상하기 위한 값에 해당할 수 있다.
예를 들어, 타이밍 제어부(200)로부터 데이터 클록 신호 라인(DPL)을 통해 전송된 제2 데이터(DATA2)(또는, 제2 데이터(DATA2)에 포함된 프레임 데이터)의 주파수 스펙트럼은 신호 경로 등을 통해 데이터 구동부(300)로 전달되는 동안 감쇠되거나 왜곡될 수 있다. 또한, 신호 경로를 통과하여 데이터 구동부(300)로 유입되는 제2 데이터(DATA2)는 지터(jitter)를 포함할 수 있다. 이와 같은 신호 전송에서의 신호 품질 저하에 의하여, 제2 데이터(DATA2)에 인코딩(encoding)된 비트 정보가 정확하게 복원되지 않을 수 있다. 특히, 표시 장치(1000)의 해상도 등이 증가함에 따라, 데이터 클록 신호 라인(DPL)과 같은 인터페이스의 동작 주파수가 증가하여, 데이터 통신이 높은 주파수 대역에서 이루어지게 되어 송수신 데이터의 고주파 성분 손실이 더 심해질 수 있다.
이에 따라, 타이밍 제어부(200)는 이와 같은 제2 데이터(DATA2)(예를 들어, 제2 데이터(DATA2)의 프레임 데이터)의 신호 왜곡 보상을 위한 조정 옵션값을 데이터 구동부(300)로 제공할 수 있다. 데이터 구동부(300)는 타이밍 제어부(200)로부터 제공된 조정 옵션값을 이용하여 제2 데이터(DATA2)에 대한 등화(equalizing) 동작을 수행함으로써 신호 왜곡을 보상할 수 있다.
실시예들에 따라, 타이밍 제어부(200)는 데이터 구동부(300)로 조정 옵션값을 1회 제공하며, 데이터 구동부(300)는 타이밍 제어부(200)로부터 제공된 조정 옵션값을 이용하여 최적의 조정값을 설정하고, 설정된 조정값을 저장하여 제2 데이터(DATA2)의 보상에 이용할 수 있다.
예를 들어, 타이밍 제어부(200)는 제1 기간(또는, 제1 초기화 기간)에서 조정 옵션값이 포함된 제2 데이터(DATA2)를 데이터 구동부(300)로 제공할 수 있다. 여기서, 조정 옵션값은 복수의 옵션 코드들을 포함할 수 있다. 또한, 타이밍 제어부(200)는 제1 기간 이후의 제2 기간(또는, 데이터 기간)에서 조정 옵션값이 포함되지 않은 제2 데이터(DATA2)(즉, 데이터 제어 신호와 프레임 데이터를 포함하는 제2 데이터(DATA2))를 데이터 구동부(300)로 제공할 수 있다.
여기서, 제1 기간(또는, 제1 초기화 기간)은 표시 장치(1000)의 전원 공급(또는, 파워-온(power-on)) 이후 조정 옵션값에 포함된 옵션 코드들을 이용하여 최적의 조정값을 설정 및 저장하기 위한 기간에 해당할 수 있다. 또한, 제2 기간(또는, 데이터 기간)은 데이터 구동부(300)가 저장된 조정값을 이용하여 각 프레임 데이터의 신호 왜곡을 보상하고 보상된 프레임 데이터에 기초하여 데이터 신호를 생성하는 기간에 해당할 수 있다.
또한, 타이밍 제어부(200)는 데이터 구동부(300)로 클록 트레이닝 신호의 클록 트레이닝 패턴이 공급되는 구간(또는, 클록 트레이닝 구간)의 알림을 위해, 공통 신호 라인(SSL)을 통해 트레이닝 알림 신호(SFC)를 공급할 수 있다. 예를 들어, 타이밍 제어부(200)는, 클록 트레이닝 구간에 대응하여 데이터 구동부(300)로 제1 레벨(또는, 논리 로우 레벨)의 트레이닝 알림 신호(SFC)를 공급하며, 그 외의 구간에 대응하여 데이터 구동부(300)로 제1 레벨보다 높은 제2 레벨(또는, 논리 하이 레벨)의 트레이닝 알림 신호(SFC)를 공급할 수 있다.
데이터 구동부(300)는 타이밍 제어부(200)로부터 공통 신호 라인(SSL)을 통해 제공되는 제1 레벨(또는, 논리 로우 레벨)의 트레이닝 알림 신호(SFC)에 기초하여 한 프레임(frame)의 수직 블랭크 기간(vertical blank period) 중 클록 트레이닝 구간을 판단할 수 있다. 데이터 구동부(300)는 클록 트레이닝 구간에서 제2 데이터(DATA2)에 기초하여 클록 신호를 생성(또는, 복원)할 수 있다. 예를 들어, 데이터 구동부(300)는 클록 데이터 복원 회로(clock data recovery circuit, CDR circuit)를 포함할 수 있으며, 클록 데이터 복원 회로는 클록 트레이닝 구간에서 제2 데이터(DATA2)의 클록 트레이닝 신호에 기초하여 클록 신호를 생성할 수 있다.
데이터 구동부(300)는 한 프레임의 액티브 데이터 기간(active data period)에서, 제2 데이터(DATA2)에 기초하여 데이터 신호들을 생성할 수 있다. 예를 들어, 데이터 구동부(300)는 제2 데이터(DATA2)에 포함된 프레임 데이터와 클록 트레이닝 구간에서 생성(또는, 복원)된 클록 신호에 기초하여 데이터 신호들을 생성할 수 있다.
한편, 데이터 구동부(300)가 클록 신호와 제2 데이터 신호들을 생성하는 수직 블랭크 기간 및 액티브 데이터 기간은 상술한 제2 기간(또는, 데이터 기간)에 대응할 수 있다.
또한, 상술한 바와 같이, 데이터 구동부(300)는 타이밍 제어부(200)로부터 제공된 조정 옵션값을 이용하여 최적의 조정값을 설정하고, 설정된 조정값을 이용하여 제2 데이터(DATA2)에 대한 등화 동작을 수행함으로써 신호 왜곡을 보상할 수 있다.
데이터 구동부(300)는 데이터 라인들(DL1 내지 DLm)로 데이터 신호들을 공급할 수 있다.
스캔 구동부(400)는 타이밍 제어부(200)로부터 스캔 제어 신호(SCS)를 수신하고, 스캔 제어 신호(SCS)에 기초하여 스캔 라인들(SL1 내지 SLn)로 스캔 신호들을 공급할 수 있다. 예를 들어, 스캔 신호들은 스캔 라인들(SL1 내지 SLn)로 순차적으로 공급될 수 있다.
스캔 신호는 게이트 온 전압(예를 들어, 로우 전압 또는 하이 전압)으로 설정될 수 있다. 스캔 신호를 수신하는 트랜지스터는 스캔 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 화소(PX)는 발광 소자(LD) 및 이에 연결되어 발광 소자(LD)를 구동하는 구동 회로(DC)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 구동 회로(DC)를 경유하여 제1 전원(VDD)에 연결될 수 있고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 전원(VSS)에 연결될 수 있다. 발광 소자(LD)는 구동 회로(DC)에 의해 제어되는 구동 전류량에 상응하는 휘도로 발광할 수 있다.
발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode) 또는 마이크로 LED(light emitting diode), 양자점 발광 다이오드(quantum dot light emitting diode)와 같은 무기 발광 다이오드(inorganic light emitting diode)로 구성될 수 있다. 또한, 발광 소자는 유기물과 무기물이 복합적으로 구성된 발광 소자일 수도 있다. 도 3에서는 화소(PX)가 단일(single) 발광 소자(LD)를 포함하는 것이 도시되어 있으나, 다른 실시예에서 화소(PX)는 복수의 발광 소자들을 포함하며, 복수의 발광 소자들은 상호 직렬, 병렬, 또는, 직병렬로 연결될 수 있다.
제1 전원(VDD) 및 제2 전원(VSS)은 서로 다른 전위를 가질 수 있다. 예를 들어, 제1 전원(VDD)을 통해 인가되는 전압은 제2 전원(VSS)을 통해 인가되는 전압보다 클 수 있다.
구동 회로(DC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1, 구동 트랜지스터)의 제1 전극은 제1 전원(VDD)에 연결될 수 있고, 제2 전극은 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)에 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 데이터 라인(DL)을 통해 제1 노드(N1)로 공급되는 데이터 신호에 대응하여 발광 소자(LD)로 공급되는 구동 전류량을 제어할 수 있다.
제2 트랜지스터(T2, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 연결될 수 있다.
제2 트랜지스터(T2)는 스캔 라인(SL)으로부터 제2 트랜지스터(T2)가 턴-온될 수 있는 전압(예컨대, 게이트 온 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 이때, 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달될 수 있다. 제1 노드(N1)로 전달된 데이터 신호에 대응하는 전압이 스토리지 커패시터(Cst)에 저장될 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 노드(N1)에 연결될 수 있고, 다른 전극은 발광 소자(LD)의 제1 전극에 연결될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압으로 충전될 수 있고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
한편, 도 2에서는 설명의 편의를 위해 비교적 단순한 형태의 화소(PX)를 도시한 것이며, 구동 회로(DC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 구동 회로(DC)는 제1 트랜지스터(T1)의 문턱전압을 보상하기 위한 보상 트랜지스터, 제1 노드(N1)를 초기화하기 위한 초기화 트랜지스터, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 발광 제어 트랜지스터 등과 같은 각종 트랜지스터나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수도 있다.
또한, 도 2에서는 구동 회로(DC)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(T1, T2)이 모두 N타입의 트랜지스터들인 것으로 도시되었으나, 본 발명이 이에 한정되지는 않는다. 즉, 구동 회로(DC)에 포함되는 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 P타입의 트랜지스터로 변경될 수도 있다.
도 3은 도 1의 표시 장치에 포함되는 타이밍 제어부와 데이터 구동부를 연결하는 데이터 클록 신호 라인과 공통 신호 라인의 일 예를 설명하기 위한 도면이다.
도 3을 참조하면, 데이터 구동부(300)는 데이터 구동 회로(310)들을 포함할 수 있다. 여기서, 데이터 구동 회로(310)들은 드라이버 IC(Driver IC, D-IC) 또는 소스 IC(Source IC)로 불릴 수도 있다.
데이터 구동 회로(310)들은 데이터 라인들(DL1 내지 DLm) 중 적어도 하나의 데이터 라인과 연결될 수 있다. 예를 들어, 데이터 구동부(300)가 하나의 데이터 구동 회로(310)만 포함하는 경우, 데이터 구동 회로(310)와 데이터 구동부(300)는 동일할 수 있다. 이때, 데이터 라인들(DL1 내지 DLm)은 모두 하나의 데이터 구동 회로(310)와 연결될 수 있다. 다른 예로, 데이터 구동부(300)가 복수의 데이터 구동 회로(310)들을 포함하는 경우, 데이터 라인들(DL1 내지 DLm)은 그룹화될 수 있고, 각각의 데이터 라인 그룹은 대응하는 데이터 구동 회로(310)에 연결될 수 있다. 예를 들어, 데이터 구동부(300)는 데이터 라인들(DL1 내지 DLm)의 개수와 동일한 m개의 데이터 구동 회로(310)들을 포함할 수 있으며, 이 경우 데이터 라인 그룹들은 각각 1개의 데이터 라인을 포함하여, m개의 데이터 구동 회로(310)들이 m개의 데이터 라인들(DL1 내지 DLm)(또는, 데이터 라인 그룹들)과 각각 연결될 수 있다. 다른 예로, 데이터 구동 회로(310)들은 m/j개(단, j는 2 이상 m 미만의 정수)의 데이터 구동 회로(310)들을 포함할 수 있으며, 이 경우 데이터 라인 그룹들은 각각 j개의 데이터 라인들을 포함하여, m/j개의 데이터 구동 회로(310)들은 각각 m개의 데이터 라인들(DL1 내지 DLm) 중 j개의 데이터 라인들(또는, 데이터 라인 그룹들)과 연결될 수 있다.
타이밍 제어부(200)와 데이터 구동부(300)는 데이터 클록 신호 라인(DPL) 및 공통 신호 라인(SSL)을 통해 연결될 수 있다.
일 실시예에서, 타이밍 제어부(200)는 데이터 클록 신호 라인(DPL)을 통해 데이터 구동부(300)에 포함되는 데이터 구동 회로(310)들과 각각 연결될 수 있다. 예를 들어, 타이밍 제어부(200)가 데이터 클록 신호 라인(DPL)을 통해 데이터 구동부(300)에 포함되는 데이터 구동 회로(310)들과 연결되는 방식은 포인트-투-포인트(point-to-point) 방식일 수 있다. 여기서, 데이터 클록 신호 라인(DPL)은 데이터 구동 회로(310)들의 개수와 동일한 개수의 서브 데이터 클록 신호 라인들을 포함할 수 있다. 이 경우, 타이밍 제어부(200)는 서브 데이터 클록 신호 라인들을 통해 데이터 구동 회로(310)들과 각각 연결될 수 있다.
데이터 클록 신호 라인(DPL)은 타이밍 제어부(200)로부터 데이터 구동부(300)(또는, 데이터 구동 회로(310)들)로 제공되는 제2 데이터(DATA2)의 전송을 위한 인터페이스에 해당할 수 있다. 예를 들어, 데이터 클록 신호 라인(DPL)은 고속 직렬 인터페이스(high speed serial interface)일 수 있다. 예를 들어, 데이터 클록 신호 라인(DPL)은 USI(universal serial interface), USI-T(universal serial interface for TV), UPI(ultra path interface), 또는 UDDI(universal description, discovery and integration) 등일 수 있다.
제2 데이터(DATA)는 클록이 임베디드(embedded)된 데이터일 수 있다. 예를 들어, 도 1을 참조하여 설명한 바와 같이, 제2 데이터(DATA2)는 데이터 제어 신호(클록 트레이닝 신호) 및 프레임 데이터를 포함할 수 있다. 이때, 타이밍 제어부(200)와 데이터 구동부(300)에 포함되는 데이터 구동 회로(310)들은 데이터 클록 신호 라인(DPL)을 통해 각각 연결되므로, 타이밍 제어부(200)는 데이터 클록 신호 라인(DPL)을 통해 데이터 구동 회로(310)들 각각에 대응되는 제2 데이터(DATA2)를 공급할 수 있다.
또한, 제2 데이터(DATA2)는 조정 옵션값을 포함할 수 있다. 도 1을 참조하여 설명한 바와 같이, 제1 기간(또는, 제1 초기화 기간)에 대응하여 조정 옵션값이 포함된 제2 데이터(DATA2)가 타이밍 제어부(200)로부터 데이터 구동부(300)로 제공될 수 있으며, 이후 제2 기간(또는, 데이터 기간)에서는 조정 옵션값이 포함되지 않은 제2 데이터(DATA2)가 타이밍 제어부(200)로부터 데이터 구동부(300)로 제공될 수 있다.
한편, 데이터 구동부(300)가 복수의 데이터 구동 회로(310)들을 포함하는 경우, 타이밍 제어부(200)로부터 전송되는 제2 데이터(DATA2)의 신호 왜곡은 데이터 구동 회로(310)들마다 상이할 수 있다. 예를 들어, 데이터 구동부(300) 내에 데이터 구동 회로(310)들의 위치가 상이하므로, 타이밍 제어부(200)와 데이터 구동 회로(310)들을 연결하는 데이터 클록 신호 라인(DPL)(또는, 서브 데이터 클록 신호 라인들)의 길이, 형상 등이 상이할 수 있다. 또한, 데이터 구동 회로(310)들에 서브 데이터 클록 신호 라인들이 각각 연결되므로, 서브 데이터 클록 신호 라인들마다 신호 전송 특성에서 미세한 차이가 있을 수 있다. 따라서, 타이밍 제어부(200)는 데이터 구동 회로(310)들 각각에 대응하는 조정 옵션값들(또는, 조정 옵션값들 각각을 포함하는 제2 데이터(DATA2)들)을 대응하는 데이터 구동 회로(310)들로 각각 제공할 수 있으며, 이에 따라 데이터 구동 회로(310)들 각각에 적합한 조정값(즉, 조정 옵션값에 기초하여 설정된 최적의 조정값)으로 신호 왜곡이 보상될 수 있다.
또한, 타이밍 제어부(200)와 데이터 구동 회로(310)들은 데이터 클록 신호 라인(DPL)(또는, 서브 데이터 클록 신호 라인들)을 통해 각각 연결(예를 들어, 포인트-투-포인트 방식으로 연결)되므로, 타이밍 제어부(200)는 데이터 구동 회로(310)들에 대응하는 복수의 조정 옵션값들을 대응하는 서브 데이터 클록 신호 라인들을 통해 동시에 공급할 수 있다.
이에 반해, 타이밍 제어부(200)와 데이터 구동 회로(310)들이 공통으로 연결(예를 들어, 후술하는 공통 신호 라인(SSL)과 같이 멀티 드랍(multi drop) 방식으로 연결)되는 경우, 타이밍 제어부(200)는 공통으로 연결된 하나의 신호 라인을 통해 데이터 구동 회로(310)들로 대응하는 조정 옵션값들을 순차적으로 보내야 한다. 이 경우, 타이밍 제어부(200)로부터 데이터 구동 회로(310)들로 조정 옵션값들이 전송되는 전송 시간이 증가할 수 있다.
즉, 본 발명의 실시예들에 따른 표시 장치(1000, 도 1 참조)의 타이밍 제어부(200)는 데이터 구동 회로(310)들 각각에 대응하는 조정 옵션값들이 포함된 제2 데이터(DATA2)들을 각각 대응하는 데이터 클록 신호 라인(DPL)(또는, 서브 데이터 클록 신호 라인들)으로 동시에 공급함으로써, 조정 옵션값의 전송 시간이 단축될 수 있다(또는, 조정 옵션값의 전송 속도가 향상됨).
또한, 도 1을 참조하여 설명한 바와 같이, 공통 신호 라인(SSL)은 타이밍 제어부(200)로부터 데이터 구동부(300)(또는, 데이터 구동 회로(310)들)로 제공되는 트레이닝 알림 신호(SFC)의 전송을 위한 신호 전송 채널에 해당할 수 있다.
일 실시예에서, 타이밍 제어부(200)는 공통 신호 라인(SSL)을 통해 데이터 구동부(300)에 포함되는 데이터 구동 회로(310)들과 공통으로 연결될 수 있다. 예를 들어, 타이밍 제어부(200)가 공통 신호 라인(SSL)을 통해 데이터 구동 회로(310)들과 연결되는 방식은 멀티 드랍 방식일 수 있다.
한편, 타이밍 제어부(200)와 데이터 구동 회로(310)들은 공통 신호 라인(SSL)을 통해 공통으로 연결되므로, 클록 트레이닝 구간에서 타이밍 제어부(200)는 클록 트레이닝 신호의 공급 알림을 위한 제1 레벨(또는, 논리 로우 레벨)의 트레이닝 알림 신호(SFC)를 하나의 공통 신호 라인(SSL)을 통해서 전체 데이터 구동 회로(310)들에 동시에 공급할 수 있다.
도 4a 및 도 4b는 도 3의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터가 가지는 신호 레벨의 일 예들을 나타내는 파형도들이다. 도 5a 및 도 5b는 도 3의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터의 아이 다이어그램(eye diagram)들이다. 한편, 아이 다이어그램은 신호가 누적 및 중첩된 전압 파형을 시간축 상에서 나타낸 것이다.
도 3 및 도 4a를 참조하면, 제2 데이터(DATA2_1)는 2개의 신호 레벨들(Lva, Lvb)(또는, 2개의 전압 레벨들)을 가질 수 있다. 예를 들어, 제2 데이터(DATA2_1)는 그 신호 레벨이 1-비트로 표현 가능한 데이터, 즉, '0'의 값인 제1 신호 레벨(Lva) 및 '1'의 값인 제2 신호 레벨(Lvb) 중 하나의 신호 레벨을 가질 수 있다. 일 예로, 제2 데이터(DATA2_1)는 도 1을 참조하여 설명한 펄스 진폭 변조 2-레벨(PAM2) 형식의 패킷 데이터일 수 있다.
이와 같이, 제2 데이터(DATA2_1)는 단위 간격(unit interval)마다 1-비트, 즉, 0의 신호 레벨(또는, 로우 레벨) 또는 1의 신호 레벨(또는, 하이 레벨)을 가지는 이진 코드(binary code) 데이터에 해당할 수 있다.
도 3 및 도 4b를 참조하면, 제2 데이터(DATA2_2)는 4개의 신호 레벨들(Lv1, Lv2, Lv3, Lv4)(또는, 4개의 전압 레벨들)을 가질 수 있다. 예를 들어, 제2 데이터(DATA2)는 그 신호 레벨이 2-비트로 표현 가능한 데이터, 즉, '00'의 값인 제1 신호 레벨(Lv1), '01'의 값인 제2 신호 레벨(Lv2), '11'의 값인 제3 신호 레벨(Lv3), 및 '10'의 값인 제4 신호 레벨(Lv4) 중 하나의 신호 레벨을 가질 수 있다.
이와 같이, 본 발명의 실시예들에 따른 제2 데이터(DATA2)는 단위 간격마다 최상위 비트와 최하위 비트를 포함하는 2-비트, 즉, 4개의 신호 레벨을 가질 수 있다. 일 예로, 제2 데이터(DATA2)는 도 1을 참조하여 설명한 펄스 진폭 변조 4-레벨(PAM4) 형식의 패킷 데이터일 수 있다.
한편, 본 발명의 실시예들에 따른 제2 데이터(DATA2_2)의 신호 레벨들이 이에 제한되는 것은 아니다. 예를 들어, 제2 데이터(DATA2_2)의 제3 신호 레벨(Lv3)은 '10'의 값이며, 제4 신호 레벨(Lv4)은 '11'의 값일 수도 있다.
이하에서는, 도 4b에 도시된 바와 같이, 제2 데이터(DATA2_2)의 제3 신호 레벨(Lv3)이 '11'의 값이며, 제4 신호 레벨(Lv4)이 '10'의 값인 것을 기준으로 설명하기로 한다.
이와 같은 도 4b의 제2 데이터(DATA2_2)는 도 4a의 제2 데이터(DATA2_1)와 비교하여 신호 레벨의 수(또는, 비트의 수)가 2배이므로, 동일한 비트 속도(bit rate)를 기준으로 대역폭(bandwidth)이 절반으로 감소할 수 있다. 이에 따라, 고속 인터페이스에서 보다 안정적으로 데이터가 전송될 수 있다.
다만, 도 4b의 제2 데이터(DATA2_2)는 도 4a의 제2 데이터(DATA2_1)와 비교하여 아이 다이어그램 상에서 아이 오프닝(eye opening, 또는, 눈 열림)의 크기가 작을 수 있다.
예를 들어, 도 5a 및 도 5b를 더 참조하면, 도 4b의 제2 데이터(DATA2_2)는 도 4a의 제2 데이터(DATA2_1)에 비해 가질 수 있는 신호 레벨들의 개수가 많으므로, 도 5b에 도시된 제2 데이터(DATA2_2)의 아이 다이어그램 상의 아이 오프닝(EY2)의 크기는 도 5a에 도시된 제2 데이터(DATA2_1)의 아이 다이어그램 상의 아이 오프닝(EY1)의 크기보다 작을 수 있다. 따라서, 도 4b의 제2 데이터(DATA2_2)의 경우, 도 4a의 제2 데이터(DATA2_1)에 비해 신호 품질 저하가 보다 심하게 나타날 수 있다.
이에 따라, 본 발명의 실시예들에 따른 타이밍 제어부(200)는 데이터 구동부(300)로 제2 데이터(DATA2)를 전송하는 경우에, 제2 데이터(DATA2), 즉, 패킷 데이터에 포함된 신호들의 종류에 따라 도 4a의 제2 데이터(DATA2_1) 또는 도 4b의 제2 데이터(DATA2_2)의 형태로 제2 데이터(DATA2)를 전송할 수 있다. 이에 대해서는, 도 6 내지 도 8을 참조하여 구체적으로 설명하기로 한다.
도 6은 도 3의 타이밍 제어부와 데이터 구동부에 포함되는 데이터 구동 회로의 일 예를 나타내는 블록도이다. 도 7은 도 6의 데이터 구동 회로에 포함되는 제2 수신기의 일 예를 나타내는 블록도이다. 한편, 도 3에 도시된 데이터 구동 회로(310)들은 상호 동일하거나 유사하므로, 도 6에서는 데이터 구동 회로(310)를 포괄하여 하나의 데이터 구동 회로(310)를 기준으로 설명하기로 한다.
도 3 및 도 6을 참조하면, 타이밍 제어부(200)는 제1 수신기(210), 제1 영상 신호 처리기(220), 및 제1 송신기(230)를 포함할 수 있다.
제1 수신기(210)는 외부(예를 들어, 그래픽 프로세서)로부터 제어 신호(CS) 및 제1 데이터(DATA1)를 수신하여, 제1 영상 신호 처리기(220)에 제공할 수 있다. 예를 들어, 제1 수신기(210)는 그래픽 프로세서의 송신기(미도시)와 하나의 인터페이스 시스템을 구성하며, 그래픽 프로세서의 송신기에 대응하는 수신 회로를 포함할 수 있다. 여기서, 제어 신호(CS)는 후술하는 클록 신호(CLK) 등을 포함할 수 있다.
제1 영상 신호 처리기(220)는 제어 신호(CS)에 포함된 클록 신호(CLK)에 대응하여 제1 데이터(DATA1)를 재정렬하여, 프레임 데이터(FD)를 생성할 수 있다. 예를 들어, 제1 영상 신호 처리기(220)는 직렬 변환기(serializer)를 포함할 수 있다.
제1 영상 신호 처리기(220)는, 제어 신호(CS)에 대응하여 데이터 제어 신호(DCS)를 생성할 수 있다. 데이터 제어 신호(DCS)는 도 1을 참조하여 설명한 클록 트레이닝 신호를 포함할 수 있다.
제1 송신기(230)는 데이터 클록 신호 라인(DPL)을 통해 데이터 제어 신호(DCS)와 프레임 데이터(FD)를 데이터 구동 회로(310)로 전송할 수 있다. 예를 들어, 도 1을 참조하여 설명한 바와 같이, 제1 송신기(230)는 한 프레임의 수직 블랭크 기간에 대응하여 데이터 제어 신호(DCS)를 데이터 구동 회로(310)로 전송하며, 한 프레임의 액티브 데이터 기간에 대응하여 프레임 데이터(FD)를 데이터 구동 회로(310)로 전송할 수 있다. 여기서, 데이터 제어 신호(DCS)와 프레임 데이터(FD)는 데이터 클록 신호 라인(DPL)을 통해 하나의 패킷 데이터인 제2 데이터(DATA2)로 전송될 수 있다.
또한, 제1 송신기(230)는 데이터 제어 신호(DCS)에 기초하여 클록 트레이닝 구간의 알림을 위하여, 공통 신호 라인(SSL)을 통해 트레이닝 알림 신호(SFC)를 데이터 구동 회로(310)로 제공할 수 있다. 예를 들어, 제1 송신기(230)는 클록 트레이닝 구간에 대응하여 제1 레벨(또는, 논리 로우 레벨)의 트레이닝 알림 신호(SFC)를 데이터 구동 회로(310)에 제공하며, 그 외의 구간에 대응하여 제2 레벨(또는, 논리 하이 레벨)의 트레이닝 알림 신호(SFC)를 데이터 구동 회로(310)에 제공할 수 있다.
일 실시예에서, 타이밍 제어부(200)는 메모리(240)를 더 포함할 수 있다.
메모리(240)는 데이터 클록 신호 라인(DPL)을 통해 제2 데이터(DATA2)를 제공받는 데이터 구동 회로(310)에 상응하는 조정 옵션값(EQ_OP)을 저장할 수 있다.
한편, 도 3을 참조하여 설명한 바와 같이, 데이터 구동부(300)가 복수의 데이터 구동 회로(310)들을 포함하는 경우, 타이밍 제어부(200)로부터 전송되는 제2 데이터(DATA2)의 신호 왜곡은 데이터 구동 회로(310)들마다 상이하므로, 메모리(240)는 데이터 구동 회로(310)들 각각에 대응하는 조정 옵션값(EQ_OP)들을 포함할 수 있다.
제1 송신기(230)는 메모리(240)로부터 조정 옵션값(EQ_OP)을 제공받고, 데이터 제어 신호(DCS) 및 프레임 데이터(FD)와 함께 조정 옵션값(EQ_OP)을 하나의 패킷 데이터로 구성하여, 제2 데이터(DATA2)를 데이터 클록 신호 라인(DPL)을 통해 데이터 구동 회로(310)로 공급할 수 있다.
일 실시예에서, 도 1을 참조하여 설명한 바와 같이, 타이밍 제어부(200)는 제1 기간(또는, 제1 초기화 기간)에서 데이터 구동 회로(310)로 조정 옵션값(EQ_OP)이 포함된 제2 데이터(DATA2)를 1회 제공할 수 있다.
이 경우, 메모리(240)는 제1 기간(또는, 제1 초기화 기간)에 대응하여, 내부에 저장된 조정 옵션값(EQ_OP)을 제1 송신기(230)에 제공할 수 있다. 또한, 제1 송신기(230)는 제1 기간에 대응하여, 조정 옵션값(EQ_OP)을 포함하여 구성된 제2 데이터(DATA2)를 데이터 클록 신호 라인(DPL)을 통해 데이터 구동 회로(310)로 공급할 수 있다.
메모리(240)는 상기 제1 기간 이후의 제2 기간(또는, 데이터 기간)에서는 제1 송신기(230)로 조정 옵션값(EQ_OP)을 제공하지 않으며, 제1 송신기(230)는 조정 옵션값(EQ_OP)이 포함되지 않는 제2 데이터(DATA2)를 데이터 클록 신호 라인(DPL)을 통해 데이터 구동 회로(310)로 공급할 수 있다. 제2 기간에서 제2 데이터(DATA2)는 각 프레임에 상응하는 데이터 제어 신호(DCS)와 프레임 데이터(FD)를 포함할 수 있다.
또한, 도 3, 도 4a, 도 4b, 도 5a 및 도 5b를 참조하여 설명한 바와 같이, 타이밍 제어부(200)의 제1 송신기(230)는 패킷 데이터에 포함된 신호들의 종류에 따라 제2 데이터(DATA2)의 형태를 달리하여 데이터 구동 회로(310)로 공급할 수 있다.
예를 들어, 조정 옵션값(EQ_OP)이 포함된 제2 데이터(DATA2)가 전송되는 제1 기간에 대응하여, 제1 송신기(230)는 도 4a 및 도 5a를 참조하여 설명한 제2 데이터(DATA2_1), 즉, 1-비트로 표현 가능한 2개의 신호 레벨을 가지는 제2 데이터(DATA2)를 데이터 구동 회로(310)로 제공할 수 있다. 여기서, 제1 기간은 타이밍 제어부(200)가 데이터 구동 회로(310)로 조정 옵션값(EQ_OP)이 포함된 제2 데이터(DATA2)를 전송하며 데이터 구동 회로(310)가 조정 옵션값(EQ_OP)을 이용하여 최적의 조정값을 설정 및 저장하는 기간(제1 초기화 기간)으로, 데이터의 고속 전송보다 신호 품질 저하가 최소화된 조정 옵션값(EQ_OP)(즉, 조정 옵션값(EQ_OP)이 포함된 제2 데이터(DATA2))의 전송이 필요할 수 있다. 이에 따라, 제1 기간에서 타이밍 제어부(200)의 제1 송신기(230)는 2개의 신호 레벨(예를 들어, 1-비트로 표현 가능한 2개의 신호 레벨)을 가지는 제2 데이터(DATA2)(예를 들어, 도 4a의 제2 데이터(DATA2_1))를 데이터 클록 신호 라인(DPL)을 통해 데이터 구동 회로(310)로 전송할 수 있다.
또한, 제1 기간 이후의 제2 기간에 대응하여, 제1 송신기(230)는 도 4b 및 도 5b를 참조하여 설명한 제2 데이터(DATA2_2), 즉, 2-비트로 표현 가능한 4개의 신호 레벨을 가지는 제2 데이터(DATA2)를 데이터 구동 회로(310)로 제공할 수 있다. 여기서, 제2 기간은 조정 옵션값(EQ_OP)이 포함되지 않으며 각 프레임에 대응하는 데이터 제어 신호(DCS) 및 프레임 데이터(FD)가 포함된 제2 데이터(DATA2)를 전송하는 기간으로, 데이터의 고속 전송을 위한 제2 데이터(DATA2)의 전송이 필요할 수 있다. 여기서, 데이터 구동 회로(310)는 제1 기간에서 최적의 조정값을 저장하여 이후의 제2 기간에서 저장된 최적의 조정값을 제2 데이터(DATA2)의 보상에 이용하므로, 데이터의 고속 전송에 따라 제2 데이터(DATA2)의 다소 신호 품질 저하가 발생하더라도 저장된 최적의 조정값을 이용하여 제2 데이터(DATA2)의 신호 품질 저하를 보상할 수 있다. 이에 따라, 제2 기간에서 타이밍 제어부(200)의 제1 송신기(230)는 4개의 신호 레벨(예를 들어, 2-비트로 표현 가능한 4개의 신호 레벨)을 가지는 제2 데이터(DATA2)(예를 들어, 도 4b의 제2 데이터(DATA2_2))를 데이터 클록 신호 라인(DPL)을 통해 데이터 구동 회로(310)로 전송할 수 있다.
데이터 구동 회로(310)는 제2 수신기(311), 제2 영상 신호 처리기(312), 및 제2 송신기(313)를 포함할 수 있다.
제2 수신기(311)는 타이밍 제어부(200)(또는, 제1 송신기(230))로부터 데이터 클록 신호 라인(DPL)을 통해 제2 데이터(DATA2)를 수신하고, 공통 신호 라인(SSL)을 통해 트레이닝 알림 신호(SFC)를 수신할 수 있다.
제2 수신기(311)에 대해 구체적으로 설명하기 위해, 도 7을 더 참조하면, 제2 수신기(311)는 등화 제어기(3111), 등화기(3112)(또는, 이퀄라이저(equalizer)), 클록 복원 회로(3113), 및 데이터 복원 회로(3114)를 포함할 수 있다.
등화 제어기(3111)는 제2 데이터(DATA2)를 수신하고, 조정 옵션값(EQ_OP)에 포함된 복수의 옵션 코드들을 이용하여 최적의 조정값(EQ)을 설정할 수 있다. 예를 들어, 등화 제어기(3111)는 카운터 회로 등을 포함하여, 복수의 옵션 코드들 중 락 타임(lock time)이 가장 작은 옵션 코드를 최적의 조정값(EQ)으로 설정할 수 있다.
등화 제어기(3111)는 설정된 최적의 조정값(EQ)을 저장할 수 있다. 예를 들어, 등화 제어기(3111)는 프로세스 레지스터(processor register)를 포함할 수 있다.
제1 기간 이후의 제2 기간에서, 등화 제어기(3111)는 저장된 최적의 조정값(EQ)을 등화기(3112)로 제공할 수 있다.
등화기(3112)는 타이밍 제어부(200)의 제1 송신기(230)로부터 제2 데이터(DATA2)를 수신하고, 조정값(EQ)에 기초하여 제3 데이터(DATA3)를 생성할 수 있다. 예를 들어, 등화기(3112)는 조정값(EQ)에 따라 제2 데이터(DATA2)의 주파수 이득을 조정하여 제3 데이터(DATA3)를 생성할 수 있다.
클록 복원 회로(3113)는 등화기(3112)로부터 제3 데이터(DATA3)를 제공받아 클록 신호(CLK)를 생성(또는, 복원)하며, 데이터 복원 회로(3114)는 등화기(3112)로부터 제3 데이터(DATA3)를 제공받고 클록 복원 회로(3113)로부터 생성된 클록 신호(CLK)를 이용하여 프레임 데이터(FD)를 생성(또는, 복원)할 수 있다.
클록 복원 회로(3113)는 위상 검출기(PD), 차지 펌프(CP), 루프 필터(LF) 및 전압 제어 발진기(VCO)를 포함할 수 있다.
위상 검출기(PD)는 제3 데이터(DATA3) 및 클록 신호(CLK)의 위상 차를 검출하고, 위상 차 신호(PDS)를 출력할 수 있다. 차지 펌프(CP)는 위상 검출기(PD)로부터 제공된 위상 차 신호(PDS)에 따라서 전류 제어 신호(ICTRL)를 출력할 수 있다. 루프 필터(LF)는 전류 제어 신호(ICTRL)에 대응하는 전압 제어 신호(VCTRL)를 출력할 수 있다. 전압 제어 발진기(VCO)는 전압 제어 신호(VCTRL)의 전압 레벨에 대응하는 주파수를 가지는 클록 신호(CLK)를 출력할 수 있다.
한편, 클록 복원 회로(3113)와 데이터 복원 회로(3114)는 도 1을 참조하여 설명한 클록 데이터 복원 회로(CDR circuit)를 구성할 수 있다.
다시 도 6을 참조하면, 제2 영상 신호 처리기(312)는 제2 수신기(311)로부터 클록 신호(CLK) 및 프레임 데이터(FD)를 수신할 수 있다.
제2 영상 신호 처리기(312)는 클록 신호(CLK)를 이용하여 프레임 데이터(FD)에 대응하는 데이터 신호들(DV)을 생성하고, 제2 송신기(313)는 데이터 신호들(DV)을 데이터 라인들(DL1 내지 DLm, 도 3 참조)로 제공할 수 있다.
예를 들어, 제2 영상 신호 처리기(312)는 시리얼(serial)하게 전송되는 데이터를 병렬로 재배치하는 병렬 변환기(de-serializer), 재배치된 데이터를 순차적으로 출력하는 시프트 레지스터(shift register), 데이터 래치(latch), 디지털 형태의 데이터를 아날로그 형태의 데이터 신호로 변환하는 디지털-아날로그 컨버터(digital-to-analog converter; DAC) 등을 포함할 수 있다.
도 8은 도 3의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터의 일 예를 설명하기 위한 도면이다. 한편, 도 8에 도시된 제1 기간(P1)은 표시 장치(1000, 도 1 참조)의 전원 공급(또는, 파워-온(power-on)) 이후 조정 옵션값(EQ_OP)에 포함된 옵션 코드들을 이용하여 최적의 조정값(EQ)을 설정 및 저장하기 위한 제1 초기화 기간에 해당하며, 제2 기간(P2)은 데이터 구동 회로(310)(또는, 데이터 구동부(300))가 저장된 최적의 조정값(EQ)을 이용하여 각 프레임 데이터(FD)의 신호 왜곡을 보상하고 보상된 프레임 데이터(예를 들어, 제3 데이터(DATA3))에 기초하여 데이터 신호들(DV)을 생성하는 데이터 기간에 해당할 수 있다.
도 6 내지 도 8을 참조하면, 구동 전원 전압(VDO)은 제1 기간(P1, 또는, 제1 초기화 기간)에서 논리 로우 레벨(L)에서 논리 하이 레벨(H)로 천이될 수 있다. 논리 하이 레벨(H)의 구동 전원 전압(VDO)이 인가된 경우(예를 들어, 표시 장치(1000, 도 1 참조)의 파워-온 시), 데이터 구동 회로(310)가 동작할 수 있다.
구동 전원 전압(VDO)은 표시 장치(1000, 도 1 참조)가 구동되는 동안, 예를 들어, 제1 기간(P1) 및 제1 기간(P1) 이후의 제2 기간(P2, 또는, 데이터 기간) 동안 논리 하이 레벨(H)을 유지할 수 있다.
조정값(EQ)을 설정 및 저장하기 위한 제1 기간(P1)에서, 제2 데이터(DATA2)는 트레이닝 알림 신호(SFC)에 대응하여 프레임 데이터(FD) 및 클록 트레이닝 신호(CTP)를 포함할 수 있다. 예를 들어, 트레이닝 알림 신호(SFC)가 논리 로우 레벨(L)인 제2 서브 기간(SP2)에서, 타이밍 제어부(200)는 데이터 구동 회로(310)로 제2 데이터(DATA2)로서 클록 트레이닝 신호(CTP)(또는, 클록 트레이닝 패턴)를 공급할 수 있다. 또한, 트레이닝 알림 신호(SFC)가 논리 하이 레벨(H)인 제1 서브 기간(SP1)에서, 타이밍 제어부(200)는 데이터 구동 회로(310)로 제2 데이터(DATA2)로서 프레임 데이터(FD)를 공급할 수 있다.
일 실시예에서, 제1 기간(P1)에서 제2 데이터(DATA2)는 조정 옵션값(EQ_OP)을 포함할 수 있다. 예를 들어, 제1 초기화 기간에 해당하는 제1 기간(P1) 중 클록 트레이닝 구간(예를 들어, 제2 서브 기간(SP2)) 이후의 트레이닝 알림 신호(SFC)가 논리 하이 레벨(H)인 제3 서브 기간(SP3)에서, 타이밍 제어부(200)는 데이터 구동 회로(310)로 조정 옵션값(EQ_OP)을 공급할 수 있다.
데이터 구동 회로(310)는 제1 초기화 기간의 제3 서브 기간(SP3)에서 공급받은 조정 옵션값(EQ_OP)을 이용하여 최적의 조정값(EQ)을 설정 및 저장할 수 있다.
이후 조정값(EQ)을 이용하여 제2 데이터(DATA2)를 보상하고, 데이터 신호들(DV)을 생성하기 위한 제2 기간(P2)에서, 제2 데이터(DATA2)는 트레이닝 알림 신호(SFC)에 대응하여 프레임 데이터(FD) 및 클록 트레이닝 신호(CTP)를 포함할 수 있다. 예를 들어, 트레이닝 알림 신호(SFC)가 논리 로우 레벨(L)인 제4 서브 기간(SP4)에서, 타이밍 제어부(200)는 데이터 구동 회로(310)로 제2 데이터(DATA2)로서 클록 트레이닝 신호(CTP)(또는, 클록 트레이닝 패턴)를 공급할 수 있다. 또한, 트레이닝 알림 신호(SFC)가 논리 하이 레벨(H)인 제5 서브 기간(SP5)에서, 타이밍 제어부(200)는 데이터 구동 회로(310)로 제2 데이터(DATA2)로서 프레임 데이터(FD)를 공급할 수 있다.
도 6 및 도 7을 참조하여 설명한 바와 같이, 제2 기간(P2)에서는 데이터 구동 회로(310)로 각 프레임에 대응하는 제2 데이터(DATA2)가 수신될 때마다(즉, 각 프레임마다) 데이터 구동 회로(310)는 제1 기간(P1)에서 설정 및 저장된 조정값(EQ)을 이용하여 제2 데이터(DATA2)를 보상할 수 있다(또는, 제3 데이터(DATA3)를 생성함).
한편, 제2 기간(P2)에서 제5 서브 기간(SP5) 이후에는 각 프레임마다 클록 트레이닝 신호(CTP)가 공급되는 제4 서브 기간(SP4)과 프레임 데이터(FD)가 공급되는 제5 서브 기간(SP5)과 실질적으로 동일한 기간이 반복할 수 있다.
도 1 내지 도 8을 참조하여 설명한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(1000)는 타이밍 제어부(200)로부터 데이터 구동부(300)(또는, 데이터 구동 회로(310))로 공급되는 조정 옵션값(EQ_OP)을 별도의 배선을 이용하지 않고 데이터 클록 신호 라인(DPL)을 통해 전송할 수 있다. 이에 따라, 조정 옵션값(EQ_OP)의 전송을 위한 별도의 배선이 생략되어, 타이밍 제어부(200)와 데이터 구동부(300) 간의 신호 전송을 위한 신호 배선의 개수가 감소될 수 있다.
또한, 타이밍 제어부(200)와 데이터 구동 회로(310)들은 데이터 클록 신호 라인(DPL)(또는, 서브 데이터 클록 신호 라인들)을 통해 각각 연결되므로, 타이밍 제어부(200)는 데이터 구동 회로(310)들에 대응하는 복수의 조정 옵션값(EQ_OP)들을 대응하는 서브 데이터 클록 신호 라인들을 통해 동시에 공급할 수 있다. 이에 따라, 조정 옵션값(EQ_OP)의 전송 시간이 단축될 수 있다(또는, 조정 옵션값(EQ_OP)의 전송 속도가 향상됨).
도 9는 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다. 도 10은 도 9의 표시 장치에 포함되는 타이밍 제어부와 데이터 구동부를 연결하는 데이터 클록 신호 라인, 공통 신호 라인, 및 피드백 라인의 일 예를 설명하기 위한 도면이다. 도 11은 도 10의 타이밍 제어부와 데이터 구동부에 포함되는 데이터 구동 회로의 일 예를 나타내는 블록도이다. 일부 구성을 제외하고, 도 9의 표시 장치(1000')는 도 1의 표시 장치(1000)와 실질적으로 동일하거나 유사하므로, 도 9 내지 도 11에서는 중복되는 설명은 반복하지 않기로 한다.
도 9 내지 도 11을 참조하면, 본 발명의 실시예들에 따른 표시 장치(1000')의 제2 기간(또는, 데이터 기간) 중 외부 정전기(ESD stress) 등에 의해 데이터 구동부(300')에 저장된 조정값(EQ)이 삭제되는 등의 장애 상황이 발생하는 경우, 타이밍 제어부(200')는 데이터 구동부(300')가 제1 기간(또는, 제1 초기화 기간)에서 제공한 최적의 조정값(EQ)을 상기 장애 상황 이후의 제3 기간(또는, 제2 초기화 기간)에서 데이터 클록 신호 라인(DPL)을 통해 데이터 구동부(300')으로 공급할 수 있다. 데이터 구동부(300')는 제3 기간에서 타이밍 제어부(200')로부터 공급된 조정값(EQ)을 다시 저장하고, 조정값(EQ)을 이용하여 제2 데이터(DATA2)의 신호 왜곡을 보상할 수 있다.
이를 위해, 표시 장치(1000')는 타이밍 제어부(200')와 데이터 구동부(300')(또는, 데이터 구동 회로(310')) 간의 신호 전송을 위한 피드백 라인(FDL)을 더 포함할 수 있다. 실시예들에 따라, 타이밍 제어부(200')는 피드백 라인(FDL)을 통해 데이터 구동 회로(310')들과 각각 연결될 수 있다. 예를 들어, 피드백 라인(FDL)은 도 3을 참조하여 설명한 포인트-투-포인트 방식으로 타이밍 제어부(200')와 데이터 구동 회로(310')들 각각을 연결할 수 있다. 다만, 본 발명의 실시예가 이에 제한되는 것은 아니며, 타이밍 제어부(200')는 피드백 라인(FDL)을 통해 데이터 구동 회로(310')들과 공통으로 연결될 수도 있다. 예를 들어, 피드백 라인(FDL)은 도 3을 참조하여 설명한 멀티 드랍방식으로 타이밍 제어부(200')와 데이터 구동 회로(310')들을 공통으로 연결할 수 있다.
또한, 데이터 구동 회로(310')(또는, 데이터 구동부(300'))는 피드백부(314)를 더 포함할 수 있다.
데이터 구동부(300')(또는, 데이터 구동 회로(310'))는 피드백 라인(FDL)을 통해 타이밍 제어부(200')로 피드백 신호(SBC) 및 조정값(EQ)을 공급할 수 있다.
예를 들어, 도 1 내지 도 8을 참조하여 설명한 바와 같이, 데이터 구동부(300')는 제1 기간(P1, 또는, 제1 초기화 기간)에서 타이밍 제어부(200')로부터 공급받은 조정 옵션값(EQ_OP)을 이용하여 최적의 조정값(EQ)을 설정 및 저장할 수 있다. 이 경우, 데이터 구동부(300')는 설정된 최적의 조정값(EQ)을 피드백 라인(FDL)을 통해 타이밍 제어부(200')로 공급할 수 있다.
이를 위해, 데이터 구동 회로(310')에 포함된 피드백부(314)는 제2 수신기(311)와 연결되어 제2 수신기(311)의 등화 제어기(3111)에 의해 설정된 조정값(EQ)을 제공받고, 제공받은 조정값(EQ)을 피드백 라인(FDL)을 통해 타이밍 제어부(200')로 공급할 수 있다.
타이밍 제어부(200')의 메모리(240)는 데이터 구동 회로(310')로부터 공급된 조정값(EQ)을 저장할 수 있다.
이후, 제2 기간(또는, 데이터 기간) 중 외부 정전기(ESD stress) 등에 의해 데이터 구동 회로(310')(또는, 등화 제어기(3111))에 저장된 조정값(EQ)이 삭제되는 등의 장애 상황이 발생할 수 있다.
이 경우, 데이터 구동 회로(310')의 피드백부(314)는 피드백 라인(FDL)을 통해 조정값(EQ)이 삭제된 것에 대응하여 피드백 신호(SBC)를 타이밍 제어부(200')로 제공할 수 있다.
타이밍 제어부(200')는 데이터 구동 회로(310')로부터 피드백 신호(SBC)가 수신되는 경우, 이전의 제1 기간에서 메모리(240) 상에 저장된 조정값(EQ)을 상기 장애 상황 이후의 제3 기간(또는, 제2 초기화 기간)에서 데이터 클록 신호 라인(DPL)을 통해 데이터 구동 회로(310')로 공급할 수 있다. 예를 들어, 메모리(240)는 피드백 신호(SBC)에 대응하여 내부에 저장된 조정값(EQ)을 제1 송신기(230)로 제공하며, 제1 송신기(230)는 제3 기간(또는, 제2 초기화 기간)에서 데이터 클록 신호 라인(DPL)을 통해 데이터 구동 회로(310')로 공급할 수 있다. 예를 들어, 제1 송신기(230)는 제2 데이터(DATA2)로서 조정값(EQ)을 데이터 클록 신호 라인(DPL)으로 공급할 수 있다.
이후, 데이터 구동 회로(310')의 제2 수신기(311)는 조정값(EQ)을 수신하고, 제2 수신기(311)의 등화 제어기(3111)가 제2 데이터(DATA2)의 조정값(EQ)을 다시 저장할 수 있다.
도 12는 도 10의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터의 일 예를 설명하기 위한 도면이다. 도 13은 도 10의 데이터 클록 신호 라인을 통해 전송되는 제2 데이터의 다른 일 예를 설명하기 위한 도면이다. 도 12 및 도 13에서는 도 8과 중복되는 설명은 반복하지 않기로 한다.
도 9 내지 도 12를 참조하면, 제2 기간(P2, 또는, 데이터 기간) 중 외부 정전기(ESD) 등에 의해, 데이터 구동 회로(310')의 등화 제어기(3111)에 저장된 조정값(EQ)이 삭제되는 장애 상황이 발생할 수 있다.
이 경우, 상기 장애 상황이 발생한 이후의 제2 초기화 기간에 해당하는 제3 기간(P3) 중 트레이닝 알림 신호(SFC)가 논리 하이 레벨(H)인 제6 서브 기간(SP6)에서 타이밍 제어부(200')는 데이터 구동 회로(310')로 조정값(EQ)을 공급하며, 데이터 구동 회로(310')는 공급받은 조정값(EQ)을 다시 저장할 수 있다.
한편, 제2 초기화 기간(또는, 제3 기간(P3))에서 데이터 구동 회로(310')에 조정값(EQ)이 다시 저장된 이후에는, 도 8을 참조하여 설명한 제2 기간(P2)과 실질적으로 동일한 데이터 기간(또는, 제4 기간(P4))이 반복될 수 있다. 예를 들어, 트레이닝 알림 신호(SFC)가 논리 로우 레벨(L)인 제7 서브 기간(SP7)에서, 타이밍 제어부(200')는 데이터 구동 회로(310')로 제2 데이터(DATA2)로서 클록 트레이닝 신호(CTP)(또는, 클록 트레이닝 패턴)를 공급할 수 있다. 또한, 트레이닝 알림 신호(SFC)가 논리 하이 레벨(H)인 제8 서브 기간(SP8)에서, 타이밍 제어부(200')는 데이터 구동 회로(310')로 제2 데이터(DATA2)로서 프레임 데이터(FD)를 공급할 수 있다.
일 실시예에서, 조정값(EQ)이 포함된 제2 데이터(DATA2)가 전송되는 제3 기간(P3)에 대응하여 타이밍 제어부(200')의 제1 송신기(230)는 도 4a 및 도 5a를 참조하여 설명한 제2 데이터(DATA2_1), 즉, 2개의 신호 레벨(예를 들어, 1-비트로 표현 가능한 2개의 신호 레벨)을 가지는 제2 데이터(DATA2)를 데이터 구동 회로(310')로 제공할 수 있다. 제1 초기화 기간과 유사하게 제2 초기화 기간(즉, 제3 기간(P3))은 조정값(EQ)의 전송을 위한 구간으로 데이터의 고속 전송보다 신호 품질 저하가 최소화된 조정값(EQ)의 전송이 필요할 수 있다. 이에 따라, 제3 기간(P3)에서 타이밍 제어부(200')의 제1 송신기(230)는 2개의 신호 레벨을 가지는 제2 데이터(DATA2)(예를 들어, 도 4a의 제2 데이터(DATA2_1))를 데이터 클록 신호 라인(DPL)을 통해 데이터 구동 회로(310')로 전송할 수 있다.
다만, 본 발명의 실시예가 이에 제한되는 것은 아니다.
예를 들어, 도 13을 참조하면, 조정값(EQ_1)이 포함된 제2 데이터(DATA2)가 전송되는 제3 기간(P3)(또는, 제9 서브 기간(SP9))에 대응하여 타이밍 제어부(200')의 제1 송신기(230)는 도 4b 및 도 5b를 참조하여 설명한 제2 데이터(DATA2_2), 즉, 2-비트로 표현 가능한 4개의 신호 레벨을 가지는 제2 데이터(DATA2)를 데이터 구동 회로(310')로 제공할 수 있다. 즉, 제2 기간(P2)에서는 데이터의 고속 전송을 위해 타이밍 제어부(200')가 4개의 신호 레벨(예를 들어, 2-비트로 표현 가능한 4개의 신호 레벨)을 가지는 제2 데이터(DATA2)를 전송하는 구간이므로, 데이터의 고속 전송 속도를 유지하기 위하여, 제3 기간(P3)에서 타이밍 제어부(200')는 4개의 신호 레벨을 가지는 제2 데이터(DATA2)로 조정값(EQ_1)을 데이터 구동 회로(310')로 공급할 수 있다.
다른 예로, 타이밍 제어부(200')는 고속 전송 속도의 유지를 위해 1차적으로 도 13에 도시된 바와 같이 제3 기간(P3)에서 4개의 신호 레벨을 가지는 제2 데이터(DATA2)로 조정값(EQ_1)을 데이터 구동 회로(310')로 공급하고, 공급된 조정값(EQ_1)의 신호 왜곡이 심한 경우, 2차적으로 도 12에 도시된 바와 같이 제3 기간(P3)에서 2개의 신호 레벨을 가지는 제2 데이터(DATA2)로 조정값(EQ)을 데이터 구동 회로(310')로 공급할 수도 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200, 200': 타이밍 제어부
210: 제1 수신기 220: 제1 영상 신호 처리기
230: 제1 송신기 240: 메모리
300, 300': 데이터 구동부 310, 310': 데이터 구동 회로
311: 제2 수신기 312: 제2 영상 신호 처리기
313: 제2 송신기 314: 피드백부
400: 스캔 구동부 1000: 표시 장치
3111: 등화 제어기 3112: 등화기
3113: 클록 복원 회로 3114: 데이터 복원 회로
CP: 차지 펌프 Cst: 스토리지 커패시터
DPL: 데이터 클록 신호 라인 FDL: 피드백 라인
LD: 발광 소자 LF: 루프 필터
PD: 위상 검출기 PX: 화소
SSL: 공통 신호 라인 T1, T2: 트랜지스터
VCO: 전압 제어 발진기

Claims (20)

  1. 제1 초기화 기간에서 데이터 클록 신호 라인을 통해 조정 옵션값을 공급하며, 데이터 기간에서 제1 데이터 및 제어 신호에 기초하여 제2 데이터를 생성하고 상기 데이터 클록 신호 라인을 통해 상기 제2 데이터를 공급하는 타이밍 제어부;
    상기 제1 초기화 기간에서 상기 조정 옵션값에 기초하여 조정값을 생성하며, 상기 데이터 기간에서 상기 조정값과 상기 제2 데이터에 기초하여 제3 데이터를 생성하고 상기 제3 데이터에 기초하여 데이터 신호를 생성하는 데이터 구동부; 및
    상기 데이터 신호에 기초하여 영상을 표시하는 화소부를 포함하는, 표시 장치.
  2. 제1 항에 있어서, 상기 조정 옵션값은 2개의 신호 레벨을 가지는 데이터인, 표시 장치.
  3. 제1 항에 있어서, 상기 제2 데이터는 4개의 신호 레벨을 가지는 데이터인, 표시 장치.
  4. 제1 항에 있어서, 상기 데이터 구동부는,
    상기 데이터 클록 신호 라인을 통해 상기 조정 옵션값 및 상기 제2 데이터를 수신하고, 상기 조정 옵션값 및 상기 제2 데이터에 기초하여 클록 신호 및 프레임 데이터를 생성하는 수신기; 및
    상기 클록 신호 및 상기 프레임 데이터에 기초하여 상기 데이터 신호를 생성하는 영상 처리기를 포함하는, 표시 장치.
  5. 제4 항에 있어서, 상기 수신기는,
    상기 제1 초기화 기간에서 상기 조정 옵션값을 이용하여 상기 조정값을 생성하는 등화 제어기;
    상기 데이터 기간에서 상기 조정값을 이용하여 제2 데이터를 보상함으로써 상기 제3 데이터를 생성하는 등화기; 및
    상기 데이터 기간에서 상기 제3 데이터에 기초하여 상기 클록 신호 및 상기 프레임 데이터를 복원하는 클록 데이터 복원 회로를 포함하는, 표시 장치.
  6. 제5 항에 있어서, 상기 등화 제어기는 상기 조정 옵션값에 포함되는 복수의 옵션 코드들을 이용하여 상기 조정값을 생성하는, 표시 장치.
  7. 제1 항에 있어서, 상기 데이터 구동부는 상기 제1 초기화 기간에서 상기 조정값을 저장하며, 상기 조정값을 피드백 라인을 통해 상기 타이밍 제어부로 공급하는, 표시 장치.
  8. 제7 항에 있어서, 상기 타이밍 제어부는,
    상기 피드백 라인을 통해 공급되는 상기 조정값을 저장하는 메모리를 포함하는, 표시 장치.
  9. 제8 항에 있어서, 상기 타이밍 제어부는 제2 초기화 기간에서 상기 데이터 클록 신호 라인을 통해 상기 조정값을 상기 데이터 구동부로 공급하는, 표시 장치.
  10. 제9 항에 있어서, 상기 데이터 클록 신호 라인을 통해 공급되는 상기 조정값은 2개의 신호 레벨을 가지는 데이터인, 표시 장치.
  11. 제9 항에 있어서, 상기 데이터 클록 신호 라인을 통해 공급되는 상기 조정값은 4개의 신호 레벨을 가지는 데이터인, 표시 장치.
  12. 제9 항에 있어서, 상기 데이터 구동부는 저장된 상기 조정값이 삭제되는 경우 상기 피드백 라인을 통해 상기 타이밍 제어부로 피드백 신호를 공급하는, 표시 장치.
  13. 제12 항에 있어서, 상기 타이밍 제어부는 상기 피드백 신호에 대응하여 상기 제2 초기화 기간에서 상기 데이터 클록 신호 라인을 통해 상기 조정값을 상기 데이터 구동부로 공급하는, 표시 장치.
  14. 타이밍 제어부 및 데이터 구동부를 포함하는 표시 장치의 구동 방법에서,
    제1 초기화 기간에서 상기 타이밍 제어부가 데이터 클록 신호 라인을 통해 조정 옵션값을 상기 데이터 구동부로 공급하는 단계;
    상기 제1 초기화 기간에서 상기 데이터 구동부가 상기 조정 옵션값에 기초하여 조정값을 생성하는 단계;
    데이터 기간에서 상기 타이밍 제어부가 제1 데이터 및 제어 신호에 기초하여 제2 데이터를 생성하고 상기 데이터 클록 신호 라인을 통해 상기 데이터 구동부로 상기 제2 데이터를 공급하는 단계;
    상기 데이터 기간에서 상기 데이터 구동부가 상기 조정값과 상기 제2 데이터에 기초하여 제3 데이터를 생성하고 상기 제3 데이터에 기초하여 데이터 신호를 생성하는 단계; 및
    상기 데이터 신호에 기초하여 영상을 표시하는 단계를 포함하는, 표시 장치의 구동 방법.
  15. 제14 항에 있어서, 상기 조정 옵션값은 2개의 신호 레벨을 가지는 데이터인, 표시 장치의 구동 방법.
  16. 제14 항에 있어서, 상기 제2 데이터는 4개의 신호 레벨을 가지는 데이터인, 표시 장치의 구동 방법.
  17. 제14 항에 있어서,
    상기 제1 초기화 기간에서 상기 데이터 구동부가 상기 조정값을 피드백 라인을 통해 상기 타이밍 제어부로 공급하는 단계를 더 포함하는, 표시 장치의 구동 방법.
  18. 제17 항에 있어서,
    제2 초기화 기간에서 상기 타이밍 제어부가 상기 데이터 클록 신호 라인을 통해 상기 데이터 구동부로 상기 조정값을 공급하는 단계를 더 포함하는, 표시 장치의 구동 방법.
  19. 제18 항에 있어서, 상기 데이터 클록 신호 라인을 통해 공급되는 상기 조정값은 2개의 신호 레벨을 가지는 데이터인, 표시 장치의 구동 방법.
  20. 제18 항에 있어서, 상기 데이터 클록 신호 라인을 통해 공급되는 상기 조정값은 4개의 신호 레벨을 가지는 데이터인, 표시 장치의 구동 방법.
KR1020210160754A 2021-11-19 2021-11-19 표시 장치 및 이의 구동 방법 KR20230074374A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210160754A KR20230074374A (ko) 2021-11-19 2021-11-19 표시 장치 및 이의 구동 방법
US17/873,365 US11798495B2 (en) 2021-11-19 2022-07-26 Display device including a timing controller to supply an adjustment option value through a data clock signal line and a method of driving the same
CN202211226980.8A CN116153236A (zh) 2021-11-19 2022-10-09 显示装置和驱动显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210160754A KR20230074374A (ko) 2021-11-19 2021-11-19 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20230074374A true KR20230074374A (ko) 2023-05-30

Family

ID=86339601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210160754A KR20230074374A (ko) 2021-11-19 2021-11-19 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (1) US11798495B2 (ko)
KR (1) KR20230074374A (ko)
CN (1) CN116153236A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127844B1 (ko) * 2005-06-21 2012-03-21 엘지디스플레이 주식회사 화상 표시장치의 구동장치 및 구동방법
KR101367279B1 (ko) 2007-07-11 2014-02-28 삼성전자주식회사 클록을 내장한 데이터 신호를 전송하는 디스플레이 장치
KR101323703B1 (ko) 2008-12-15 2013-10-30 엘지전자 주식회사 액정표시장치
KR101322119B1 (ko) 2008-12-15 2013-10-25 엘지디스플레이 주식회사 액정표시장치
KR101325435B1 (ko) 2008-12-23 2013-11-08 엘지디스플레이 주식회사 액정표시장치
KR102151949B1 (ko) 2013-12-30 2020-09-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
US9898997B2 (en) * 2014-01-27 2018-02-20 Samsung Electronics Co., Ltd. Display driving circuit
KR102416343B1 (ko) * 2015-09-24 2022-07-05 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102511344B1 (ko) * 2018-04-02 2023-03-20 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102495319B1 (ko) 2018-09-21 2023-02-03 삼성디스플레이 주식회사 데이터 드라이버, 그것을 포함하는 표시 장치 및 구동 방법
KR102576968B1 (ko) 2018-12-17 2023-09-11 엘지디스플레이 주식회사 표시장치
KR20200114142A (ko) * 2019-03-27 2020-10-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101988920B1 (ko) 2019-03-27 2019-06-13 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 높인 멀티레벨 광수신 장치 및 방법

Also Published As

Publication number Publication date
US20230162692A1 (en) 2023-05-25
US11798495B2 (en) 2023-10-24
CN116153236A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
CN106935176B (zh) 显示装置、源驱动集成电路、定时控制器及其驱动方法
US20130113777A1 (en) Method of transferring data in a display device
US11968289B2 (en) Clock data recovery circuit and display device including the same
US20230327845A1 (en) Transceiver and method of driving the same
US7999802B2 (en) Interface system and flat panel display using the same
KR20230047280A (ko) 화소 및 이를 포함하는 표시 장치
US8319758B2 (en) Interface system and flat panel display using the same
US11798495B2 (en) Display device including a timing controller to supply an adjustment option value through a data clock signal line and a method of driving the same
US11869444B2 (en) Display device having a clock training with a plurality of signal levels and driving method thereof
KR20220167848A (ko) 송수신기 및 그 구동 방법
CN219759178U (zh) 显示装置
KR20210050637A (ko) 표시 장치
US11799696B2 (en) Transceiver and driving method thereof
US20230318860A1 (en) Transmitter and transceiver including the same
KR20200051226A (ko) 영상 표시장치 및 그 구동방법
US11876515B2 (en) Transceiver and method of driving the same
KR20220099166A (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
KR20230110412A (ko) 화소 및 이를 포함하는 표시 장치
KR20230064708A (ko) 화소 및 이를 포함하는 표시 장치
KR20230096204A (ko) 화소 및 이를 포함하는 표시 장치
KR20210013423A (ko) 표시 장치 및 표시 장치의 구동 방법