KR20200114142A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20200114142A
KR20200114142A KR1020190035365A KR20190035365A KR20200114142A KR 20200114142 A KR20200114142 A KR 20200114142A KR 1020190035365 A KR1020190035365 A KR 1020190035365A KR 20190035365 A KR20190035365 A KR 20190035365A KR 20200114142 A KR20200114142 A KR 20200114142A
Authority
KR
South Korea
Prior art keywords
signal
option
voltage
image data
values
Prior art date
Application number
KR1020190035365A
Other languages
English (en)
Inventor
김회미
편기현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190035365A priority Critical patent/KR20200114142A/ko
Priority to US16/795,791 priority patent/US11024249B2/en
Priority to CN202010226808.7A priority patent/CN111754949B/zh
Publication of KR20200114142A publication Critical patent/KR20200114142A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

소스 드라이버는, 복수의 옵션값들 중 선택된 옵션값에 기초하여 영상 데이터의 주파수 이득을 조절하여 보상된 영상 데이터를 출력하는 등화기(equalizer)를 포함한다. 복원기(recovery)는 보상된 영상 데이터에 대응하는 클락 신호를 복원한다. 교정기(calibrator)는 옵션값들을 등화기(equalizer)에 순차적으로 제공하고, 옵션값들 각각에 대응하는 클락 신호의 복원 속도들에 기초하여 옵션값들 중 선택된 옵션값을 결정한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display Device)나 유기전계발광 표시 장치(Organic Light Emitting Display Device)와 같은 표시 장치는, 타이밍 제어부(Timing Controller; TCON)와 소스 드라이버(Source Driver, 또는 Source drive IC; S-IC)의 사이에 구축된 인트라-패널 인터페이스(Intra-panel Interface)를 통해 데이터 신호의 생성에 필요한 각종 데이터를 전송한다.
인트라-패널 인터페이스의 데이터 전송속도(data rate)가 상향되는 경우, 신호 왜곡(또는, 신호 손실)이 심화되어 프레임 데이터의 신호 무결성(signal integrity)이 저하되므로, 소스 드라이버는, 전송 과정에서 왜곡된 신호를 복원하는 복원 회로(예를 들어, 등화기(equalizer))를 구비할 수 있다.
표시 장치별로 인트라-패널 인터페이스의 데이터 전송속도(data rate), 전송선(transmission line) 등이 다르므로, 사용자가 해당 표시 장치에 적합하게 등화기를 설정하기 위한 외부 설정 핀이 등화기에 구비될 수 있다.
그러나, 외부 설정 핀에 의해 소스 드라이버(또는, 인쇄회로기판(PCB))의 크기가 커지고, 또한, 외부 설정 핀을 통한 사용자의 설정 작업으로 인해 표시 장치의 제조 효율이 낮다.
해결하고자 하는 기술적 과제는, 등화기를 자동으로 설정하여 제조 비용을 절감할 수 있는 소스 드라이버 및 이를 포함하는 표시 장치를 제공하는 데 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 소드 드라이버는, 영상 데이터를 수신하는 수신부; 및 상기 영상 데이터에 기초하여 데이터 전압을 생성하여 출력하는 데이터 신호 생성부를 포함한다. 상기 수신부는, 제1 구간에서 복수의 옵션값들 중 선택된 옵션값에 기초하여 상기 영상 데이터의 주파수 이득을 조절하여 보상된 영상 데이터를 출력하는 등화기(equalizer); 상기 보상된 영상 데이터에 대응하는 클락 신호를 복원하는 복원기(recovery); 및 상기 제1 구간 이전의 제2 구간에서 상기 옵션값들을 상기 등화기(equalizer)에 순차적으로 제공하고, 상기 옵션값들 각각에 대응하는 상기 클락 신호의 복원 속도들에 기초하여 상기 옵션값들 중 상기 선택된 옵션값을 선택하는 교정기(calibrator)를 포함한다.
일 실시예에 의하면, 상기 복원기는, 상기 보상된 영상 데이터와 상기 클락 신호 간의 위상차를 검출하는 위상 주파수 검출기; 상기 검출된 위상차를 전압 신호로 변환하여 전압 제어 신호를 생성하는 차지 펌프; 및 상기 전압 제어 신호에 응답하여 상기 클락 신호를 출력하는 전압 제어 발진기를 포함하고, 상기 교정기는 상기 옵션값들에 각각 대응하는 상기 전압 제어 신호의 변화율들을 비교하고, 상기 선택된 옵션값은, 상기 전압 신호의 변화율들 중에서 가장 큰 변화율에 가질 수 있다.
일 실시예에 의하면, 상기 교정기는, 상기 전압 제어 신호를 미분하여 미분값을 출력하는 미분기; 및 상기 미분값에 기초하여 상기 옵션값들 중 상기 옵션값을 선택하는 제어기를 포함할 수 있다.
일 실시예에 의하면, 상기 제어기는, 상기 옵션값들에 각각 대응하는 미분값들을 저장하는 저장 회로; 및 상기 미분값들을 비교하여 상기 미분값들 중 가장 큰 최대 미분값을 출력하는 비교 회로를 포함할 수 있다.
일 실시예에 의하면, 상기 저장 회로는 상기 미분값들을 각각 저장하는 서브 저장 회로들을 포함하고, 서브 저장 회로들 각각은, 상기 미분기의 출력단과 상기 비교 회로의 입력단 사이에 직렬 연결되는 스위칭 소자 및 저장 소자를 포함하고, 상기 스위칭 소자는 해당 옵션값에 응답하여 턴온될 수 있다.
일 실시예에 의하면, 상기 교정기는, 상기 보상된 영상 데이터의 주파수와 상기 클락 신호의 주파수가 대응되는지 여부를 판단하는 락 검출기를 더 포함하고, 상기 제어기는 상기 락 검출기의 출력 신호에 기초하여 동작할 수 있다.
일 실시예에 의하면, 상기 교정기는, 외부로부터 인가되는 전원 전압에 기초하여 기 설정된 기간 동안 인에이블 신호를 생성하는 인에이블 신호 생성기를 더 포함하고, 상기 제2 구간에서 상기 인에이블 신호가 인가될 수 있다.
일 실시예에 의하면, 상기 제어기는 상기 락 검출기의 상기 출력 신호가 논리 로우 레벨로부터 논리 하이 레벨로 천이된 시점으로부터 기준 시간이 경과한 시점에서, 펄스 형태의 리셋 신호를 생성하고, 상기 전압 제어 발진기는 상기 리셋 신호에 기초하여 리셋될 수 있다.
일 실시예에 의하면, 상기 전압 제어 발진기가 리셋되는 경우, 상기 전압 제어 신호는 최소 제어 전압을 가지며, 상기 전압 제어 발진기의 동작에 따라, 상기 전압 제어 신호는 목표 제어 전압까지 선형적으로 변화할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 입력 영상 데이터를 재정렬하여 영상 데이터를 생성하는 타이밍 제어부; 상기 영상 데이터에 기초하여 데이터 전압을 생성하는 데이터 구동부; 및 데이터선을 통해 상기 데이터 전압을 수신하고, 상기 데이터 전압에 대응하는 휘도로 발광하는 화소를 구비한 표시부를 포함한다. 상기 데이터 구동부는, 상기 영상 데이터를 수신하고, 제1 구간에서 복수의 옵션값들 중 선택된 옵션값에 기초하여 상기 영상 데이터의 주파수 이득을 조절하여 보상된 영상 데이터를 출력하는 등화기(equalizer); 상기 보상된 영상 데이터에 대응하는 클락 신호를 복원하는 복원기(recovery); 및 상기 제1 구간 이전의 제2 구간에서 상기 옵션값들을 상기 등화기(equalizer)에 순차적으로 제공하고, 상기 옵션값들 각각에 대응하는 상기 클락 신호의 복원 속도들에 기초하여 상기 옵션값들 중 상기 선택된 옵션값을 선택하는 교정기(calibrator)를 포함한다.
일 실시예에 의하면, 상기 복원기는, 상기 보상된 영상 데이터와 상기 클락 신호 간의 위상차를 검출하는 위상 주파수 검출기; 상기 검출된 위상차를 전압 신호로 변환하여 전압 제어 신호를 생성하는 차지 펌프; 및 상기 전압 제어 신호에 응답하여 상기 클락 신호를 출력하는 전압 제어 발진기를 포함하고, 상기 교정기는 상기 옵션값들에 각각 대응하는 상기 전압 제어 신호의 변화율들을 비교하고, 상기 선택된 옵션값은, 상기 전압 신호의 변화율들 중에서 가장 큰 변화율에 가질 수 있다.
일 실시예에 의하면, 상기 교정기는, 상기 전압 제어 신호를 미분하여 미분값을 출력하는 미분기; 및 상기 미분값에 기초하여 상기 옵션값들 중 상기 옵션값을 선택하는 제어기를 포함할 수 있다.
일 실시예에 의하면, 상기 제어기는, 상기 옵션값들에 각각 대응하는 미분값들을 저장하는 저장 회로; 및 상기 미분값들을 비교하여 상기 미분값들 중 가장 큰 최대 미분값을 출력하는 비교 회로를 포함할 수 있다.
일 실시예에 의하면, 상기 교정기는, 상기 보상된 영상 데이터의 주파수와 상기 클락 신호의 주파수가 대응되는지 여부를 판단하는 락 검출기를 더 포함하고, 상기 제어기는 상기 락 검출기의 출력 신호에 기초하여 동작할 수 있다.
일 실시예에 의하면, 상기 제어기는 상기 락 검출기의 상기 출력 신호가 논리 로우 레벨로부터 논리 하이 레벨로 천이된 시점으로부터 기준 시간이 경과한 시점에서, 펄스 형태의 리셋 신호를 생성하고, 상기 전압 제어 발진기는 상기 리셋 신호에 기초하여 리셋될 수 있다.
본 발명에 따른 소스 드라이버 및 표시 장치는, 클락 신호를 복원하는 전압 제어 발진기에 제공되는 전압 제어 신호의 기울기(또는, 변화율)에 기초하여 등화기를 자동으로 설정할 수 있다. 따라서, 등화기 설정용 외부 설정 핀에 의한 비용이 절감될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC를 연결하는 신호 전송선의 일 예를 나타내는 도면이다.
도 3은 도 2의 소스 드라이브 IC의 일 예를 나타내는 블록도이다.
도 4는 도 3의 소스 드라이브 IC에 포함된 수신부의 일 예를 나타내는 블록도이다.
도 5는 도 4의 수신부에 포함된 제어기의 일 예를 나타내는 블록도이다.
도 6은 도 4의 수신부에서 측정된 신호들의 일 예를 나타내는 파형도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다. 도 1에서는 본 발명을 적용할 수 있는 실시예의 하나로서, 복수의 게이트 드라이브 IC들 및 소스 드라이브 IC들을 구비한 액정 표시 장치를 도시하였다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 본 발명은 하나의 게이트 드라이브 IC 및 하나의 소스 드라이브 IC를 구비하는 표시 장치에도 적용될 수도 있다. 또한, 본 발명이 액정 표시 장치에만 한정되는 것은 아니며, 본 발명은 유기전계발광 표시 장치와 같은 다른 형태의 표시 장치에도 적용될 수도 있다.
도 1을 참조하면, 표시 장치(10)는, 표시패널(100), 게이트 드라이브 IC(210)(또는, 게이트 구동부, 게이트 드라이버), 소스 드라이브 IC(310)(또는, 소스 구동부, 소스 드라이버, 데이터 드라이버, 구동 IC) 및 타이밍 제어부(410)를 포함한다. 또한, 표시 장치(10)는 메모리 장치(420) 및 케이블(500)을 더 포함할 수 있다.
표시패널(100)은, 영상을 표시하는 표시영역(110) 및 표시영역(110) 외곽의 비표시영역(120)을 포함할 수 있다. 표시패널(100)은 게이트 라인(GL), 데이터 라인(DL) 및 화소(PXL)를 포함할 수 있다. 화소(PXL)는 게이트 라인(GL) 및 데이터 라인(DL)에 의하여 구획된 영역에 위치할 수 있다.
화소(PXL)는, 스위칭 소자(TR), 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 포함할 수 있다. 스위칭 소자(TR)는 화소(PXL)가 배치된 영역에서 게이트 라인(GL) 및 데이터 라인(DL)에 전기적으로 연결될 수 있다. 액정 커패시터(CLC)는 스위칭 소자(TR)에 연결되고, 스토리지 커패시터(CST)는 액정 커패시터(CLC)에 연결될 수 있다. 화소(PXL)는 게이트 라인(GL)을 통해 제공된 게이트 신호에 응답하여, 데이터 라인(DL)을 통해 데이터 신호를 수신할 수 있다. 화소(PXL)는 데이터 신호를 스토리지 커패시터(CST)에 저장하고, 데이터 신호에 상응하여 백라이트(미도시)로부터 공급되는 빛의 방출량을 제어함으로써, 데이터 신호에 상응하는 휘도를 표시한다.
타이밍 제어부(410)(또는, timing controller)는 게이트 드라이브 IC(210) 및 소스 드라이브 IC(310)를 제어할 수 있다. 타이밍 제어부(410)는 외부로부터 제어신호(예를 들어, 클락 신호를 포함하는 제어신호)를 수신하고, 제어신호에 기초하여 게이트 제어신호 및 데이터 제어신호를 생성할 수 있다. 타이밍 제어부(410)는 게이트 제어신호를 게이트 드라이브 IC(210)에 제공하고, 데이터 제어신호를 소스 드라이브 IC(310)에 제공할 수 있다.
또한, 타이밍 제어부(410)는 외부(예를 들어, 그래픽 프로세서)로부터 제공된 입력 데이터(또는, 원시 영상 데이터)를 재정렬하여 프레임 데이터(또는, 영상 데이터)를 생성하고, 프레임 데이터를 소스 드라이브 IC(310)에 제공할 수 있다. 타이밍 제어부(410)는 직렬 인터페이스(또는, 고속 직렬 인터페이스)를 이용하여 프레임 데이터를 패킷 형태로 소스 드라이브 IC(310)에 전송할 수 있다. 타이밍 제어부(410)는 컨트롤 보드(400)에 실장될 수 있다.
게이트 드라이브 IC(210) 및 소스 드라이브 IC(310)는 표시패널(100)을 구동할 수 있다.
게이트 드라이브 IC(210)는, 타이밍 제어부(410)로부터 게이트 제어신호를 공급받고, 게이트 제어신호에 기초하여 게이트 신호들을 생성할 수 있다. 게이트 드라이브 IC(210)는 게이트 신호를 게이트 라인(GL)에 제공할 수 있다.
게이트 드라이브 IC(210)는 게이트 드라이브 회로필름(200)에 실장되고, 적어도 하나의 소스 드라이브 회로필름(300), 소스 인쇄회로기판(320) 및/또는 케이블(또는, 연성회로기판)(500)을 경유하여, 컨트롤 보드(400)에 실장된 타이밍 제어부(410)에 연결될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 예를 들어, 게이트 드라이브 IC(210)는 표시패널(100) 상에 화소(PXL)와 함께 형성될 수도 있다.
소스 드라이브 IC(310)는 타이밍 제어부(410)로부터 데이터 제어신호 및 프레임 데이터를 공급받고, 프레임 데이터에 대응하는 데이터 신호를 생성할 수 있다. 소스 드라이브 IC(310)의 데이터 신호는 데이터 라인(DL)에 제공될 수 있다. 소스 드라이브 IC(310)는 소스 드라이브 회로필름(300)에 실장되고, 적어도 하나의 소스 인쇄회로기판(320) 및/또는 케이블(500)을 경유하여, 타이밍 제어부(410)에 연결될 수 있다.
실시예들에서, 소스 드라이브 IC(310)는 프레임 데이터의 왜곡을 보상하되, 프레임 데이터의 전송 속도에 기초하여 신호 보상 능력(signal compensation capability)을 조절 또는 가변 할 수 있다. 여기서, 신호 보상 능력은 왜곡된 프레임 데이터를 복원하는 능력으로, 예를 들어, 고주파 성분의 보상 게인을 포함할 수 있다.
예를 들어, 소스 드라이브 IC(310)는, 프레임 데이터의 전송 속도(또는, 프레임 주파수)가 상대적으로 높은 경우 신호 보상 능력(예를 들어, 고주파 성분의 보상 게인)을 상대적으로 높일 수 있다. 다른 예로, 소스 드라이브 IC(310)는, 프레임 데이터의 전송 속도(또는, 프레임 주파수)가 상대적으로 낮은 경우 신호 보상 능력을 상대적으로 낮출 수 있다.
소스 드라이브 IC(310)의 구체적인 구성 및 동작에 대해서는 도 3을 참조하여 후술하기로 한다.
메모리 장치(420)는 컨트롤 보드(400)에 실장될 수 있다. 메모리 장치(420)는 비휘발성 메모리(Non-volatile Memory; NVRAM)일 수 있다. 메모리 장치(420)는 타이밍 제어부(410)의 동작에 필요한 데이터(예를 들어, 표시 장치(10)의 구동 설정 값, 화소별 휘도 보상을 위한 계조 보상값 등)을 저장할 수 있다.
케이블(500)은 상부 및 하부 커넥터들(510, 520)을 통해 컨트롤 보드(400)와 적어도 하나의 소스 인쇄회로기판(320)을 전기적으로 연결할 수 있다. 여기서, 케이블(500)이라 함은, 컨트롤 보드(400)와 소스 인쇄회로기판(320) 등을 전기적으로 연결할 수 있는 배선을 구비한 장치를 포괄적으로 의미한다. 예를 들어, 케이블(500)은 연성회로 기판으로 구현될 수 있다.
도 1을 참조하여 설명한 바와 같이, 표시 장치(10)는 프레임 데이터의 전송 속도에 대응하여 소스 드라이브 IC(310)의 신호 보상 능력(즉, 프레임 데이터의 왜곡에 대한 복원 능력)을 가변시킬 수 있다.
도 2는 도 1의 표시 장치에 포함된 타이밍 제어부 및 소스 드라이브 IC를 연결하는 신호 전송선의 일 예를 나타내는 도면이다.
도 2에는 12개의 소스 드라이브 IC들, 즉, 제1 내지 제12 소스 드라이브 IC들(S-IC 1 내지 S-IC 12)이 도시되어 있다. 제1 내지 제12 소스 드라이브 IC들(S-IC 1 내지 S-IC 12) 각각은 실질적으로 동일하게 구성될 수 있다. 제1 내지 제12 소스 드라이브 IC들(S-IC 1 내지 S-IC 12) 각각은 표시패널(100)에 형성되는 데이터 라인들 중 할당된 영역의 데이터 라인에 연결되어, 해당 데이터 라인으로 데이터 신호를 제공할 수 있다.
도 2를 참조하면, 소스 드라이브 IC(310)와 타이밍 제어부(410)와의 사이에는 채널배선(CHL)이 형성된다. 채널배선(CHL)은 도 1을 참조하여 설명한 신호 전송선에 포함될 수 있다.
채널배선(CHL)은 각각의 소스 드라이브 IC(310)와 타이밍 제어부(410)의 사이에 형성될 수 있다. 도 2에서 각각의 소스 드라이브 IC(310)와 타이밍 제어부(410) 사이에 각각 하나의 채널배선(CHL)이 형성되는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 각각의 소스 드라이브 IC(310)와 타이밍 제어부(410) 사이에 각각 두 개가 한 쌍을 이루는 채널배선(CHL)이 형성되거나, 채널배선(CHL)을 구성하는 배선의 수는 다양하게 변경될 수 있다.
채널배선(CHL)은 소스 드라이브 IC(310)의 구동에 필요한 데이터 제어신호(Data Control Signal; DCS) 및 프레임 데이터(Frame Data)를 타이밍 제어부(410)로부터 각각의 소스 드라이브 IC(310)로 전송하는 데에 이용될 수 있다.
도 3은 도 2의 소스 드라이브 IC의 일 예를 나타내는 블록도이다.
도 3을 참조하면, 소스 드라이브 IC(310)는 수신부(311), 데이터 신호 생성부(312)(또는, 데이터 전압 생성부), 및 출력부(313)(또는, 출력 버퍼)를 포함할 수 있다.
수신부(311)는 타이밍 제어부(410)로부터 프레임 데이터를 수신하고, 프레임 데이터를 데이터 신호 생성부(312)에 전달할 수 있다. 여기서, 프레임 데이터는 클락 트레이닝 패턴(Clock Training Pattern) 등을 포함하는 패킷(Packet)의 형태로 구성될 수 있다. 예를 들어, 수신부(311)는 하나의 신호 전송선(또는, 한 쌍의 신호 전송선)을 통해 타이밍 제어부(410)로부터 시리얼(serial)하게 전송되는 프레임 데이터(또는, 패킷 데이터)를 데이터 라인들에 대응하여 병렬로 재배치하여 출력할 수 있다.
실시예들에서, 수신부(311)는 신호 전송선에 기인한 프레임 데이터의 왜곡을 보상하되, 프레임 데이터의 전송 속도에 대응하는 클락 신호를 복원(또는 생성)하며, 클락 신호의 복원 속도에 기초하여 프레임 데이터의 왜곡을 보상하는 능력(예를 들어, 주파수별 이득)을 적응적으로 가변시킬 수 있다. 수신부(311)의 보다 구체적인 구성에 대해서는 도 4를 참조하여 후술하기로 한다.
데이터 신호 생성부(312)는 프레임 데이터에 기초하여 데이터 신호(또는, 데이터 전압)을 생성할 수 있다. 예를 들어, 데이터 신호 생성부(312)는 시프트 레지스터, 데이터 래치, 및 DAC(digital-to-analog convertor)를 포함할 수 있다. 시프트 레지스터는 프레임 데이터(또는, 병렬 데이터)를 순차적으로 데이터 래치에 제공하고, 데이터 래치는 시프트 레지스터로부터 순차적으로 수신한 데이터를 래치하고, 동시에 DAC로 제공하며, DAC는 감마 전압들에 기초하여 디지털 형태의 데이터를 아날로그 형태의 데이터 신호(또는, 데이터 전압)로 변환할 수 있다.
출력부(313)는 데이터 신호의 극성을 선택하여 데이터 라인들에 출력할 수 있다. 예를 들어, 출력부(313)는 데이터 신호에 대응하는 정극성 데이터 전압 및 부극성 데이터 전압 중 하나를 선택하여 출력할 수 있다.
도 4는 도 3의 소스 드라이브 IC에 포함된 수신부의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 수신부(311)는 등화기(610), 복원기(620)(또는, 클락/데이터 복원기(clock and data recovery; CDR), 및 교정기(calibrator)(630)(또는, 교정 제어기, 설정기)를 포함할 수 있다.
등화기(610)는 복수의 옵션값들(또는, 설정값들) 중 선택된 옵션값(또는, 최적 옵션값, 최적 설정값)에 기초하여 영상 데이터(DATA1)(또는, 프레임 데이터)의 주파수 이득을 조절하여 보상된 영상 데이터(DATA2)(또는, 보상된 프레임 데이터)를 출력할 수 있다. 즉, 등화기(610)는 영상 데이터(DATA1)의 주파수 응답을 평탄화하여, 타이밍 제어부(410)로부터 소스 드라이브 IC(310) 간의 전송 과정에서의 신호 왜곡(예를 들어, 고주파 성분의 왜곡)을 보상할 수 있다. 여기서, 복수의 옵션값들은 기 설정되며, 옵션값들에 따른 등화기(610)의 주파수 이득들(예를 들어, 고주파에 대한 이득들)은 상호 다른 값들을 가질 수 있다.
일 실시예에서, 복수의 옵션값들은 제1 내지 제3 설정값들(EQ0, EQ1, EQ2)의 조합에 의해 결정될 수 있다. 예를 들어, 제1 내지 제3 설정값들(EQ0, EQ1, EQ2) 각각이 1 비트(bit)의 값(예를 들어, 0 또는 1의 값)을 가지는 경우, 8개의 옵션값들이 설정될 수 있다. 다만, 이는 예시적인 것으로 옵션값들이 이에 한정되는 것은 아니다. 예를 들어, 2비트, 3비트, 5비트 이상의 옵션값들이 설정될 수도 있다.
등화기(610)는 일반적인 등화기로 구현될 수 있으므로, 등화기(610)의 구체적인 구성에 대한 설명은 생략하기로 한다.
도 4에 도시되지 않았으나, 수신부(311)는 등화기(610)의 전단 또는 후단에 배치되어 영상 데이터(DATA1) 또는 보상된 영상 데이터(DATA2)에 포함된 노이즈(또는, 노이즈 신호)를 제거하는 입력 버퍼(예를 들어, 차동증폭기형 입력 버퍼)를 더 포함할 수도 있다.
복원기(620)는 보상된 영상 데이터(DATA2)(또는, 등화기(610)에 의해 등화된 신호)를 이용하여 클락 신호 및 영상 데이터를 복원할 수 있다. 예를 들어, 복원기(620)는 영상 데이터(DATA1)의 전송 속도(예를 들어, 2Gbps)에 대응하는 클락 신호(예를 들어, 1GHz의 주파수를 가지는 클락 신호)를 생성하고, 클락 신호에 기초하여 영상 데이터를 복원할 수 있다.
복원기(620)는 위상 주파수 검출기(621), 차지 펌프(622), 루프 필터(623) 및 전압 제어 발진기(624)를 포함할 수 있다.
위상 주파수 검출기(621)는 영상 데이터(예를 들어, 영상 데이터에 포함된 클락 트레이닝 패턴)과 피드백 된 클락 신호(즉, 전압 제어 발진기(624)에서 생성된 클락 신호)를 비교하여 위상차를 검출할 수 있다. 예를 들어, 위상 주파수 검출기(621)는 위상차에 대응하는 펄스 신호를 출력할 수 있다.
차지 펌프(622) 및 루프 필터(623)는 위상 주파수 검출기(621)에 의해 검출된 위상차를 전압 신호로 변환하여 전압 제어 신호(V_VCO)를 생성할 수 있다. 예를 들어, 차지 펌프(622)는 펄스 신호를 전압으로 변환하거나, 펄스 신호에 비례하는 전압을 출력하고, 루프 필터(623)는 복원기(620)의 루프 동작 중에 발생하는 주파수를 필터링하여 전압 제어 신호(V_VCO)를 출력할 수 있다. 다른 예로, 차지 펌프(622)는 펄스 신호에 비례하는 전류를 출력하고, 루프 필터(623)는 커패시터를 이용하여 전류에 따른 축적된 전하량의 변화에 기초하여 전압 제어 신호(V_VCO)를 가변시킬 수 있다. 즉, 차지 펌프(622) 및 루프 필터(623)는 전압 제어 발진기(624)를 제어하는 전압 제어 회로를 구성할 수 있다.
전압 제어 발진기(624)(voltage controlled oscillator; VCO)는 전압 제어 신호(V_VCO)에 응답하여 특정 주파수를 가지는 클락 신호를 출력할 수 있다.
일 실시예에서, 전압 제어 발진기(624)는 리셋 신호(RESET)에 기초하여 초기화될 수 있다. 즉, 전압 제어 발진기(624)(및 복원기(620))는 락 상태에서 언락 상태로 전환되며, 영상 데이터에 대응하는 클락 신호를 다시 생성 또는 복원할 수 있다.
교정기(630)는 전압 제어 신호(V_VCO)에 기초하여 등화기(610)에 대한 옵션값들 중에서 하나의 옵션값을 최적 옵션값으로 선택할 수 있다.
실시예들에서, 교정기(630)는 트레이닝 구간에서 옵션값들(예를 들어, 8개의 옵션값들) 각각을 등화기(610)에 순차적으로 제공하고, 옵션값들 각각에 대응하는 전압 제어 신호(V_VCO)의 변화율(또는, 변화 속도)에 기초하여 옵션값들 중에서 최적 옵션값을 선택할 수 있다. 여기서, 트레이닝 구간은 복원기(620)에서 영상 데이터의 전송 속도에 대응하는 클락 신호를 생성하도록 할당된 시간이며, 또한, 등화기(610)를 최적화시키기 위해 할당된 시간일 수 있다.
도 6을 참조하여 후술하겠지만, 전압 제어 신호(V_VCO)의 변화율이 클수록, 복원기(620)는 영상 데이터(DATA1)의 전송 속도에 부합하는 클락 신호를 보다 빠르게 복원하거나 생성하며, 또한, 복원기(620)는 언락(unlock) 상태에서 영상 데이터(DATA1)(또는, 유효한 계조값을 포함하는 데이터)의 수신 및/또는 복원이 가능한 락(lock) 상태로 보다 빠르게 전환할 수 있다. 따라서, 복원기(620)는 변화율이 가장 큰 전압 제어 신호(V_VCO)에 대응하는 옵션값을 선택할 수 있다. 즉, 교정기(630)는 트레이닝 구간에서 옵션값들(예를 들어, 8개의 옵션값들)을 등화기(610)에 순차적으로 제공하고, 옵션값들 각각에 대응하여 복원기(620)가 언락 상태에서 락 상태로 전환되는 전환 속도에 기초하여 옵션값들 중에서 하나의 옵션값을 선택하되, 예를 들어, 복원기(620)가 언락 상태에서 락 상태로 가장 빠르게 전환되게 하는 옵션값(즉, 최적 옵션값)을 선택할 수 있다.
실시예들에서, 교정기(630)는 미분기(631), 락 검출기(632), 인에이블 신호 생성기(633)(또는, Delay cell), 및 제어기(634)를 포함할 수 있다.
미분기(631)는 전압 제어 신호(V_VCO)를 미분하여 출력할 수 있다. 즉, 미분기(631)는 전압 제어 신호(V_VCO)의 변화율에 비례하는 미분값을 출력할 수 있다. 미분기(631)는 일반적인 미분기(예를 들어, 피드백 임피던스를 포함하는 미분 회로)로 구현될 수 있으므로, 미분기(631)의 구체적인 구성에 대한 설명은 생략하기로 한다.
락 검출기(632)는 보상된 영상 데이터(DATA2) 및 클락 신호(즉, 전압 제어 발진기(624)에서 출력된 클락 신호)에 기초하여 복원기(620)의 락 상태를 검출할 수 있다. 예를 들어, 락 검출기(632)는 보상된 영상 데이터(DATA2)의 주파수와 클락 신호의 주파수에 대응되는지 여부를 판단하고, 보상된 영상 데이터(DATA2)의 주파수와 클락 신호의 주파수가 대응되는 경우 복원기(620)가 락 상태인 것으로 판단할 수 있다. 다른 예로, 보상된 영상 데이터(DATA2)의 주파수와 클락 신호의 주파수가 대응되지 않는 경우, 락 검출기(632)는 복원기(620)가 언락 상태인 것으로 판단할 수 있다. 복원기(620)가 언락 상태인 경우, 등화기(610)에 대한 교정기(630)의 설정 작업이 수행될 수 있다.
인에이블 신호 생성기(633)는 소스 드라이브 IC(310)에 인가되는 전원 전압(VDD)에 기초하여 인에이블 신호(EQ_CAL_EN)(또는, 등화기 교정 인에이블 신호)를 생성할 수 있다. 여기서, 전원 전압(VDD)은 소스 드라이브 IC(310)의 구동에 필요한 전원 전압일 수 있다. 예를 들어, 인에이블 신호 생성기(633)는 전원 전압(VDD)이 인가된 경우, 기 설정된 시간 동안 인에이블 신호(EQ_CAL_EN)를 출력할 수 있다. 예를 들어, 인에이블 신호 생성기(633)는 지연 셀(delay cell)로 구현될 수 있다. 인에이블 신호(EQ_CAL_EN)가 출력되는 경우, 등화기(610)에 대한 교정기(630)의 설정 작업이 수행될 수 있다.
제어기(634)는 옵션값들을 순차적으로 출력하여 등화기(610)에 대한 교정 작업을 수행할 수 있다. 또한, 제어기(634)는 옵션값들에 각각 대응하는 미분값들(OUTPUT_DIFF)(즉, 미분기(631)에서 출력되는 미분값들(OUTPUT_DIFF))을 비교하여 옵션값들 중 하나의 옵션값을 선택할 수 있다. 예를 들어, 제어기(634)는 미분값들(OUTPUT_DIFF) 중 최대값을 가지는 미분값(OUTPUT_DIFF)에 대응하는 옵션값을 최적 옵션값으로서 선택할 수 있다. 앞서 설명한 바와 같이, 옵션값들은 제1 내지 제3 설정값들(EQ0, EQ1, EQ2)의 조합으로, 즉, 3 비트의 신호로 표현될 수 있으나, 이에 한정되는 것은 아니다.
실시예들에서, 제어기(634)는 락 검출기(632)의 락 검출 신호(LOCK) 및 인에이블 신호 생성기(633)에서 생성된 인에이블 신호(EQ_CAL_EN)에 기초하여 등화기(610)에 대한 교정 작업을 수행할 수 있다. 예를 들어, 복원기(620)가 언락 상태이고, 또한, 인에이블 신호(EQ_CAL_EN)가 제공되는 경우에만, 제어기(634)는 등화기(610)에 대한 교정 작업을 수행할 수 있다.
실시예들에서, 제어기(634)는 락 검출기(632)의 락 검출 신호(LOCK)에 기초하여 리셋 신호(RESET)를 생성하고, 리셋 신호(RESET)를 복원기(620)의 전압 제어 발진기(624)에 제공할 수 있다. 예를 들어, 제어기(634)는 락 검출기(632)의 락 검출 신호(LOCK)가 언락 상태에서 락 상태로 천이되고 일정 시간이 경과한 시점에서, 펄스 형태의 리셋 신호(RESET)를 생성 및 출력할 수 있다.
유사하게, 제어기(634)는 락 검출기(632)의 락 검출 신호(LOCK)에 기초하여 상태 신호(SFC)를 생성하고, 상태 신호(SFC)를 외부(예를 들어, 타이밍 제어부(410))에 제공할 수 있다. 여기서, 상태 신호(SFC)는 소스 드라이브 IC(310)의 상태, 예를 들어, 락 상태, 언락 상태, 정상 상태, 이상 상태 등을 나타낼 수 있다.
도 4를 참조하여 설명한 바와 같이, 소스 드라이브 IC(310)의 수신부(311)는 옵션값들에 각각 대응하는 전압 제어 신호(V_VCO)의 미분값들(OUTPUT_DIFF)(또는, 기울기, 변화율)을 비교하여, 등화기(610)를 최적 구동시키는 최적의 옵션값을 적응적으로 도출할 수 있다.
도 5는 도 4의 수신부에 포함된 제어기의 일 예를 나타내는 블록도이다.
도 4 미 도 5를 참조하면, 제어기(634)는 기준 스위치(SW0), 제1 스위치 제어 회로(710), 제2 스위치 제어 회로(720), 저장 회로(730), 및 비교 회로(740)(또는, 비교기)를 포함할 수 있다.
기준 스위치(SW0)는 미분기(631) 및 저장 회로(730) 사이에 연결될 수 있다.
제1 스위치 제어 회로(710)는 인에이블 신호(EQ_CAL_EN), 리셋 신호(RESET) 및 락 검출 신호(LOCK)에 기초하여 기준 스위치(SW0)의 스위칭 동작을 제어할 수 있다. 예를 들어, 제1 스위치 제어 회로(710)는 3-입력 앤드 게이트로 구현되고, 논리 하이 레벨의 인에이블 신호(EQ_CAL_EN), 논리 하이 레벨의 리셋 신호(RESET), 및 논리 로우 레벨의 락 검출 신호(LOCK)(예를 들어, 복원기(620)의 언락 상태를 나타내는 신호)가 인가된 경우, 제1 스위치 제어 회로(710)는 기준 스위치(SW0)를 턴온 시킬 수 있다. 이 경우, 미분기(631)의 출력 신호(즉, 미분값들(OUTPUT_DIFF))가 저장 회로(730)에 제공될 수 있다.
제2 스위치 제어 회로(720)는 설정값들(EQ0, EQ1, EQ2)에 기초하여 스위치 제어 신호(CS_SW)를 생성할 수 있다. 여기서, 스위치 제어 신호(CS_SW)는 저장 회로(730) 내부에 구비된 복수의 스위치들(SW1 내지 SW7) 중 하나를 선택적으로 턴온 시키는 제어 신호일 수 있다. 예를 들어, 제2 스위치 제어 회로(720)는 디코더(decoder)로 구현되고, 도 4에 도시된 제어기(634)로부터 등화기(610)로 제공되는 설정값들(EQ0, EQ1, EQ2)을 이용하여, 스위치들(SW1 내지 SW7)을 각각 제어하는 스위치 제어 신호(CS_SW)를 생성할 수 있다.
저장 회로(730)는 옵션값들에 각각 대응하는 미분값들(OUTPUT_DIFF)을 저장할 수 있다.
실시예들에서, 저장 회로(730)는 옵션값들에 따른 미분값들(OUTPUT_DIFF)을 각각 저장하는 서브 저장 회로들을 포함하고, 서브 저장 회로들 각각은, 미분기(631)의 출력단과 비교 회로(740) 사이에 직렬 연결된 스위치(또는, 스위칭 소자) 및 저장 소자(예를 들어, 레지스터)를 포함할 수 있다. 예를 들어, 저장 회로(730)는 제1 내지 제7 서브 저장 회로들을 포함하고, 제1 서브 저장 회로는 제1 스위치(SW1) 및 제1 저장 소자(731)를 포함할 수 있다. 여기서, 제1 스위치(SW1)는 제1 옵션값에 따른 스위치 제어 신호(CS_SW)에 응답하여 턴온되고, 제1 저장 소자(731)는 제1 옵션값에 따른 제1 미분값을 저장할 수 있다. 유사하게, 제2 서브 저장 회로는 제2 스위치(SW2) 및 제2 저장 소자(732)를 포함하고, 제2 스위치(SW2)는 제2 옵션값에 따른 스위치 제어 신호(CS_SW)에 응답하여 턴온되고, 제2 저장 소자(732)는 제2 옵션값에 따른 제2 미분값을 저장할 수 있다. 즉, 제k 서브 저장 회로(단, k는 양의 정수)는 제k 스위치(SWk) 및 제k 저장 소자(73k)를 포함하고, 제k 스위치(SWk)는 제k 옵션값에 따른 스위치 제어 신호(CS_SW)에 응답하여 턴온되고, 제k 저장 소자(73k)는 제k 옵션값에 따른 제k 미분값을 저장할 수 있다.
한편, 도 5에서 설정값들(EQ0, EQ1, EQ2)의 총 크기는 3비트이고, 서브 저장 회로들의 수는 7개 인 것으로 도시도어 있으나, 이는 예시적인 것으로, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 설정값들의 총 크기는 4비트 이상이고, 이에 대응하여 서브 저장 회로들의 수는 9개 이상일 수 있다.
비교 회로(740)는 저장 회로(730)에 저장된 미분값들(OUTPUT_DIFF) 중 가장 큰 최대 미분값을, 최적 옵션값(EQ_OP)으로서 출력 할 수 있다.
예를 들어, 비교 회로(740)는 제어 신호(EN)에 응답하여 저장 회로(730)의 출력들(즉, 미분값들(OUTPUT_DIFF))을 병렬로 수신하고, 미분값들(OUTPUT_DIFF) 중 가장 큰 최대 미분값을 출력 할 수 있다. 여기서, 제어 신호(EN)는 앞서 설명한 인에이블 신호(EQ_CAL_EN)에 기초하여 제어기(634)에서 생성될 수 있으며, 예를 들어, 제어 신호(EN)는 인에이블 신호(EQ_CAL_EN)의 천이 시점에서 펄스 형태를 가질 수 있다.
한편, 제어기(634)는 최적 옵션값(EQ_OP)을 등화기(610)에 제공할 수 있다.
도 5에서 제어기(634)는 옵션값들에 따른 미분값들(OUTPUT_DIFF)을 각각 저장하고, 미분값들(OUTPUT_DIFF)을 상호 비교하여 최적 옵션값(EQ_OP)을 출력하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제어기(634)는 기준 스위치(SW0)를 통해 순차적으로 제공되는 미분값을 최적 옵션값(EQ_OP)과 비교하여, 최적 옵션값(EQ_OP)의 갱신을 반복하고, 제어 신호(EN)에 응답하여 최적 옵션값(EQ_OP)을 출력할 수도 있다.
도 6은 도 4의 수신부에서 측정된 신호들의 일 예를 나타내는 파형도이다.
도 4 내지 도 6을 참조하면, 제1 시점(T1)에서 전원 전압(VDD)은 논리 로우 레벨에서 논리 하이 레벨로 천이될 수 있다. 논리 하이 레벨의 전원 전압(VDD)이 인가된 경우(예를 들어, 표시 장치(10)의 파워 온 시), 수신부(311)(및 소스 드라이브 IC(310))는 동작할 수 있다.
제2 시점(T2)에서, 인에이블 신호(EQ_CAL_EN)는 논리 로우 레벨에서 논리 하이 레벨(또는, 인에이블 상태)로 천이될 수 있다. 도 4를 참조하여 설명한 바와 같이, 지연 셀로 구현된 인에이블 신호 생성기(633)는 전원 전압(VDD)을 지연시켜 인에이블 신호(EQ_CAL_EN)를 생성할 수 있다. 인에이블 신호(EQ_CAL_EN)는 특정 시간동안(예를 들어, 제1 시점(T1) 및 제13 시점(T13) 사이의 구간동안) 논리 하이 레벨로 유지되며, 인에이블 신호(EQ_CAL_EN)가 논리 하이 레벨로 유지되는 동안, 수신부(311)는 등화기(610)에 대한 교정 작업을 수행할 수 있다.
리셋 신호(RESET)는 논리 로우 레벨의 펄스 형태를 가지며, 인에이블 신호(EQ_CAL_EN) 및 락 검출 신호(LOCK)에 기초하여 설정될 수 있다. 예를 들어, 인에이블 신호(EQ_CAL_EN)의 레벨이 천이되는 경우, 또는, 인에이블 신호(EQ_CAL_EN)가 논리 하이 레벨이고 락 검출 신호(LOCK)가 논리 하이 레벨에서 논리 로우 레벨로 천이되는 경우, 리셋 신호(RESET)는 논리 로우 레벨의 펄스파(pulse wave)를 가질 수 있다. 도 6에 도시된 바와 같이, 제2 시점(T2), 제4 시점(T4), 제6 시점(T6), 제8 시점(T8), 제9 시점(T9), 제11 시점(T11), 및 제13 시점(T13)에서 리셋 신호(RESET)는 논리 로우 레벨의 펄스파를 가질 수 있다.
상태 신호(SFC)는 인에이블 신호(EQ_CAL_EN) 및 락 검출 신호(LOCK)에 기초하여 설정될 수 있다. 예를 들어, 인에이블 신호(EQ_CAL_EN)가 논리 로우 레벨인 경우, 또는 락 검출 신호(LOCK)가 락 상태인 경우, 상태 신호(SFC)는 논리 하이 레벨을 가질 수 있다.
영상 데이터(DATA)는 상태 신호(SFC)에 대응하여 유효 데이터(AD) 및 클락 트레이닝 패턴(TP)을 포함할 수 있다. 예를 들어, 상태 신호(SFC)가 논리 하이 레벨인 경우, 타이밍 제어부(410)는 소스 드라이브 IC(310)에 유효 데이터(AD)를 제공하고, 상태 신호(SFC)가 논리 로우 레벨인 경우 타이밍 제어부(410)는 소스 드라이브 IC(310)에 클락 트레이닝 패턴(TP)을 제공할 수 있다. 소스 드라이브 IC(310)에 클락 트레이닝 패턴(TP)을 제공된 경우, 복원기(620)는 락 동작(locking operation)을 수행할 수 있다.
제2 시점(T2)에서, 등화기(610)의 옵션값(EQ_OPTION)은 복수의 옵션값들(EQ"0" 내지 EQ"7") 중에서 기준 옵션값(EQ"0")을 가질 수 있다. 즉, 인에이블 신호(EQ_CAL_EN)가 논리 하이 레벨로 천이되는 시점(즉, 등화기(610)에 대한 교정 작업이 시작되는 시점)에서, 옵션값(EQ_OPTION)은 최초 설정에 따라 기준 옵션값(EQ"0")을 가질 수 있다. 다만, 이는 예시적인 것으로 이에 한정되는 것은 아니다.
등화기(610)는 기준 옵션값(EQ"0")에 대응하는 주파수 이득을 가지고 영상 데이터(DATA)의 왜곡을 보상하여, 복원기(620)에 제공할 수 있다.
락 검출 신호(LOCK)는 언락 상태(unlock)를 나타낼 수 있다. 클락 트레이닝 패턴(TP)이 제공됨에 따라, 복원기(620)는 클락 신호에 대한 생성(또는, 복원) 작업을 수행할 수 있다.
도 4를 참조하여 설명한 전압 제어 발진기(624)는 리셋 신호(RESET)에 응답하여 리셋(또는, 초기화)되고, 전압 제어 신호(V_VCO)에 기초하여 클락 신호를 생성할 수 있다.
전압 제어 발진기(624)의 리셋에 따라, 위상 주파수 검출기(621), 차지 펌프(622) 및 루프 필터(623)를 통해 전압 제어 발진기(624)에 제공되는 전압 제어 신호(VC0)는 최소 제어 전압(MIN_VCO)을 가지며, 시간 경과에 따라 목표 제어 전압(TARGET_VCO)(즉, 입력 데이터(DATA)의 전송 속도에 대응하는 클락 신호를 위한 전압 제어 신호(V_VCO))까지 상승할 수 있다.
도 4를 참조하여 설명한 미분기(631)는 전압 제어 신호(V_VCO)를 미분하여, 즉, 전압 제어 신호(V_VCO)의 변화율(또는, 기울기)를 나타내는 미분값(OUTPUT_DIFF)을 출력할 수 있다. 예를 들어, 미분기(631)는 기준 옵션값(EQ"0")에 대응하는 기준 미분값을 출력하고, 기준 미분값은 제어기(634)(또는, 도 5를 참조하여 설명한 저장 회로(730))에 저장될 수 있다.
이후, 제3 시점(T3)에서, 전압 제어 신호(V_VCO)는 목표 제어 전압(TARGET_VCO)에 도달할 수 있다.
이 경우, 락 검출 신호(LOCK)는 락 상태를 나타내고, 상태 신호(SFC)는 논리 하이 레벨을 가지며, 이에 따라 유효 데이터(AD)가 소스 드라이브 IC(310)에 제공될 수 있다.
제2 시점(T2) 및 제3 시점(T3) 사이의 제1 구간(P1) 동안, 기준 옵션값(EQ"0")에 대응하는 기준 미분값이 검출될 수 있다.
제4 시점(T4)에서, 리셋 신호(RESET)는 논리 하이 레벨로 천이될 수 있다. 예를 들어, 리셋 신호(RESET)는 락 검출 신호(LOCK)가 락 상태로 천이된 시점(예를 들어, 제3 시점(T3))으로부터 기 설정된 기준 시간(DT)이 경과한 경우, 논리 하이 레벨로부터 논리 로우 레벨로 천이될 수 있다.
이에 따라, 상태 신호(SFC)는 논리 로우 레벨로 천이되고, 클락 트레이닝 패턴(TP)이 소스 드라이브 IC(310)에 제공되며, 락 검출 신호(LOCK)는 언락 상태(unlock)를 나타낼 수 있다. 이에 따라, 복원기(620)는 클락 신호에 대한 생성(또는, 복원) 작업을 다시 수행할 수 있다.
다만, 제4 시점(T4)에서, 옵션값(EQ_OPTION)은 복수의 옵션값들(EQ"0" 내지 EQ"7") 중에서 제1 옵션값(EQ"1")을 가질 수 있다. 예를 들어, 제어기(634)는 논리 로우 레벨의 리셋 신호(RESET)에 응답하여 이전 구간에서의 기준 옵션값(EQ"0")을 제1 옵션값(EQ"1")으로 변경할 수 있다. 따라서, 등화기(610)는 제1 옵션값(EQ"1")에 대응하는 주파수 이득을 가지고 영상 데이터(DATA)의 왜곡을 보상하여 복원기(620)에 제공하며, 복원기(620)는 제1 옵션값(EQ"1")에 기초하여 보상된 영상 데이터(DATA)로부터 클락 신호에 대한 생성 작업을 수행할 수 있다.
도 4를 참조하여 설명한 전압 제어 발진기(624)는 리셋 신호(RESET)에 응답하여 리셋(또는, 초기화)되고, 전압 제어 신호(V_VCO)에 기초하여 클락 신호를 생성할 수 있다. 제2 시점(T2)과 유사하게, 제4 시점(T4)에서, 전압 제어 신호(VC0)는 최소 제어 전압(MIN_VCO)을 가지며, 시간 경과에 따라 목표 제어 전압(TARGET_VCO)(즉, 입력 데이터(DATA)의 전송 속도에 대응하는 클락 신호를 위한 전압 제어 신호(V_VCO))까지 상승할 수 있다.
도 4를 참조하여 설명한 미분기(631)는 전압 제어 신호(V_VCO)를 미분하여, 즉, 전압 제어 신호(V_VCO)의 변화율(또는, 기울기)를 나타내는 미분값(OUTPUT_DIFF)을 출력할 수 있다. 예를 들어, 미분기(631)는 제1 옵션값(EQ"1")에 대응하는 제1 미분값을 출력하고, 제1 미분값은 제어기(634)(또는, 도 5를 참조하여 설명한 저장 회로(730))에 저장될 수 있다.
제5 시점(T5)에서 전압 제어 신호(V_VCO)는 목표 제어 전압(TARGET_VCO)에 도달할 수 있다. 이 경우, 락 검출 신호(LOCK)는 락 상태를 나타내고, 상태 신호(SFC)는 논리 하이 레벨을 가지며, 이에 따라 유효 데이터(AD)가 소스 드라이브 IC(310)에 제공될 수 있다.
즉, 제4 시점(T4) 및 제5 시점(T5) 사이의 제2 구간(P2) 동안, 제1 옵션값(EQ"1")에 대응하는 제1 미분값이 검출될 수 있다.
등화기(610)의 옵션값에 따라 등화기(610)의 주파수 이득(예를 들어, 고주파 이득)이 변화하고, 이에 따라 영상 데이터(DATA)(또는, 클락 트레이닝 패턴(TP))의 에지 형태가 달라지고, 에지를 검출 및 비교하여 클락 신호를 생성(또는, 복원)하는 시간이 달라질 수 있다. 즉, 제2 구간(P2)은 제1 구간(P1)과 다른 크기를 가지며, 예를 들어, 제2 구간(P2)은 제1 구간(P1)보다 작을 수 있다. 제2 구간(P2)에서 클락 신호가 상대적으로 빠르게 생성됨에 따라 클락 신호의 생성을 위한 전압 제어 신호(V_VCO)도 상대적으로 빠르게 변화할 수 있다. 즉, 전압 제어 신호(V_VCO)의 변화율(또는, 기울기)은 상대적으로 크고, 이에 따라 제1 미분값은 상대적으로 클 수 있다. 예를 들어, 제2 구간(P2)에서 획득된 제1 미분값은 제1 구간(P1)에서 획득된 기준 미분값보다 클 수 있다.
제6 시점(T6) 및 제7 시점(T7) 사이의 구간에서 수신부(311)(또는, 소스 드라이브 IC(310))의 동작은, 옵션값(EQ_OPTION)이 제2 옵션값(EQ"2")을 가진다는 점을 제외하고, 즉, 등화기(610)가 제2 옵션값(EQ"2")으로 설정된다는 점을 제외하고, 제4 시점(T4) 및 제5 시점(T5) 사이의 구간에서 수신부(311)(또는, 소스 드라이브 IC(310))의 동작과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제6 시점(T6) 및 제7 시점(T7) 사이의 구간에서, 제2 옵션값(EQ"2")에 대응하는 제2 미분값이 검출될 수 있다. 전압 제어 신호(V_VCO)의 변화율(또는, 기울기)은 상대적으로 크고, 이에 따라 제2 미분값은 상대적으로 클 수 있다. 예를 들어, 제2 미분값은 제2 구간(P2)에서 획득된 제1 미분값보다 클 수 있다.
제8 시점(T8) 내지 제10 시점(T10)의 구간에서 수신부(311)(또는, 소스 드라이브 IC(310))의 동작은, 옵션값(EQ_OPTION)이 제3 옵션값(EQ"3") 내지 제6 옵션값(EQ"6")을 가진다는 점을 제외하고, 제4 시점(T4) 및 제5 시점(T5) 사이의 구간에서 수신부(311)(또는, 소스 드라이브 IC(310))의 동작과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제8 시점(T8) 내지 제10 시점(T10)의 구간에서, 제3 옵션값(EQ"3") 내지 제6 옵션값(EQ"6")에 대응하는 제3 미분값 내지 제6 미분값이 검출되고, 예를 들어, 제3 미분값은 이전 구간에서 획득된 제2 미분값보다 크며, 제6 미분값은 제3 미분값보다 클 수 있다.
제11 시점(T11) 및 제12 시점(T12) 사이의 구간에서 수신부(311)(또는, 소스 드라이브 IC(310))의 동작은, 옵션값(EQ_OPTION)이 제7 옵션값(EQ"7")을 가진다는 점을 제외하고, 제4 시점(T4) 및 제5 시점(T5) 사이의 구간에서 수신부(311)(또는, 소스 드라이브 IC(310))의 동작과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제11 시점(T11) 및 제12 시점(T12) 사이의 구간에서, 제7 옵션값(EQ"7")에 대응하는 제7 미분값이 검출되고, 예를 들어, 제7 미분값은 제1 구간(P1)에서의 기준 미분값보다 작을 수 있다.
이후, 제13 시점(T13)에서, 인에이블 신호(EQ_CAL_EN)는 논리 하이 레벨에서 논리 로우 레벨(또는, 디스에이블 상태)로 천이될 수 있다. 인에이블 신호(EQ_CAL_EN)가 논리 로우 레벨로 천이됨에 따라, 수신부(311)는 등화기(610)에 대한 교정 작업을 종료할 수 있다.
도 5를 참조하여 설명한 바와 같이, 제어기(634)는 저장 회로(730)에 저장된 기준 미분값 내지 제7 미분값을, 비교 회로(740)를 통해 상호 비교하여 최적 옵션값(EQ_OP)을 설정할 수 있다. 예를 들어, 제어기(634)는 제6 옵션값(EQ"6")을 최적 옵션값(EQ_OP)으로 결정할 수 있다. 이 경우, 등화기(610)는 최적 옵션값(EQ_OP)(예를 들어, 제6 옵션값(EQ"6"))에 대응하는 주파수 이득을 가지고 영상 데이터(DATA)의 왜곡을 보상할 수 있다.
도 6을 참조하여 설명한 바와 같이, 소스 드라이브 IC(310)에 전원 전압(VDD)이 인가된 이후 일정 시간 동안(즉, 인에이블 신호(EQ_CAL_EN)가 논리 하이 레벨을 가지는 동안), 등화기(610)의 옵션값들(EQ"0" 내지 EQ"7")을 순차적으로 변경 설정하면서 전압 제어 발진기(624)에 인가되는 전압 제어 신호(V_VCO)의 미분값들(또는, 기울기들)을 순차적으로 검출하고, 미분값들 중 최대 미분값에 대응하는 옵션값을 최적 옵션값(EQ_OP)으로 결정할 수 있다.
따라서, 소스 드라이브 IC(310)(및 표시 장치(10))는 별도의 외부 설정 핀을 필요로 하지 않아, 제조 비용이 절감될 수 있다. 또한, 신호 전송선이 변경되는 경우에도, 소스 드라이브 IC(310)는 등화기(610)의 최적 옵션값(EQ_OP)을 적응적으로 도출할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 표시 장치 100: 표시패널
200: 게이트 드라이브 회로필름 210: 게이트 드라이브 IC
300: 소스 드라이브 회로필름 310: 소스 드라이브 IC
311: 수신부 312: 데이터 신호 생성부
313: 출력부 320: 소스 인쇄회로기판
400: 컨트롤 보드 410: 타이밍 제어부
420: 메모리 장치 500: 케이블
510, 520: 상부 및 하부 커넥터들
610: 등화기 620: 복원기
621: 위상 주파수 검출기 622: 차지 펌프
623: 루프 필터 624: 전압 제어 발진기
630: 교정기 631: 미분기
632: 락 검출기 633: 인에이블 신호 생성기
634: 제어기

Claims (15)

  1. 영상 데이터를 수신하는 수신부; 및
    상기 영상 데이터에 기초하여 데이터 전압을 생성하여 출력하는 데이터 신호 생성부를 포함하고,
    상기 수신부는,
    제1 구간에서 복수의 옵션값들 중 선택된 옵션값에 기초하여 상기 영상 데이터의 주파수 이득을 조절하여 보상된 영상 데이터를 출력하는 등화기(equalizer);
    상기 보상된 영상 데이터에 대응하는 클락 신호를 복원하는 복원기(recovery); 및
    상기 제1 구간 이전의 제2 구간에서 상기 옵션값들을 상기 등화기(equalizer)에 순차적으로 제공하고, 상기 옵션값들 각각에 대응하는 상기 클락 신호의 복원 속도들에 기초하여 상기 옵션값들 중 상기 선택된 옵션값을 선택하는 교정기(calibrator)를 포함하는,
    소스 드라이버.
  2. 제1 항에 있어서, 상기 복원기는,
    상기 보상된 영상 데이터와 상기 클락 신호 간의 위상차를 검출하는 위상 주파수 검출기;
    상기 검출된 위상차를 전압 신호로 변환하여 전압 제어 신호를 생성하는 차지 펌프; 및
    상기 전압 제어 신호에 응답하여 상기 클락 신호를 출력하는 전압 제어 발진기를 포함하고,
    상기 교정기는 상기 옵션값들에 각각 대응하는 상기 전압 제어 신호의 변화율들을 비교하고,
    상기 선택된 옵션값은, 상기 전압 신호의 변화율들 중에서 가장 큰 변화율에 가지는,
    소스 드라이버.
  3. 제2 항에 있어서, 상기 교정기는,
    상기 전압 제어 신호를 미분하여 미분값을 출력하는 미분기; 및
    상기 미분값에 기초하여 상기 옵션값들 중 상기 옵션값을 선택하는 제어기를 포함하는,
    소스 드라이버.
  4. 제3 항에 있어서, 상기 제어기는,
    상기 옵션값들에 각각 대응하는 미분값들을 저장하는 저장 회로; 및
    상기 미분값들을 비교하여 상기 미분값들 중 가장 큰 최대 미분값을 출력하는 비교 회로를 포함하는,
    소스 드라이버.
  5. 제4 항에 있어서, 상기 저장 회로는 상기 미분값들을 각각 저장하는 서브 저장 회로들을 포함하고,
    서브 저장 회로들 각각은, 상기 미분기의 출력단과 상기 비교 회로의 입력단 사이에 직렬 연결되는 스위칭 소자 및 저장 소자를 포함하고,
    상기 스위칭 소자는 해당 옵션값에 응답하여 턴온되는,
    소스 드라이버.
  6. 제3 항에 있어서, 상기 교정기는,
    상기 보상된 영상 데이터의 주파수와 상기 클락 신호의 주파수가 대응되는지 여부를 판단하는 락 검출기를 더 포함하고,
    상기 제어기는 상기 락 검출기의 출력 신호에 기초하여 동작하는,
    소스 드라이버.
  7. 제6 항에 있어서, 상기 교정기는,
    외부로부터 인가되는 전원 전압에 기초하여 기 설정된 기간 동안 인에이블 신호를 생성하는 인에이블 신호 생성기를 더 포함하고,
    상기 제2 구간에서 상기 인에이블 신호가 인가되는,
    소스 드라이버.
  8. 제6 항에 있어서, 상기 제어기는 상기 락 검출기의 상기 출력 신호가 논리 로우 레벨로부터 논리 하이 레벨로 천이된 시점으로부터 기준 시간이 경과한 시점에서, 펄스 형태의 리셋 신호를 생성하고,
    상기 전압 제어 발진기는 상기 리셋 신호에 기초하여 리셋되는,
    소스 드라이버.
  9. 제8 항에 있어서, 상기 전압 제어 발진기가 리셋되는 경우, 상기 전압 제어 신호는 최소 제어 전압을 가지며,
    상기 전압 제어 발진기의 동작에 따라, 상기 전압 제어 신호는 목표 제어 전압까지 선형적으로 변화하는,
    소스 드라이버.
  10. 입력 영상 데이터를 재정렬하여 영상 데이터를 생성하는 타이밍 제어부;
    상기 영상 데이터에 기초하여 데이터 전압을 생성하는 데이터 구동부; 및
    데이터선을 통해 상기 데이터 전압을 수신하고, 상기 데이터 전압에 대응하는 휘도로 발광하는 화소를 구비한 표시부를 포함하고,
    상기 데이터 구동부는,
    상기 영상 데이터를 수신하고, 제1 구간에서 복수의 옵션값들 중 선택된 옵션값에 기초하여 상기 영상 데이터의 주파수 이득을 조절하여 보상된 영상 데이터를 출력하는 등화기(equalizer);
    상기 보상된 영상 데이터에 대응하는 클락 신호를 복원하는 복원기(recovery); 및
    상기 제1 구간 이전의 제2 구간에서 상기 옵션값들을 상기 등화기(equalizer)에 순차적으로 제공하고, 상기 옵션값들 각각에 대응하는 상기 클락 신호의 복원 속도들에 기초하여 상기 옵션값들 중 상기 선택된 옵션값을 선택하는 교정기(calibrator)를 포함하는,
    표시 장치.
  11. 제10 항에 있어서, 상기 복원기는,
    상기 보상된 영상 데이터와 상기 클락 신호 간의 위상차를 검출하는 위상 주파수 검출기;
    상기 검출된 위상차를 전압 신호로 변환하여 전압 제어 신호를 생성하는 차지 펌프; 및
    상기 전압 제어 신호에 응답하여 상기 클락 신호를 출력하는 전압 제어 발진기를 포함하고,
    상기 교정기는 상기 옵션값들에 각각 대응하는 상기 전압 제어 신호의 변화율들을 비교하고,
    상기 선택된 옵션값은, 상기 전압 신호의 변화율들 중에서 가장 큰 변화율에 가지는,
    표시 장치.
  12. 제11 항에 있어서, 상기 교정기는,
    상기 전압 제어 신호를 미분하여 미분값을 출력하는 미분기; 및
    상기 미분값에 기초하여 상기 옵션값들 중 상기 옵션값을 선택하는 제어기를 포함하는,
    표시 장치.
  13. 제12 항에 있어서, 상기 제어기는,
    상기 옵션값들에 각각 대응하는 미분값들을 저장하는 저장 회로; 및
    상기 미분값들을 비교하여 상기 미분값들 중 가장 큰 최대 미분값을 출력하는 비교 회로를 포함하는,
    표시 장치.
  14. 제13 항에 있어서, 상기 교정기는,
    상기 보상된 영상 데이터의 주파수와 상기 클락 신호의 주파수가 대응되는지 여부를 판단하는 락 검출기를 더 포함하고,
    상기 제어기는 상기 락 검출기의 출력 신호에 기초하여 동작하는,
    표시 장치.
  15. 제14 항에 있어서, 상기 제어기는 상기 락 검출기의 상기 출력 신호가 논리 로우 레벨로부터 논리 하이 레벨로 천이된 시점으로부터 기준 시간이 경과한 시점에서, 펄스 형태의 리셋 신호를 생성하고,
    상기 전압 제어 발진기는 상기 리셋 신호에 기초하여 리셋되는,
    표시 장치.
KR1020190035365A 2019-03-27 2019-03-27 표시 장치 및 그 구동 방법 KR20200114142A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190035365A KR20200114142A (ko) 2019-03-27 2019-03-27 표시 장치 및 그 구동 방법
US16/795,791 US11024249B2 (en) 2019-03-27 2020-02-20 Display device and driving method thereof
CN202010226808.7A CN111754949B (zh) 2019-03-27 2020-03-27 源极驱动器及包括其的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190035365A KR20200114142A (ko) 2019-03-27 2019-03-27 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20200114142A true KR20200114142A (ko) 2020-10-07

Family

ID=72604341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190035365A KR20200114142A (ko) 2019-03-27 2019-03-27 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US11024249B2 (ko)
KR (1) KR20200114142A (ko)
CN (1) CN111754949B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230075711A (ko) * 2021-11-23 2023-05-31 주식회사 티엘아이 외부 입력 클락의 수를 최소화하는 led 디스플레이 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200114142A (ko) * 2019-03-27 2020-10-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20210027595A (ko) * 2019-08-29 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
TWI764514B (zh) * 2021-01-13 2022-05-11 瑞鼎科技股份有限公司 自動選擇等化器檔位的方法
US11917569B2 (en) * 2021-07-28 2024-02-27 Landis+Gyr Technology, Inc. Endpoint clock frequency adjustment for narrowband and ultra-narrowband communications in mesh network
KR20230074374A (ko) * 2021-11-19 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN114220380B (zh) * 2022-02-22 2022-06-10 深圳通锐微电子技术有限公司 校准数字电路、源级驱动器和显示面板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57546B2 (ko) 1974-03-14 1982-01-07
US5805233A (en) * 1996-03-13 1998-09-08 In Focus Systems, Inc. Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion
KR100205009B1 (ko) * 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
US5796392A (en) * 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
KR100633780B1 (ko) 2004-07-29 2006-10-16 삼성전자주식회사 적응적 이퀄라이저, 적응적 이퀄라이저를 구비한 통신수신기, 및 적응적 이퀄라이즈 방법
US8272023B2 (en) * 2006-11-02 2012-09-18 Redmere Technology Ltd. Startup circuit and high speed cable using the same
KR101325435B1 (ko) * 2008-12-23 2013-11-08 엘지디스플레이 주식회사 액정표시장치
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
JP5700546B2 (ja) 2010-06-03 2015-04-15 富士通株式会社 受信装置および受信方法
US8638843B2 (en) * 2010-06-03 2014-01-28 Fujitsu Limited Receiving device and receiving method
US9288087B2 (en) * 2011-10-20 2016-03-15 Samsung Electronics Co., Ltd. Data receiver circuit and method of adaptively controlling equalization coefficients using the same
KR20130043559A (ko) 2011-10-20 2013-04-30 삼성전자주식회사 이퀄라이저, 이를 포함하는 리시버 회로 및 이퀄라이징 방법
KR20130051182A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법
US9077349B2 (en) * 2012-02-21 2015-07-07 Qualcomm Incorporated Automatic detection and compensation of frequency offset in point-to-point communication
KR102151949B1 (ko) * 2013-12-30 2020-09-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102260328B1 (ko) * 2014-11-03 2021-06-04 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR102260670B1 (ko) * 2015-03-27 2021-06-08 삼성디스플레이 주식회사 데이터 구동회로, 그것을 포함하는 표시 장치 및 그것의 동작 방법
KR102464810B1 (ko) * 2015-09-07 2022-11-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102429907B1 (ko) * 2015-11-06 2022-08-05 삼성전자주식회사 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
US10783443B2 (en) * 2017-03-08 2020-09-22 International Business Machines Corporation Real-time analysis of predictive audience feedback during content creation
US20180262380A1 (en) * 2017-03-13 2018-09-13 Omar Artemi YESTE OJEDA Systems, methods and algorithms for receivers of digitally modulated signals
US11024209B2 (en) * 2018-05-03 2021-06-01 Novatek Microelectronics Corp. Integrated circuit and anti-interference method thereof
KR102495319B1 (ko) * 2018-09-21 2023-02-03 삼성디스플레이 주식회사 데이터 드라이버, 그것을 포함하는 표시 장치 및 구동 방법
KR102621926B1 (ko) * 2018-11-05 2024-01-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR102586279B1 (ko) * 2018-12-18 2023-10-11 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
KR20200114142A (ko) * 2019-03-27 2020-10-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230075711A (ko) * 2021-11-23 2023-05-31 주식회사 티엘아이 외부 입력 클락의 수를 최소화하는 led 디스플레이 장치

Also Published As

Publication number Publication date
US11024249B2 (en) 2021-06-01
CN111754949B (zh) 2023-05-23
CN111754949A (zh) 2020-10-09
US20200312260A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
KR20200114142A (ko) 표시 장치 및 그 구동 방법
US9589524B2 (en) Display device and method for driving the same
CN109785806B (zh) 显示设备及其驱动方法
US8878792B2 (en) Clock and data recovery circuit of a source driver and a display device
JP5120375B2 (ja) クロックレス伝送システムおよびクロックレス伝送方法
US20130113777A1 (en) Method of transferring data in a display device
KR102423769B1 (ko) 수신기의 동작 방법, 소스 드라이버 및 이를 포함하는 디스플레이 구동 회로
KR20170053370A (ko) 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
US7952538B2 (en) Plasma display apparatus and method of driving the same
US8018446B2 (en) Differential signaling system and display using the same
TWI407698B (zh) 資料驅動器電路及延遲鎖定迴路
US20110286562A1 (en) Receiver having clock recovery unit based on delay locked loop
KR102126545B1 (ko) 표시 장치의 인터페이스 장치 및 방법
KR101341022B1 (ko) 데이터 전송 장치 및 이를 이용한 평판 표시 장치
JP2006313306A (ja) ガンマ基準電圧発生回路，及びそれを備える平板表示装置
KR100740476B1 (ko) 디스플레이 장치, 디스플레이 드라이버 및 데이터 전송방법
KR20130020338A (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
KR102576968B1 (ko) 표시장치
KR20200077669A (ko) 표시 장치 및 그 구동 방법
KR20160145901A (ko) 표시 장치 및 그 제어 방법
CN113539158A (zh) 数据驱动装置和驱动数据驱动装置的方法
US7999802B2 (en) Interface system and flat panel display using the same
WO2010073447A1 (ja) 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
KR102603537B1 (ko) Emi 저감 방법과 이를 이용한 표시장치
US10600349B2 (en) Display apparatus and driving circuit thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal