CN113539158A - 数据驱动装置和驱动数据驱动装置的方法 - Google Patents

数据驱动装置和驱动数据驱动装置的方法 Download PDF

Info

Publication number
CN113539158A
CN113539158A CN202110424735.7A CN202110424735A CN113539158A CN 113539158 A CN113539158 A CN 113539158A CN 202110424735 A CN202110424735 A CN 202110424735A CN 113539158 A CN113539158 A CN 113539158A
Authority
CN
China
Prior art keywords
value
data
time intervals
clock
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110424735.7A
Other languages
English (en)
Inventor
金道锡
文龙焕
金洺猷
曹贤杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN113539158A publication Critical patent/CN113539158A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及数据驱动装置和驱动数据驱动装置的方法，更具体地，涉及用于自动进行内部电路的设置值的调谐的数据驱动装置和驱动数据驱动装置的方法。

Description

数据驱动装置和驱动数据驱动装置的方法
技术领域
本发明涉及用于驱动数据驱动装置的技术。
背景技术
通常，显示装置的显示面板包括以矩阵的形式布置的多个像素，并且各个像素包括诸如红色(R)子像素、绿色(G)子像素和蓝色(B)子像素等的子像素。各个子像素根据包含在图像数据中的灰度来发射光，使得在显示面板中显示图像。
显示装置可以包括被称为时序控制器的数据处理装置和被称为源极驱动器的数据驱动装置。图像数据可以从数据处理装置发送到数据驱动装置。该图像数据以数字信号的形式发送，并且数据驱动装置将数字信号形式的图像数据转换为模拟电压以驱动各个像素。
这样，为了驱动显示面板，数据处理装置和数据驱动装置必须彼此通信。
通常，根据显示装置的类型来预先确定用于数据处理装置和数据驱动装置之间的通信的频率。
换言之，可以根据显示装置的类型而不同地确定用于数据处理装置的通信的频率，并且必须根据用于数据处理装置的通信的频率来调谐通过通信线与数据处理装置连接的数据驱动装置的通信电路。
通常，手动进行根据用于数据处理装置的通信的频率的对数据驱动装置的调谐。
最近，由于为了图像质量改进等的显示装置的规格变化更频繁，因而用于驱动显示装置的数据处理装置的通信的频率可能频繁改变。数据驱动装置的手动调谐可能导致调谐需要的时间和人力增加。
发明内容
在此背景下，本发明的一方面提供用于对显示装置中的数据驱动装置进行自动调谐的技术。
为此，在一方面，本发明提供一种数据驱动装置，其包括：时钟恢复电路，用于使用在多个时间区间期间接收到的通信信号来进行时钟训练；以及控制电路，用于在各个时间区间中改变所述时钟恢复电路的电路之中的受到所述通信信号的频率影响的电路的设置值，根据各个时间区间中的设置值的改变来检查所述时钟恢复电路中的时钟训练的结果，并且确定针对所述设置值的最优值。
受到所述通信信号的频率影响的电路可以包括振荡器，该振荡器是电流控制振荡器或电压控制振荡器。。
所述设置值可以包括输入到所述电流控制振荡器的基准电流的值或者输入到所述电压控制振荡器的基准电压的值。
所述设置值可以包括用以调整所述振荡器的增益的增益调整值。
所述通信信号的频率可以被设置在预定范围内，所述控制电路可以在各个时间区间中逐渐增大所述设置值，并将所述设置值发送到所述时钟恢复电路，然后所述时钟恢复电路可以根据所述设置值在各个时间区间中增大所述振荡器的振荡频率，其中，所述多个时间区间中的第一个时间区间中的振荡频率可以属于所述预定范围内的最低频率范围并且最后一个时间区间中的振荡频率可以属于所述预定范围内的最高频率范围。
所述通信信号的频率可以被设置在预定范围内，所述控制电路可以在各个时间区间中逐渐减小所述设置值，并将所述设置值发送至所述时钟恢复电路，然后所述时钟恢复电路可以根据所述设置值在各个时间区间中减小所述振荡器的振荡频率，其中，所述多个时间区间中的第一个时间区间中的振荡频率可以属于所述预定范围内的最高频率范围并且最后一个时间区间中的振荡频率可以属于所述预定范围内的最低频率范围。
所述设置值可以还包括供给到所述振荡器的驱动电流的值，并且在各个时间区间中增大或减小所述增益调整值时，所述控制电路可以根据所述增益调整值来增大或减小所述驱动电流的值。
所述控制电路可以在所述多个时间区间期间从所述时钟恢复电路接收用于时钟训练的锁定信号，并且使用所述锁定信号检查各个时间区间中的时钟训练的结果。
在所述多个时间区间中的一个时间区间中接收到的锁定信号具有第一电平并且在其他时间区间中接收到的锁定信号具有第二电平的情况下，所述控制电路可以将与所述一个时间区间相对应的设置值确定为最优值。
在所述多个时间区间中的连续的至少两个时间区间中接收到的锁定信号具有第一电平并且在其他时间区间中接收到的锁定信号具有第二电平的情况下，所述控制电路可以将与所述至少两个时间区间相对应的至少两个设置值的中间值确定为最优值。
所述数据驱动装置可以还包括接收电路，所述接收电路用于从所述时钟恢复电路接收通过时钟训练所恢复的时钟，并根据恢复后的时钟从所述通信信号恢复数据以输出该数据。
所述控制电路可以接收在所述多个时间区间期间从所述接收电路输出的数据，并且使用该数据检查各个时间区间中的时钟训练的结果。
在所述多个时间区间中的一个时间区间中输出的数据具有规则变化而在其他时间区间中输出的数据具有不规则变化的情况下，所述控制电路可以将与所述一个时间区间相对应的设置值确定为最优值。
在所述多个时间区间中的连续的至少两个时间区间中输出的数据具有规则变化而在其他时间区间中输出的数据具有不规则变化的情况下，所述控制电路可以将与所述至少两个时间区间相对应的至少两个设置值的中间值确定为最优值。
在另一方面，本发明提供一种驱动数据驱动装置的方法，其包括：在多个时间区间期间接收具有预定范围内的频率的通信信号；通过在各个时间区间中改变受到所述通信信号的频率影响的内部电路的设置值来训练所述通信信号所包括的时钟；以及根据时钟训练的结果来确定所述设置值的最优值。
在训练时钟时，所述内部电路可以包括电流控制振荡器或电压控制振荡器，所述设置值可以包括输入到所述电流控制振荡器的基准电流的值或者输入到所述电压控制振荡器的基准电压的值，并且所述数据驱动装置可以在各个时间区间中逐渐增大或减小所述基准电流的值或所述基准电压的值。
在训练时钟时，所述内部电路可以包括电流控制振荡器或电压控制振荡器，所述设置值可以包括用以调整所述电流控制振荡器或所述电压控制振荡器的增益的增益调整值，并且所述数据驱动装置可以在各个时间区间中逐渐增大或减小所述增益调整值。
在确定最优值时，在所述多个时间区间中的一个时间区间中输出的锁定信号具有第一电平并且在其他时间区间输出的锁定信号具有第二电平的情况下，所述数据驱动装置可以将与所述一个时间区间相对应的设置值确定为最优值。
在确定最优值时，在所述多个时间区间中的连续的至少两个时间区间中输出的锁定信号具有第一电平并且在其他时间区间输出的锁定信号具有第二电平的情况下，所述数据驱动装置可以将与所述至少两个时间区间相对应的至少两个设置值的中间值确定为最优值。
在确定最优值时，所述数据驱动装置可以根据通过时钟训练所恢复的时钟来从所述通信信号恢复数据，并且在所述多个时间区间中的一个时间区间中恢复的数据具有规则变化而在其他时间区间中恢复的数据具有不规则变化的情况下，所述数据驱动装置可以将与所述一个时间区间相对应的设置值确定为最优值。
在确定最优值时，所述数据驱动装置可以根据通过时钟训练所恢复的时钟来从所述通信信号恢复数据，并且在连续的至少两个时间区间中恢复的数据具有规则变化而在其他时间区间中恢复的数据具有不规则变化的情况下，所述数据驱动装置可以将与所述至少两个时间区间相对应的至少两个设置值的中间值确定为最优值。
如上所述，根据本发明，数据驱动装置可以根据数据处理装置的通信频率而自动调谐内部电路的设置值，因此，可以使调谐所需的时间和人力最小化。
附图说明
根据下面结合附图进行的详细描述，本发明的上述和其他方面、特征以及优势将更清楚，其中：
图1是根据实施例的显示装置的结构图；
图2是根据实施例的系统的结构图；
图3是示出根据实施例的数据处理装置和数据驱动装置之间的信号的序列的图；
图4是根据实施例的数据驱动装置的结构图；
图5和图6是根据实施例的时钟恢复电路的结构图；
图7和图8A至8C是示出根据实施例的数据驱动装置中的时钟恢复电路的设置值的优化的图；
图9是示出根据实施例的关于设置值的最优值的确定的图；以及
图10是示出根据实施例的确定关于数据驱动装置中的设置值的最优值的处理的流程图。
具体实施方式
图1是根据实施例的显示装置的结构图。
参考图1，显示装置100可以包括显示面板110、数据驱动装置120、栅极驱动装置130以及数据处理装置140。
在显示面板110上，可以布置多个数据线DL和多个栅极线GL，并且还可以布置多个像素P。像素P可以包括多个子像素。这里，子像素可以是红色(R)子像素、绿色(G)子像素、蓝色(B)子像素或白色(W)子像素。像素可以包括RGB子像素SP、RGBG子像素SP或RGBW子像素SP。在下文中，为了便于描述，将假设像素P包括RGB子像素进行描述。
数据驱动装置120、栅极驱动装置130和数据处理装置140用于生成在显示面板110上显示图像的信号。
栅极驱动装置130可以通过栅极线GL供给栅极驱动信号，例如接通电压或断开电压。当接通电压的栅极驱动信号被供给至子像素SP时，子像素SP与数据线DL连接。当断开电压的栅极驱动信号被供给至子像素SP时，子像素SP与数据线DL断开连接。栅极驱动装置130可以被称为栅极驱动器。
数据驱动装置120可以通过数据线DL将数据电压Vp供给至子像素SP。可以根据栅极驱动信号将通过数据线供给的数据电压Vp供给至子像素SP。数据驱动装置120可以被称为源极驱动器。
数据驱动装置120可以包括至少一个集成电路，并且该至少一个集成电路可以以带式自动接合(TAB)型或玻璃覆晶(COG)型连接到显示面板110的接合垫，直接形成在显示面板110上，或者根据情况集成在显示面板110上。此外，数据驱动装置120可以以薄膜覆晶(COG)型形成。
数据处理装置140可以向栅极驱动装置130和数据驱动装置120供给控制信号。例如，数据处理装置140可以向栅极驱动装置130发送栅极控制信号GCS以开始扫描，向数据驱动装置120输出图像数据，并且发送数据控制信号DCS以控制数据驱动装置120将数据电压Vp供给至各个子像素SP。数据处理装置140可以被称为时序控制器。
图2是根据实施例的系统的结构图。
参考图2，该系统可以包括至少一个数据处理装置140和多个数据驱动装置120a、120b、120c和120d。
数据处理装置140可以布置在第一印刷电路板PCB1。数据处理装置140可以通过第一通信线LN1和第二通信线LN2连接到多个数据驱动装置120a、120b、120c和120d。
第一通信线LN1和第二通信线LN2可以经由第一PCB PCB1和第二PCB PCB2到达多个数据驱动装置120a、120b、120c和120d。第一PCB PCB1和第二PCB PCB2可以连接到柔性材料所制成的第一薄膜FL1。第一通信线LN1和第二通信线LN2可以经由这样的第一薄膜FL1从第一PCB PCB1延伸到第二PCB PCB2。
各个数据驱动装置120a、120b、120c和120d可以以COF的形式布置在第二薄膜FL2上。第二薄膜FL2可以是连接第二PCB PCB2和显示面板110的柔性材料所制成的支撑基板。第一通信线LN1和第二通信线LN2可以经由第二薄膜FL2从第二PCB PCB2延伸到各个数据驱动装置120a、120b、120c和120d。
第一通信线LN1可以在数据处理装置140和数据驱动装置120a、120b、120c和120d之间一对一地连接。
第二通信线LN2可以在各个数据驱动装置120a、120b、120c和120d之间连接，或在数据驱动装置120d和数据处理装置140之间连接，使得第二通信线LN2与第一通信线LN1在平面图上不重叠。例如，第一数据驱动装置120a可以通过第二通信线LN2连接到第二数据驱动装置120b，以及第二数据驱动装置120b可以通过第二通信线LN2连接到第三数据驱动装置120c。这里，第二数据驱动装置120b和第三数据驱动装置120c可以分别连接到不同的第二PCB PCB2。因此，其间布置的第二通信线LN2可以经由第二PCB PCB2、第一薄膜FL1、第一PCB PCB1、另一第一薄膜FL1和另一第二PCB PCB2而连接第二数据驱动装置120b和第三数据驱动装置120c。第三数据驱动装置120c可以通过第二通信线LN2连接到第四数据驱动装置120d，以及第四数据驱动装置120d可以通过第二通信线LN2连接到数据处理装置140。
如上所述，数据处理装置140和数据驱动装置120a、120b、120c和120d可以通过第一通信线LN1和第二通信线LN2彼此通信。
这里，用于在数据处理装置140和数据驱动装置120a、120b、120c和120d之间通信的频率可以不预先确定。
换言之，数据驱动装置120a、120b、120c和120d的通信电路可以不与用于数据处理装置140的通信的频率一致地调谐。
根据实施例，可以进行下面将描述的过程，以使得数据驱动装置120a、120b、120c和120d根据数据处理装置140的通信频率来调整内部电路的设置值。这里，通信频率可以被称为通信时钟频率，并且数据驱动装置120a、120b、120c和120d的内部电路可以是特性根据通信频率而改变的电路。
图3是示出根据实施例的数据处理装置和数据驱动装置之间的信号的序列的图。
参考图3，当驱动电压VCC被供给到数据处理装置140和数据驱动装置120时，数据处理装置140可以在预定时间内(例如，图3的命令模式期间)将第二协议PS2发送至数据驱动装置120。数据处理装置140可以在发送第二协议PS2之后发送第一协议PS1。第一协议PS1和第二协议PS2可以通过图2中的第一通信线LN1来发送。
这里，作为在数据处理装置140和数据驱动装置120之间建立的规则系统的第二协议PS2可以是低速数据通信协议。
作为在数据处理装置140和数据驱动装置120之间建立的规则系统的第一协议PS1可以是高速数据通信协议。
第一协议PS1的通信频率可以高于(10倍于)第二协议PS2的通信频率。在这样的特性下，第一协议PS1可以被分类为高速数据通信协议，并且第二协议PS2可以被分类为低速数据通信协议。为了在第一协议PS1的通信频率和第二协议PS2的通信频率之间区分，在后文中，第一协议PS1的通信频率将被称为第一通信频率，并且第二协议PS2的通信频率将被称为第二通信频率。
在高速数据通信中，根据接收电路的设置，数据丢失率可能大大不同，或者通信可能不平滑。因为这个原因，在根据实施例的显示装置100中，发送电路可以在进行用于平滑高速数据通信的高速数据通信之前将设置数据发送到接收电路。这里，该设置数据可以通过低速数据通信来发送或接收。由于数据丢失率在低速数据通信中不会根据接收电路的设置而大大不同，因而可以相对正确地将设置值发送到接收电路。
数据处理装置140可以通过在发送与高速数据通信相关联的第一协议PS1之前发送与低速数据通信相关联的第二协议PS2，来发送高速数据通信所需的设置数据。
第二协议PS2可以包括前导(preamble)区间、CFG数据区间和CFG完成(done)区间。
在前导区间中，第二协议PS2可以包括低速数据通信时钟信号。数据驱动装置120可以使用低速数据通信时钟信号训练时钟，并使用训练后的时钟接收低速数据。
在CFG数据区间中，第二协议PS2可以包括低速数据。数据驱动装置120可以使用训练后的时钟(低速数据通信时钟)接收低速数据。低速数据可以包括数据驱动装置120的用于高速数据通信的时钟数据，即，均衡器的增益设置值、加扰信息、线极性信息等。数据驱动装置120可以使用设置数据设置用于高速数据通信的电路。这里，加扰信息可以包括与在数据处理装置140向数据驱动装置120发送数据时数据是否加扰有关的信息，以及线极性信息可以包括指示像素的第一个线的极性的信息。
在CFG完成区间中，第二协议PS2可以包括指示通信结束的消息。数据驱动装置120可以通过检查该消息来终止根据第二协议PS2的通信。
辅助通信信号ALP起初可以维持低电平，并当低速数据通信时钟的训练完成时改变为高电平。当驱动电压被供给到数据驱动装置120时，数据驱动装置120可以将辅助通信信号ALP维持在低电平，然后当低速数据通信时钟的训练在前导区间中完成时将辅助通信信号ALP改变为高电平。在辅助通信信号ALP的电平已经改变为高之后，数据处理装置140可以使用第二协议PS2发送低速数据。这里，辅助通信信号ALP可以被称为锁定信号LOCK并且通过图2中的第二通信线LN2被发送至数据处理装置140。
在辅助通信信号ALP的电平改变为高之后内部状态中存在异常或发生未预料的通信错误的情况下，数据驱动装置120可以将辅助通信信号ALP的电平改变为低。例如，在CFG数据区间或CFG完成区间中未能接收到低速数据或时钟崩溃的情况下，数据驱动装置120可以将辅助通信信号ALP的电平改变为低。
在实施例中，第二通信频率，即，用于低速数据通信的频率可以是预定的频率。
换言之，无论显示装置100的规格如何，第二通信频率都可以是显示装置100中常用的频率。数据驱动装置120可以与预定的第二通信频率一致地设置内部电路以进行与数据处理装置140的低速数据通信。
另一方面，第一通信频率，即，用于高速数据通信的频率不是预定的。因此，数据处理装置140和数据驱动装置120可以还包括第一协议PS1中的预时钟训练区间以与第一通信频率一致地设置内部电路。
具体地，在预时钟训练区间中数据处理装置140可以将包括训练时钟模式TR_CLK的第一协议PS1发送到数据驱动装置120。在后文中，在预时钟训练区间中发送到数据驱动装置120的第一协议PS1的信号将被称为通信信号。
数据驱动装置120可以将预时钟训练区间分割为多个时间区间，并通过在各个时间区间中改变内部电路的设置值来与包括在通信信号中的训练时钟模式TR_CLK一致地训练时钟。
数据驱动装置120可以根据与训练时钟模式TR_CLK一致的训练的结果来确定最优设置值，并使用该最优设置值来设置内部电路。
与这有关的详细描述如下。
图4是根据实施例的数据驱动装置的结构图。
参考图4，数据驱动装置120可以包括时钟恢复电路(CDR)410、控制电路420和接收电路430。
时钟恢复电路410可以使用在多个时间区间期间接收到的通信信号进行时钟训练。这里，通信信号可以具有预定频率范围内的一个频率。换言之，通信信号的频率可以是包括在高速数据通信的频率范围内的第一通信频率。高速数据通信的频率范围可以被分割为N(N是等于或大于1的自然数)个范围。
时钟恢复电路410可以包括受到通信信号的频率影响的电路。该电路可以包括图5所示的振荡器520。振荡器520可以是电流控制振荡器(CCO)或电压控制振荡器(VCO)。
控制电路420在各个时间区间中发送至时钟恢复电路410的设置值CTR(下面要详细描述)可以包括输入到电流控制振荡器的基准电流值或输入到电压控制振荡器的基准电压值。
设置值CTR可以包括振荡器的增益调整值。
时钟恢复电路410可以从控制电路420接收在各个时间区间逐渐增大的设置值CTR。在这种情况下，时钟恢复电路410可以根据设置值CTR在各个时间区间中增大振荡器520的振荡频率。这里，在多个时间区间中的第一个时间区间中的振荡频率可以被包括在预定频率范围内的最低频率范围中，并且在最后一个时间区间中的振荡频率可以被包括在预定频率范围内的最高频率范围中。换言之，基准电流和振荡频率、基准电压和振荡频率、或者振荡器的增益和振荡频率可以彼此成比例。
例如，在时钟恢复电路410接收到如图7所示在各个时间区间中逐渐增大的电压值V1→V2→V3→V4的情况下，第一个时间区间中的基准频率可以被包括在第一范围f1～f2(即，预定频率范围f1～f5内的最低频率范围)中，并且最后一个时间区间中的基准频率可以被包括在第四范围f4～f5(即，预定频率范围f1～f5内的最高频率范围)中。
另一方面，时钟恢复电路410可以从控制电路420接收在各个时间区间中逐渐减小的设置值CTR。在这种情况下，时钟恢复电路410可以根据设置值CTR在各个时间区间中减小振荡器520的振荡频率。这里，在多个时间区间中的第一个时间区间中的振荡频率可以被包括在预定频率范围内的最高频率范围f4～f5中，并且最后一个时间区间中的振荡频率可以被包括在预定频率范围内的最低频率范围f1～f2中。
根据实施例，设置值CTR可以还包括供给到振荡器520的驱动电流的值。
在驱动电流值被包括在设置值CTR中的情况下，时钟恢复电路410可以从控制电路420与驱动电流值一起接收在各个时间区间中逐渐增大的电流值或电压值，或者与驱动电流值一起接收在各个时间区间中逐渐减小的电流值或电压值。
时钟恢复电路410还可以从控制电路420与驱动电流值一起接收在各个时间区间中逐渐增大的增益调整值，或者与驱动电流值一起接收在各个时间区间中逐渐减小的增益调整值。
例如，在振荡器520的驱动电流是第一基准电流或第一基准电压的情况下，由于如图8A所示振荡器520的实际波形(图8A中的虚线)的增大时间tR和减小时间tF可以被调整为与第一振荡频率的理想波形(图8A中的实线)的增大时间和减小时间一致，因此从振荡器520输出的波形可以在正常状态下形成。
在固定驱动电流的情况下第一基准电流或第一基准电压增大到第二基准电流或第二基准电压时，由于如图8B所示第二基准频率(其高于第一基准频率)的实际波形(图8B中的虚线)的增大时间和减小时间可以长于第二基准频率的理想波形(图8B中的实线)的增大时间和减小时间，因此从振荡器520输出的波形可以在异常状态下形成。
这里，如果驱动电流根据基准电流、基准电压或增益的增大而增大，则如图8C所示实际波形(图8C中的虚线)的增大时间和减小时间可以缩短。
如上所述，由于驱动电流的值可以影响振荡器520的输出，因此驱动电流的值也可以被包括在设置值CTR中。
另一方面，时钟恢复电路410可以在各个时间区间中从控制电路420接收不同的设置值CTR。
可以根据各个时间区间中的不同设置值CTR来改变电路的设置，并且可以根据改变的设置来进行针对通信信号的时钟训练。这里，通信信号可以包括训练时钟模式TR_CLK。
换言之，时钟恢复电路410可以在各个时间区间中接收受到通信信号的频率影响的振荡器520的不同设置值，根据在时间区间中接收到的设置值CTR(其与在其他时间区间中接收到的设置值CTR不同)来改变振荡器520的振荡频率，并根据改变后的振荡频率与训练时钟模式TR_CLK一致地进行时钟训练。这里，在设置值CTR包括驱动电流的值的情况下，时钟恢复电路410可以与振荡器520的振荡频率一起改变驱动电流。
时钟恢复电路410可以生成辅助通信信号ALP(即，指示各个时间区间中的时钟训练结果的锁定信号LOCK)，并将其发送到控制电路420。时钟恢复电路410还可以通过第二通信线将锁定信号LOCK发送到时间处理装置140。
时钟恢复电路410可以根据各个时间区间中的时钟训练结果来改变锁定信号LOCK的电平，并输出该锁定信号LOCK。
例如，在预时钟训练区间被分割为四个时间区间的情况下，如果时钟恢复电路410完成第一个时间区间中的时钟训练并且未完成其他三个时间区间中的时钟训练，则时钟恢复电路410可以在第一个时间区间中输出第一电平的锁定信号LOCK，并且在其他三个时间区间中输出从第一电平改变的第二电平的锁定信号LOCK。这里，第一电平可以是高，并且第二电平可以是低。
时钟恢复电路410可以通过时钟训练来恢复包括在通信信号中的训练时钟模式TR_CLK，并将恢复后的时钟发送到下面要描述的接收电路430。
当可以被分割为多个时间区间的预时钟训练区间开始时，控制电路420可以在各个时间区间中将不同的设置值CTR发送到时钟恢复电路410。
换言之，当预时钟训练区间开始时，控制电路420可以在各个时间区间的开始时间点处将不同的设置值CTR发送到时钟恢复电路410。
控制电路420可以在预时钟训练区间之前的CFG完成区间中从数据处理装置140接收指示低速数据通信的结束的消息，并通过检查该消息来终止低速数据通信，即，基于第二协议PS2的通信。随后，控制电路420可以开始高速数据通信，即，基于第一协议PS1的通信，使得预时钟训练区间开始。
根据实施例，控制电路420可以存储用于将预时钟训练区间分割为多个时间区间的时间区间信息、以及用于预时钟训练区间的时间信息。此外，控制电路420可以存储与多个时间区间的数量相对应的数量的设置值CTR。
控制电路420可以将各个时间区间中逐渐增大或减小的设置值CTR发送到时钟恢复电路410。
例如，在设置值CTR包括基准电压的值并且控制电路420根据大小从最低电压值V1起顺次存储电压值V1、V2、V3和V4的情况下，在预时钟训练区间开始的第一个时间区间中，控制电路420可以将最低电压值V1发送到时钟恢复电路410，然后将各个时间区间中增大的电压值V2→V3→V4顺次发送到时钟恢复电路410。
否则，控制电路420可以将最高电压值V4发送到时钟恢复电路410，然后将在各个时间区间中减小的电压值V3→V2→V1顺次发送到时钟恢复电路410。
在设置值CTR还包括振荡器520的驱动电流的值的情况下，当在各个时间区间中增大或减小电流值、电压值或增益调整值时，控制电路420也可以增大或减小驱动电流的值并将驱动电流的值发送到时钟恢复电路410。
在将各个时间区间中改变的设置值CTR发送到时钟恢复电路410之后，控制电路420可以从时钟恢复电路410接收与时钟训练有关的锁定信号LOCK，并使用锁定信号LOCK检查各个时间区间中的时钟训练的结果。
如果在多个时间区间中的一个时间区间中接收到的锁定信号LOCK具有第一电平并且在其他时间区间中接收到的锁定信号LOCK具有第二电平，则控制电路420可以将与这一个时间区间相对应的设置值CTR确定为最优值。
随后，控制电路420可以利用与一个时间区间相对应的设置值CTR来设置时钟恢复电路410的电路。
换言之，控制电路420可以设置包括在时钟恢复电路410中的振荡器520的基准电流或基准电压，并且还可以利用与一个时间区间相对应的设置值CTR来设置振荡器520的驱动电流。
例如，在多个时间区间的数量是4、如图7所示与各个时间区间相对应的设置值CTR是V1、V2、V3和V4、控制电路420在第三个时间区间中接收到的锁定信号LOCK具有第一电平、并且控制电路420在其他时间区间中接收到的锁定信号LOCK具有第二电平的情况下，控制电路420可以利用V3(其是与第三个时间区间相对应的设置值)设置振荡器520的基准电压。
另一方面，在连续的至少两个时间区间中接收到的锁定信号LOCK具有第一电平、并且在其他时间区间中接收到的锁定信号LOCK具有第二电平的情况下，控制电路420可以将与该至少两个时间区间相对应的至少两个设置值CTR的中间值确定为最优值。
随后，控制电路420可以利用中间值来设置时钟恢复电路410的电路。这里，第一电平可以是高而第二电平可以是低。
例如，在控制电路420在第二个时间区间和第三个时间区间中接收到的锁定信号LOCK具有第一电平、并且控制电路420在其他时间区间中接收到的锁定信号LOCK具有第二电平的情况下，控制电路420可以利用与第二个时间区间和第三个时间区间相对应的设置值V2和V3的中间值Vm来设置振荡器520的基准电压。
当从时钟恢复电路410接收到通过时钟训练恢复的时钟时，接收电路430可以根据恢复后的时钟从通信信号恢复数据并输出该数据。
这里，如图3所示，通信信号可以包括具有规则变化的训练时钟模式TR_CLK。
在时钟恢复电路410中完成时钟训练的情况下，接收电路430可以根据正常时钟从通信信号恢复正常状态下的数据并输出该数据。在这种情况下，从接收电路430输出的数据还可以具有规则变化。
例如，在接收电路430根据如图3所示的训练时钟模式TR_CLK恢复正常状态下的数据的情况下，接收电路430可以输出“0”与“1”交替出现的数据(例如，0101010......)。
然而，在时钟恢复电路410中未完成时钟训练的情况下，接收电路430可以根据异常时钟从通信信号恢复异常状态下的数据并输出该数据。在这种情况下，从接收电路430输出的数据可以具有不规则变化。
例如，在接收电路430根据如图3所示的训练时钟模式TR_CLK恢复数据但是恢复异常的情况下，接收电路430可以输出“0”与“1”不规则出现的数据(例如，0011101011......)，而不是“0”与“1”交替出现的数据。
接收电路430可以将具有规则变化或不规则变化的数据发送到控制电路420。
控制电路420可以使用在各个时间区间中从接收电路430发送的数据来检查各个时间区间中的时钟训练的结果。
在多个时间区间中的一个时间区间中输出的数据具有规则变化并且其他时间区间中输出的数据具有不规则变化的情况下，控制电路420可以将与这一个时间区间相对应的设置值CTR确定为最优值。
随后，控制电路420可以利用与这一个时间区间相对应的设置值CTR来设置时钟恢复电路410的电路。
另一方面，在连续的至少两个时间区间中输出的数据具有规则变化并且其他时间区间中输出的数据具有不规则变化的情况下，控制电路420可以将与该至少两个时间区间相对应的至少两个设置值CTR的中间值确定为最优值。
随后，控制电路420可以利用中间值来设置时钟恢复电路410的电路。
在后文中，将详细描述时钟恢复电路410的结构。
图5和图6是根据实施例的时钟恢复电路的结构图。
参考图5，时钟恢复电路410可以包括基准源生成电路(Ref Gen)510、振荡器(VCO/CCO)520、分割器530、相位检测器(PD)540、电荷泵(CP)550、环路滤波器(LF)560和锁定检测器570。
基准源生成电路510可以生成用于确定振荡器520的振荡频率的基准电流或基准电压，并将其提供至振荡器520。
在对应于预时钟训练区间的多个时间区间中，基准源生成电路510可以根据各个时间区间中从控制电路420发送的设置值CTR来改变基准电流Idc或基准电压Vdc。
例如，在多个时间区间的数量是4并且与各个时间区间相对应的设置值CTR是电压值V1、V2、V3和V4的情况下，基准源生成电路510可以根据在第一个时间区间中发送的设置值CTR生成在第一个时间区间中生成值V1的基准电压Vdc，可以根据第二个时间区间的设置值CTR在第二个时间区间中将基准电压Vdc改变为具有值V2，并且以这种方式，可以根据第四个时间区间的设置值CTR在第四个时间区间中最后将基准电压Vdc改变为具有值V4。
根据实施例，时钟恢复电路410可以包括增益调整电路610而不是基准源生成电路510，如图6所示。
增益调整电路610可以调整用于确定振荡器520的振荡频率的、振荡器520的增益Kvco。
在对应于预时钟训练区间的多个时间区间中，增益调整电路610可以根据在各个时间区间中从控制电路420发送的设置值CTR来调整增益Kvco。
振荡器520可以被分类为输出正弦波形的振荡器和输出方波的振荡器。输出正弦波形的振荡器可以包括关于反馈环路中的频率而选择性地工作的RC元件、LC元件、晶体元件等，并且输出方波的振荡器可以是环形振荡器或张弛振荡器。
振荡器可以是电流控制振荡器CCO或电压控制振荡器VCO。在振荡器520是电流控制振荡器CCO的情况下，用于将控制电压Vc转换为电流的电压电流转换器(未示出)可以布置在振荡器520的前端。
振荡器520可以使用基准电流Idc或基准电压Vdc、增益和控制电压Vc来输出包括振荡时钟模式OSC_CLK的振荡信号。
在振荡器520是电压控制振荡器VCO的情况下，振荡信号的振荡频率ωfb可以通过以下等式来确定。
[等式1]
ωfb＝ω0+Kvco(Vc-Vdc)
在等式1中，ωfb是振荡信号的频率，ω0是电压控制振荡器VCO的基准频率，Kvco是电压控制振荡器VCO的增益，Vc是控制电压并且Vdc是基准电压。
这里，振荡器520的基准频率可以表示在输入时钟模式IN_CLK被输入到相位检测器540之前在振荡器520中振荡的信号的频率，并且基准频率的水平可以与基准电流Idc的水平或基准电压Vdc的水平或增益Kvco的水平成比例。
振荡器520的基准频率可以被称为自由振荡频率。
在对应于预时钟训练区间的多个时间区间中，振荡器520可以根据每个时间区间中改变的基准电流Idc、基准电压Vdc或增益Kvco在各个时间区间中输出具有与其他信号的振荡频率不同的振荡频率ωfb的振荡信号。
换句话说，可以根据每个时间区间中改变的基准电流Idc、基准电压Vdc或增益Kvco不同地确定振荡器520的基准频率ω0。
以这种方式，振荡器520可以在各个时间区间中输出具有不同振荡频率ωfb的振荡信号。这里，当基准电流Idc、基准电压Vdc或增益Kvco在各个时间区间中增大或减小时，基准频率ω0也可以根据基准电流Idc、基准电压Vdc或增益Kvco而增大或减小。此外，振荡频率ωfb也可以根据基准频率ω0而增大或减小。
分割器530可以将包括振荡时钟模式OSC_CLK的振荡信号的振荡频率ωfb除以预定比率N。
以这种方式，分割器530可以输出具有通过将振荡频率ωfb除以预定比率N而获得的频率ωfb/N的反馈信号。反馈信号可以包括反馈时钟模式FEB_CLK。反馈时钟模式FEB_CLK的周期可以由通过将振荡时钟模式OSC_CLK的周期乘以预定比率N而获得的值来确定。
相位检测器540可以检测输入信号和反馈信号之间的相位差，并输出向上信号Up或向下信号Down。这里，输出信号可以包括输入时钟模式IN_CLK，该输入时钟模式IN_CLK具有通过将训练时钟模式TR_CLK的周期乘以预定比率N而获得的周期。
当输入信号和反馈信号之间的相位差减小时，相位检测器540输出向上信号Up或向下信号Down的频率和它们的脉冲宽度也可以减小。
电荷泵550可以根据相位检测器540的向上信号Up或向下信号Down的脉冲宽度在环路滤波器560的电容器中存储或释放电荷。
电荷泵550可以利用向上信号Up将电荷存储在环路滤波器560的电容器中，并且可以利用向下信号Down从环路滤波器560的电容器释放电荷。
通过电荷泵550在电容器中存储电荷或从电容器释放电荷，环路滤波器560可以增大或减小控制电压Vc。此外，环路滤波器可以输出具有控制电压Vc的控制信号。这里，环路滤波器560可以从向上信号Up或向下信号Down中消除诸如谐波等的不必要的元素。
锁定检测器570可以比较输入时钟模式IN_CLK和反馈时钟模式FEB_CLK的相位。如果输入时钟模式IN_CLK和反馈时钟模式FEB_CLK之间没有相位差，则锁定检测器570可以输出第一电平的锁定信号LOCK，以及如果输入时钟模式IN_CLK和反馈时钟模式FEB_CLK之间存在相位差，则锁定检测器570可以输出第二电平的锁定信号LOCK。这里，第一电平可以是指示输入信号和反馈信号的相位(即，通信信号和振荡信号的相位)固定的高电平，而第二电平可以是指示输入信号和反馈信号的相位(即，通信信号和振荡信号的相位)不固定的低电平。
换言之，如果通信信号和振荡信号之间没有相位差，则锁定检测器570可以输出第一电平的锁定信号LOCK，以及如果通信信号和振荡信号之间存在相位差，则锁定检测器570可以输出第二电平的锁定信号LOCK。
另一方面，锁定检测器570还可以在检查接收电路430中所恢复的数据之后输出第一电平或第二电平的锁定信号LOCK。
例如，如果接收电路430中所恢复的数据包括彼此交替的“0”和“1”(例如，0101010......)，则锁定检测器570可以输出第一电平的锁定信号LOCK，以及如果接收电路430中所恢复的数据包括不规则出现的“0”和“1”(例如，0011101011......)，则锁定检测器570可以输出第二电平的锁定信号LOCK。
利用前述组件，时钟恢复电路410可以与通信信号的训练时钟模式TR_CLK一致地进行时钟训练。
另一方面，时钟恢复电路410的相位检测器540可以具有有限的检测范围(例如，-π～+π)。
当确定振荡频率ωfb的基准频率ω0的水平和作为通信信号的频率的第一通信频率的水平之间的差大于预定程度时，振荡频率ωfb0的水平和第一通信频率的水平之间的差也可能大于预定程度。因此，输入信号频率的水平和反馈信号频率ωfb/N的水平之间的差也可能大于预定程度。
在这种情况下，输入信号和反馈信号之间的相位差，即，输入时钟模式IN_CLK和反馈时钟模式FEB_CLK之间的相位差可能会超出相位检测器540的检测范围，因此，相位检测器540可能检测不到输入信号和反馈信号之间的相位差。
根据实施例，当进行与通信信号相关联的时钟训练时，时钟恢复电路410可以通过以预定的时间间隔改变振荡器520的基准电流Idc、基准电压Vdc或增益Kvco，找到与相对于通信信号的第一通信频率的水平差小于预定程度的振荡频率ωFB相对应的设置值(基准电流Idc的值、基准电压Vdc的值、或增益Kvco的调整值)。
例如，在对应于预时钟训练区间的时间Ttot被分割为多个时间区间Ts1至Ts4、并且输入到相位检测器540的输入信号的时钟模式IN_CLK和反馈信号的时钟模式FEB_CLK如图9所示的情况下，相位检测器540不能检测到输入信号和反馈信号之间的相位差，这是因为在第一个时间区间Ts1和第二个时间区间Ts2中反馈信号频率ωFb/N的水平比输入信号频率的水平低了大于预定程度的程度，并且在第四个时间区间Ts4中反馈信号频率ωFb/N的水平比输入信号频率的水平高了大于预定程度的程度。
相反，由于反馈信号频率ωFB/N的水平比输入信号频率的水平低了小于预定程度的程度，所以相位检测器540可以检测到输入信号和反馈信号之间的相位差。在这种情况下，时钟恢复电路410可以完成与通信信号相关联的时钟训练。
控制电路420可以检查各个时间区间中的时钟训练结果，并且在多个时间区间已经过去之后，利用对应于第三个时间区间的设置值CTR来设置时钟恢复电路410的电路。
如上所述，根据实施例，数据驱动装置可以在以预定时间间隔改变时钟恢复电路410的电路之中的、受到通信频率影响的电路的设置值CTR时进行时钟训练，考虑时钟训练的结果来确定最优设置值，并且自动改变电路的设置。因此，可以使数据驱动装置的调谐所需的时间和人力最小化。
在下文中，将描述确定数据驱动装置中的通信信号的第一通信频率的最优设置值的处理。
图10是示出根据实施例的确定关于数据驱动装置中的设置值的最优值的处理的流程图。
参照图10，当向数据处理装置和数据驱动装置供给驱动电压时，数据驱动装置可以从数据驱动装置接收通信信号(S1010)。这里，通信信号可以具有预定范围内的频率之一，并且预定范围可以是高速数据通信的通信频率范围。
数据驱动装置可以通过在每个预定时间区间中改变受到通信频率影响的内部电路的设置值来使用通信信号进行时钟训练，并检查各个时间区间中的时钟训练结果(S1020、S1030)。
这里，内部电路可以包括时钟恢复电路的振荡器，并且设置值可以包括用于确定电流控制振荡器的基准频率的基准电流值、用于确定压控振荡器的基准频率的基准电压值、或者用于调整振荡器的增益的增益调整值。该设置值还可以包括供给振荡器的驱动电流的值。
数据驱动装置可以重复S1030的步骤直到完成通信信号的接收为止(S1040)。这里，可以预先确定用于接收通信信号的时间(例如，图3中的预时钟训练区间)，并且数据驱动装置可以存储用于将通信信号的接收时间分割为多个时间区间的时间区间信息以及接收时间的信息。此外，驱动装置还可以存储与多个时间区间的数量相对应的数量的设置值。
当通信信号的接收完成时，数据驱动装置可以根据各个时间区间中的时钟训练结果来确定最优设置值(S1050)。
在步骤S1050中，如果在多个时间区间中的一个时间区间中输出的锁定信号具有第一电平，并且在其他时间区间中输出的锁定信号具有第二电平，则数据驱动装置可以将与这一个时间区间对应的设置值确定为最优值。
否则，如果在连续的至少两个时间区间中输出的锁定信号具有第一电平，并且在其他时间区间中输出的锁定信号具有第二电平，则数据驱动装置可以确定为与该至少两个时间区间相对应的至少两个设置值的中间值作为最优值(S1060)。
在步骤S1050之前，数据驱动装置可以根据通过时钟训练而恢复的时钟来从通信信号中恢复数据。在步骤S1050中，如果在多个时间区间中的一个时间区间中恢复的数据具有规则变化，而在其他时间区间中恢复的数据具有不规则变化，则数据驱动装置可以将与该一个时间区间相对应的设置值确定为最优值。
否则，在步骤S1060中，如果在连续的至少两个时间区间中恢复的数据具有规则变化，而在其他时间区间中恢复的数据具有不规则变化，则数据驱动装置可以将与该至少两个时间区间相对应的至少两个设置值的中间值确定为最优值。
相关申请的交叉引用
本申请要求2020年4月20日提交的韩国专利申请10-2020-0047117的优先权，该申请的全部内容通过引用被包含于此。

Claims (20)

1.一种数据驱动装置，其包括：
时钟恢复电路，用于使用在多个时间区间期间接收到的通信信号来进行时钟训练；以及
控制电路，用于在各个时间区间中改变所述时钟恢复电路的电路之中的受到所述通信信号的频率影响的电路的设置值，根据各个时间区间中的设置值的改变来检查所述时钟恢复电路中的时钟训练的结果，并且确定针对所述设置值的最优值。
2.根据权利要求1所述的数据驱动装置，其中，受到所述通信信号的频率影响的电路包括振荡器，该振荡器是电流控制振荡器或电压控制振荡器。
3.根据权利要求2所述的数据驱动装置，其中，所述设置值包括输入到所述电流控制振荡器的基准电流的值或者输入到所述电压控制振荡器的基准电压的值。
4.根据权利要求2所述的数据驱动装置，其中，所述设置值包括用以调整所述振荡器的增益的增益调整值。
5.根据权利要求2所述的数据驱动装置，其中，所述通信信号的频率被设置在预定范围内，所述控制电路在各个时间区间中逐渐增大所述设置值，并将所述设置值发送到所述时钟恢复电路，然后所述时钟恢复电路根据所述设置值在各个时间区间中增大所述振荡器的振荡频率，其中，所述多个时间区间中的第一个时间区间中的振荡频率属于所述预定范围内的最低频率范围并且最后一个时间区间中的振荡频率属于所述预定范围内的最高频率范围。
6.根据权利要求2所述的数据驱动装置，其中，所述通信信号的频率被设置在预定范围内，所述控制电路在各个时间区间中逐渐减小所述设置值，并将所述设置值发送至所述时钟恢复电路，然后所述时钟恢复电路根据所述设置值在各个时间区间中减小所述振荡器的振荡频率，其中，所述多个时间区间中的第一个时间区间中的振荡频率属于所述预定范围内的最高频率范围并且最后一个时间区间中的振荡频率属于所述预定范围内的最低频率范围。
7.根据权利要求4所述的数据驱动装置，其中，所述设置值还包括供给到所述振荡器的驱动电流的值，并且在各个时间区间中增大或减小所述增益调整值时，所述控制电路根据所述增益调整值来增大或减小所述驱动电流的值。
8.根据权利要求1所述的数据驱动装置，其中，所述控制电路在所述多个时间区间的各个时间区间期间从所述时钟恢复电路接收用于时钟训练的锁定信号，并且使用所述锁定信号检查各个时间区间中的时钟训练的结果。
9.根据权利要求8所述的数据驱动装置，其中，在所述多个时间区间中的一个时间区间中接收到的锁定信号具有第一电平并且在其他时间区间中接收到的锁定信号具有第二电平的情况下，所述控制电路将与所述一个时间区间相对应的设置值确定为最优值。
10.根据权利要求8所述的数据驱动装置，其中，在所述多个时间区间中的连续的至少两个时间区间中接收到的锁定信号具有第一电平并且在其他时间区间中接收到的锁定信号具有第二电平的情况下，所述控制电路将与所述至少两个时间区间相对应的至少两个设置值的中间值确定为最优值。
11.根据权利要求1所述的数据驱动装置，还包括接收电路，所述接收电路用于从所述时钟恢复电路接收通过时钟训练所恢复的时钟，并根据恢复后的时钟从所述通信信号恢复数据以输出该数据。
12.根据权利要求11所述的数据驱动装置，其中，所述控制电路接收在所述多个时间区间期间从所述接收电路输出的数据，并且使用该数据检查各个时间区间中的时钟训练的结果。
13.根据权利要求12所述的数据驱动装置，其中，在所述多个时间区间中的一个时间区间中输出的数据具有规则变化而在其他时间区间中输出的数据具有不规则变化的情况下，所述控制电路将与所述一个时间区间相对应的设置值确定为最优值。
14.根据权利要求12所述的数据驱动装置，其中，在所述多个时间区间中的连续的至少两个时间区间中输出的数据具有规则变化而在其他时间区间中输出的数据具有不规则变化的情况下，所述控制电路将与所述至少两个时间区间相对应的至少两个设置值的中间值确定为最优值。
15.一种驱动数据驱动装置的方法，其包括：
在多个时间区间期间接收具有预定范围内的一个频率的通信信号；
通过在各个时间区间中改变受到所述通信信号的频率影响的内部电路的设置值来训练所述通信信号所包括的时钟；以及
根据时钟训练的结果来确定所述设置值的最优值。
16.根据权利要求15所述的方法，其中，在训练时钟时，所述内部电路包括电流控制振荡器或电压控制振荡器，所述设置值包括输入到所述电流控制振荡器的基准电流的值或者输入到所述电压控制振荡器的基准电压的值，并且所述数据驱动装置在各个时间区间中逐渐增大或减小所述基准电流的值或所述基准电压的值。
17.根据权利要求15所述的方法，其中，在训练时钟时，所述内部电路包括电流控制振荡器或电压控制振荡器，所述设置值包括用以调整所述电流控制振荡器或所述电压控制振荡器的增益的增益调整值，并且所述数据驱动装置在各个时间区间中逐渐增大或减小所述增益调整值。
18.根据权利要求15所述的方法，其中，在确定最优值时，在所述多个时间区间中的一个时间区间中输出的锁定信号具有第一电平并且在其他时间区间中输出的锁定信号具有第二电平的情况下，所述数据驱动装置将与所述一个时间区间相对应的设置值确定为最优值。
19.根据权利要求15所述的方法，其中，在确定最优值时，在所述多个时间区间中的连续的至少两个时间区间中输出的锁定信号具有第一电平并且在其他时间区间中输出的锁定信号具有第二电平的情况下，所述数据驱动装置将与所述至少两个时间区间相对应的至少两个设置值的中间值确定为最优值。
20.根据权利要求15所述的方法，其中，在确定最优值时，所述数据驱动装置根据通过时钟训练所恢复的时钟来从所述通信信号恢复数据，并且在所述多个时间区间中的一个时间区间中恢复的数据具有规则变化而在其他时间区间中恢复的数据具有不规则变化的情况下，所述数据驱动装置将与所述一个时间区间相对应的设置值确定为最优值。
CN202110424735.7A 2020-04-20 2021-04-20 数据驱动装置和驱动数据驱动装置的方法 Pending CN113539158A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200047117A KR20210129327A (ko) 2020-04-20 2020-04-20 데이터구동장치 및 이의 구동 방법
KR10-2020-0047117 2020-04-20

Publications (1)

Publication Number Publication Date
CN113539158A true CN113539158A (zh) 2021-10-22

Family

ID=78081095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110424735.7A Pending CN113539158A (zh) 2020-04-20 2021-04-20 数据驱动装置和驱动数据驱动装置的方法

Country Status (4)

Country Link
US (2) US11671237B2 (zh)
KR (1) KR20210129327A (zh)
CN (1) CN113539158A (zh)
TW (1) TW202141458A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733373B (zh) * 2020-03-16 2021-07-11 瑞昱半導體股份有限公司 影像播放系統及其具有同步資料傳輸機制的影像資料傳輸裝置及方法
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
KR20220087752A (ko) * 2020-12-18 2022-06-27 주식회사 엘엑스세미콘 데이터 구동 회로 및 그의 클럭 복원 방법과 디스플레이 장치

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
US5991308A (en) * 1995-08-25 1999-11-23 Terayon Communication Systems, Inc. Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant
US6665308B1 (en) * 1995-08-25 2003-12-16 Terayon Communication Systems, Inc. Apparatus and method for equalization in distributed digital data transmission systems
US5757238A (en) * 1996-08-19 1998-05-26 International Business Machines Corporation Fast locking variable frequency phase-locked loop
US5978425A (en) * 1997-05-23 1999-11-02 Hitachi Micro Systems, Inc. Hybrid phase-locked loop employing analog and digital loop filters
CA2281522C (en) * 1999-09-10 2004-12-07 Philsar Electronics Inc. Delta-sigma based two-point angle modulation scheme
DE10105057C2 (de) * 2001-02-05 2003-06-18 Infineon Technologies Ag Sigma-Delta Programmiereinrichtung für Pll-Frequenzsynthesizer und Verfahren zum Programmieren einer programmierbaren Einrichtung
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
CN1711691B (zh) * 2002-11-05 2010-06-02 Nxp股份有限公司 具有均衡自动调节相位线路的锁相环
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
TWI277302B (en) * 2004-12-28 2007-03-21 Ind Tech Res Inst Clock and data recovery circuit
EP2568613A1 (en) * 2005-08-12 2013-03-13 Fujitsu Limited Transmission device, encoding device and decoding device
KR101301698B1 (ko) * 2006-08-24 2013-08-30 고려대학교 산학협력단 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로
WO2009041067A1 (ja) * 2007-09-28 2009-04-02 Panasonic Corporation 無線通信装置およびマッピング方法
KR101000289B1 (ko) * 2008-12-29 2010-12-13 주식회사 실리콘웍스 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
US8362996B2 (en) * 2010-02-12 2013-01-29 Au Optronics Corporation Display with CLK phase auto-adjusting mechanism and method of driving same
KR101198964B1 (ko) 2010-07-07 2012-11-07 건국대학교 산학협력단 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치
JP5589895B2 (ja) * 2011-02-28 2014-09-17 住友電気工業株式会社 クロック・データ再生部及びその電力制御方法並びにｐｏｎシステム
KR101252191B1 (ko) 2011-05-26 2013-04-05 (주)에이디테크놀로지 클럭 데이터 복원 회로
IN2014CN03997A (zh) * 2011-10-28 2015-09-04 Koninkl Philips Nv
GB2498937A (en) * 2012-01-31 2013-08-07 Texas Instruments Ltd A high data rate SerDes receiver arranged to receive input from a low data rate SerDes transmitter
KR101327221B1 (ko) * 2012-07-06 2013-11-11 주식회사 실리콘웍스 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법
WO2014013289A1 (en) * 2012-07-20 2014-01-23 Freescale Semiconductor, Inc. Calibration arrangement for frequency synthesizers
US9008253B2 (en) * 2012-10-23 2015-04-14 Novatek Microelectronics Corp. Control method for selecting frequency band and related clock data recovery device
JP6032082B2 (ja) * 2013-03-25 2016-11-24 富士通株式会社 受信回路及び半導体集積回路
TWI543596B (zh) * 2013-12-26 2016-07-21 晨星半導體股份有限公司 多媒體介面接收電路
US9379878B1 (en) * 2013-12-27 2016-06-28 Clariphy Communications, Inc. Deskew in a high speed link
TWI519119B (zh) * 2014-04-17 2016-01-21 創意電子股份有限公司 時脈資料回復電路與方法
JP6430738B2 (ja) * 2014-07-14 2018-11-28 シナプティクス・ジャパン合同会社 Ｃｄｒ回路及び半導体装置
US9553742B1 (en) * 2015-09-15 2017-01-24 Inphi Corporation Method and apparatus for independent rise and fall waveform shaping
KR102423769B1 (ko) 2015-10-16 2022-07-21 삼성전자주식회사 수신기의 동작 방법, 소스 드라이버 및 이를 포함하는 디스플레이 구동 회로
KR102450859B1 (ko) 2015-12-31 2022-10-05 엘지디스플레이 주식회사 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치
US9729119B1 (en) * 2016-03-04 2017-08-08 Atmel Corporation Automatic gain control for received signal strength indication
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend
US9742549B1 (en) * 2016-09-29 2017-08-22 Analog Devices Global Apparatus and methods for asynchronous clock mapping
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
US9800438B1 (en) * 2016-10-25 2017-10-24 Xilinx, Inc. Built-in eye scan for ADC-based receiver
US10027332B1 (en) * 2017-08-07 2018-07-17 Pericom Semiconductor Corporation Referenceless clock and data recovery circuits
KR102463789B1 (ko) * 2017-12-21 2022-11-07 주식회사 엘엑스세미콘 디스플레이 패널구동장치 및 디스플레이 장치에서의 영상데이터송수신방법
US10291389B1 (en) * 2018-03-16 2019-05-14 Stmicroelectronics International N.V. Two-point modulator with matching gain calibration
US11082051B2 (en) * 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
KR102518935B1 (ko) * 2018-07-03 2023-04-17 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
JP7063164B2 (ja) * 2018-07-23 2022-05-09 富士通株式会社 光送信装置および光受信装置
US10892911B2 (en) * 2018-08-28 2021-01-12 Texas Instruments Incorporated Controller area network receiver
KR102621926B1 (ko) * 2018-11-05 2024-01-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
US10742391B1 (en) * 2019-03-20 2020-08-11 Texas Instruments Incorporated Signal conditioning in a serial data link
US11133920B2 (en) * 2019-09-03 2021-09-28 Samsung Electronics Co., Ltd. Clock and data recovery circuit and a display apparatus having the same
CN113345359A (zh) * 2020-03-03 2021-09-03 硅工厂股份有限公司 用于驱动显示装置的数据处理装置、数据驱动装置和系统
US11031939B1 (en) * 2020-03-19 2021-06-08 Mellanox Technologies, Ltd. Phase detector command propagation between lanes in MCM USR serdes
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
KR20210133668A (ko) * 2020-04-29 2021-11-08 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터구동장치, 데이터처리장치 및 시스템
US10892763B1 (en) * 2020-05-14 2021-01-12 Credo Technology Group Limited Second-order clock recovery using three feedback paths
KR20210155144A (ko) * 2020-06-15 2021-12-22 주식회사 엘엑스세미콘 디스플레이 장치를 구동하기 위한 데이터구동장치, 방법 및 시스템
KR20220012603A (ko) * 2020-07-23 2022-02-04 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치
US11641267B2 (en) * 2020-07-27 2023-05-02 Silicon Works Co., Ltd Clock and data recovery circuit and source driver including the same
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템
US11177986B1 (en) * 2020-11-24 2021-11-16 Texas Instruments Incorporated Lane adaptation in high-speed serial links

Also Published As

Publication number Publication date
TW202141458A (zh) 2021-11-01
KR20210129327A (ko) 2021-10-28
US20210328757A1 (en) 2021-10-21
US11671237B2 (en) 2023-06-06
US20240080176A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
CN113539158A (zh) 数据驱动装置和驱动数据驱动装置的方法
CN100385494C (zh) 用于产生驱动电压的电路和使用该电路的液晶装置
US20190147831A1 (en) Display device and driving method thereof
CN100375990C (zh) 能够减少电磁干扰的液晶显示驱动定标器
KR101322119B1 (ko) 액정표시장치
US10762873B2 (en) Driving circuit and anti-interference method thereof
US11893921B2 (en) Data processing device and data driving device for driving display panel, and display device
CN101751886A (zh) 液晶显示器及其驱动方法
KR101577821B1 (ko) 액정표시장치
KR102557335B1 (ko) 신호 전송 방법
CN111754949A (zh) 源极驱动器及包括其的显示装置
KR20210111664A (ko) 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
KR100559229B1 (ko) 액정표시장치의 컨트롤 신호 조절장치
KR20220022769A (ko) 표시장치 및 그의 구동방법
CN113808511A (zh) 用于驱动显示装置的数据驱动装置、方法和系统
KR20090098430A (ko) 확산 스펙트럼 클록 발생기 및 이를 구비한 표시 장치
CN113345359A (zh) 用于驱动显示装置的数据处理装置、数据驱动装置和系统
KR102511344B1 (ko) 표시장치 및 그의 구동방법
US8803871B2 (en) Display device, driving method thereof, and signal controller therefor
US11294508B2 (en) Integrated circuit for driving panel and display device including the same
US11862124B2 (en) Data transmission/reception system and data transmission/reception method of data driving device and data processing device
JP3210157B2 (ja) 液晶表示装置
CN100388332C (zh) 应用于平面显示器的降低电磁干扰的方法与装置
US11847990B2 (en) Display device
KR102578711B1 (ko) 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination