KR102557335B1 - 신호 전송 방법 - Google Patents

신호 전송 방법 Download PDF

Info

Publication number
KR102557335B1
KR102557335B1 KR1020160121667A KR20160121667A KR102557335B1 KR 102557335 B1 KR102557335 B1 KR 102557335B1 KR 1020160121667 A KR1020160121667 A KR 1020160121667A KR 20160121667 A KR20160121667 A KR 20160121667A KR 102557335 B1 KR102557335 B1 KR 102557335B1
Authority
KR
South Korea
Prior art keywords
differential
swing level
value
data
differential swing
Prior art date
Application number
KR1020160121667A
Other languages
English (en)
Other versions
KR20180032740A (ko
Inventor
김종수
김지웅
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160121667A priority Critical patent/KR102557335B1/ko
Publication of KR20180032740A publication Critical patent/KR20180032740A/ko
Application granted granted Critical
Publication of KR102557335B1 publication Critical patent/KR102557335B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예에 의한 신호 전송 방법은, 타이밍 제어부 및, 상기 타이밍 제어부로부터 전송되는 차동 신호의 클럭 데이터 복원을 위한 클럭 데이터 복원 회로를 갖는 데이터 구동부를 포함하는 표시장치의 신호 전송 방법에 있어서, 상기 차동 신호의 차동 스윙 레벨 레지스터값을 가변하면서, 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 스윙 레벨의 정상 범위값, 및 상기 차동 스윙 레벨의 정상 범위값 대비 낮은 비율인 상기 차동 스윙 레벨의 중심 범위값을 산출하는 단계; 상기 타이밍 제어부는 산출된 상기 차동 스윙 레벨의 중심 범위값 이내로 상기 차동 신호의 차동 스윙 레벨 레지스터값을 설정하는 단계; 상기 데이터 구동부는 상기 타이밍 제어부로부터 전송되는 상기 차동 신호의 차동 스윙 레벨을 모니터링하는 단계; 모니터링된 상기 차동 스윙 레벨이 기저장된 상기 차동 스윙 레벨의 중심 범위값을 벗어나는 경우, 상기 차동 스윙 레벨 레지스터값을 가변하면서, 모니터링된 상기 차동 스윙 레벨이 상기 차동 스윙 레벨의 중심 범위값 이내가 되도록 조정 차동 스윙 레벨을 산출하는 단계; 및 상기 타이밍 제어부는 산출된 상기 조정 차동 스윙 레벨로 상기 차동 스윙 레벨 레지스터값을 설정하는 단계를 포함한다.

Description

신호 전송 방법{METHOD FOR TRANSMITTING SIGNAL}
본 발명은 신호 전송 방법에 관한 것이다.
소형, 경량화 및 저소비전력의 장점을 갖는 액정 표시장치(liquid crystal display: LCD), 플라즈마 표시장치(plasma display panel: PDP), 전계방출 표시장치(field emission display: FED), 그리고 유기 전계발광 표시장치(organic light emission display: OLED) 등의 다양한 표시장치가 활발하게 연구 및 개발되고 있다. 이러한 표시장치에는 다양한 부품들이 구비되고, 각 부품들 간에 신호를 전송하기 위한 배선들이 형성된다.
최근 들어, 전자 회로기술 및 제조공정의 발전에 힘입어 상기 배선들을 통해 고속의 신호 전송이 가능해지고, 또한 고속의 신호 전송에 대응할 수 있을 정도로 상기 부품들의 구동속도가 매우 빨라지고 있다. 고속의 신호 전송을 위한 다양한 방식이 제안되고 있으며, 예를 들어, LVDS(low voltage differential signaling) 방식이나 RSDS(reduced swing differential signaling) 방식과 같이 차동 신호(differential signal)를 전송하는 신호 전송방식이 채택되고 있다.
그런데, 차동 신호 전송방식이라 하여도 데이터 전송 속도가 더욱 빨라지면 신호 특성이 민감해지기 때문에 약간의 임피던스 미스매칭(impedance mismatching)이 발생할 경우, 전송되는 신호에 오류가 발생하거나 신호가 왜곡될 수 있다. 따라서, 하이 스피드 데이터 전송시 안정성을 확보할 수 있는 신호 전송 방법이 요구되고 있다.
본 발명의 목적은 고속의 데이터 전송시 안정성을 확보할 수 있는 신호 전송 방법을 제공하는 것이다.
본 발명의 실시예에 의한 신호 전송 방법은, 타이밍 제어부 및, 상기 타이밍 제어부로부터 전송되는 차동 신호의 클럭 데이터 복원을 위한 클럭 데이터 복원 회로를 갖는 데이터 구동부를 포함하는 표시장치의 신호 전송 방법에 있어서, 상기 차동 신호의 차동 스윙 레벨 레지스터값을 가변하면서, 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 스윙 레벨의 정상 범위값, 및 상기 차동 스윙 레벨의 정상 범위값 대비 낮은 비율인 상기 차동 스윙 레벨의 중심 범위값을 산출하는 단계; 상기 타이밍 제어부는 산출된 상기 차동 스윙 레벨의 중심 범위값 이내로 상기 차동 신호의 차동 스윙 레벨 레지스터값을 설정하는 단계; 상기 데이터 구동부는 상기 타이밍 제어부로부터 전송되는 상기 차동 신호의 차동 스윙 레벨을 모니터링하는 단계; 모니터링된 상기 차동 스윙 레벨이 기저장된 상기 차동 스윙 레벨의 중심 범위값을 벗어나는 경우, 상기 차동 스윙 레벨 레지스터값을 가변하면서, 모니터링된 상기 차동 스윙 레벨이 상기 차동 스윙 레벨의 중심 범위값 이내가 되도록 조정 차동 스윙 레벨을 산출하는 단계; 및 상기 타이밍 제어부는 산출된 상기 조정 차동 스윙 레벨로 상기 차동 스윙 레벨 레지스터값을 설정하는 단계를 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
일 실시예에서, 상기 차동 신호의 차동 스윙 레벨을 모니터링하는 단계는 프레임 단위로 수행될 수 있다.
일 실시예에서, 상기 차동 스윙 레벨 레지스터값을 설정하는 단계는 블랭크 기간에 수행될 수 있다.
일 실시예에서, 상기 차동 스윙 레벨의 정상 범위값 및 중심 범위값 중 적어도 하나를 메모리에 저장하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 차동 신호의 프리 앰파시스 레지스터값을 가변하면서, 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 신호의 데이터 패킷에 관한 지터 파라메터(jitter parameter)의 정상 범위값, 및 상기 지터 파라메터의 정상 범위값 대비 소정 비율인 상기 지터 파라메터의 중심 범위값을 산출하는 단계; 및 상기 타이밍 제어부는 산출된 상기 지터 파라메터의 중심 범위값에 상응하도록 상기 차동 신호의 프리 앰파시스 레지스터값을 설정하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 데이터 구동부는 상기 타이밍 제어부로부터 전송되는 상기 차동 신호로부터 산출되는 상기 지터 파라메터를 모니터링하는 단계; 모니터링된 상기 지터 파라메터가 기저장된 상기 지터 파라메터의 중심 범위값을 벗어나는 경우, 상기 프리 앰파시스 레지스터값을 가변하면서, 모니터링된 상기 지터 파라메터가 상기 지터 파라메터의 중심 범위값 이내가 되도록 조정 프리 앰파시스값을 산출하는 단계; 및 상기 타이밍 제어부는 산출된 상기 조정 프리 앰파시스값으로 상기 프리 앰파시스 레지스터값을 설정하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 지터 파라메터는 일 데이터 패킷에 대응되는 데이터 기간 대비 상기 데이터 기간에 포함되는 제1 기간의 비율, 또는 상기 데이터 기간 대비 상기 데이터 기간에 포함되는 제2 기간의 비율일 수 있다.
일 실시예에서, 상기 데이터 기간은 중심을 기준으로 구분되는 상기 제1 기간 및 상기 제2 기간을 포함할 수 있다.
일 실시예에서, 상기 데이터 기간, 상기 제1 기간 및 상기 제2 기간의 길이는 상기 차동 신호에 포함되는 제1 클럭신호의 주파수보다 높은 주파수를 갖는 제2 클럭신호를 카운트하여 계산될 수 있다.
일 실시예에서, 상기 데이터 기간은 1H 타임일 수 있다.
일 실시예에서, 상기 지터 파라메터를 모니터링하는 단계는 프레임 단위로 수행될 수 있다.
일 실시예에서, 상기 프리 앰파시스 레지스터값을 설정하는 단계는 블랭크 기간에 수행될 수 있다.
일 실시예에서, 상기 지터 파라메터의 정상 범위값 및 중심 범위값 중 적어도 하나를 메모리에 저장하는 단계를 더 포함할 수 있다.
이와 같은 본 발명에 의하면, 락 페일 발생 비율이 최소화되도록 최적의 신호 전송 조건을 설정하거나, 또는 락 페일이 발생하기 이전에 신호 전송 조건을 미리 조절하도록 함으로써, 고속의 데이터 전송시 안정성을 확보할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시한 구성도이다.
도 2는 도 1의 타이밍 제어부와 데이터 구동부 간 신호 전송 시스템을 개략적으로 도시한 구성도이다.
도 3은 본 발명의 일 실시예에 따른 신호 전송 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 다른 실시예에 따른 표시장치를 개략적으로 도시한 구성도이다.
도 5는 본 발명의 다른 실시예에 따른 신호 전송 방법을 설명하기 위한 순서도이다.
도 6은 차동 스윙 레벨의 정상 범위값 및 중심 범위값을 설명하기 위한 도면이다.
도 7은 지터 파라미터를 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시한 구성도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치는 타이밍 제어부(110), 데이터 구동부(120), 주사 구동부(130) 및 화소부(140)를 포함할 수 있다.
상기 타이밍 제어부(110)는 영상 데이터 및 이의 표시를 제어하기 위한 동기신호들과 클럭신호 등을 입력 받는다. 상기 타이밍 제어부(110)는 입력되는 영상 데이터를 상기 화소부(140)의 영상 표시에 적합하도록 보정하고, 보정된 데이터 신호(data)를 상기 데이터 구동부(120)에 공급한다. 또한, 상기 타이밍 제어부(110)는 상기 데이터 구동부(120)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)와 상기 주사 구동부(130)의 동작 타이밍을 제어하기 위한 주사 제어신호(SCS)를 출력한다.
상기 데이터 구동부(120)는 데이터선들(D1 내지 Dm)과 연결되며, 상기 데이터선들(D1 내지 Dm)을 통해 상기 화소부(140)에 데이터 신호를 공급한다. 상기 데이터 구동부(120)는 상기 타이밍 제어부(110)로부터 공급되는 디지털 형태의 데이터 신호(data)를 아날로그 형태의 데이터 신호(또는 전압)로 변환한다. 구체적으로, 상기 데이터 구동부(120)는 상기 타이밍 제어부(110)의 상기 데이터 제어신호(DCS)에 응답하여 상기 데이터 신호(data)를 샘플링하고 래치하며 감마 기준전압으로 변환하여 출력한다.
상기 주사 구동부(130)는 주사선들(S1 내지 Sn)과 연결되며, 상기 주사선들(S1 내지 Sn)을 통해 상기 화소부(140)에 주사 신호를 공급한다. 구체적으로, 상기 주사 구동부(130)는 상기 타이밍 제어부(110)의 상기 주사 제어신호(SCS)에 응답하여 게이트 전압의 레벨을 시프트시키면서 상기 주사 신호를 출력한다. 일 실시예에서, 상기 주사 구동부(130)는 복수개의 스테이지 회로로 구성될 수 있으며, 상기 주사선들(S1 내지 Sn)로 상기 주사 신호를 순차적으로 공급할 수 있다.
상기 화소부(140)는 상기 데이터 구동부(120)로부터 공급된 데이터 신호와 상기 주사 구동부(130)로부터 공급된 주사 신호에 대응하여 영상을 표시한다. 상기 화소부(140)는 상기 주사선들(S1 내지 Sn) 및 상기 데이터선들(D1 내지 Dm)에 접속되며 매트릭스 형태로 배열된 복수의 화소들(Px)을 포함한다. 구체적으로, 상기 화소들(Px)은 상기 주사선들(S1 내지 Sn) 중 어느 하나로 공급되는 주사 신호에 대응하여 수평라인 단위로 선택된다. 이때, 상기 주사 신호에 의하여 선택된 상기 화소들(Px) 각각은 자신과 접속된 상기 데이터선(D1 내지 Dm 중 어느 하나)으로부터 데이터 신호를 공급받는다. 상기 데이터 신호를 공급받은 상기 화소들(Px) 각각은 상기 데이터 신호에 대응하여 소정 휘도의 빛을 생성한다.
도 2는 도 1의 타이밍 제어부와 데이터 구동부 간 신호 전송 시스템을 개략적으로 도시한 구성도이다.
도 2를 참조하면, 상기 타이밍 제어부(110)와 상기 데이터 구동부(120)는 데이터 신호(data)를 전송하는 신호 전송 시스템을 구성한다. 본 실시예에서, 상기 타이밍 제어부(110)와 상기 데이터 구동부(120)는 고속의 신호를 전송하기 위한 저전압 차동 신호(low voltage differential signaling: LVDS) 전송 방식에 의해 클럭신호 및 데이터 신호의 전송을 수행한다.
구체적으로, 상기 타이밍 제어부(110)는 제1 전송라인(TL1) 및 제2 전송라인(TL2)을 통해 상기 데이터 구동부(120)에 전기적으로 연결된다. 상기 데이터 구동부(120)는 상기 타이밍 제어부(110)로부터 상기 제1 및 제2 전송라인(TL1, TL2)을 통해 클럭신호 및 데이터 신호를 공급받는다. 또한, 상기 타이밍 제어부(110)와 상기 데이터 구동부(120)는 별도의 피드백 라인(FL)을 통해 각종 제어신호 및 데이터를 주고 받을 수 있다. 단, 도 2에서는 설명의 편의를 위해 하나의 상기 데이터 구동부(120)를 도시하였으나, 실제로는 복수의 데이터 구동회로 각각에 대하여 복수 쌍의 상기 제1 및 제2 전송라인(TL1, TL2)들이 연결될 수 있다.
일 실시예에서, 상기 타이밍 제어부(110)는 송신단(TX), 차동 스윙 레벨 설정부(111), 프리 앰파시스 설정부(113) 및 송신 제어부(115)를 포함할 수 있고, 상기 데이터 구동부(120)는 수신단(RX), 클럭 데이터 복원 회로(121) 및 수신 제어부(125)를 포함할 수 있다.
상기 타이밍 제어부(110)의 송신단(Tx)과 상기 데이터 구동부(120)의 수신단(Rx)은 차동 스윙 레벨(differential swing level)의 전압 형태로 데이터를 송수신하는 EPI(Embedded clock Point to Point Interface)로 접속된다. 상기 타이밍 제어부(110)의 송신단(Tx)의 한 쌍의 출력단자와 상기 데이터 구동부(120)의 수신단(Rx)의 한 쌍의 입력단자는 각각 상기 제1 및 제2 전송라인(TL1, TL2)을 통하여 서로 연결되고, 상기 제1 및 제2 전송라인(TL1, TL2)으로는 서로 다른 전압의 차동 신호가 전송된다. 상기 차동 신호는 정극성의 차동 신호 및 부극성의 차동 신호를 포함할 수 있다.
상기 정극성의 차동 신호 및 상기 부극성의 차동 신호는 서로 크기가 동일하고 극성(또는 위상)이 반대인 신호로서, 상기 수신단(Rx)은 상기 정극성의 차동 신호 및 상기 부극성의 차동 신호의 차이로부터 노이즈가 최소화된 각종 제어신호 및 영상 데이터를 산출할 수 있다.
상기 타이밍 제어부(110)는 상기 데이터 구동부(120)의 클럭 데이터 복원(Clock Data Recovery, CDR)을 위한 락(lock) 또는 락 페일(lock fail) 여부를 체크할 수 있다. 상기 타이밍 제어부(110)는 상기 데이터 구동부(120)로부터 상기 피드백 라인(FL)을 통해 상기 락 또는 락 페일에 관한 데이터를 제공받을 수 있다. 상기 타이밍 제어부(110)는 락 페일이 발생할 경우, 단위 시간당 상기 락 페일의 발생 비율인 락 페일 레이트(lock fail rate)를 산출할 수 있으며, 상기 락 페일 레이트가 최소가 되도록 상기 차동 신호의 차동 스윙 레벨(differential swing level) 및 상기 차동 신호의 프리 앰파시스(pre-emphasis)값을 제어할 수 있다. 여기서, 상기 락 페일 레이트의 단위 시간은 상기 타이밍 제어부(110)의 내부 클럭신호를 소정 횟수 카운트하여 결정될 수 있다.
상기 차동 스윙 레벨 설정부(111)는 상기 송신 제어부(115)의 제어에 의해 상기 송신단(Tx)을 통해 출력되는 상기 차동 신호의 차동 스윙 레벨을 조절할 수 있다. 상기 차동 스윙 레벨 설정부(111)는 상기 송신 제어부(115)의 제어에 의해 상기 차동 스윙 레벨 레지스터값을 설정하고, 기설정된 상기 차동 스윙 레벨 레지스터값에 상응하는 차동 신호를 상기 송신단(TX)을 통해 출력할 수 있다. 상기 차동 스윙 레벨 레지스터값은 가변 가능한 상기 차동 스윙 레벨의 전체 전압범위에 매칭되는 데이터이다.
상기 프리 앰파시스 설정부(113)는 상기 송신 제어부(115)의 제어에 의해 상기 송신단(Tx)을 통해 출력되는 상기 프리 앰파시스값을 조절할 수 있다. 상기 프리 앰파시스 설정부(113)는 상기 송신 제어부(115)의 제어에 의해 상기 프리 앰파시스 레지스터값을 설정하고, 기설정된 상기 프리 앰파시스 레지스터값에 상응하는 차동 신호를 상기 송신단(TX)을 통해 출력할 수 있다. 상기 프리 앰파시스 레지스터값은 가변 가능한 상기 프리 앰파시스값의 전체 전압범위에 매칭되는 데이터이다.
상기 송신 제어부(115)는 상기 데이터 구동부(120)로부터 제공되는 상기 락 또는 락 페일에 관한 데이터에 기초하여 상기 락 페일 레이트를 산출할 수 있으며, 상기 락 페일 레이트가 최소가 되도록 상기 차동 스윙 레벨 설정부(111) 및 상기 프리 앰파시스 설정부(113)를 제어할 수 있다.
구체적으로, 상기 송신 제어부(115)는 상기 차동 스윙 레벨 레지스터값을 가변하면서, 상기 락 페일 레이트가 최소가 되는 최적 차동 스윙 레벨을 산출할 수 있다.
일 실시예에서, 상기 송신 제어부(115)는 가변 가능한 전체의 상기 차동 스윙 레벨 레지스터값 각각에 대응되는 상기 락 페일 레이트를 산출하고, 상기 락 페일 레이트가 최소인 어느 하나의 차동 스윙 레벨 레지스터값을 상기 최적 차동 스윙 레벨로 결정할 수 있다.
그리고, 상기 송신 제어부(115)는 산출된 상기 최적 차동 스윙 레벨로 상기 차동 스윙 레벨 레지스터값을 설정하도록 상기 차동 스윙 레벨 설정부(111)를 제어할 수 있다.
또한, 상기 송신 제어부(115)는 상기 프리 앰파시스 레지스터값을 가변하면서, 상기 락 페일 레이트가 최소가 되는 최적 프리 앰파시스값을 산출할 수 있다.
일 실시예에서, 상기 송신 제어부(115)는 가변 가능한 전체의 상기 프리 앰파시스 레지스터값 각각에 대응되는 상기 락 페일 레이트를 산출하고, 상기 락 페일 레이트가 최소인 어느 하나의 프리 앰파시스 레지스터값을 상기 최적 프리 앰파시스값으로 결정할 수 있다.
그리고, 상기 송신 제어부(115)는 산출된 상기 최적 프리 앰파시스값으로 상기 프리 앰파시스 레지스터값을 설정하도록 상기 프리 앰파시스 설정부(113)를 제어할 수 있다.
상기 수신단(Rx)의 종단에는 임피던스 매칭을 위한 종단 저항기(Zt)가 구비된다. 상기 제1 및 제2 전송라인(TL1, TL2)은 상기 종단 저항기(Zt)에 의해 전기적으로 접속되어 폐회로를 구성한다. 상기 종단 저항기(Zt)의 저항값은 상기 수신 제어부(125)에 의해 조절될 수 있다.
상기 클럭 데이터 복원 회로(121)는 차동 신호의 클럭 데이터 복원을 위한 회로로서, 안정적인 클락 데이터 복원을 위해 상기 락 또는 락 페일 여부를 결정할 수 있다. 예를 들면, 상기 클럭 데이터 복원 회로(121)는 상기 차동 신호의 위상과 주파수가 고정되면 출력 안정 상태를 지시하는 하이 레벨(high level)의 락 신호(Lock signal, LOCK)를 상기 타이밍 제어부(110)에 피드백(Feedback) 입력한다. 상기 락 신호는 상기 피드백 라인(FL)을 통해 제공될 수 있다.
상기 하이 레벨의 락 신호가 입력되면, 상기 데이터 구동부(120)는 상기 타이밍 제어부(110)와의 데이터 링크를 형성한다. 상기 타이밍 제어부(110)는 상기 하이 레벨의 락 신호에 응답하여 각종 제어신호와 영상 데이터를 상기 데이터 구동부(120)에 전송하기 시작한다.
한편, 상기 클럭 데이터 복원 회로(121)는 상기 차동 신호의 위상과 주파수가 언락(Unlock)되면, 상기 락 신호를 로우 레벨(low level)로 반전시키고 반전된 락 신호를 상기 타이밍 제어부(110) 전송한다. 이 경우에, 상기 타이밍 제어부(110)는 상기 데이터 구동부(120)에 클럭 트레이닝 패턴 신호를 전송하여 상기 차동 신호에 대한 클럭 트레이닝을 재개한다.
상기 수신 제어부(125)는 상기 클럭 데이터 복원 회로(121)로부터 제공되는 상기 락 또는 락 페일에 관한 데이터에 기초하여 상기 락 페일 레이트를 산출할 수 있으며, 상기 락 페일 레이트가 최소가 되도록 상기 종단 저항기(Zt)의 저항값을 조절할 수 있다.
구체적으로, 상기 수신 제어부(125)는 상기 종단 저항기(Zt)의 저항 레지스터값을 가변하면서, 상기 락 페일 레이트가 최소가 되는 최적 저항값을 산출할 수 있다.
일 실시예에서, 상기 수신 제어부(125)는 가변 가능한 전체의 상기 저항 레지스터값 각각에 대응되는 상기 락 페일 레이트를 산출하고, 상기 락 페일 레이트가 최소인 어느 하나의 저항 레지스터값을 상기 최적 저항값으로 결정할 수 있다.
그리고, 상기 수신 제어부(125)는 산출된 상기 최적 저항값으로 상기 저항 레지스터값을 설정하며, 상기 종단 저항기(Zt)의 저항값은 상기 저항 레지스터값에 상응하는 값으로 고정된다.
한편, 상기 수신 제어부(125)는 상기 송신 제어부(115)와 상기 피드백 라인(FL)을 통해 상기 락 페일 레이트에 관한 데이터를 주고 받을 수 있다. 구체적으로, 상기 수신 제어부(125)는 상기 차동 스윙 레벨 레지스터값 각각에 대응되는 상기 락 페일 레이트, 또는 상기 락 페일 레이트가 최소인 어느 하나의 차동 스윙 레벨 레지스터값을 상기 피드백 라인(FL)을 통해 상기 송신 제어부(115)에 피드백할 수 있다. 또한, 상기 수신 제어부(125)는 상기 프리 앰파시스 레지스터값 각각에 대응되는 상기 락 페일 레이트, 또는 상기 락 페일 레이트가 최소인 어느 하나의 프리 앰파시스 레지스터값을 상기 피드백 라인(FL)을 통해 상기 송신 제어부(115)에 피드백할 수 있다.
도 3은 본 발명의 일 실시예에 따른 신호 전송 방법을 설명하기 위한 순서도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 신호 전송 방법은 먼저, 상기 클럭 데이터 복원을 위한 락 또는 락 페일 여부를 체크한다(S10). 상기 타이밍 제어부(110)는 상기 데이터 구동부(120)의 클럭 데이터 복원을 위한 락 또는 락 페일여부를 체크할 수 있다. 상기 타이밍 제어부(110)는 상기 데이터 구동부(120)로부터 상기 피드백 라인(FL)을 통해 상기 락 또는 락 페일에 관한 데이터를 제공받을 수 있다.
상기 단계 S10에서 상기 락으로 판단된 경우, 신호 전송 조건은 조정되지 않고 데이터 전송이 시작된다. 상기 데이터 구동부(120)는 상기 타이밍 제어부(110)와의 데이터 링크를 형성한다. 상기 타이밍 제어부(110)는 상기 하이 레벨의 락 신호에 응답하여 각종 제어신호와 영상 데이터를 상기 데이터 구동부(120)에 전송하기 시작한다.
상기 단계 S10에서 상기 락 페일로 판단된 경우, 상기 종단 저항기(Zt)의 저항 레지스터값을 가변하면서, 상기 락 페일 레이트가 최소가 되는 최적 저항값을 산출한다(S11, S12). 상기 수신 제어부(125)는 상기 클럭 데이터 복원 회로(121)로부터 제공되는 상기 락 또는 락 페일에 관한 데이터에 기초하여 상기 락 페일 레이트를 산출할 수 있으며, 상기 락 페일 레이트가 최소가 되도록 상기 종단 저항기(Zt)의 저항값을 조절할 수 있다.
일 실시예에서, 상기 수신 제어부(125)는 가변 가능한 전체의 상기 저항 레지스터값 각각에 대응되는 상기 락 페일 레이트를 산출하고, 상기 락 페일 레이트가 최소인 어느 하나의 저항 레지스터값을 상기 최적 저항값으로 결정할 수 있다.
그리고, 산출된 상기 최적 저항값으로 상기 저항 레지스터값을 설정한다(S13). 예컨대, 상기 저항 레지스터값 전체 범위에서 상기 락 페일 레이트가 20 내지 30의 값을 갖는다면, 상기 락 페일 레이트 20에 대응되는 어느 하나의 상기 저항 레지스터값이 상기 최적 저항값으로 선택된다. 그리고, 선택된 상기 최적 저항값으로 상기 저항 레지스터값을 설정하며, 상기 종단 저항기(Zt)의 저항값은 상기 저항 레지스터값에 상응하는 값으로 고정된다.
다음으로, 상기 차동 스윙 레벨 레지스터값을 가변하면서, 상기 락 페일 레이트가 최소가 되는 최적 차동 스윙 레벨을 산출한다(S14, S15). 상기 송신 제어부(115)는 상기 차동 스윙 레벨 레지스터값을 가변하면서, 상기 락 페일 레이트가 최소가 되는 최적 차동 스윙 레벨을 산출할 수 있다.
일 실시예에서, 상기 송신 제어부(115)는 가변 가능한 전체의 상기 차동 스윙 레벨 레지스터값 각각에 대응되는 상기 락 페일 레이트를 산출하고, 상기 락 페일 레이트가 최소인 어느 하나의 차동 스윙 레벨 레지스터값을 상기 최적 차동 스윙 레벨로 결정할 수 있다.
이때, 상기 수신 제어부(125)는 상기 차동 스윙 레벨 레지스터값 각각에 대응되는 상기 락 페일 레이트, 또는 상기 락 페일 레이트가 최소인 어느 하나의 차동 스윙 레벨 레지스터값을 상기 피드백 라인(FL)을 통해 상기 송신 제어부(115)에 전송할 수 있다.
그리고, 산출된 상기 최적 차동 스윙 레벨로 상기 차동 스윙 레벨 레지스터값을 설정한다(S16). 예컨대, 상기 차동 스윙 레벨 레지스터값 전체 범위에서 상기 락 페일 레이트가 10 내지 20의 값을 갖는다면, 상기 락 페일 레이트 10에 대응되는 어느 하나의 상기 차동 스윙 레벨 레지스터값이 상기 최적 차동 스윙 레벨로 선택된다. 그리고, 선택된 상기 최적 차동 스윙 레벨로 상기 차동 스윙 레벨 설정부(111)의 상기 차동 스윙 레벨 레지스터값이 고정된다.
다음으로, 상기 프리 앰파시스 레지스터값을 가변하면서, 상기 락 페일 레이트가 최소가 되는 최적 프리 앰파시스값을 산출한다(S17, S18). 상기 송신 제어부(115)는 상기 프리 앰파시스 레지스터값을 가변하면서, 상기 락 페일 레이트가 최소가 되는 최적 프리 앰파시스값을 산출할 수 있다.
일 실시예에서, 상기 송신 제어부(115)는 가변 가능한 전체의 상기 프리 앰파시스 레지스터값 각각에 대응되는 상기 락 페일 레이트를 산출하고, 상기 락 페일 레이트가 최소인 어느 하나의 프리 앰파시스 레지스터값을 상기 최적 프리 앰파시스값으로 결정할 수 있다.
이때, 상기 수신 제어부(125)는 상기 프리 앰파시스 레지스터값 각각에 대응되는 상기 락 페일 레이트, 또는 상기 락 페일 레이트가 최소인 어느 하나의 프리 앰파시스 레지스터값을 상기 피드백 라인(FL)을 통해 상기 송신 제어부(115)에 피드백할 수 있다.
그리고, 산출된 상기 최적 프리 앰파시스값으로 상기 프리 앰파시스 레지스터값을 설정한다(S19). 예컨대, 상기 프리 앰파시스 레지스터값 전체 범위에서 상기 락 페일 레이트가 0 내지 10의 값을 갖는다면, 상기 락 페일 레이트 0에 대응되는 어느 하나의 상기 프리 앰파시스 레지스터값이 상기 최적 프리 앰파시스값으로 선택된다. 그리고, 선택된 상기 최적 프리 앰파시스값으로 상기 프리 앰파시스 설정부(113)의 상기 프리 앰파시스 레지스터값이 고정된다.
상기 모든 단계는 초기 셋업 모드 또는 스탠바이 모드에서 수행될 수 있다. 상기 초기 셋업 모드는 상기 차동 스윙 레벨 설정부(111)의 차동 스윙 레벨 레지스터값, 상기 프리 앰파시스 설정부(113)의 프리 앰파시스 레지스터값, 상기 종단 저항기(Zt)의 저항 레지스터값에 대하여 디폴트(default)값을 설정하는 모드이다. 상기 스탠바이 모드는 표시장치의 상기 화소부(140)에 인가되는 전원이 오프된 상태이다.
이와 같은 본 발명에 의하면, 락 페일 발생 비율이 최소화되도록 최적의 신호 전송 조건을 설정함으로써, 고속의 데이터 전송시 안정성을 확보할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시장치를 개략적으로 도시한 구성도이다. 이하, 전술된 실시예와 실질적으로 동일한 구성에 대해 중복되는 설명은 생략하기로 한다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 표시장치는 타이밍 제어부(110')와 데이터 구동부(120')를 포함하며, 상기 타이밍 제어부(110')와 상기 데이터 구동부(120')는 데이터 신호(data)를 전송하는 신호 전송 시스템을 구성한다.
상기 타이밍 제어부(110')는 송신단(TX), 차동 스윙 레벨 설정부(111), 프리 앰파시스 설정부(113) 및 송신 제어부(115')를 포함할 수 있고, 상기 데이터 구동부(120')는 수신단(RX), 클럭 데이터 복원 회로(121), 수신 제어부(125') 및 메모리(127)를 포함할 수 있다.
상기 송신 제어부(115')는 상기 차동 신호의 차동 스윙 레벨 레지스터값을 가변하면서, 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 스윙 레벨의 정상 범위값, 및 상기 차동 스윙 레벨의 정상 범위값 대비 소정 비율인 상기 차동 스윙 레벨의 중심 범위값을 산출한다.
그리고, 상기 송신 제어부(115')는 산출된 상기 차동 스윙 레벨의 중심 범위값 이내로 상기 차동 신호의 차동 스윙 레벨 레지스터값을 설정할 수 있다. 표시 영상의 급격한 변화를 방지하기 위해, 상기 차동 스윙 레벨 레지스터값을 설정하는 단계는 블랭크 기간에 수행될 수 있다.
상기 송신 제어부(115')는 상기 수신 제어부(125')에 의해 모니터링된 상기 차동 스윙 레벨이 기저장된 상기 차동 스윙 레벨의 중심 범위값을 벗어나는 경우, 상기 차동 스윙 레벨 레지스터값을 가변하면서, 모니터링된 상기 차동 스윙 레벨이 상기 차동 스윙 레벨의 중심 범위값 이내가 되도록 조정 차동 스윙 레벨을 산출한다.
상기 송신 제어부(115')는 산출된 상기 조정 차동 스윙 레벨로 상기 차동 스윙 레벨 레지스터값을 설정하도록 상기 차동 스윙 레벨 설정부(111)를 제어할 수 있다.
한편, 상기 수신 제어부(125')는 상기 타이밍 제어부(110')로부터 전송되는 상기 차동 신호의 차동 스윙 레벨을 모니터링하고, 그 모니터링 결과를 상기 타이밍 제어부(110')에 피드백할 수 있다. 상기 차동 신호의 차동 스윙 레벨을 모니터링하는 단계는 프레임 단위로 수행될 수 있다. 또한, 상기 수신 제어부(125')는 상기 차동 스윙 레벨의 정상 범위값 및 중심 범위값 중 적어도 하나를 상기 메모리(127)에 저장할 수 있다.
다시, 상기 송신 제어부(115')는 상기 차동 신호의 프리 앰파시스 레지스터값을 가변하면서, 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 신호의 데이터 패킷에 관한 지터 파라메터(jitter parameter)의 정상 범위값, 및 상기 지터 파라메터의 정상 범위값 대비 소정 비율인 상기 지터 파라메터의 중심 범위값을 산출할 수 있다.
여기서, 상기 지터 파라메터는 일 데이터 패킷에 대응되는 데이터 기간 대비 상기 데이터 기간에 포함되는 제1 기간의 비율, 또는 상기 데이터 기간 대비 상기 데이터 기간에 포함되는 제2 기간의 비율일 수 있다. 상기 데이터 기간은 중심을 기준으로 구분되는 상기 제1 기간 및 상기 제2 기간을 포함한다. 상기 데이터 기간, 상기 제1 기간 및 상기 제2 기간의 길이는 상기 차동 신호에 포함되는 제1 클럭신호의 주파수보다 높은 주파수를 갖는 제2 클럭신호를 카운트하여 계산될 수 있다. 상기 데이터 기간은 1H 타임일 수 있다.
그리고, 상기 송신 제어부(115')는 산출된 상기 지터 파라메터의 중심 범위값에 상응하도록 상기 차동 신호의 프리 앰파시스 레지스터값을 설정할 수 있다. 표시 영상의 급격한 변화를 방지하기 위해, 상기 프리 앰파시스 레지스터값을 설정하는 단계는 블랭크 기간에 수행될 수 있다.
상기 송신 제어부(115')는 상기 수신 제어부(125')에 의해 모니터링된 상기 지터 파라메터가 기저장된 상기 지터 파라메터의 중심 범위값을 벗어나는 경우, 상기 프리 앰파시스 레지스터값을 가변하면서, 모니터링된 상기 지터 파라메터가 상기 지터 파라메터의 중심 범위값 이내가 되도록 조정 프리 앰파시스값을 산출할 수 있다.
상기 송신 제어부(115')는 산출된 상기 조정 프리 앰파시스값으로 상기 프리 앰파시스 레지스터값을 설정하도록 상기 프리 앰파시스 설정부(113)를 제어할 수 있다.
한편, 상기 수신 제어부(125')는 상기 타이밍 제어부(110')로부터 전송되는 상기 차동 신호로부터 산출되는 상기 지터 파라메터를 모니터링하고, 그 모니터링 결과를 상기 타이밍 제어부(110')에 피드백할 수 있다. 상기 지터 파라메터를 모니터링하는 단계는 프레임 단위로 수행될 수 있다. 또한, 상기 수신 제어부(125')는 상기 지터 파라메터의 정상 범위값 및 중심 범위값 중 적어도 하나를 상기 메모리(127)에 저장할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 신호 전송 방법을 설명하기 위한 순서도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 신호 전송 방법은 초기 셋업 모드와 노말 모드로 구분될 수 있다. 상기 초기 셋업 모드는 상기 차동 스윙 레벨 설정부(111)의 차동 스윙 레벨 레지스터값, 상기 프리 앰파시스 설정부(113)의 프리 앰파시스 레지스터값, 상기 종단 저항기(Zt)의 저항 레지스터값에 대하여 디폴트(default)값을 설정하는 모드이다. 상기 노말 모드는 표시장치가 상기 디폴트값에 기초하여 구동하는 일반 구동 모드이다. 상기 초기 셋업 모드는 단계 S21 내지 단계 S28을 포함하며, 상기 노말 모드는 단계 S31 내지 단계 S45를 포함한다.
먼저, 상기 송신 제어부(115')는 상기 차동 신호의 차동 스윙 레벨 레지스터값을 가변하면서, 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 스윙 레벨의 정상 범위값, 및 상기 차동 스윙 레벨의 정상 범위값 대비 소정 비율인 상기 차동 스윙 레벨의 중심 범위값을 산출한다(S21, S22).
이때, 상기 수신 제어부(125')는 상기 차동 스윙 레벨의 정상 범위값 및 중심 범위값 중 적어도 하나를 상기 메모리(127)에 저장할 수 있다(S23).
그리고, 상기 송신 제어부(115')는 산출된 상기 차동 스윙 레벨의 중심 범위값 이내로 상기 차동 신호의 차동 스윙 레벨 레지스터값을 설정할 수 있다(S24). 표시 영상의 급격한 변화를 방지하기 위해, 상기 차동 스윙 레벨 레지스터값을 설정하는 단계는 블랭크 기간에 수행될 수 있다.
다음으로, 상기 송신 제어부(115')는 상기 차동 신호의 프리 앰파시스 레지스터값을 가변하면서, 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 신호의 데이터 패킷에 관한 지터 파라메터(jitter parameter)의 정상 범위값, 및 상기 지터 파라메터의 정상 범위값 대비 소정 비율인 상기 지터 파라메터의 중심 범위값을 산출할 수 있다(S25, S26).
이때, 상기 수신 제어부(125')는 상기 지터 파라메터의 정상 범위값 및 중심 범위값 중 적어도 하나를 상기 메모리(127)에 저장할 수 있다(S27).
그리고, 상기 송신 제어부(115')는 산출된 상기 지터 파라메터의 중심 범위값에 상응하도록 상기 차동 신호의 프리 앰파시스 레지스터값을 설정할 수 있다. 표시 영상의 급격한 변화를 방지하기 위해, 상기 프리 앰파시스 레지스터값을 설정하는 단계는 블랭크 기간에 수행될 수 있다(S28).
다음으로, 상기 수신 제어부(125')는 상기 타이밍 제어부(110')로부터 전송되는 상기 차동 신호의 차동 스윙 레벨을 모니터링하고, 그 모니터링 결과를 상기 타이밍 제어부(110')에 피드백할 수 있다(S31). 상기 차동 신호의 차동 스윙 레벨을 모니터링하는 단계는 프레임 단위로 수행될 수 있다.
상기 송신 제어부(115')는 상기 수신 제어부(125')에 의해 모니터링된 상기 차동 스윙 레벨이 기저장된 상기 차동 스윙 레벨의 중심 범위값을 벗어나는 경우, 상기 차동 스윙 레벨 레지스터값을 가변하면서, 모니터링된 상기 차동 스윙 레벨이 상기 차동 스윙 레벨의 중심 범위값 이내가 되도록 조정 차동 스윙 레벨을 산출한다(S32, S33, S34).
상기 송신 제어부(115')는 산출된 상기 조정 차동 스윙 레벨로 상기 차동 스윙 레벨 레지스터값을 설정하도록 상기 차동 스윙 레벨 설정부(111)를 제어할 수 있다(S35).
다음으로, 상기 송신 제어부(115')는 산출된 상기 지터 파라메터의 중심 범위값에 상응하도록 상기 차동 신호의 프리 앰파시스 레지스터값을 설정할 수 있다(S41). 표시 영상의 급격한 변화를 방지하기 위해, 상기 프리 앰파시스 레지스터값을 설정하는 단계는 블랭크 기간에 수행될 수 있다.
상기 송신 제어부(115')는 상기 수신 제어부(125')에 의해 모니터링된 상기 지터 파라메터가 기저장된 상기 지터 파라메터의 중심 범위값을 벗어나는 경우, 상기 프리 앰파시스 레지스터값을 가변하면서, 모니터링된 상기 지터 파라메터가 상기 지터 파라메터의 중심 범위값 이내가 되도록 조정 프리 앰파시스값을 산출할 수 있다(S42, S43, S44).
상기 송신 제어부(115')는 산출된 상기 조정 프리 앰파시스값으로 상기 프리 앰파시스 레지스터값을 설정하도록 상기 프리 앰파시스 설정부(113)를 제어할 수 있다(S45).
도 6은 차동 스윙 레벨의 정상 범위값 및 중심 범위값을 설명하기 위한 도면이다.
도 6을 참조하면, 상기 차동 스윙 레벨의 정상 범위값(VNR)은 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 스윙 레벨의 하이값(+Vn)과 로우값(-Vn)을 포함한다. 즉, 상기 차동 스윙 레벨이 상기 정상 범위값(VNR)을 벗어난 경우, 상기 락 페일이 발생한다.
상기 차동 스윙 레벨의 중심 범위값(VSR)은 상기 차동 스윙 레벨의 정상 범위값 대비 소정 비율인 하이값(+Vs)과 로우값(-Vs)를 포함한다. 즉, 상기 차동 스윙 레벨이 상기 중심 범위값(VSR) 이내에 있으면 상기 락 페일이 발생할 확률이 크게 감소하며, 상기 차동 스윙 레벨이 상기 중심 범위값(VSR) 이외에 있으면 상기 락 페일이 발생할 확률이 증가한다. 상기 중심 범위값(VSR)은 상기 정상 범위값(VNR)의 중심치(0V)를 중심으로 일정 범위 이내로 결정될 수 있다.
예컨대, 모니터링된 차동 스윙 레벨(Vm)의 하이값(Vd2) 또는 로우값(Vd1) 중 적어도 하나가 상기 중심 범위값(VSR)을 벗어난 경우, 상기 수신 제어부(125')는 그 모니터링 결과를 상기 타이밍 제어부(110')에 피드백한다. 상기 타이밍 제어부(110')는 중심 범위값(VSR) 이내로 상기 차동 스윙 레벨(Vm)이 이동하도록 상기 차동 신호의 차동 스윙 레벨 레지스터값을 설정한다.
도 7은 지터 파라미터를 설명하기 위한 도면이다.
도 7을 참조하면, 상기 지터 파라메터는 일 데이터 패킷에 대응되는 데이터 기간(td) 대비 상기 데이터 기간(td)에 포함되는 제1 기간(t1)의 비율, 또는 상기 데이터 기간(td) 대비 상기 데이터 기간(td)에 포함되는 제2 기간(t2)의 비율일 수 있다. 여기서, 상기 데이터 기간(td)은 중심을 기준으로 구분되는 상기 제1 기간(t1) 및 상기 제2 기간(t2)을 포함한다. 상기 데이터 기간(td), 상기 제1 기간(t1) 및 상기 제2 기간(t2)의 길이는 상기 차동 신호에 포함되는 제1 클럭신호(CLK1)의 주파수보다 높은 주파수를 갖는 제2 클럭신호(CLK2)를 카운트하여 계산될 수 있다. 상기 제2 클럭신호(CLK2)는 상기 타이밍 제어부(110)의 내부 클럭신호일 수 있다. 상기 데이터 기간(td)은 1H 타임일 수 있다.
예컨대, 상기 데이터 기간(td)에 대응되는 상기 제2 클럭신호(CLK2)의 클럭수가 10이고, 상기 제1 기간(t1)에 대응되는 상기 제2 클럭신호(CLK2)의 클럭수가 5이고, 상기 제2 기간(t2)에 대응되는 상기 제2 클럭신호(CLK2)의 클럭수가 5라면, 상기 지터 파라메터는 0.5의 값을 가지며, 이는 전송되는 신호가 안정적인 상태임을 나타내며, 상기 지터 파라메터의 이상 여부를 판단하는 기준값이 된다.
이와 같은 본 발명에 의하면, 락 페일이 발생하기 이전에 신호 전송 조건을 미리 조절하도록 함으로써, 고속의 데이터 전송시 안정성을 확보할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
110: 타이밍 제어부 120: 데이터 구동부
130: 주사 구동부 140: 화소부
TX: 송신단 RX: 수신단
TL1: 제1 전송라인 TL2: 제2 전송라인
FL: 피드백 라인 111: 차동 스윙 레벨 설정부
113: 프리 앰파시스 설정부 115: 송신 제어부
121: 클럭 데이터 복원 회로 125: 수신 제어부

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 타이밍 제어부 및, 상기 타이밍 제어부로부터 전송되는 차동 신호의 클럭 데이터 복원을 위한 클럭 데이터 복원 회로를 갖는 데이터 구동부를 포함하는 표시장치의 신호 전송 방법에 있어서,
    상기 차동 신호의 차동 스윙 레벨 레지스터값을 가변하면서, 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 스윙 레벨의 정상 범위값, 및 상기 차동 스윙 레벨의 정상 범위값 대비 낮은 비율인 상기 차동 스윙 레벨의 중심 범위값을 산출하는 단계;
    상기 타이밍 제어부는 산출된 상기 차동 스윙 레벨의 중심 범위값 이내로 상기 차동 신호의 차동 스윙 레벨 레지스터값을 설정하는 단계;
    상기 데이터 구동부는 상기 타이밍 제어부로부터 전송되는 상기 차동 신호의 차동 스윙 레벨을 모니터링하는 단계;
    모니터링된 상기 차동 스윙 레벨이 기저장된 상기 차동 스윙 레벨의 중심 범위값을 벗어나는 경우, 상기 차동 스윙 레벨 레지스터값을 가변하면서, 모니터링된 상기 차동 스윙 레벨이 상기 차동 스윙 레벨의 중심 범위값 이내가 되도록 조정 차동 스윙 레벨을 산출하는 단계; 및
    상기 타이밍 제어부는 산출된 상기 조정 차동 스윙 레벨로 상기 차동 스윙 레벨 레지스터값을 설정하는 단계를 포함하는 신호 전송 방법.
  9. 제 8 항에 있어서,
    상기 차동 신호의 차동 스윙 레벨을 모니터링하는 단계는 프레임 단위로 수행됨을 특징으로 하는 신호 전송 방법.
  10. 제 8 항에 있어서,
    상기 차동 스윙 레벨 레지스터값을 설정하는 단계는 블랭크 기간에 수행됨을 특징으로 하는 신호 전송 방법.
  11. 제 8 항에 있어서,
    상기 차동 스윙 레벨의 정상 범위값 및 중심 범위값 중 적어도 하나를 메모리에 저장하는 단계를 더 포함하는 것을 특징으로 하는 신호 전송 방법.
  12. 제 8 항에 있어서,
    상기 차동 신호의 프리 앰파시스 레지스터값을 가변하면서, 상기 클럭 데이터 복원을 위한 락이 활성화되는 상기 차동 신호의 데이터 패킷에 관한 지터 파라메터(jitter parameter)의 정상 범위값, 및 상기 지터 파라메터의 정상 범위값 대비 소정 비율인 상기 지터 파라메터의 중심 범위값을 산출하는 단계; 및
    상기 타이밍 제어부는 산출된 상기 지터 파라메터의 중심 범위값에 상응하도록 상기 차동 신호의 프리 앰파시스 레지스터값을 설정하는 단계를 더 포함하는 것을 특징으로 하는 신호 전송 방법.
  13. 제 12 항에 있어서,
    상기 데이터 구동부는 상기 타이밍 제어부로부터 전송되는 상기 차동 신호로부터 산출되는 상기 지터 파라메터를 모니터링하는 단계;
    모니터링된 상기 지터 파라메터가 기저장된 상기 지터 파라메터의 중심 범위값을 벗어나는 경우, 상기 프리 앰파시스 레지스터값을 가변하면서, 모니터링된 상기 지터 파라메터가 상기 지터 파라메터의 중심 범위값 이내가 되도록 조정 프리 앰파시스값을 산출하는 단계; 및
    상기 타이밍 제어부는 산출된 상기 조정 프리 앰파시스값으로 상기 프리 앰파시스 레지스터값을 설정하는 단계를 더 포함하는 것을 특징으로 하는 신호 전송 방법.
  14. 제 13 항에 있어서,
    상기 지터 파라메터는 일 데이터 패킷에 대응되는 데이터 기간 대비 상기 데이터 기간에 포함되는 제1 기간의 비율, 또는 상기 데이터 기간 대비 상기 데이터 기간에 포함되는 제2 기간의 비율인 것을 특징으로 하는 신호 전송 방법.
  15. 제 14 항에 있어서,
    상기 데이터 기간은 중심을 기준으로 구분되는 상기 제1 기간 및 상기 제2 기간을 포함함을 특징으로 하는 신호 전송 방법.
  16. 제 15 항에 있어서,
    상기 데이터 기간, 상기 제1 기간 및 상기 제2 기간의 길이는 상기 차동 신호에 포함되는 제1 클럭신호의 주파수보다 높은 주파수를 갖는 제2 클럭신호를 카운트하여 계산됨을 특징으로 하는 신호 전송 방법.
  17. 제 16 항에 있어서,
    상기 데이터 기간은 1H 타임인 것을 특징으로 하는 신호 전송 방법.
  18. 제 13 항에 있어서,
    상기 지터 파라메터를 모니터링하는 단계는 프레임 단위로 수행됨을 특징으로 하는 신호 전송 방법.
  19. 제 13 항에 있어서,
    상기 프리 앰파시스 레지스터값을 설정하는 단계는 블랭크 기간에 수행됨을 특징으로 하는 신호 전송 방법.
  20. 제 12 항에 있어서,
    상기 지터 파라메터의 정상 범위값 및 중심 범위값 중 적어도 하나를 메모리에 저장하는 단계를 더 포함하는 것을 특징으로 하는 신호 전송 방법.
KR1020160121667A 2016-09-22 2016-09-22 신호 전송 방법 KR102557335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160121667A KR102557335B1 (ko) 2016-09-22 2016-09-22 신호 전송 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160121667A KR102557335B1 (ko) 2016-09-22 2016-09-22 신호 전송 방법

Publications (2)

Publication Number Publication Date
KR20180032740A KR20180032740A (ko) 2018-04-02
KR102557335B1 true KR102557335B1 (ko) 2023-07-21

Family

ID=61976423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160121667A KR102557335B1 (ko) 2016-09-22 2016-09-22 신호 전송 방법

Country Status (1)

Country Link
KR (1) KR102557335B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102482009B1 (ko) * 2018-04-24 2022-12-28 삼성디스플레이 주식회사 수신 회로를 포함하는 소스 드라이버 및 그것을 포함하는 표시 장치
KR20210021235A (ko) 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20210086858A (ko) 2019-12-31 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR20210130894A (ko) 2020-04-22 2021-11-02 삼성디스플레이 주식회사 적응적 리프레쉬를 수행하는 표시 장치 및 표시 장치의 구동 방법
KR20230074378A (ko) 2021-11-19 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992159B1 (ko) * 2012-10-30 2019-06-25 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
KR20180032740A (ko) 2018-04-02

Similar Documents

Publication Publication Date Title
KR102557335B1 (ko) 신호 전송 방법
US9524693B2 (en) Display device and method for driving the same
US10354587B2 (en) Display device
US10163386B2 (en) Display device and driving method thereof
TWI690911B (zh) 一種顯示接面裝置
KR101859219B1 (ko) 표시 장치 및 그 구동 방법
TWI480628B (zh) 顯示裝置及其驅動方法，以及使用該顯示裝置之電子設備
US9601089B2 (en) Display device with timing controller connected to source drive integrated circuit by a pair of bidirectional transmission lines, and driving method thereof
KR102126546B1 (ko) 표시 장치의 인터페이스 장치 및 방법
US10930199B2 (en) Display device including timing controller and source driving circuit and method of driving the same
KR20130020338A (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
US20200234665A1 (en) Driving method and driving device of display panel
US20180090056A1 (en) Interface circuit
US11605354B2 (en) Display device, driving circuit and driving method of display device
US11935459B2 (en) Display apparatus
KR102293371B1 (ko) 표시장치
KR20220022769A (ko) 표시장치 및 그의 구동방법
KR102260670B1 (ko) 데이터 구동회로, 그것을 포함하는 표시 장치 및 그것의 동작 방법
KR102480138B1 (ko) 표시 장치
US10825416B2 (en) Interface system and display device including the same
US11283449B2 (en) Interface system and display device including the same
KR102423867B1 (ko) 디스플레이 장치를 포함하는 전자 장치 및 그 구동 방법
KR20210080850A (ko) 디스플레이 장치의 데이터 송수신 방법 및 시스템
KR20160079561A (ko) 영상 표시 시스템
US11847990B2 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right