KR102480138B1

KR102480138B1 - 표시 장치

Info

Publication number: KR102480138B1
Application number: KR1020170179522A
Authority: KR
Inventors: 김나리
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-12-26
Filing date: 2017-12-26
Publication date: 2022-12-21
Also published as: KR20190077937A

Abstract

본 출원은 복수의 인터페이스를 이용할 때 복수의 인터페이스 중 일부 인터페이스에 불량이 발생하는 경우에도 영상 무감 현상이 발생하지 않는 표시 장치에 관한 것이다. 본 출원에 따른 표시 장치는 화상을 표시하는 표시 패널, 표시 패널에 데이터 전압을 공급하는 소스 드라이버 IC, 및 소스 드라이버 IC의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함한다. 본 출원에 따른 표시 장치는 타이밍 컨트롤러와 소스 드라이버 IC 사이의 통신의 정상 여부를 복수의 인터페이스 별로 확인하고, 복수의 인터페이스 각각은 통신의 정상 여부에 관한 정보를 포함하는 락 인터페이스 신호를 출력하고, 복수의 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우, 고장이 발생한 인터페이스를 제외한 인터페이스를 이용하여 구동한다.

Description

표시 장치{DISPLAY DEVICE}

본 출원은 표시 장치에 관한 것이다.

정보화 사회에서 시각 정보를 영상 또는 화상으로 표시하기 위한 표시 장치 분야 기술이 많이 개발되고 있다. 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부, 타이밍 컨트롤러, 및 호스트 시스템을 구비한다. 표시 패널은 데이터 라인들, 게이트 라인들, 데이터 라인들과 게이트 라인들의 교차부에 형성되어 게이트 라인들에 게이트 신호들이 공급될 때 데이터 라인들의 데이터 전압들을 공급받는 복수의 화소들을 포함한다.

데이터 구동부와 타이밍 컨트롤러는 임베디드 포인트 투 포인트 인터페이스 (Embedded Point to point Interface, EPI)를 통하여 통신을 한다. 타이밍 컨트롤러는 데이터 구동부에 디지털 비디오 데이터를 공급한다.

타이밍 컨트롤러가 임베디드 포인트 투 포인트 인터페이스를 통하여 통신을 하는 경우, 1 프레임(1 frame) 내 디지털 비디오 데이터를 공급하는 구간 전 클럭 트레이닝(Clock training, CT) 구간을 통해 통신이 준비되었는지 여부를 먼저 확인한 후 디지털 비디오 데이터를 공급한다.

또한, 타이밍 컨트롤러가 임베디드 포인트 투 포인트 인터페이스를 통하여 통신을 하는 경우, 하나 이상의 인터페이스 또는 페어(pair)를 이용하여 구동할 수 있다. 일 예로, 타이밍 컨트롤러는 2개의 인터페이스를 이용하여 데이터 구동부에 디지털 비디오 데이터를 공급할 수 있다. 이를 2 페어 모드(2 pair mode)로 정의할 수 있다.

그러나, 복수의 인터페이스를 이용할 때 복수의 인터페이스 중 일부 인터페이스에 불량이 발생하는 경우, 인터페이스의 이상 유무를 확인하는 락(LOCK) 신호가 일괄적으로 로우(Low) 로직 레벨을 갖는다. 락 신호가 로우 로직 레벨을 갖는 경우 실패(fail) 상태로 처리되어, 불량 감지 포인트(Bad Detection Point, BDP) 신호가 출력된다. 불량 감지 포인트 신호가 출력됨에 따라, 표시 패널 상에서 화상을 전혀 표시하지 않는 영상 무감 현상이 발생하는 문제가 있다.

본 출원은 복수의 인터페이스를 이용할 때 복수의 인터페이스 중 일부 인터페이스에 불량이 발생하는 경우에도 영상 무감 현상이 발생하지 않는 표시 장치를 제공하고자 한다.

본 출원에 따른 표시 장치는 화상을 표시하는 표시 패널, 표시 패널에 데이터 전압을 공급하는 소스 드라이버 IC, 및 소스 드라이버 IC의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함한다. 본 출원에 따른 표시 장치는 타이밍 컨트롤러와 소스 드라이버 IC 사이의 통신의 정상 여부를 복수의 인터페이스 별로 확인하고, 복수의 인터페이스 각각은 통신의 정상 여부에 관한 정보를 포함하는 락 인터페이스 신호를 출력하고, 복수의 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우, 고장이 발생한 인터페이스를 제외한 인터페이스를 이용하여 구동한다.

본 출원에 따른 표시 장치는 통신의 정상 여부를 통신의 정상 여부에 관한 정보를 포함하는 락 인터페이스 신호를 복수 개 이용하여, 복수의 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우, 고장이 발생한 인터페이스를 제외한 인터페이스를 이용하여 구동한다. 이에 따라, 본 출원에 따른 표시 장치는 복수의 인터페이스를 이용할 때 복수의 인터페이스 중 일부 인터페이스에 불량이 발생하는 경우에도 영상 무감 현상이 발생하지 않는다.

도 1은 본 출원에 따른 표시 장치의 사시도이다.
도 2는 본 출원에 따른 표시 장치의 블록도이다.
도 3은 도 2의 화소를 나타낸 회로도이다.
도 4는 본 출원의 일 예에 따른 타이밍 컨트롤러를 나타낸 도면이다.
도 5는 본 출원의 일 예에 따른 표시 장치의 구동 흐름도이다.
도 6은 본 출원의 일 예에 따른 락 인터페이스 신호의 로직 레벨 및 데이터 전송 속도를 나타낸 표이다.
도 7은 도 6의 인터페이스 별 데이터 전송을 나타낸 타이밍도이다.
도 8은 본 출원의 다른 예에 따른 락 인터페이스 신호의 로직 레벨 및 구동 주파수를 나타낸 표이다.
도 9는 도 8의 인터페이스 별 데이터 전송을 나타낸 타이밍도이다.
도 10은 본 출원의 또 다른 예에 따른 락 인터페이스 신호의 로직 레벨, 데이터 전송 속도, 및 구동 주파수를 나타낸 표이다.
도 11은 도 10의 인터페이스 별 데이터 전송을 나타낸 타이밍도이다.
도 12는 본 출원의 일 예에 따른 표시 패널의 정면도이다.

본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원은 청구항의 범주에 의해 정의될 뿐이다.

본 출원의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 출원의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 첨부된 도면을 참조하여 본 출원의 실시예를 상세히 설명하기로 한다.

도 1은 본 출원에 따른 표시 장치의 사시도이다. 도 2는 본 출원에 따른 표시 장치의 블록도이다. 도 3은 도 2의 화소를 나타낸 회로도이다. 본 출원에 따른 표시 장치는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130), 연성필름(140), 인쇄회로보드(Printed Circuit Board, PCB)(150), 연결부(160), 제 2 인쇄회로보드(170), 타이밍 컨트롤러(Timing Controller, T-con)(200), 및 호스트 시스템(Host System)(300)을 포함한다. 이하에서는 본 출원에 따른 표시 장치가 유기 발광 표시 장치(Organic Light Emitting Display Device)인 경우를 가정하여 설명하기로 한다.

표시 패널(110)은 하부 기판(111)과 상부 기판(112)을 포함한다. 하부 기판(111)은 플라스틱 또는 유리로 이루어진 박막 트랜지스터 기판일 수 있다. 상부 기판(112)은 플라스틱 필름, 유리 기판, 또는 보호 필름으로 이루어진 봉지 기판일 수 있다.

하부 기판(111)은 표시 영역과 표시 영역의 주변에 마련된 비표시 영역을 포함한다. 표시 영역은 화소(P)들이 마련되어 화상을 표시하는 영역이다. 하부 기판(111)에는 게이트 라인들(GL1~GLp, p는 2 이상의 양의 정수), 데이터 라인들(DL1~DLq, q는 2 이상의 양의 정수) 및 센싱 라인들(SL1~SLq)이 배치된다. 데이터 라인들(DL1~DLq)과 센싱 라인들(SL1~SLq)은 서로 평행하게 배치될 수 있다. 데이터 라인들(DL1~DLq) 및 센싱 라인들(SL1~SLq)은 게이트 라인들(GL1~GLp)과 교차하도록 배치될 수 있다.

화소(P)들 각각은 유기 발광 다이오드(organic light emitting diode, OLED) 및 화소 구동부(PD)를 포함한다. 도 2에서는 설명의 편의를 위해 제 j(j는 1≤≤j≤≤q을 만족하는 양의 정수) 데이터 라인(DLj), 제 j 센싱 라인(SLj), 제 k(k는 1≤≤k≤≤p을 만족하는 양의 정수) 스캔 라인(Sk), 및 제 k 센싱 신호 라인(SSk)에 접속된 화소(P)만을 도시하였다. 제 k 스캔 라인(Sk) 및 제 k 센싱 신호 라인(SSk)은 제 k 게이트 라인(GLk)에 포함된다.

유기 발광 다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기 발광 다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 고전위 전압(ELVDD)보다 낮은 저전위 전압(ELVSS)이 공급되는 저전위 전압 라인(ELVSSL)에 접속될 수 있다.

유기 발광 다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기 발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기 발광 다이오드(OLED)는 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 정공과 전자가 서로 결합하여 발광하게 된다.

화소 구동부(PD)는 유기 발광 다이오드(OLED)와 제j 센싱 라인(SLj)으로 전류를 공급한다. 화소 구동부(PD)는 구동 트랜지스터(Driving Transistor)(DT), 스캔 라인(Sk)의 스캔 신호에 의해 제어되는 제 1 트랜지스터(ST1), 센싱 신호 라인(SSk)의 센싱 신호에 의해 제어되는 제 2 트랜지스터(ST2), 및 커패시터(capacitor)(C)를 포함할 수 있다.

화소 구동부(PD)는 표시 모드에서 화소(P)에 접속된 스캔 라인(Sk)으로부터 스캔 신호가 공급될 때 화소(P)에 접속된 데이터 라인(DLj)의 데이터 전압(VDATA)을 공급받고, 데이터 전압(VDATA)에 따른 구동 트랜지스터(DT)의 전류를 유기 발광 다이오드(OLED)에 공급한다. 화소 구동부(PD)는 센싱 모드에서 화소(P)에 접속된 센싱 신호 라인(SSk)으로부터 센싱 신호가 공급될 때 구동 트랜지스터(DT)의 전류를 화소(P)에 접속된 센싱 라인(SLj)으로 흘린다.

구동 트랜지스터(DT)는 고전위 전압 라인(ELVDDL)과 유기 발광 다이오드(OLED) 사이에 마련된다. 구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 고전위 전압 라인(ELVDDL)으로부터 유기 발광 다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제 1 트랜지스터(ST1)의 제 1 전극에 접속되고, 소스 전극은 유기 발광 다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 고전위 전압(ELVDD)이 공급되는 고전위 전압 라인(ELVDDL)에 접속될 수 있다.

제 1 트랜지스터(ST1)는 제 k 스캔 라인(Sk)의 제 k 스캔 신호에 의해 턴-온 되어 제 j 데이터 라인(DLj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제 1 트랜지스터(T1)의 게이트 전극은 제 k 스캔 라인(Sk)에 접속되고, 제 1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제 2 전극은 제 j 데이터 라인(DLj)에 접속될 수 있다. 제1 트랜지스터(ST1)는 스캔 트랜지스터로 통칭될 수 있다.

제 2 트랜지스터(ST2)는 제 k 센싱 신호 라인(SSk)의 제 k 센싱 신호에 의해 턴-온 되어 제 j 센싱 라인(SLj)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제 2 트랜지스터(ST2)의 게이트 전극은 제 k 센싱 신호 라인(SSk)에 접속되고, 제 1 전극은 제 j 센싱 라인(SLj)에 접속되며, 제 2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다. 제 2 트랜지스터(ST2)는 센싱 트랜지스터로 통칭될 수 있다.

커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 마련된다. 커패시터(C)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압 간의 차전압을 저장한다.

도 2에서는 구동 트랜지스터(DT)와 제 1 및 제 2 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제 1 및 제 2 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있다. 또한, 제 1 전극은 소스 전극일 수 있고 제 2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않는 것에 주의하여야 한다. 즉, 제 1 전극은 드레인 전극일 수 있고 제 2 전극은 소스 전극일 수 있다.

표시 모드에서, 제 k 스캔 라인(Sk)에 스캔 신호가 공급될 때 제 j 데이터 라인(DLj)의 데이터 전압(VDATA)이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제 k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제 j 센싱라인(SEj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 이로 인해, 표시 모드에서 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 유기 발광 다이오드(OLED)에 공급되며, 유기 발광 다이오드(OLED)는 구동 트랜지스터(DT)의 전류에 따라 발광한다. 이때, 데이터 전압(VDATA)은 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도를 보상한 전압이므로, 구동 트랜지스터(DT)의 전류는 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도에 의존하지 않는다.

센싱 모드에서, 제 k 스캔 라인(Sk)에 스캔 신호가 공급될 때 제 j 데이터 라인의 센싱 전압이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제 k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제 j 센싱 라인(SLj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 또한, 제 k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제 2 트랜지스터(ST2)가 턴-온되어 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 제 j 센싱 라인(SLj)으로 흐르도록 한다.

게이트 구동부(120)는 타이밍 컨트롤러(200)로부터 게이트 구동부 제어 신호(GCS)를 입력받는다. 게이트 구동부(120)는 게이트 구동부 제어 신호(GCS)에 따라 게이트 신호들을 게이트 라인들(GL1~GLp)에 공급한다. 게이트 신호들은 스캔 신호 및 센싱 신호를 포함한다. 게이트 구동부(120)는 표시 패널(110)의 표시 영역의 일측 또는 양측 바깥쪽의 비표시 영역에 GIP(gate driver in panel) 방식으로 형성될 수 있다.

데이터 구동부(130)는 타이밍 컨트롤러(200)로부터 보상 디지털 비디오 데이터(CDATA)와 데이터 구동부 제어 신호(DCS)를 입력받는다. 보상 디지털 비디오 데이터(CDATA)는 디지털 비디오 데이터(DATA)에 구동 트랜지스터(DT)의 문턱 전압을 보상하는 외부 보상 및 유기 발광 다이오드(OLED)의 열화 정도를 보상하는 잔상 보상을 수행하여 보정된 디지털 비디오 데이터이다. 데이터 구동부(130)는 데이터 구동부 제어 신호(DCS)에 따라 보상 디지털 비디오 데이터(CDATA)를 아날로그 데이터 전압으로 변환하여 데이터 라인들(DL1~DLq)에 공급한다. 게이트 구동부(120)에서 공급하는 스캔 신호들에 의해 데이터 전압들이 공급될 화소(P)들이 선택된다. 선택된 화소(P)들은 데이터 전압들을 공급받아 소정의 밝기로 발광한다.

데이터 구동부(130)는 센싱 라인들(SL1~SLq)로부터 센싱 전압 또는 센싱 전류를 공급받는다. 데이터 구동부(130)는 센싱 전압 또는 센싱 전류를 이용하여 각각의 화소(P)들의 구동 트랜지스터(DT)의 문턱 전압 및 유기 발광 다이오드(OLED)의 열화 정도에 관한 정보를 포함하는 센싱 데이터(SEN)를 생성한다. 데이터 구동부(130)는 센싱 데이터(SEN)를 타이밍 컨트롤러(200)로 공급한다.

데이터 구동부(130)는 복수의 소스 드라이버 IC(Source Driver Integrated Circuit, SDIC)(131)들을 포함한다. 소스 드라이버 IC(131)들 각각은 연성필름(140)들 각각에 실장된다. 연성필름(140)들 각각은 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 TAB(Tape Automated Bonding) 방식으로 하부 기판(111) 상에 마련된 패드들 상에 부착될 수 있다. 패드들은 데이터 라인들(DL1~DLq)과 연결되어 있어, 소스 드라이버 IC(131)들은 데이터 라인들(DL1~DLq)에 연결될 수 있다.

연성필름(140)들 각각은 칩 온 필름(Chip On Film, COF) 방식 또는 칩 온 플라스틱(chip on plastic, COP) 방식으로 마련될 수 있다. 칩 온 필름은 폴리이미드(polyimide)와 같은 베이스 필름과 베이스 필름 상에 마련된 복수의 도전성 리드선들을 포함할 수 있다. 연성필름(140)들 각각은 휘어지거나 구부러질 수 있다. 연성필름(140)들 각각은 표시 패널(110)의 하부 기판(111)과 인쇄회로보드(150)에 부착될 수 있다.

제 1 인쇄회로보드(150)는 연성필름(140)들에 부착될 수 있다. 제 1 인쇄회로보드(150)는 타이밍 컨트롤러(200)를 실장할 수 있다. 제 1 인쇄회로보드(150)는 연성 인쇄회로보드(flexible printed circuit board, FPCB)일 수 있다. 제 1 인쇄회로보드(150)는 연결부(160)를 통해 제 2 인쇄회로보드(170)와 연결된다.

연결부(160)는 제 1 인쇄회로보드(150)와 제 2 인쇄회로보드(170)를 연결한다. 연결부(160)는 타이밍 컨트롤러(200)와 호스트 시스템(300) 사이에서 Vx1 인터페이스를 적용한 입출력 단자인 버스(Bus)를 포함한 복수의 배선일 수 있다. Vx1 인터페이스는 빠른 속도로 복수의 입력 데이터를 처리할 수 있는 인터페이스이다. 그러나 이에 한정되지 않고, 연결부(160)는 데이터를 전송할 수 있는 임의의 인터페이스와 임의의 입출력 단자를 포함하는 복수의 배선으로 구현될 수 있다.

제 2 인쇄회로보드(170)는 표시 장치에 전원 전압들 및 구동 신호들을 공급한다. 제 2 인쇄회로보드(170)는 호스트 시스템(300)을 실장할 수 있다. 제 2 인쇄회로보드(170)는 연결부(160)에 의해 인쇄회로보드(150)와 연결된다.

타이밍 컨트롤러(200)는 호스트 시스템(300)으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호(TS)들을 입력받는다. 호스트 시스템(300)은 호스트 시스템은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함한다. 호스트 시스템(300)은 외부로부터 입력된 디지털 비디오 데이터(DATA)를 표시 패널(110)에 표시하기에 적합한 형식(format)으로 변환한다.

타이밍 신호(TS)들은 수직 동기 신호(vertical synchronization signal), 수평 동기 신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal), 도트 클럭(dot clock) 등을 포함할 수 있다. 수직 동기 신호는 1 프레임 기간을 정의하는 신호이다. 수평 동기 신호는 표시 패널(110)의 1 수평 라인의 화소(P)들에 데이터 전압들을 공급하는 데 필요한 1 수평 기간을 정의하는 신호이다. 데이터 인에이블 신호는 유효한 데이터가 입력되는 기간을 정의하는 신호이다. 도트 클럭은 소정의 짧은 주기로 반복되는 신호이다.

타이밍 컨트롤러(200)는 게이트 구동부(120)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위해, 타이밍 신호(TS)들에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 구동부 제어 신호(GCS)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 구동부 제어 신호(DCS)를 생성한다. 타이밍 컨트롤러(200)는 게이트 구동부(120)에 게이트 구동부 제어 신호(GCS)를 출력하고, 데이터 구동부(130)에 데이터 구동부 제어 신호(DCS)를 출력한다.

타이밍 컨트롤러(200)는 데이터 구동부(130)로부터 센싱 데이터(SEN)를 입력받는다. 타이밍 컨트롤러(200)는 센싱 데이터(SEN)를 이용하여 외부 보상 및 잔상 보상을 수행할 수 있는 보상 데이터를 생성한다. 타이밍 컨트롤러는 보상 데이터를 이용하여 외부 보상 및 잔상 보상을 수행한다. 타이밍 컨트롤러(200)는 외부 보상 및 잔상 보상을 완료한 보상 디지털 비디오 데이터(CDATA)를 데이터 구동부(130)로 공급한다.

도 4는 본 출원의 일 예에 따른 타이밍 컨트롤러(200)를 나타낸 도면이다. 본 출원의 일 예에 따른 타이밍 컨트롤러(200)는 확인부(400) 및 통신부(500)를 포함한다.

확인부(400)는 타이밍 컨트롤러(200)와 소스 드라이버 IC(131) 사이의 통신의 정상 여부를 확인한다. 확인부(400)는 1 프레임(1 frame) 내 디지털 비디오 데이터(DATA)를 공급하기 전 통신의 정상 여부를 확인한다. 확인부(400)는 클럭 트레이닝(Clock training, CT) 구간을 통해 통신이 준비되었는지 여부를 확인한다.

확인부(400)는 통신의 정상 여부를 인터페이스 별로 확인한다. 확인부(400)는 복수의 오류 검출부(410, 420)를 포함한다. 도 4에서는 확인부(400)가 제 1 및 제 2 오류 검출부(410, 420)를 갖는 경우를 예시하였다. 그러나 이에 한정되지 않으며, 확인부(400)는 사용되는 인터페이스의 개수와 동일한 개수의 오류 검출부(410, 420)를 가질 수 있다.

타이밍 컨트롤러(200)가 임베디드 포인트 투 포인트 인터페이스(Embedded Point-to-point Interface, EPI)를 통하여 통신을 하는 경우, 복수의 오류 검출부(410, 420) 각각은 인터페이스(EPI)를 통하여 데이터를 공급받는다. 제 1 오류 검출부(410)는 제 1 인터페이스(EPI1)가 전송하는 데이터를 공급받는다. 제 2 오류 검출부(420)는 제 2 인터페이스(EPI2)가 전송하는 데이터를 공급받는다.

제 1 오류 검출부(410)는 제 1 인터페이스(EPI1)에서 공급하는 데이터 및 제 1 인터페이스(EPI1)의 통신 상태의 이상 유무를 판단한다. 제 1 오류 검출부(410)는 제 1 인터페이스(EPI1)에 이상의 없는 경우 하이(High, H) 로직 레벨의 신호를 출력한다. 제 1 오류 검출부(410)는 제 1 인터페이스(EPI1)에 이상의 있는 경우 로우(Low, L) 로직 레벨의 신호를 출력한다.

제 2 오류 검출부(420)는 제 2 인터페이스(EPI2)에서 공급하는 데이터 및 제 2 인터페이스(EPI2)의 통신 상태의 이상 유무를 판단한다. 제 2 오류 검출부(420)는 제 2 인터페이스(EPI2)에 이상의 없는 경우 하이(High, H) 로직 레벨의 신호를 출력한다. 제 2 오류 검출부(420)는 제 2 인터페이스(EPI2)에 이상의 있는 경우 로우(Low, L) 로직 레벨의 신호를 출력한다.

통신부(500)는 확인부(400)에서 출력된 신호와 소스 드라이버 IC(131)로부터 입력된 락 신호(LOCK)를 이용하여 락 인터페이스 신호(LOCK_EPI)를 출력한다. 락 인터페이스 신호(LOCK_EPI)는 통신의 정상 여부에 관한 정보를 포함한다. 통신부(500)가 통신이 정상적으로 이루어지는 인터페이스와 통신을 수행하는 경우, 락 인터페이스 신호(LOCK_EPI)는 하이 로직 레벨을 갖는다. 통신부(500)가 통신 중 오류가 발생한 인터페이스와 통신을 수행하는 경우, 락 인터페이스 신호(LOCK_EPI)는 로우 로직 레벨을 갖는다.

통신부(500)는 복수의 논리곱(AND) 게이트(510, 520)를 포함한다. 도 4에서는 통신부(500)가 제 1 및 제 2 논리곱 게이트(510, 520)를 갖는 경우를 예시하였다. 그러나 이에 한정되지 않으며, 통신부(500)는 사용되는 인터페이스의 개수와 동일한 개수의 논리곱 게이트(510, 520)를 가질 수 있다.

제 1 논리곱 게이트(510)는 제 1 오류 검출부(410)에서 출력된 신호와 락 신호(LOCK)를 입력받는다. 제 1 논리곱 게이트(510)는 락 신호(LOCK)가 정상적으로 입력되고 제 1 오류 검출부(410)에서 출력된 신호가 하이 로직 레벨을 갖는 경우, 하이 로직 레벨을 갖는 제 1 락 인터페이스 신호(LOCK_EPI1)를 출력한다. 제 1 논리곱 게이트(510)는 락 신호(LOCK)가 정상적으로 입력되지 않거나 제 1 오류 검출부(410)에서 출력된 신호가 로우 로직 레벨을 갖는 경우, 로우 로직 레벨을 갖는 제 1 락 인터페이스 신호(LOCK_EPI1)를 출력한다.

제 2 논리곱 게이트(520)는 제 2 오류 검출부(420)에서 출력된 신호와 락 신호(LOCK)를 입력받는다. 제 2 논리곱 게이트(520)는 락 신호(LOCK)가 정상적으로 입력되고 제 2 오류 검출부(420)에서 출력된 신호가 하이 로직 레벨을 갖는 경우, 하이 로직 레벨을 갖는 제 2 락 인터페이스 신호(LOCK_EPI2)를 출력한다. 제 2 논리곱 게이트(520)는 락 신호(LOCK)가 정상적으로 입력되지 않거나 제 2 오류 검출부(420)에서 출력된 신호가 로우 로직 레벨을 갖는 경우, 로우 로직 레벨을 갖는 제 2 락 인터페이스 신호(LOCK_EPI2)를 출력한다.

복수의 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)를 생성하는 경우, 복수의 인터페이스 중 일부 인터페이스에서 고장이 발생하더라도 나머지 인터페이스를 통해서 데이터가 공급될 수 있다. 이에 따라, 복수의 인터페이스 중 일부 인터페이스에서 고장이 발생하는 경우 모든 인터페이스에서 데이터가 공급되지 않아 화상이 전혀 표시되지 않는 영상 무감 현상을 방지할 수 있다.

도 5는 본 출원의 일 예에 따른 표시 장치의 구동 흐름도이다.

첫 번째로, 매 프레임 시작 시 클럭 트레이닝(Clock Training, CT) 구간을 갖는다. 일 예에 따른 인터페이스(EPI)는 클럭 트레이닝 구간을 통해 통신의 정상 여부를 확인한다. 각각의 인터페이스(EPI)는 클럭 트레이닝 구간이 종료된 후 디지털 비디오 데이터(DATA)를 전송한다.

클럭 트레이닝 구간 이후, 제 1 락 인터페이스 신호(LOCK_EPI1)의 로직 레벨을 확인한다. 클럭 트레이닝 구간의 종료 이후 제 1 오류 검출부(410)의 출력 신호 및 락 신호(LOCK)가 통신부(500)로 공급된다. 이에 따라, 제 1 논리곱 게이트(510)는 제 1 오류 검출부(410)의 출력 신호 및 락 신호(LOCK)의 로직 레벨을 바탕으로 제 1 락 인터페이스 신호(LOCK_EPI1)를 출력할 수 있다.

클럭 트레이닝 구간 이후, 제 2 락 인터페이스 신호(LOCK_EPI2)의 로직 레벨을 확인한다. 클럭 트레이닝 구간의 종료 이후 제 2 오류 검출부(420)의 출력 신호 및 락 신호(LOCK)가 통신부(500)로 공급된다. 이에 따라, 제 2 논리곱 게이트(520)는 제 2 오류 검출부(420)의 출력 신호 및 락 신호(LOCK)의 로직 레벨을 바탕으로 제 2 락 인터페이스 신호(LOCK_EPI2)를 출력할 수 있다. 제 2 락 인터페이스 신호(LOCK_EPI2)는 제 1 락 인터페이스 신호(LOCK_EPI1)보다 뒤에 출력될 수도 있고, 제 1 락 인터페이스 신호(LOCK_EPI1)와 동시에 출력될 수도 있다.

제 1 및 제 2 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)의 출력 이후, 타이밍 컨트롤러(200)는 인터페이스(EPI1, EPI2)들 각각이 정상적인지 여부를 판단한다. 타이밍 컨트롤러(200)는 제 1 및 제 2 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2) 각각의 로직 레벨을 이용하여 인터페이스(EPI1, EPI2) 각각의 고장 발생 여부를 확인할 수 있다. 타이밍 컨트롤러(200)는 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)가 로우 로직 레벨을 갖는 경우 해당 인터페이스(EPI1, EPI2)에서 고장이 발생한 것으로 판단한다.

일 예에 따른 표시 장치는 모든 인터페이스(EPI1, EPI2)가 정상적인 경우, 복수 개의 인터페이스(EPI, EPI2)를 사용하여 구동한다. 일 예로, 2개의 인터페이스를 사용하는 표시 장치에서 제 1 및 제 2 인터페이스(EPI1, EPI2)가 모두 정상적인 경우, 타이밍 컨트롤러(200)는 2개의 인터페이스(EPI1, EPI2)를 이용하여 소스 드라이버 IC(131)에 디지털 비디오 데이터(DATA)를 공급할 수 있다. 이를 2 페어 모드(2 pair mode)로 정의할 수 있다.

복수의 인터페이스(EPI1, EPI2)를 사용하여 디지털 비디오 데이터(DATA)를 공급하는 경우, 서로 다른 인터페이스(EPI1, EPI2)에서 서로 다른 디지털 비디오 데이터(DATA)를 동시에 공급한다. 일 예로, 동일한 전송 속도를 갖는 인터페이스(EPI1, EPI2)를 2개 사용하는 경우 하나의 인터페이스(EPI1)의 전송 속도를 2배로 증가시키는 것과 동일한 효과를 갖는다. 이에 따라, 동일한 시간 동안 보다 많은 양의 디지털 비디오 데이터(DATA)를 전송할 수 있다. 많은 양의 디지털 비디오 데이터(DATA)를 전송하는 경우, 표시 패널(110)에 데이터 전압을 공급하는 주기를 감소시킬 수 있다. 이에 따라, 표시 장치의 구동 주파수를 높일 수 있다.

일 예에 따른 표시 장치는 2개의 인터페이스(EPI1, EPI2)가 모두 정상적인 경우, 표시 장치의 구동 주파수를 단일한 인터페이스(EPI1)를 이용할 때보다 2배 증가시킨다. 일 예로, 단일한 인터페이스(EPI1)를 사용하는 경우 표시 장치의 구동 주파수가 60㎐인 경우, 2개의 인터페이스(EPI1, EPI2)가 모두 정상적인 경우의 구동 주파수는 120㎐가 된다.

일 예에 따른 표시 장치는 일부 인터페이스(EPI2)에서 고장이 발생한 경우, 고장이 발생한 인터페이스를 제외한 나머지 인터페이스(EPI1)를 사용하여 구동한다. 일 예로, 2개의 인터페이스를 사용하는 표시 장치에서 제 2 인터페이스(EPI2)에서 고장이 발생한 경우, 타이밍 컨트롤러(200)는 제 1 인터페이스(EPI1)만을 이용하여 소스 드라이버 IC(131)에 디지털 비디오 데이터(DATA)를 공급할 수 있다. 이를 1 페어 모드(1 pair mode)로 정의할 수 있다.

단일한 인터페이스(EPI1)를 사용하여 디지털 비디오 데이터(DATA)를 공급하는 경우, 인터페이스(EPI1, EPI2)를 2개 사용하는 경우보다 동일한 시간 동안 공급되는 디지털 비디오 데이터(DATA)의 양이 절반으로 감소한다. 이 경우 표시 패널(110) 상에 화상을 그대로 표현하기 위해서는 하나의 인터페이스(EPI1)의 데이터 전송 속도를 증가시키거나, 표시 장치의 구동 주파수를 감소시켜야 한다. 저해상도 표시 장치에서는 인터페이스(EPI1)의 데이터 전송 속도를 증가시켜 구동 주파수를 유지할 수 있다. 그러나, 고해상도 표시 장치에서는 공급하여야 하는 디지털 비디오 데이터(DATA)의 용량이 증가하므로, 인터페이스(EPI1)의 데이터 전송 속도를 증가시키는 것은 한계가 있다. 이에 따라, 고해상도 표시 장치에서는 구동 주파수를 감소시켜야 화상 표현 상태를 유지할 수 있다.

일 예에 따른 표시 장치는 1개의 인터페이스(EPI1)만을 이용하는 경우, 표시 장치의 구동 주파수를 2개의 인터페이스(EPI1, EPI2)를 이용할 때보다 절반으로 감소시킨다. 일 예로, 2개의 인터페이스(EPI1, EPI2)를 사용하는 경우 표시 장치의 구동 주파수가 120㎐인 경우, 1개의 인터페이스(EPI1)만을 이용하는 경우의 구동 주파수는 120㎐가 된다.

일 예에 따른 표시 장치는 타이밍 컨트롤러(200)와 소스 드라이버 IC(131) 사이의 통신의 정상 여부를 복수의 인터페이스(EPI) 별로 확인하고, 복수의 인터페이스(EPI) 각각은 통신의 정상 여부에 관한 정보를 포함하는 락 인터페이스 신호(LOCK_EPI)를 출력하고, 복수의 인터페이스(EPI) 중 일부 인터페이스에 고장이 발생하는 경우, 고장이 발생한 인터페이스를 제외한 인터페이스를 이용하여 구동한다.

이에 따라, 복수의 인터페이스 중 일부 인터페이스에서 고장이 발생하더라도 나머지 인터페이스를 통해서 데이터가 공급될 수 있다. 이에 따라, 복수의 인터페이스 중 일부 인터페이스에서 고장이 발생하는 경우 모든 인터페이스에서 데이터가 공급되지 않아 화상이 전혀 표시되지 않는 영상 무감 현상을 방지할 수 있다.

일 예에 따른 타이밍 컨트롤러(200)는 인터페이스(EPI1, EPI2) 중 일부 인터페이스(EPI2)에 고장이 발생하는 경우 소스 드라이버 IC(131)로 에러 코드를 전송한다. 에러 코드는 인터페이스(EPI2)의 고장 발생 시점 및 고장 발생 내용을 포함할 수 있다. 에러 코드는 소스 드라이버 IC(131) 중 인터페이스(EPI2)의 고장으로 인하여 디지털 비디오 데이터(DATA)를 공급받지 못하는 소스 드라이버 IC(131)들 모두에 공급될 수 있다.

에러 코드를 공급받은 소스 드라이버 IC(131)는 고장이 발생하지 않은 다른 인터페이스(EPI1)로부터 디지털 비디오 데이터(DATA)를 공급받는다. 이에 따라, 소스 드라이버 IC(131)는 데이터 전압을 차질 없이 생성할 수 있고, 표시 패널(110)에 데이터 전압을 공급할 수 있다.

도 6은 본 출원의 일 예에 따른 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)의 로직 레벨 및 데이터 전송 속도를 나타낸 표이다.

본 출원의 일 예에 따른 표시 장치는 2개의 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)를 사용한다. 또한, 본 출원의 일 예에 따른 표시 장치는 가로로 1920개, 세로로 1080개의 화소(P)를 갖는 풀 고화질(FHD) 해상도를 갖는다. 또한, 본 출원의 일 예에 따른 표시 장치는 10개의 소스 드라이버 IC(131)를 갖는다. 소스 드라이버 IC(131)의 개수가 증가할수록 데이터 전압을 표시 패널(110)에 전체적으로 신속하게 공급할 수 있어, 표시 장치의 구동 주파수를 증가시킬 수 있다.

가로로 1920개, 세로로 1080개의 화소(P)를 갖는 표시 장치는 현재 표시 장치 중 해상도가 낮은 편에 속한다. 이에 따라, 본 출원의 일 예에 따른 표시 장치는 2개의 인터페이스(EPI1, EPI2)를 모두 사용할 때의 구동 주파수와 1개의 인터페이스(EPI1)만 사용할 때의 구동 주파수를 일정하게 유지할 수 있다. 일 예에 따른 표시 장치는 120㎐의 구동 주파수를 유지한다.

제 1 및 제 2 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)가 모두 하이(H) 로직 레벨을 갖는 경우, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 모두 이용하여 디지털 비디오 데이터(DATA)를 소스 드라이버 IC(131)로 공급할 수 있다. 제 1 인터페이스(EPI1)의 데이터 전송 속도는 0.8Gbps이다. 제 2 인터페이스(EPI2)의 데이터 전송 속도 또한 0.8Gbps이다. 제 1 및 제 2 인터페이스(EPI1, EPI2) 각각은 1초 동안 0.8기가바이트의 데이터를 전송한다. 이와 같이 구동하는 경우 1초 동안 가로로 1920개, 세로로 1080개의 화소(P)를 갖는 표시 패널(110)에 120회 데이터 전압을 공급할 수 있다.

제 1 락 인터페이스 신호(LOCK_EPI1)가 하이(H) 로직 레벨, 제 2 락 인터페이스 신호(LOCK_EPI2)가 로우(L) 로직 레벨을 갖는 경우, 제 1 인터페이스(EPI1)만을 이용하여 디지털 비디오 데이터(DATA)를 소스 드라이버 IC(131)로 공급할 수 있다. 제 1 인터페이스(EPI1)의 데이터 전송 속도는 1.6Gbps이다. 제 1 인터페이스(EPI1)만 이용할 경우, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 모두 이용하는 경우 대비 데이터 전송 속도를 2배로 증가시켜, 1초 동안 1.6기가바이트의 데이터를 전송한다. 이와 같이 구동하는 경우에도 1초 동안 가로로 1920개, 세로로 1080개의 화소(P)를 갖는 표시 패널(110)에 120회 데이터 전압을 공급할 수 있다.

제 1 락 인터페이스 신호(LOCK_EPI1)가 로우(H) 로직 레벨, 제 2 락 인터페이스 신호(LOCK_EPI2)가 하이(H) 로직 레벨을 갖는 경우, 제 2 인터페이스(EPI2)만을 이용하여 디지털 비디오 데이터(DATA)를 소스 드라이버 IC(131)로 공급할 수 있다. 제 2 인터페이스(EPI1)의 데이터 전송 속도는 1.6Gbps이다. 제 2 인터페이스(EPI2)만 이용할 경우, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 모두 이용하는 경우 대비 데이터 전송 속도를 2배로 증가시켜, 1초 동안 1.6기가바이트의 데이터를 전송한다. 이와 같이 구동하는 경우에도 1초 동안 가로로 1920개, 세로로 1080개의 화소(P)를 갖는 표시 패널(110)에 120회 데이터 전압을 공급할 수 있다.

도 7은 도 6의 인터페이스 별 데이터 전송을 나타낸 타이밍도이다. 제 1 구간(T1)에서는 제 1 및 제 2 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)가 모두 하이(H) 로직 레벨을 갖는 경우를 나타냈다. 또한, 제 2 구간(T2)에서는 제 1 락 인터페이스 신호(LOCK_EPI1)가 하이(H) 로직 레벨, 제 2 락 인터페이스 신호(LOCK_EPI2)가 로우(L) 로직 레벨을 갖는 경우를 나타냈다. 또한, 제 3 구간에서는 제 1 락 인터페이스 신호(LOCK_EPI1)가 로우(L) 로직 레벨, 제 2 락 인터페이스 신호(LOCK_EPI2)가 하이(H) 로직 레벨을 갖는 경우를 나타냈다. 또한, 제 1 내지 제 3 구간(T1~T3)에서 디지털 비디오 데이터(DATA)는 제 1 내지 제 4 데이터(D1~D4)가 반복적으로 입력되어 표시 패널(110)에 화상을 표시하는 경우를 나타냈다.

제 1 구간(T1)에서 제 1 인터페이스(EPI1)는 제 1 및 제 2 데이터(D1, D2)를 반복적으로 공급한다. 제 1 구간(T1)에서 제 2 인터페이스(EPI2)는 제 3 및 제 4 데이터(D3, D4)를 반복적으로 공급한다. 제 1 구간(T1)에서 타이밍 컨트롤러(200)는 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하여 제 1 및 제 3 데이터(D1, D3)를 동시에 소스 드라이버 IC(131)로 공급한다. 제 1 구간(T1)에서 타이밍 컨트롤러(200)는 제 1 및 제 3 데이터(D1, D3)를 공급한 후, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하여 제 2 및 제 4 데이터(D2, D4)를 동시에 소스 드라이버 IC(131)로 공급한다. 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하는 경우 제 1 인터페이스(EPI1)만을 이용하는 경우보다 제 1 및 제 2 인터페이스(EPI1, EPI2) 각각의 데이터 전송 속도를 절반으로 하여도 동일한 양의 데이터를 전송할 수 있다.

제 2 구간(T2)에서 제 1 인터페이스(EPI1)는 제 1 내지 제 4 데이터(D1~D4)를 반복적으로 공급한다. 제 2 구간(T2)에서 타이밍 컨트롤러(200)는 제 1 인터페이스(EPI1)만을 이용하여 제 1 내지 제 4 데이터(D1~D4)를 순차적으로 소스 드라이버 IC(131)로 공급한다. 제 1 인터페이스(EPI1)만을 이용하는 경우, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하는 경우보다 제 1 인터페이스(EPI1)의 데이터 전송 속도를 2배로 증가시켜야 동일한 양의 데이터를 전송할 수 있다. 데이터 전송 속도가 증가하는 경우 제 2 구간(T2)에서 제 1 내지 제 4 데이터(D1~D4) 각각을 전송하는 시간은 감소한다. 또한, 제 1 내지 제 4 데이터(D1~D4)의 전송 중 데이터의 종류가 변화하는 속도가 증가한다. 제 2 구간(T2)에서 제 2 인터페이스(EPI2)는 고장이 발생하였으므로 데이터를 전송하지 않는 블랭크(BLK) 상태를 유지한다.

제 3 구간(T3)에서 제 2 인터페이스(EPI2)는 제 1 내지 제 4 데이터(D1~D4)를 반복적으로 공급한다. 제 2 구간(T2)에서 타이밍 컨트롤러(200)는 제 2 인터페이스(EPI2)만을 이용하여 제 1 내지 제 4 데이터(D1~D4)를 순차적으로 소스 드라이버 IC(131)로 공급한다. 제 2 인터페이스(EPI2)만을 이용하는 경우, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하는 경우보다 제 2 인터페이스(EPI2)의 데이터 전송 속도를 2배로 증가시켜야 동일한 양의 데이터를 전송할 수 있다. 데이터 전송 속도가 증가하는 경우 제 3 구간(T3)에서 제 1 내지 제 4 데이터(D1~D4) 각각을 전송하는 시간은 감소한다. 또한, 제 1 내지 제 4 데이터(D1~D4)의 전송 중 데이터의 종류가 변화하는 속도가 증가한다. 제 3 구간(T3)에서 제 1 인터페이스(EPI1)는 고장이 발생하였으므로 데이터를 전송하지 않는 블랭크(BLK) 상태를 유지한다.

도 8은 본 출원의 다른 예에 따른 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)의 로직 레벨 및 구동 주파수를 나타낸 표이다.

본 출원의 다른 예에 따른 표시 장치는 2개의 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)를 사용한다. 또한, 본 출원의 다른 예에 따른 표시 장치는 가로로 3840개, 세로로 2160개의 화소(P)를 갖는 울트라 고화질(UHD) 해상도를 갖는다. 본 출원의 다른 예에 따른 표시 장치는 본 출원의 일 예에 따른 표시 장치보다 4배 많은 화소(P)를 갖는다. 또한, 본 출원의 다른 예에 따른 표시 장치는 20개의 소스 드라이버 IC(131)를 갖는다. 본 출원의 다른 예에 따른 표시 장치의 소스 드라이버 IC(131)의 개수는 본 출원의 일 예에 따른 표시 장치의 소스 드라이버 IC(131)의 개수보다 2배 증가한다. 이에 따라, 하나의 소스 드라이버 IC(131)가 공급하여야 하는 데이터 전압은 2배로 증가하고, 공급받는 디지털 비디오 데이터(DATA)의 양 또한 2배로 증가한다.

가로로 3840개, 세로로 2160개의 화소(P)를 갖는 표시 장치는 2개의 인터페이스(EPI1, EPI2)를 모두 사용할 때 각각의 인터페이스(EPI1, EPI2)의 데이터 전송 속도가 1.6Gbps이다. 각각의 인터페이스(EPI1, EPI2)의 최대 데이터 전송 속도는 3.0Gbps 이하이다. 따라서, 1개의 인터페이스(EPI1)만 사용할 때 데이터 전송 속도를 1.6Gbps의 2배인 3.2Gbps로 증가시킬 수 없다. 이에 따라, 다른 예에 따른 표시 장치는 1.6Gbps의 데이터 전송 속도를 유지한다.

제 1 및 제 2 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)가 모두 하이(H) 로직 레벨을 갖는 경우, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 모두 이용하여 디지털 비디오 데이터(DATA)를 소스 드라이버 IC(131)로 공급할 수 있다. 이 경우, 표시 장치의 구동 주파수는 120㎐이다. 이와 같이 구동하는 경우 1초 동안 가로로 3840개, 세로로 2160개의 화소(P)를 갖는 표시 패널(110)에 120회 데이터 전압을 공급할 수 있다.

제 1 락 인터페이스 신호(LOCK_EPI1)가 하이(H) 로직 레벨, 제 2 락 인터페이스 신호(LOCK_EPI2)가 로우(L) 로직 레벨을 갖는 경우, 제 1 인터페이스(EPI1)만을 이용하여 디지털 비디오 데이터(DATA)를 소스 드라이버 IC(131)로 공급할 수 있다. 이 경우, 표시 장치의 구동 주파수는 60㎐로, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 모두 이용하는 경우보다 절반으로 감소한다. 이와 같이 구동하는 경우 1초 동안 가로로 3840개, 세로로 2160개의 화소(P)를 갖는 표시 패널(110)에 60회 데이터 전압을 공급할 수 있다. 구동 주파수는 감소하였으나, 표시 패널(110)에 시인되는 영상의 내용은 유지된다.

제 1 락 인터페이스 신호(LOCK_EPI1)가 로우(H) 로직 레벨, 제 2 락 인터페이스 신호(LOCK_EPI2)가 하이(H) 로직 레벨을 갖는 경우, 제 2 인터페이스(EPI2)만을 이용하여 디지털 비디오 데이터(DATA)를 소스 드라이버 IC(131)로 공급할 수 있다. 이 경우, 표시 장치의 구동 주파수는 60㎐로, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 모두 이용하는 경우보다 절반으로 감소한다. 이와 같이 구동하는 경우 1초 동안 가로로 3840개, 세로로 2160개의 화소(P)를 갖는 표시 패널(110)에 60회 데이터 전압을 공급할 수 있다. 구동 주파수는 감소하였으나, 표시 패널(110)에 시인되는 영상의 내용은 유지된다.

도 9는 도 8의 인터페이스 별 데이터 전송을 나타낸 타이밍도이다. 제 1 구간(T1)에서는 제 1 및 제 2 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)가 모두 하이(H) 로직 레벨을 갖는 경우를 나타냈다. 또한, 제 2 구간(T2)에서는 제 1 락 인터페이스 신호(LOCK_EPI1)가 하이(H) 로직 레벨, 제 2 락 인터페이스 신호(LOCK_EPI2)가 로우(L) 로직 레벨을 갖는 경우를 나타냈다. 또한, 제 3 구간에서는 제 1 락 인터페이스 신호(LOCK_EPI1)가 로우(L) 로직 레벨, 제 2 락 인터페이스 신호(LOCK_EPI2)가 하이(H) 로직 레벨을 갖는 경우를 나타냈다. 또한, 제 1 내지 제 3 구간(T1~T3)에서 디지털 비디오 데이터(DATA)는 제 1 내지 제 4 데이터(D1~D4)가 반복적으로 입력되어 표시 패널(110)에 화상을 표시하는 경우를 나타냈다.

제 1 구간(T1)에서 제 1 인터페이스(EPI1)는 제 1 및 제 2 데이터(D1, D2)를 반복적으로 공급한다. 제 1 구간(T1)에서 제 2 인터페이스(EPI2)는 제 3 및 제 4 데이터(D3, D4)를 반복적으로 공급한다. 제 1 구간(T1)에서 타이밍 컨트롤러(200)는 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하여 제 1 및 제 3 데이터(D1, D3)를 동시에 소스 드라이버 IC(131)로 공급한다. 제 1 구간(T1)에서 타이밍 컨트롤러(200)는 제 1 및 제 3 데이터(D1, D3)를 공급한 후, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하여 제 2 및 제 4 데이터(D2, D4)를 동시에 소스 드라이버 IC(131)로 공급한다. 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하는 경우 제 1 인터페이스(EPI1)만을 이용하는 경우보다 동일한 시간 동안 2배의 데이터를 전송할 수 있다. 이에 따라, 구동 주파수를 120㎐로 설정하여 표시 패널(110)에 영상을 표시할 수 있다.

제 2 구간(T2)에서 제 1 인터페이스(EPI1)는 제 1 내지 제 4 데이터(D1~D4)를 반복적으로 공급한다. 제 2 구간(T2)에서 타이밍 컨트롤러(200)는 제 1 인터페이스(EPI1)만을 이용하여 제 1 내지 제 4 데이터(D1~D4)를 순차적으로 소스 드라이버 IC(131)로 공급한다. 제 1 인터페이스(EPI1)만을 이용하는 경우, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하는 경우와 데이터 전송 속도는 동일하므로, 동일한 시간 동안 전송할 수 있는 데이터의 양은 절반으로 감소한다. 이에 따라, 구동 주파수를 60㎐로 설정하여 표시 패널(110)에 영상을 표시하여야 한다. 제 2 구간(T2)에서 제 2 인터페이스(EPI2)는 고장이 발생하였으므로 데이터를 전송하지 않는 블랭크(BLK) 상태를 유지한다.

제 3 구간(T3)에서 제 2 인터페이스(EPI2)는 제 1 내지 제 4 데이터(D1~D4)를 반복적으로 공급한다. 제 3 구간(T3)에서 타이밍 컨트롤러(200)는 제 2 인터페이스(EPI2)만을 이용하여 제 1 내지 제 4 데이터(D1~D4)를 순차적으로 소스 드라이버 IC(131)로 공급한다. 제 2 인터페이스(EPI2)만을 이용하는 경우, 제 1 및 제 2 인터페이스(EPI1, EPI2)를 이용하는 경우와 인터페이스 하나 당 데이터 전송 속도는 동일하므로, 동일한 시간 동안 전송할 수 있는 데이터의 양은 절반으로 감소한다. 이에 따라, 구동 주파수를 60㎐로 설정하여 표시 패널(110)에 영상을 표시하여야 한다. 제 3 구간(T3)에서 제 1 인터페이스(EPI1)는 고장이 발생하였으므로 데이터를 전송하지 않는 블랭크(BLK) 상태를 유지한다.

도 10은 본 출원의 또 다른 예에 따른 락 인터페이스 신호(LOCK_EPI1~LOCK_EPI4)의 로직 레벨, 데이터 전송 속도, 및 구동 주파수를 나타낸 표이다.

본 출원의 또 다른 예에 따른 표시 장치는 4개의 락 인터페이스 신호(LOCK_EPI1~LOCK_EPI4)를 사용한다. 또한, 본 출원의 또 다른 예에 따른 표시 장치는 가로로 7680개, 세로로 4320개의 화소(P)를 갖는 8K 초고화질 해상도를 갖는다. 본 출원의 또 다른 예에 따른 표시 장치는 본 출원의 다른 예에 따른 표시 장치보다 4배 많은 화소(P)를 갖는다. 또한, 본 출원의 또 다른 예에 따른 표시 장치는 40개의 소스 드라이버 IC(131)를 갖는다. 본 출원의 또 다른 예에 따른 표시 장치의 소스 드라이버 IC(131)의 개수는 본 출원의 다른 예에 따른 표시 장치의 소스 드라이버 IC(131)의 개수보다 2배 증가한다. 이에 따라, 하나의 소스 드라이버 IC(131)가 공급하여야 하는 데이터 전압은 2배로 증가하고, 공급받는 디지털 비디오 데이터(DATA)의 양 또한 2배로 증가한다. 그러나, 4개의 인터페이스(EPI1~EPI4)를 이용하므로, 하나의 인터페이스(EPI1)가 전송하여야 하는 디지털 비디오 데이터(DATA)의 양은 그대로 유지된다.

본 출원의 또 다른 예에 따른 표시 장치는 제 1 내지 제 4 락 인터페이스 신호(LOCK_EPI1~LOCK_EPI4)가 모두 하이(H) 로직 레벨을 갖는 경우, 제 1 내지 제 4 인터페이스(EPI1~EPI4)를 모두 사용한다. 4개의 인터페이스(EPI1~EPI4)를 모두 사용할 때 각각의 인터페이스(EPI1~EPI4)의 데이터 전송 속도는 1.6Gbps이고, 구동 주파수는 120㎐이다.

본 출원의 또 다른 예에 따른 표시 장치는 제 1 내지 제 3 락 인터페이스 신호(LOCK_EPI1~LOCK_EPI3)가 하이(H) 로직 레벨, 제 4 락 인터페이스 신호(LOCK_EPI4)가 로우(L) 로직 레벨을 갖는 경우, 제 1 내지 제 3 인터페이스(EPI1~EPI3)를 사용한다. 3개의 인터페이스(EPI1~EPI3)를 사용할 때 각각의 인터페이스(EPI1~EPI3)의 데이터 전송 속도는 4개의 인터페이스(EPI1~EPI4)를 사용할 때의 4/3배인 2.1Gbps이고, 구동 주파수는 120㎐를 유지한다.

본 출원의 또 다른 예에 따른 표시 장치는 제 1 및 제 2 락 인터페이스 신호(LOCK_EPI1~LOCK_EPI2)가 하이(H) 로직 레벨, 제 3 및 제 4 락 인터페이스 신호(LOCK_EPI3, LOCK_EPI4)가 로우(L) 로직 레벨을 갖는 경우, 제 1 및 제 2 터페이스(EPI1~EPI3)를 사용한다. 각각의 인터페이스(EPI1~EPI4)의 최대 데이터 전송 속도는 3.0Gbps 이하이다. 따라서, 2개의 인터페이스(EPI1, EPI2)만 사용할 때 데이터 전송 속도를 1.6Gbps의 2배인 3.2Gbps로 증가시킬 수 없다. 이에 따라, 또 다른 예에 따른 표시 장치는 2개의 인터페이스(EPI1, EPI2)만 사용할 때에는 1.6Gbps의 데이터 전송 속도를 유지하고, 구동 주파수를 60㎐로 감소시킨다.

또 다른 예에 따른 인터페이스(EPI1~EPI4)는 인터페이스(EPI1~EPI4) 중 일부 인터페이스만 구동할 때, 최대 데이터 전송 속도보다 낮은 데이터 전송 속도를 이용하여 동일한 양의 데이터를 전송할 수 있는 경우에는 일부 인터페이스의 데이터 전송 속도를 증가시킨다. 또한, 또 다른 예에 따른 인터페이스(EPI1~EPI4)는 인터페이스(EPI1~EPI4) 중 일부 인터페이스만 구동할 때, 동일한 양의 데이터를 전송하기 위해 최대 데이터 전송 속도를 초과하는 경우에는 표시 장치의 구동 주파수를 감소시킨다.

일부 인터페이스의 데이터 전송 속도를 증가시켜 동일한 양의 데이터를 전송하는 경우, 일부 인터페이스가 고장난 경우에도 구동 주파수를 유지하면서 표시 패널(110)에서 화상을 표시할 수 있다. 또한, 구동 주파수를 감소시키면서 일부 인터페이스를 이용하여 데이터를 전송하는 경우에도 표시 패널(110)에서 표시하는 화상의 종류는 동일하며, 일부 인터페이스의 고장에 의해 불량 감지 신호인 BDP 신호가 출력되면서 화상이 아예 표시되지 않는 영상 무감 현상을 방지할 수 있다.

도 11은 도 10의 인터페이스 별 데이터 전송을 나타낸 타이밍도이다. 제 1 구간(T1)에서는 제 1 내지 제 4 락 인터페이스 신호(LOCK_EPI1~LOCK_EPI4)가 모두 하이(H) 로직 레벨을 갖는 경우를 나타냈다. 또한, 제 2 구간(T2)에서는 제 1 내지 제 3 락 인터페이스 신호(LOCK_EPI1~LOCK_EPI3)가 하이(H) 로직 레벨, 제 4 락 인터페이스 신호(LOCK_EPI4)가 로우(L) 로직 레벨을 갖는 경우를 나타냈다. 또한, 제 3 구간에서는 제 1 및 제 2 락 인터페이스 신호(LOCK_EPI1, LOCK_EPI2)가 하이(H) 로직 레벨, 제 3 및 제 4 락 인터페이스 신호(LOCK_EPI3, LOCK_EPI4)가 로우(L) 로직 레벨을 갖는 경우를 나타냈다. 또한, 제 1 내지 제 3 구간(T1~T3)에서 디지털 비디오 데이터(DATA)는 제 1 내지 제 4 데이터(D1~D4)가 반복적으로 입력되어 표시 패널(110)에 화상을 표시하는 경우를 나타냈다.

제 1 구간(T1)에서 제 1 및 제 3 인터페이스(EPI1, EPI3)는 제 1 및 제 2 데이터(D1, D2)를 반복적으로 공급한다. 제 1 구간(T1)에서 제 2 및 제 4 인터페이스(EPI2, EPI4)는 제 3 및 제 4 데이터(D3, D4)를 반복적으로 공급한다. 제 1 구간(T1)에서 타이밍 컨트롤러(200)는 제 1 내지 제 4 인터페이스(EPI1~EPI4)를 이용하여 제 1 및 제 3 데이터(D1, D3)를 동시에 소스 드라이버 IC(131)로 공급한다. 제 1 구간(T1)에서 타이밍 컨트롤러(200)는 제 1 및 제 3 데이터(D1, D3)를 공급한 후, 제 1 내지 제 4 인터페이스(EPI1~EPI4)를 이용하여 제 2 및 제 4 데이터(D2, D4)를 동시에 소스 드라이버 IC(131)로 공급한다. 제 1 내지 제 4 인터페이스(EPI1~EPI4)를 이용하는 경우 제 1 및 제 2 인터페이스(EPI1~EPI2)만을 이용하는 경우보다 동일한 시간 동안 2배의 데이터를 전송할 수 있다. 이에 따라, 구동 주파수를 120㎐로 설정하여 표시 패널(110)에 영상을 표시할 수 있다.

제 2 구간(T2)에서 제 1 인터페이스(EPI1)는 제 1 및 제 3 데이터(D1, D3)를 반복적으로 공급한다. 제 2 구간(T2)에서 제 2 인터페이스(EPI2)는 제 2 및 제 4 데이터(D2, D4)를 반복적으로 공급한다. 제 2 구간(T2)에서 제 3 인터페이스(EPI3)는 제 1 내지 제 4 데이터(D1~D4)를 반복적으로 공급한다. 제 2 구간(T2)에서 타이밍 컨트롤러(200)는 제 1 내지 제 3 인터페이스(EPI1~EPI3)를 이용하여 제 1 내지 제 4 데이터(D1~D4)를 순차적으로 소스 드라이버 IC(131)로 공급한다. 제 1 내지 제 3 인터페이스(EPI1~EPI3)를 이용하는 경우, 제 1 내지 제 4 인터페이스(EPI1~EPI4)를 이용하는 경우와 구동 주파수는 동일하므로, 동일한 시간 동안 하나의 인터페이스에서 전송하는 데이터의 양은 1.33배 증가하여야 한다. 이에 따라, 구동 주파수를 120㎐로 유지하면서 표시 패널(110)에 영상을 표시할 수 있다. 제 2 구간(T2)에서 제 4 인터페이스(EPI4)는 고장이 발생하였으므로 데이터를 전송하지 않는 블랭크(BLK) 상태를 유지한다.

제 3 구간(T3)에서 제 1 인터페이스(EPI1)는 제 1 및 제 3 데이터(D1, D3)를 반복적으로 공급한다. 제 3 구간(T3)에서 제 2 인터페이스(EPI2)는 제 2 및 제 4 데이터(D2, D4)를 반복적으로 공급한다. 제 3 구간(T3)에서 타이밍 컨트롤러(200)는 제 1 및 제 2 인터페이스(EPI1, EPI2)만을 이용하여 제 1 내지 제 4 데이터(D1~D4)를 순차적으로 소스 드라이버 IC(131)로 공급한다. 제 1 및 제 2 인터페이스(EPI1, EPI2)만을 이용하는 경우, 제 1 내지 제 2 인터페이스(EPI1, EPI2)를 이용하는 경우와 인터페이스 하나 당 데이터 전송 속도는 동일하므로, 동일한 시간 동안 전송할 수 있는 데이터의 양은 절반으로 감소한다. 이에 따라, 구동 주파수를 60㎐로 설정하여 표시 패널(110)에 영상을 표시하여야 한다. 제 3 구간(T3)에서 제 3 및 제 4 인터페이스(EPI3, EPI4)는 고장이 발생하였으므로 데이터를 전송하지 않는 블랭크(BLK) 상태를 유지한다.

본 출원의 예들에 따른 타이밍 컨트롤러(200)는 인터페이스(EPI1~EPI4) 중 일부 인터페이스(EPI4)에 고장이 발생하는 경우 1 프레임 내 하나의 인터페이스가 공급하는 디지털 비디오 데이터(DATA)의 개수를 증가시킬 수 있다. 이는 표시 장치의 구동 주파수를 유지하면서 하나의 인터페이스의 데이터 전송 속도를 증가시키는 경우에 해당한다.

또한, 본 출원의 예들에 따른 타이밍 컨트롤러(200)는 인터페이스(EPI1~EPI4) 중 일부 인터페이스(EPI3, EPI4)에 고장이 발생하는 경우 1 프레임의 길이를 증가시킬 수 있다. 이는 하나의 인터페이스의 데이터 전송 속도를 유지하면서 표시 장치의 구동 주파수를 감소시키는 경우에 해당한다.

도 12는 본 출원의 일 예에 따른 표시 패널(110)의 정면도이다. 일 예에 따른 표시 패널(110)은 화상을 표시함과 동시에 에러 상태 메시지(ESM)를 표시한다.

에러 상태 메시지(ESM)는 표시 패널(110)의 화상을 표시하는 영역의 일 측에 표시된다. 에러 상태 메시지(ESM)는 온-스크린 디스플레이(On Screen Display, OSD) 형태로 표시된다. 에러 상태 메시지(ESM)는 표시 장치의 인터페이스(EPI1, EPI2)에 이상이 발생하였음을 알리는 문자 또는 위험 상태 기호를 표시할 수 있다. 에러 상태 메시지(ESM)는 표시 장치의 수리가 필요함을 알리는 메시지를 표시할 수 있다.

일 예에 따른 타이밍 컨트롤러(200)는 인터페이스(EPI1, EPI2) 중 일부 인터페이스(EPI1)에 고장이 발생하는 경우 표시 패널(110)에 화상을 표시함과 동시에 에러 상태 메시지(ESM)를 표시한다. 일 예에 따른 표시 장치는 인터페이스(EPI1, EPI2) 중 일부 인터페이스(EPI1)에 고장이 발생하는 경우에도 표시 패널(110)에서 외견상 정상적으로 영상을 표시한다. 그러나, 인터페이스(EPI1, EPI2) 중 일부 인터페이스(EPI1)에 고장이 발생한 상태로 지속적으로 표시 장치를 사용할 경우 표시 장치의 수명이 단축될 수 있다. 일 예에 따른 타이밍 컨트롤러(200)는 인터페이스(EPI1, EPI2) 중 일부 인터페이스(EPI1)에 고장이 발생한 것을 외부에서 알 수 있도록 하여, 고장이 발생한 인터페이스(EPI1)를 신속하게 수리할 수 있도록 한다.

이상 설명한 내용을 통해 이 분야의 통상의 기술자는 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

110: 표시 패널 111: 하부 기판
112: 상부 기판 120: 게이트 구동부
130: 데이터 구동부 131: 소스 드라이버 IC
140: 연성필름 150: 제 1 인쇄회로보드
160: 연결부 170: 제 2 인쇄회로보드
200: 타이밍 컨트롤러 300: 호스트 시스템
400: 확인부 500: 통신부
410: 제 1 오류 검출부 420; 제 2 오류 검출부
510: 제 1 논리곱 게이트 520: 제 2 논리곱 게이트

Claims

화상을 표시하는 표시 패널;
상기 표시 패널에 데이터 전압을 공급하는 소스 드라이버 IC; 및
상기 소스 드라이버 IC의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함하고,
상기 타이밍 컨트롤러와 상기 소스 드라이버 IC 사이의 통신의 정상 여부를 복수의 인터페이스 별로 확인하고, 상기 복수의 인터페이스 각각은 상기 통신의 정상 여부에 관한 정보를 포함하는 락 인터페이스 신호를 출력하고, 상기 복수의 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우, 상기 고장이 발생한 인터페이스를 제외한 인터페이스를 이용하여 구동하고,
상기 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우, 상기 고장이 발생한 인터페이스를 제외한 인터페이스의 데이터 전송 속도를 증가시키는 표시 장치.
삭제
화상을 표시하는 표시 패널;
상기 표시 패널에 데이터 전압을 공급하는 소스 드라이버 IC; 및
상기 소스 드라이버 IC의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함하고,
상기 타이밍 컨트롤러와 상기 소스 드라이버 IC 사이의 통신의 정상 여부를 복수의 인터페이스 별로 확인하고, 상기 복수의 인터페이스 각각은 상기 통신의 정상 여부에 관한 정보를 포함하는 락 인터페이스 신호를 출력하고, 상기 복수의 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우, 상기 고장이 발생한 인터페이스를 제외한 인터페이스를 이용하여 구동하고,
상기 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우, 구동 주파수를 감소시키는 표시 장치.
제 1 항에 있어서,
상기 인터페이스는 클럭 트레이닝 구간을 통해 통신의 정상 여부를 확인한 후 디지털 비디오 데이터를 전송하는 표시 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러는 상기 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우와 모든 인터페이스가 정상인 경우를 구분하는 표시 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러는 상기 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우 상기 소스 드라이버 IC로 에러 코드를 전송하는 표시 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러는,
상기 통신의 정상 여부를 상기 인터페이스 별로 확인하는 확인부; 및
상기 확인부에서 출력된 신호와 상기 소스 드라이버 IC로부터 입력된 락 신호를 이용하여 상기 락 인터페이스 신호를 출력하는 통신부를 포함하는 표시 장치.
화상을 표시하는 표시 패널;
상기 표시 패널에 데이터 전압을 공급하는 소스 드라이버 IC; 및
상기 소스 드라이버 IC의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함하고,
상기 타이밍 컨트롤러와 상기 소스 드라이버 IC 사이의 통신의 정상 여부를 복수의 인터페이스 별로 확인하고, 상기 복수의 인터페이스 각각은 상기 통신의 정상 여부에 관한 정보를 포함하는 락 인터페이스 신호를 출력하고, 상기 복수의 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우, 상기 고장이 발생한 인터페이스를 제외한 인터페이스를 이용하여 구동하고,
상기 타이밍 컨트롤러는 상기 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우 1 프레임 내 하나의 인터페이스가 공급하는 디지털 비디오 데이터의 개수를 증가시키는 표시 장치.
화상을 표시하는 표시 패널;
상기 표시 패널에 데이터 전압을 공급하는 소스 드라이버 IC; 및
상기 소스 드라이버 IC의 동작 타이밍을 제어하는 타이밍 컨트롤러를 포함하고,
상기 타이밍 컨트롤러와 상기 소스 드라이버 IC 사이의 통신의 정상 여부를 복수의 인터페이스 별로 확인하고, 상기 복수의 인터페이스 각각은 상기 통신의 정상 여부에 관한 정보를 포함하는 락 인터페이스 신호를 출력하고, 상기 복수의 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우, 상기 고장이 발생한 인터페이스를 제외한 인터페이스를 이용하여 구동하고,
상기 타이밍 컨트롤러는 상기 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우 1 프레임의 길이를 증가시키는 표시 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러는 상기 인터페이스 중 일부 인터페이스에 고장이 발생하는 경우 상기 표시 패널에 상기 화상을 표시함과 동시에 에러 상태 메시지를 표시하는 표시 장치.