KR20220012603A - 디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치 - Google Patents

디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치 Download PDF

Info

Publication number
KR20220012603A
KR20220012603A KR1020200091581A KR20200091581A KR20220012603A KR 20220012603 A KR20220012603 A KR 20220012603A KR 1020200091581 A KR1020200091581 A KR 1020200091581A KR 20200091581 A KR20200091581 A KR 20200091581A KR 20220012603 A KR20220012603 A KR 20220012603A
Authority
KR
South Korea
Prior art keywords
data
pattern data
driving device
pattern
clock
Prior art date
Application number
KR1020200091581A
Other languages
English (en)
Inventor
김도석
문용환
유영수
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020200091581A priority Critical patent/KR20220012603A/ko
Priority to TW110126978A priority patent/TW202219933A/zh
Priority to CN202110832262.4A priority patent/CN113971917A/zh
Priority to US17/383,379 priority patent/US11557238B2/en
Publication of KR20220012603A publication Critical patent/KR20220012603A/ko
Priority to US18/080,648 priority patent/US11893921B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

일 실시예는 하나의 통신라인을 이용하여 고속통신과 저속통신을 모두 수행함으로써 PCB상의 배선에 대한 제약을 줄이고 전송라인의 활용 효율을 높일 수 있다.

Description

디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치{DATA PROCESSING DEVICE, DATA DRIVING DEVICE FOR DRIVING DISPLAY DEVICE}
본 실시예는 디스플레이장치를 구동하는 기술에 관한 것이다.
일반적으로 디스플레이 장치의 디스플레이 패널은 매트릭스 형태로 배열되는 다수의 화소로 구성되고, 각 화소는 R(red), G(green), B(blue) 등의 서브화소로 구성된다. 그리고 각각의 서브화소는 영상데이터에 따른 계조(greyscale)로 발광하면서 디스플레이 패널에 이미지를 표시한다.
여기서, 디스플레이장치는 타이밍컨트롤러로 호칭되는 데이터처리장치와 소스드라이버로 호칭되는 데이터구동장치를 포함할 수 있고, 영상데이터는 데이터처리장치로부터 데이터구동장치로 송신된다. 영상데이터는 디지털신호로 송신되는데, 데이터구동장치는 디지털신호로 수신되는 영상데이터를 아날로그전압으로 변환하여 각각의 화소를 구동하게 된다.
한편 데이터처리장치와 데이터구동장치은 하나의 클럭주파수로만 데이터 통신을 진행할 수 있다. 데이터처리장치 및 데이터구동장치는 상기 하나의 클럭주파수에 최적화된 통신회로로 구성될 수 있다. 통신회로는 주로 고속통신을 지원하기 때문에, 데이터처리장치 및 데이터구동장치 역시 고속통신에 최적화될 수 있다.
그러나 이렇게 고속통신에 최적화된 데이터처리장치 및 데이터구동장치는 고속통신만을 지원하기 때문에, 고속통신과 저속통신을 모두 수행하기 어려울 수 있다.
이와 관련하여, 본 실시예는 하나의 라인을 이용하여 저속통신과 고속통신을 모두 수행할 수 있는 데이터처리장치 및 데이터구동장치에 대한 기술을 제공하고자 한다.
이러한 배경에서, 본 실시예의 일 목적은, 제1 주파수를 가지는 제1 패턴데이터를 수신하면 영상데이터를 수신하기 위한 설정을 내부회로에 대하여 수행하고, 상기 제1 주파수보다 낮은 제2 주파수를 가지는 제2 패턴데이터를 수신하면 상기 설정을 종료하도록 상기 내부회로를 제어하는 기술을 제공하는 것이다.
본 실시예의 다른 목적은, 하나의 통신라인을 이용하여 고속통신과 저속통신을 모두 수행하는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 실시예는, 영상데이터를 수신하여 출력하는 디스플레이모드 이전에 준비모드에서 상기 영상데이터의 수신을 준비하는 데이터구동장치에 있어서, 제1 주파수를 가지는 제1 패턴데이터 및 상기 제1 주파수보다 낮은 제2 주파수를 가지는 제2 패턴데이터를 포함하는 신호를 수신하고, 상기 신호에서 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 구별하여 식별값을 생성하는 식별부; 및 상기 식별값을 수신하고, 상기 제1 패턴데이터가 수신되면 상기 영상데이터를 수신하기 위한 설정을 내부회로에 대하여 수행하고, 상기 제2 패턴데이터가 수신되면 상기 설정을 종료하도록 상기 내부회로를 제어하는 제어부를 포함하는 데이터구동장치를 제공한다.
상기 장치에서, 클럭을 카운트(count)하기 위한 카운팅클럭(counting clock)을 생성하는 발진기를 포함하고, 상기 식별부는, 상기 제1 및 2 주파수를 분주(divide)하여 상기 제1 및 2 패턴데이터로부터 제1 및 2 분주클럭을 생성하는 분주기(divider)와, 상기 제1 및 2 분주클럭을 상기 카운팅클럭으로 각각 카운트하여 제1 및 2 카운트값을 생성하는 카운터(counter)를 더 포함하고, 상기 제어부는, 상기 제1 카운트값 및 제2 카운트값을 포함하는 상기 식별값을 수신하고, 상기 식별값에 따라 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 인식할 수 있다.
상기 장치에서, 상기 제1 카운트값은, 상기 제2 카운트값보다 작을 수 있다.
상기 장치에서, 상기 제어부는, 상기 카운터로부터 생성된 일 카운트값을 포함하는 상기 식별값을 수신하고, 상기 일 카운트값이 복수의 값을 포함하는 일정범위에 속하는 경우, 상기 일 카운트값을 상기 제1 카운트값 또는 상기 제2 카운트값으로 결정할 수 있다.
상기 장치에서, 상기 제어부는, 복수의 카운트값을 포함하는 상기 식별값을 수신하고, 상기 복수의 카운트값 중 연속적으로 반복된 카운트값을 상기 제1 카운트값 또는 상기 제2 카운트값으로 결정할 수 있다.
상기 장치에서, 상기 준비모드는, 상기 영상데이터를 송신하는 데이터처리장치와 상기 영상데이터를 수신하는 데이터구동장치 사이에 규약된 제1 프로토콜에 따른 고속데이터통신이 가능한 고속모드와, 상기 제1 프로토콜과 상이한 제2 프로토콜에 따른 저속데이터통신이 가능한 저속모드를 포함할 수 있다.
상기 장치에서, 상기 식별부는, 상기 저속모드에서 동작하지 않고 상기 고속모드에서 동작할 수 있다.
상기 장치에서, 클럭트레이닝을 완료한 경우 상기 클럭트레이닝의 결과를 나타내는 락(lock) 신호를 제1 레벨로 출력하고, 상기 클럭트레이닝을 미완료한 경우 상기 락 신호를 상기 제1 레벨과 상이한 제2 레벨로 출력하는 락 제어부를 포함하고, 상기 제어부는, 상기 고속모드에서 상기 클럭트레이닝이 완료된 이후 락이 해제되면, 상기 준비모드를 상기 고속모드에서 상기 저속모드로 변경할 수 있다.
상기 장치에서, 상기 제1 패턴데이터는, 통신주파수를 가지고, 상기 제2 패턴데이터는, 상기 통신주파수보다 낮은 주파수를 가지며, 상기 제어부는, 상기 제1 패턴데이터가 수신되면 상기 내부회로를 상기 통신주파수로 설정하고, 상기 제2 패턴데이터가 수신되면 상기 설정을 종료할 수 있다.
상기 장치에서, 이퀄라이저를 포함하고, 상기 제어부는, 상기 제2 패턴데이터가 수신되면 상기 설정을 종료하고 상기 이퀄라이저의 설정을 시작할 수 있다.
상기 장치에서, 클럭트레이닝을 완료한 경우 상기 클럭트레이닝의 결과를 나타내는 락 신호를 제1 레벨로 출력하고, 상기 클럭트레이닝을 미완료한 경우 상기 락 신호를 상기 제1 레벨과 상이한 제2 레벨로 출력하는 락 제어부를 포함하고, 상기 제어부는, 상기 제2 패턴데이터가 일정시간 이내에 수신되지 않으면, 상기 영상데이터를 수신하는 디스플레이모드로 진입하며, 상기 락 제어부는, 상기 제2 패턴데이터가 일정시간 이내에 수신되지 않으면, 락 해제를 나타내는 상기 락 신호를 출력할 수 있다.
다른 실시예는, 영상데이터를 송신하는 디스플레이모드 이전에 준비모드에서 상기 영상데이터의 송신을 준비하는 데이터처리장치에 있어서, 제1 주파수를 가지는 제1 패턴데이터 및 상기 제1 주파수보다 낮은 제2 주파수를 가지는 제2 패턴데이터를 포함하는 신호를 송신하는 송신부를 포함하고, 상기 제1 패턴데이터는, 상기 영상데이터를 수신하도록 데이터구동장치를 설정하는 정보를 포함하고, 상기 제2 패턴데이터는, 상기 설정을 종료하는 정보를 포함하는 데이터처리장치를 제공한다.
상기 장치에서, 상기 준비모드는, 상기 영상데이터를 송신하는 데이터처리장치와 상기 영상데이터를 수신하는 데이터구동장치 사이에 규약된 제1 프로토콜에 따른 고속데이터통신이 가능한 고속모드와, 상기 제1 프로토콜과 상이한 제2 프로토콜에 따른 저속데이터통신이 가능한 저속모드를 포함하고, 상기 고속모드에서 상기 영상데이터를 동기화시키는 클럭을 생성하는 발진기를 포함할 수 있다.
상기 장치에서, 상기 영상데이터를 직렬로 변환하고, 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 DC밸런스코드로 인코딩하는 제어부를 포함할 수 있다.
또 다른 실시예는, 영상데이터의 송수신을 준비하는 준비모드에서 동작하는 디스플레이장치에 있어서, 제1 주파수를 가지는 제1 패턴데이터 및 상기 제1 주파수보다 낮은 제2 주파수를 가지는 제2 패턴데이터를 포함하는 신호를 송신하는 데이터처리장치; 및 이퀄라이저를 포함하고, 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 수신하고, 상기 제1 패턴데이터를 식별하면 상기 이퀄라이저를 설정하고, 상기 제2 패턴데이터를 식별하면 상기 이퀄라이저의 설정을 종료하는 데이터구동장치를 포함하는 디스플레이장치를 제공한다.
상기 장치에서, 상기 데이터처리장치는, 복수의 시구간에서 상기 신호를 송신하고, 상기 데이터구동장치는, 각 시구간에서 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 수신하고, 각 시구간에서 상기 제1 패턴데이터를 식별하면 상기 이퀄라이저를 설정하고, 각 시구간에서 상기 제2 패턴데이터를 식별하면 상기 이퀄라이저의 설정을 종료할 수 있다.
상기 장치에서, 상기 신호는, PRBS(Pseudo Random Binary Sequence)데이터를 포함하고, 상기 데이터구동장치는, 상기 PRBS데이터에 대한 비트에러율을 산출하고, 상기 비트에러율에 따라 상기 이퀄라이저를 설정할 수 있다.
상기 장치에서, 상기 데이터구동장치는, 상기 제2 패턴데이터를 식별하면, 상기 이퀄라이저의 설정을 종료하고 상기 영상데이터를 수신하는 디스플레이모드로 진입할 수 있다.
상기 장치에서, 상기 데이터구동장치는, 일정시간 이내에 상기 제1 패턴데이터를 식별하지 못하면, 상기 영상데이터를 수신하는 디스플레이모드로 진입하고 락 해제를 나타내는 락 신호를 출력하거나 또는, 상기 시구간에서 이퀄라이저 설정을 종료하고 상기 제2 패턴데이터의 식별을 시작할 수 있다.
상기 장치에서, 상기 데이터구동장치는, 일정시간 이내에 상기 제2 패턴데이터를 식별하지 못하면, 영상데이터를 수신하는 디스플레이모드로 진입하고 락 해제를 나타내는 락 신호를 출력할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 하나의 통신라인을 이용하여 고속통신과 저속통신을 모두 수행함으로써 PCB상의 배선에 대한 제약을 줄일 수 있다.
그리고, 본 실시예에 의하면, 하나의 통신라인을 이용하여 고속통신과 저속통신을 모두 수행함으로써 전송라인의 활용 효율을 높일 수 있다.
도 1은 일 실시예에 따른 디스플레이장치의 구성도이다.
도 2는 일 실시예에 따른 시스템의 구성도이다.
도 3은 일 실시예에 따른 제1 통신라인에 형성되는 커플링 커패시터를 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 pre-clock training을 설명하기 위한 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스의 예시도이다.
도 5는 일 실시예에 따른 EQ training을 설명하기 위한 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스의 예시도이다.
도 6은 일 실시예에 따른 AUTO Training Mode에서 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스의 예시도이다.
도 7은 일 실시예에 따른 제1 패턴데이터 및 제2 패턴데이터를 포함하는 신호의 예시도이다.
도 8은 일 실시예에 따른 데이터처리장치 및 데이터구동장치의 구성도이다.
도 9는 일 실시예에 따른 카운터를 통한 제1 패턴데이터 및 제2 패턴데이터의 식별을 설명하기 위한 도면이다.
도 10은 일 실시예에 따른 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스에 따른 클럭복원부의 동작을 설명하기 위한 도면이다.
도 11은 일 실시예에 따른 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스에 따른 데이터구동장치의 동작에 대한 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 일 실시예에 따른 디스플레이장치의 구성도이다.
도 1을 참조하면, 디스플레이장치(100)는 패널(110), 데이터구동장치(120), 게이트구동장치(130) 및 데이터처리장치(140) 등을 포함할 수 있다.
패널(110)에는 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 배치되고, 다수의 화소가 배치될 수 있다. 화소는 복수의 서브화소(SP: Sub-Pixel)로 구성될 수 있다. 여기서, 서브화소는 R(red), G(green), B(blue), W(white) 등일 수 있다. 하나의 화소는 RGB의 서브화소(SP)로 구성되거나, RGBG의 서브화소(SP)로 구성되거나, RGBW의 서브화소(SP) 등으로 구성될 수 있다. 이하에서는, 설명의 편의상, 하나의 화소는 RGB의 서브화소로 구성되는 것으로 설명한다.
데이터구동장치(120), 게이트구동장치(130) 및 데이터처리장치(140)는 패널(110)에 영상을 표시하기 위한 신호들을 생성하는 장치이다.
게이트구동장치(130)는 턴온전압 혹은 턴오프전압의 게이트구동신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 게이트구동신호가 서브화소(SP)로 공급되면 서브화소(SP)는 데이터라인(DL)과 연결된다. 그리고 턴오프전압의 게이트구동신호가 서브화소(SP)로 공급되면 서브화소(SP)와 데이터라인(DL)의 연결은 해제된다. 게이트구동장치(130)는 게이트드라이버로 호칭될 수 있다.
데이터구동장치(120)는 데이터라인(DL)을 통해 서브화소(SP)로 데이터전압(Vp)을 공급할 수 있다. 데이터라인(DL)으로 공급되는 데이터전압(Vp)은 게이트구동신호에 따라 서브화소(SP)로 공급될 수 있다. 데이터구동장치(120)는 소스드라이버로 호칭될 수 있다.
데이터구동장치(120)는 적어도 하나의 집적회로를 포함할 수 있는데, 이러한 적어도 하나의 집적회로는, 테이프오토메이티드본딩(TAB: Tape Automated Bonding)타입 또는 칩온글래스(COG: Chip On Glass)타입으로 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 패널(110)에 직접 형성될 수도 있으며, 실시예에 따라서, 패널(110)에 집적화되어 형성될 수도 있다. 또한, 데이터구동장치(120)는 칩온필름(COF: Chip On Film) 타입으로 구현될 수도 있다.
데이터처리장치(140)는 게이트구동장치(130) 및 데이터구동장치(120)로 제어신호를 공급할 수 있다. 예를 들어, 데이터처리장치(140)는 스캔이 시작되도록 하는 게이트제어신호(GCS)를 게이트구동장치(130)로 송신할 수 있다. 그리고 데이터처리장치(140)는 영상데이터를 데이터구동장치(120)로 출력할 수 있다. 또한 데이터처리장치(140)는 데이터구동장치(120)가 각 서브화소(SP)로 데이터전압(Vp)을 공급하도록 제어하는 데이터제어신호를 송신할 수 있다. 데이터처리장치(140)는 타이밍컨트롤러로 호칭될 수 있다.
도 2는 일 실시예에 따른 시스템의 구성도이다.
도 2를 참조하면, 시스템(200)은 적어도 하나의 데이터처리장치(140) 및 복수의 데이터구동장치(120a, 120b, 120c, 120d)를 포함할 수 있다.
데이터처리장치(140)는 제1 PCB(PCB1, printed circuit board)상에 배치될 수 있다. 그리고 데이터처리장치(140)는 제1 통신라인(LN1) 및 제2 통신라인(LN2)을 통해 복수의 데이터처리장치(120a, 120b, 120c, 120d)와 연결될 수 있다.
제1 통신라인(LN1) 및 제2 통신라인(LN2)은 제1 PCB(PCB1) 및 제2 PCB(PCB2)를 거쳐 복수의 데이터장치(120a, 120b, 120c, 120d)에 도달할 수 있다.
제1 PCB(PCB1)와 제2 PCB(PCB2)는 유연소재로 구성되는 제1 필름(FL1)으로 연결될 수 있는데, 제1 통신라인(LN1) 및 제2 통신라인(LN2)은 이러한 제1 필름(FL1)을 거쳐 제1 PCB(PCB1)에서 제2 PCB(PCB2)로 연장될 수 있다.
각각의 데이터처리장치(120a, 120b, 120c, 120d)는 COF(chip-on-film)의 형태로 제2 필름(FL2) 상에 배치될 수 있다. 제2 필름(FL2)은 제2 PCB(PCB2)와 패널(110)을 연결하는 유연한 소재의 지지기판일 수 있는데, 제1 통신라인(LN1)과 제2 통신라인(LN2)은 제2 필름(FL2)을 거쳐 제2 PCB(PCB2)에서 각각의 데이터처리장치(120a, 120b, 120c, 120d)로 연장될 수 있다.
제1 통신라인(LN1)은 데이터처리장치(140)와 데이터구동장치(120a, 120b, 120c, 120d) 사이에서 일대일로 연결될 수 있다. 그리고 제2 통신라인(LN2)은 평면상으로 제1 통신라인(LN1)과 중첩되지 않으면서 각각의 데이터구동장치(120a, 120b, 120c, 120d) 혹은 데이터구동장치(120d)와 데이터처리장치(140) 사이에서 연결될 수 있다. 예를 들어, 제1 데이터구동장치(120a)는 제2 통신라인(LN2)을 통해 제2 데이터구동장치(120b)와 연결되고, 제2 데이터구동장치(120b)는 제2통신라인(LN2)을 통해 제3 데이터구동장치(120c)와 연결될 수 있다.
여기서 제2 데이터구동장치(120b)와 제3 데이터구동장치(120c)는 서로 다른 제2 PCB(PCB2)와 연결될 수 있는데, 이에 따라 그 사이에 배치되는 제2 통신라인(LN2)은 제2 PCB(PCB2), 제1 필름(FL1) 및 제1 PCB(PCB1)를 거쳐 제2 데이터구동장치(120b)와 제3 데이터구동장치(120c)를 연결시킬 수 있다. 제3 데이터구동장치(120c)는 제2 통신라인(LN2)을 통해 제4 데이터구동장치(120d)와 연결되고, 제4 데이터구동장치(120d)는 제2 통신라인(LN2)을 통해 데이터처리장치(140)와 연결될 수 있다.
위와 같이 데이터처리장치(140)와 데이터구동장치(120a, 120b, 120c, 120d)는 제1 통신라인(LN1)과 제2 통신라인(LN2)을 통해 상호 간에 통신을 수행할 수 있다.
여기서, 데이터처리장치(140)와 데이터구동장치(120a, 120b, 120c, 120d) 사이의 통신주파수는 미리 정해져 있지 않은 상태일 수 있다. 다시 말해서, 데이터구동장치(120a, 120b, 120c, 120d)의 통신회로가 데이터처리장치(140)의 통신주파수에 맞춰져 있지 않은 상태일 수 있다.
일 실시예에서는 데이터구동장치(120a, 120b, 120c, 120d)가 데이터처리장치(140)의 통신주파수에 따라 내부회로의 설정값을 맞추기 위해서 다음과 같은 구성을 실시할 수 있다. 통신주파수는 클럭의 주파수로도 호칭될 수 있다. 데이터구동장치(120a, 120b, 120c, 120d)의 내부회로는 통신주파수에 따라 특성이 변경될 수 있다.
도 3은 일 실시예에 따른 제1 통신라인에 형성되는 커플링 커패시터를 설명하기 위한 도면이다.
도 3을 참조하면, 제1 통신라인(LN1)은 하나 이상의 교류 커플링 커패시터(312, 322)를 포함할 수 있다. 구체적으로, 도 3A와 같이 제1 통신라인(LN1)은 제1 교류 커플링 커패시터(301)를 포함한 제1 라인(310) 및 제2 교류 커플링 커패시터(302)를 포함한 제2 라인(320)을 포함할 수 있다.
그리고 도 3B와 같이 제1 라인(310)은 제3 교류 커플링 커패시터(303)를 더 포함할 수 있고, 제2 라인(320)은 제4 교류 커플링 커패시터(304)를 더 포함할 수 있다.
제1 라인(310)에 제3 교류 커플링 커패시터(303)가 더 포함된 경우, 제1 교류 커플링 커패시터(301)는 제1 라인(310)에서 데이터처리장치(140)와 인접하게 배치되고, 제3 교류 커플링 커패시터(303)는 제1 라인(310)에서 데이터구동장치(120)와 인접하게 배치될 수 있다.
제2 라인(320)에 제4 교류 커플링 커패시터(304)가 더 포함된 경우, 제2 교류 커플링 커패시터(302)는 제2 라인(320)에서 데이터처리장치(140)와 인접하게 배치되고, 제4 교류 커플링 커패시터(304)는 제2 라인(320)에서 데이터구동장치(120)와 인접하게 배치될 수 있다. 제1 라인(310)과 제2 라인(320)에 제3 커플링 커패시터(303)와 제4 커플링 커패시터(304)를 추가함으로써, 저속통신에서 대한 데이터구동장치(120)의 수신 성능을 추가로 향상시킬 수 있다.
도 4는 일 실시예에 따른 pre-clock training을 설명하기 위한 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스의 예시도이다.
도 4를 참조하면, 디스플레이장치는 Command Mode, AUTO Training Mode 및 Display Mode로 동작할 수 있다. Command Mode 및 AUTO Training Mode은 준비모드로서, 디스플레이장치는 영상데이터를 송신 및 수신을 준비할 수 있다.
Command Mode에서 디스플레이장치는 고속데이터통신을 위한 설정데이터를 저속데이터통신으로 송신할 수 있다. AUTO Training Mode에서 디스플레이장치는 데이터처리장치 및 데이터구동장치 사이의 고속데이터통신을 가능하게 하는 주파수로 동작하도록 데이터구동장치의 내부회로를 설정할 수 있다. 또한 AUTO Training Mode에서 디스플레이장치는 신호의 품질을 개선하는 이퀄라이저를 설정할 수 있다.
구동전압(VCC)이 데이터처리장치와 데이터구동장치로 공급되면, Command Mode에서 데이터처리장치는 데이터구동장치로 제2 프로토콜신호(PS2)를 송신할 수 있다. 이후 AUTO Training Mode 및 Display Mode에서 데이터처리장치는 제1 프로토콜신호(PS1)를 송신할 수 있다. 제1 프로토콜신호(PS1) 및 제2 프로토콜신호(PS2)는 제1 통신라인(도 3의 LN1)을 통해 송신될 수 있다.
여기서 제2 프로토콜신호(PS2)는 데이터처리장치와 데이터구동장치 사이에 규약된 제2 프로토콜에 기반한 신호로서 저속데이터통신 프로토콜에 따른 신호일 수 있다. 제1 프로토콜신호(PS1)는 데이터처리장치와 데이터구동장치 사이에 규약된 제1 프로토콜에 기반한 신호로서 고속데이터통신 프로토콜에 따른 신호일 수 있다.
제1 프로토콜신호(PS1)의 통신주파수는 제2 프로토콜신호(PS2)의 통신주파수보다 10배 이상 높을 수 있다. 이러한 특징에 따라, 제1 프로토콜신호(PS1)는 고속데이터통신 프로토콜로 분류되고, 제2 프로토콜신호(PS2)는 저속데이터통신 프로토콜로 분류될 수 있다. 이하에서는 제1 프로토콜신호(PS1)의 통신주파수와 제2 프로토콜신호(PS2)의 통신주파수를 구별하기 위해 제1 프로토콜신호(PS1)의 통신주파수를 제1 통신주파수라 호칭하고, 제2 프로토콜신호(PS2)의 통신주파수를 제2 통신주파수라 호칭한다.
AUTO Training Mode 또는 Display Mode와 같은 고속데이터통신에서는, 수신부의 설정에 따라 데이터손실율에 큰 차이가 발생할 수 있다. 혹은 고속데이터통신에서는 수신부의 설정에 따라 통신이 원활하게 이루어지지 않을 수 있다. 그래서 일 실시예에 따른 디스플레이 장치는 고속데이터통신을 수행하기 전에 고속데이터통신을 원활하게 수행하기 위한 설정 데이터를 송신측에서 수신측으로 송신할 수 있다. 이러한 설정 데이터는 Command Mode와 같은 저속데이터통신을 통해 송수신될 수 있다. 저속데이터통신은 수신부의 설정에 따른 데이터손실율에 큰 차이가 없기 때문에, 설정값을 상대적으로 정확하게 수신측으로 송신할 수 있다.
데이터처리장치는 고속데이터통신에 해당되는 제1 프로토콜신호(PS1)를 송신하기 전에 저속데이터통신에 해당되는 제2 프로토콜신호(PS2)를 송신하여 고속데이터통신에 필요한 설정 데이터를 송신할 수 있다.
한편 디스플레이장치가 Command Mode에 있으면, 제2 프로토콜신호(PS2)에 포함된 Preamble 구간, CFG Data 구간 및 CFG Done 구간을 이용할 수 있다.
Preamble 구간에서 제2 프로토콜신호(PS2)에는 저속데이터통신클럭이 포함될 수 있다. 데이터구동장치는 저속데이터통신클럭을 이용하여 클럭을 트레이닝하고 트레이닝된 클럭을 이용하여 저속데이터를 수신할 수 있다.
CFG Data 구간에서 제2 프로토콜신호(PS2)에는 저속데이터가 포함될 수 있다. 데이터구동장치는 전술한 클럭(저속데이터통신클럭)을 이용하여 저속데이터를 수신할 수 있다. 저속데이터는 고속데이터통신을 한 데이터구동장치의 설정데이터, 즉 이퀄라이저의 게인설정값, 스크램블정보, 라인극성정보 등이 포함될 수 있다. 데이터구동장치는 설정데이터를 이용하여 내부회로를 고속데이터통신을 위해 동작하도록 설정할 수 있다.
여기서 스크램블정보는 데이터처리장치가 데이터구동장치에 데이터를 전송할 때에 데이터를 그대로 전송하는지 스크램블하여 전송하는지에 대한 정보를 포함할 수 있고, 라인극성정보는 화소의 첫 번째 라인의 극성을 표시하는 정보를 포함할 수 있다.
CFG Done 구간에서 제2 프로토콜신호(PS2)에는 통신의 종료를 나타내는 메세지가 포함될 수 있다. 데이터구동장치는 이러한 메세지를 확인하고 제2 프로토콜신호(PS2)에 따른 통신을 종료시킬 수 있다.
보조통신신호(ALP)는 기동 후에 저레벨(low level)을 유지하다가 저속데이터통신클럭에 대한 트레이닝이 완료되면 고레벨(high level)로 변경될 수 있다. 데이터구동장치는 구동전압(VCC)이 공급된 후, 보조통신신호(ALP)를 저레벨로 유지하다가 Preamble 구간에서 저속데이터통신클럭에 대한 트레이닝을 완료하면 보조통신신호(ALP)를 고레벨로 변경할 수 있다.
그리고 데이터처리장치는 보조통신신호(ALP)가 고레벨로 변경된 후에 제2 프로토콜신호(PS2)를 통해 저속데이터를 송신할 수 있다. 여기서 보조통신신호(ALP)는 락(LOCK) 신호로 호칭될 수 있고, 데이터구동장치는 제2 통신라인(도 3의 LN2)을 통해 저속데이터를 데이터처리장치로 송신될 수 있다.
데이터구동장치는 보조통신신호(ALP)를 고레벨로 변경한 후에 내부 상태에 이상이 발생하거나 예정되어 있지 않은 통신오류가 발생하는 경우-예를 들어 클럭복원부의 언락(unlock)- 보조통신신호(ALP)를 저레벨로 변경할 수 있다. 예를 들어, CFG Data 구간 혹은 CFG Done 구간에서 저속데이터를 수신할 수 없거나 클럭이 깨지는 경우 데이터구동장치는 보조통신신호(ALP)를 저레벨로 변경할 수 있다.
한편 디스플레이장치가 AUTO Training Mode에 있으면, 제2 프로토콜신호(PS2)에 포함된 Pre-Clock Training 구간을 이용할 수 있다.
제2 통신주파수-저속데이터통신을 위한 주파수-는 미리 정해질 수 있다. 다시 말해서, 제2 통신주파수는 디스플레이장치의 사양과 무관하게 공통적으로 사용되는 주파수일 수 있고, 데이터구동장치는 미리 정해진 제2 통신주파수로 내부회로를 설정한 후에 데이터처리장치와 저속데이터통신을 수행할 수 있다.
반면에 제1 통신주파수-고속데이터통신을 위한 주파수-는 미리 정해져 있지 않을 수 있다. 데이터처리장치가 일 주파수를 가지는 신호를 보내면, 데이터구동장치는 일 주파수에 맞게 내부회로를 설정할 필요가 있다. 그래서 데이터처리장치 및 데이터구동장치는 제1 프로토콜신호(PS1)에 Pre-Clock Training 구간을 더 포함시켜서 내부회로를 제1 통신주파수로 설정할 수 있다.
구체적으로 데이터처리장치는 Pre-Clock Training 구간에서 트레이닝클럭패턴(TR_CLK)을 포함한 제1 프로토콜신호(PS1)를 데이터구동장치에 송신할 수 있다.
데이터구동장치는 클럭복원부의 설정값을 변경하면서, 제1 프로토콜신호(PS1)에 포함된 트레이닝클럭패턴(TR_CLK)에 대해 트레이닝할 수 있다. 그리고 데이터구동장치는 트레이닝클럭패턴(TR_CLK)에 대한 트레이닝 결과에 따라 클럭복원부의 최적의 설정값을 선택할 수 있고, 최적의 설정값으로 클럭복원부를 설정할 수 있다.
한편 디스플레이장치가 AUTO Training Mode에 있으면, 제2 프로토콜신호(PS2)에 포함된 EQ training 구간을 이용할 수 있다.
데이터처리장치가 보내는 신호는 데이터처리장치에 도달하는 과정에서 왜곡될 수 있다. 데이터구동장치는 왜곡을 보상하기 위하여 이퀄라이저를 포함하고, 이퀄라이저의 특성을 설정할 수 있다. 구체적으로 데이터구동장치는 클럭트레이닝을 하고 생성된 클럭으로 복원된 데이터의 이상 유무를 판단함으로써, 이퀄라이저의 특성을 설정할 수 있다.
한편 디스플레이장치가 Display Mode에 있으면, 제2 프로토콜신호(PS2)에 포함된 Clock Training 구간, Link Training 구간, VB 구간 및 Frame 구간을 이용할 수 있다. 구체적으로 데이터구동장치는 Clock Training 구간에 대하여 클럭트레이닝을 수행하여 클럭을 복원할 수 있다. 데이터구동장치는 Link Training 구간에 대하여 링크트레이닝을 수행하여 데이터가 의미별 또는 링크별로 처리되는지 확인할 수 있다. 데이터구동장치는 Frame 구간에 포함된 영상데이터를 출력하고, VB 구간에서 영상데이터의 출력을 대기할 수 있다.
도 5는 일 실시예에 따른 EQ training을 설명하기 위한 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스의 예시도이다.
도 5를 참조하면, 이퀄라이저의 설정을 위한 EQ training 구간을 포함하는 신호 시퀀스를 나타내는 도면이다.
데이터처리장치는 복수의 EQ(Equalizer)설정 정보를 저장하고, 복수의 EQ설정 정보를 데이터구동장치로 송신할 수 있다. 복수의 EQ설정 정보는 저속데이터통신으로 데이터구동장치로 송신될 수 있다. 데이터구동장치는 수시로 변경되는 제1 통신라인(도 3의 LN1) 신호 왜곡에 대한 다수의 실험을 통해 복수의 EQ설정 정보로부터 최적의 EQ설정값을 결정할 수 있다.
데이터처리장치는 복수의 EQ설정 정보를 포함한 제2 프로토콜신호(PS2)를 생성할 수 있다. 데이터처리장치는 제2 프로토콜신호(PS2) 중 CFG Data 구간에서 복수의 EQ 설정 정보를 포함시킬 수 있다.
복수의 EQ설정 정보는 각각 상이한 이퀄라이저의 게인레벨을 포함할 수 있다. 예를 들어, 복수의 EQ설정 정보가 제1 EQ설정 정보와 제2 EQ설정 정보일 경우, 제1 EQ설정 정보는 제1 게인레벨을 포함하고, 제2 EQ설정 정보는 제1 게인레벨과 다른 제2 게인레벨을 포함할 수 있다. 복수의 EQ설정 정보 각각은 이퀄라이저(410)의 탭(Tab) 계수를 더 포함할 수도 있다.
데이터구동장치는 복수의 EQ설정 정보를 포함하는 제2 프로토콜신호(PS2)를 수신할 수 있다. 그리고 데이터구동장치는 복수의 EQ설정 정보를 보조 기억 매체-예를 들어, 레지스터 등-에 저장할 수 있다.
여기서, 제2 프로토콜신호(PS2)는 복수의 EQ설정 정보 이외에 복수의 EQ설정 정보에 대한 개수 정보를 더 포함할 수 있다. 예를 들어, 복수의 EQ설정 정보가 8개의 EQ설정 정보인 경우, 개수 정보는 "8"일 수 있다. 그리고 제2 프로토콜신호(PS2)는 EQ기본설정 정보, 스크램블 정보, 라인극성 정보 등을 더 포함할 수도 있다. EQ기본설정 정보는 고속데이터통신을 위한 이퀄라이저의 기본적인 게인레벨을 포함할 수 있고, 스크램블 정보는 데이터처리장치가 데이터구동장치에 데이터를 전송할 때에 데이터를 그대로 전송하는지, 스크램블하여 전송하는지에 대한 정보를 포함할 수 있다. 또한, 라인극성 정보는 화소의 첫 번째 라인의 극성을 표시하는 정보를 포함할 수 있다.
위와 같이 저속데이터통신이 종료되면, 데이터처리장치는 EQ트레이닝을 위한 신호를 제1 프로토콜신호(PS1)에 포함시켜 제1 통신라인을 통해 데이터구동장치로 송신할 수 있다. 여기서 데이터처리장치는 EQ트레이닝을 위한 신호를 복수의 시구간 동안 송신할 수 있다. 본 도면에서 복수의 시구간은 EQ training 구간의 점선으로 나타내어질 수 있다.
데이터구동장치는 복수의 시구간 동안 EQ트레이닝을 위한 신호를 수신하고, 복수의 시구간 동안에 복수의 EQ설정 정보에 따라 이퀄라이저를 설정할 수 있다. 여기서 데이터구동장치는 각 시구간마다 이퀄라이저의 설정을 변경하면서, EQ트레이닝을 위한 신호에 대한 데이터구동장치의 수신성능을 각 시구간마다 평가할 수 있다. 이를 통해 데이터구동장치는 각 시구간마다의 평가결과에 따라 복수의 EQ설정 정보 중에서 최적의 설정 정보를 선택할 수 있다.
구체적으로 EQ트레이닝을 위한 신호는 도 5와 같이 각 시구간마다 반복되는 시퀀스(sequence)를 포함할 수 있다. 그리고 시퀀스는 제1 패턴데이터(TRP1), 제2 패턴데이터(TRP2) 및 PRBS를 포함할 수 있다.
데이터구동장치는 제1 패턴데이터(TRP1)에 대하여 클럭트레이닝을 수행할 수 있다. 데이터구동장치는 클럭트레이닝에 의하여 복원된 클럭을 이용하여 데이터를 복원할 수 있다. 그리고 데이터구동장치는 복원된 데이터에 포함된 PRBS와 기저장된 비트(bit)열과의 일치여부를 확인할 수 있고, PRBS에 대한 비트에러율(BER: bit error rate)을 확인할 수 있다.
EQ트레이닝을 위한 신호가 DC밸런스코드로 인코딩된 경우, 데이터구동장치는 복원된 데이터에서 "0"과 "1"의 개수를 확인할 수 있고, 이를 통해 EQ 테스트 신호(EQTP)에 대한 데이터 오류 여부를 확인할 수 있다. 여기서 DC밸런스코드 방식은 8B10B 인코딩/디코딩 방식을 포함할 수 있다.
도 6은 일 실시예에 따른 AUTO Training Mode에서 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스의 예시도이다.
도 6을 참조하면, AUTO Training Mode에서 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스는 제1 패턴데이터(TRP1) 및 제1 패턴데이터(TRP1)를 뒤이어 제2 패턴데이터(TRP2)를 포함할 수 있다. 또는 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스는 제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2) 사이에 PRBS를 더 포함할 수 있다.
디스플레이장치가 영상데이터의 송수신을 준비하는 AUTO Training Mode로 동작하면, 디스플레이장치는 Bandwidth Optimization 단계 및 AUTO EQ 단계를 수행할 수 있다.
디스플레이장치가 Bandwidth Optimization 단계를 수행하면, 데이터구동장치는 데이터구동장치의 내부회로를 데이터처리장치와 고속데이터통신을 가능하게 하는 주파수-제1 통신주파수-로 설정할 수 있다. 데이터처리장치는 제1 패턴데이터(TRP1)를 데이터구동장치로 송신할 수 있다. 이후 데이터구동장치는 클럭복원부를 통해 제1 패턴데이터(TRP1)에 대하여 클럭트레이닝을 수행하여 클럭을 복원할 수 있다.
이어서 데이터처리장치는 제2 패턴데이터(TRP2)를 데이터구동장치로 송신할 수 있다. 데이터구동장치는 제2 패턴데이터(TRP2)를 수신하면, Bandwidth Optimization 단계를 종료하고, AUTO EQ 단계로 진입할 수 있다. 따라서 Bandwidth Optimization 단계의 제2 패턴데이터(TRP2)는 Bandwidth Optimization 단계의 종료 정보를 포함할 수 있다.
따라서 Bandwidth Optimization 단계의 제1 패턴데이터(TRP1)는 도 2의 Pre-Clock Training 구간에 해당할 수 있다. Pre-Clock Training 구간에 제2 패턴데이터(TRP2)도 더 포함될 수 있다.
디스플레이장치가 AUTO EQ 단계를 수행하면, 데이터구동장치는 데이터처리장치가 송신하는 신호의 수신 성능을 평가하고 품질을 개선하는 이퀄라이저를 설정할 수 있다. 데이터처리장치는 제1 패턴데이터(TRP1)를 데이터구동장치로 송신할 수 있다. 이후 데이터구동장치는 클럭복원부를 통해 제1 패턴데이터(TRP1)에 대하여 클럭트레이닝을 수행하여 클럭을 복원할 수 있다. 데이터구동장치는 복원된 클럭을 이용하여 PRBS을 복원하고, 복원된 PRBS에 대한 비트에러율을 산출할 수 있다. 데이터구동장치는 비트에러율에 따라 데이터처리장치가 송신하는 신호의 수신 성능을 평가할 수 있다.
이어서 데이터처리장치는 제2 패턴데이터(TRP2)를 데이터구동장치로 송신할 수 있다. 데이터구동장치는 제2 패턴데이터(TRP2)를 수신하면, AUTO EQ 단계를 종료하고 Display Mode로 진입할 수 있다. 따라서 Bandwidth Optimization 단계의 제2 패턴데이터(TRP2)는 AUTO EQ 단계의 종료 정보를 포함할 수 있다.
따라서 AUTO EQ 단계의 제1 패턴데이터(TRP1), PRBS 및 제2 패턴데이터(TRP2)는 도 2의 EQ training 구간에 해당할 수 있다.
한편 AUTO EQ 단계는 복수의 AUTO EQ 단계를 포함할 수 있다. 데이터구동장치는 이퀄라이저의 설정을 각 단계마다 수행할 수 있다.
예를 들어 데이터구동장치는 8회의 AUTO EQ 단계(AUTO EQ step 1 내지 step 8)에서 이퀄라이저의 설정을 수행할 수 있다. 8회의 AUTO EQ 단계(AUTO EQ step 1 내지 step 8)에서 데이터처리장치는 상기 제1 패턴데이터(TRP1), PRBS 및 제2 패턴데이터(TRP2)를 포함하는 데이터패킷을 송신할 수 있다. 각 단계에서 데이터구동장치는 제1 패턴데이터(TRP1)를 수신하면 이퀄라이저를 설정하고 이퀄라이저의 설정을 종료할 수 있다.
여기서 데이터구동장치는 제2 패턴데이터(TRP2)를 수신하면 제1 AUTO EQ 단계(AUTO EQ step 1)를 종료하고 제2 AUTO EQ 단계로 진입할 수 있다. 또는 데이터구동장치는 제8 AUTO EQ 단계(AUTO EQ step 8)에서 이퀄라이저의 설정을 종료하면, Display Mode로 진입할 수 있다. 데이터구동장치는 상술한 이퀄라이저의 설정을 8번 반복하여 최적의 이퀄라이저의 설정 상태를 찾아낼 수 있다.
도 7은 일 실시예에 따른 제1 및 2 패턴데이터를 포함하는 신호의 예시도이다.
도 7을 참조하면, 제1 패턴데이터(TRP1)를 포함하는 신호와 제2 패턴데이터(TRP2)를 포함하는 신호의 예시가 도시된다. 일 실시예에 따르면 제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2)는 데이터처리장치와 데이터구동장치 사이의 고속데이터통신을 위한 제1 프로토콜신호에 포함될 수 있다.
상술한 바와 같이 제1 패턴데이터(TRP1)는 Bandwidth Optimization 단계 또는 AUTO EQ 단계에서 클럭트레이닝을 위해 이용될 수 있다. 그래서 데이터구동장치는 제1 패턴데이터(TRP1)를 통해 클럭복원부에 대한 최적의 설정값을 생성할 수 있다. 제2 패턴데이터(TRP2)는 각 단계의 종료를 알려주기 위해 이용될 수 있다.
제2 패턴데이터(TRP2)는 제1 패턴데이터(TRP1)에 비하여 4배정도 느린 주파수를 가질 수 있다. 예를 들어 제1 패턴데이터(TRP1)가 4Gbps이면, 제2 패턴데이터(TRP2)는 1Gbps의 주파수를 가질 수 있다. 따라서 제1 패턴데이터(TRP1)가 한 주기동안 2개의 UI(unit interval)을 가지면, 제2 패턴데이터(TRP2)는 한 주기동안 8개의 UI를 포함할 수 있다.
여기서 제2 패턴데이터(TRP2)는 4배정도 느린 주파수로 송신될 수 있고, 반드시 4배의 차이는 아니지만 송신 환경 또는 구성에 따라 달라질 수 있다. 데이터구동장치가 제2 패턴데이터(TRP2)를 명확히 인지할 수 있을 정도의 차이가 있어야만 한다.
또한 제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2)는 DC 밸런싱이 유지된 패턴을 가질 수 있다. 그래서 제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2)는 데이터처리장치에서 DC 밸런싱 코드-예를 들어 8B10B 코드-로 인코딩되고, ‘10101010...’의 형태를 가질 수 있다. 따라서 제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2)가 데이터처리장치 및 데이터구동장치 사이에 커플링 캐피시터(도 3의 301 내지 304)를 통과하더라도, 왜곡이 발생하지 않을 수 있다.
도 8은 일 실시예에 따른 데이터처리장치 및 데이터구동장치의 구성도이다.
도 8을 참조하면, 데이터구동장치(150)는 저속데이터통신에 관여하는 저속통신모듈(810) 및 고속데이터통신에 관여하는 고속통신모듈(820)을 포함할 수 있다.
저속통신모듈(810)은 Command Mode에서 활성화되고, AUTO Training Mode 및 Display Mode에서 비활성화될 수 있다. 저속통신모듈(810)은 데이터처리장치(140)로부터 제1 통신라인(LN1)을 통해 제2 프로토콜신호를 수신하여 처리할 수 있다. 저속통신모듈(810)은 수신부(812) 및 디코더(814)를 포함할 수 있다(LS MODE).
수신부(812)는 하나 이상의 커플링 커패시터(301, 302)가 포함된 제1 통신라인(LN1)과 연결될 수 있다. 수신부(812)는 DC 밸런스 코드로 인코딩된 제2 프로토콜신호를 제1 통신라인(LN1)을 통해 수신할 수 있다. 여기서 맨체스터 코드가 DC 밸런싱 코드로서 사용될 수 있다.
또한 수신부(812)는 수신된 신호를 일시적으로 저장하여 신호 수신에 대한 완충 역할을 하는 버퍼(buffer)를 포함할 수 있다. 수신부(812)는 버퍼에 일시적으로 저장된 신호를 디코더(814)로 전달할 수 있다.
디코더(814)는 제2 프로토콜신호-예를 들어 Preamble 구간-를 수신하고, 클럭트레이닝을 통해 저속데이터통신을 위한 클럭을 복원할 수 있다. 여기서, 디코더(814)는 발진기(OSC)에서 생성된 기본클럭(OSC_CLK)을 수신하고, 클럭트레이닝을 통해 제2 프로토콜신호-예를 들어 Preamble 구간-와 상기 기본클럭(OSC_CLK)을 동기화할 수 있다.
또한 디코더(814)는 수신부(812)로부터 데이터구동장치(150)를 설정하기 위한 데이터를 수신하여 DC 밸런싱 코드로 디코딩할 수 있다. 디코더(814)는 디코딩된 데이터를 수신제어부(830)로 송신할 수 있다. 여기서 맨체스터 코드가 DC 밸런싱 코드로서 사용될 수 있다.
반면에 고속통신모듈(820)은 AUTO Training Mode 및 Display Mode에서 활성화되고, Command Mode에서 비활성화될 수 있다. 고속통신모듈(820)은 데이터처리장치(140)로부터 제1 통신라인(LN1)을 통해 제1 프로토콜신호를 수신하여 처리할 수 있다. 고속통신모듈(820)은 이퀄라이저(822), 클럭복원부(824), 병렬화부(826) 및 식별부(828)를 포함할 수 있다(HS MODE).
이퀄라이저(822)는 데이터처리장치(140)로부터 제1 통신라인(LN1)을 통해 수신되는 신호를 조절할 수 있다. 그리고 이퀄라이저(822)는 제1 통신라인(LN1)을 통과한 신호를 클럭복원부(824) 또는 식별부(828)로 송신할 수 있다.
예를 들어 이퀄라이저(822)는 제1 통신라인(LN1)을 통해 수신된 제1 프로토콜신호(PS1)를 조절할 수 있다. 제1 프로토콜신호(PS1)는 영상데이터를 포함하고 고속데이터통신에 기반할 수 있다.
구체적으로, 제1 통신라인(LN1)을 통과한 신호에 왜곡이 발생할 수 있고, 제1통신라인(LN1)을 통과한 신호에 고주파 성분 감쇄(혹은 펄스 분산) 및 심볼 간 간섭(ISI: Inter Symbol Interference) 등이 발생할 수 있다. 이퀄라이저(822)는 고주파 성분을 재생(혹은 펄스 분산 제거)할 수 있고, 이를 통해 심볼 간 간섭을 감소시킬 수 있다.
클럭복원부(824)는 트레이닝패턴-예를 들어 트레이닝클럭패턴(도 4의 TR_CLK)-을 포함하는 신호에 대하여 클럭트레이닝을 수행할 수 있다. 클럭복원부(824)는 클럭트레이닝을 통해 클럭을 복원할 수 있다. 클럭복원부(824)는 상기 복원된 클럭으로 데이터를 복원하고, 상기 복원된 데이터가 기준 데이터와 일치하면 상기 복원된 클럭은 데이터처리장치(140)와의 통신에 이용될 수 있다.
여기서 클럭복원부(824)는 설정값에 따라 서로 다른 클럭을 생성할 수 있다. 이하에서 클럭복원부(824)가 클럭을 생성하는데 필요한 설정값은 CDR 설정값으로 호칭될 수 있다. 클럭복원부(824)가 최적의 CDR 설정값을 수신하면, 트레이닝패턴에 대한 클럭트레이닝을 완료하고 트레이닝패턴에 기반한 클럭을 복원할 수 있다.
병렬화부(826)는 직렬데이터를 병렬데이터로 변환할 수 있다. 병렬데이터는 제1 프로토콜신호에 포함된 데이터 또는 제2 프로토콜신호에 포함된 데이터일 수 있다. 병렬화부(826)는 클럭복원부(824)에서 복원된 클럭을 수신하고, 상기 복원된 클럭을 통해 데이터처리장치(140)로부터 수신된 데이터를 병렬화할 수 있다.
식별부(828)는 데이터처리장치(140)로부터 수신된 신호에서 제1 패턴데이터(도 6의 TRP1) 및 제2 패턴데이터(도 6의 TRP2)를 구별할 수 있다. 식별부(828)는 그 결과로서 식별값-예를 들어 카운트값(CNT_value)-을 생성할 수 있다. 수신제어부(830)는 식별값을 통해 제1 패턴데이터 및 제2 패턴데이터 중 무엇이 수신되었는지 판정할 수 있다.
한편 데이터구동장치(150)는 수신제어부(830), 락 제어부(840) 및 발진기(OSC)를 더 포함할 수 있다.
수신제어부(830)는 식별부(828)로부터 식별값을 수신하고, 제1 패턴데이터가 수신되면 영상데이터를 수신하기 위한 설정을 내부회로에 대하여 수행하고, 제2 패턴데이터가 수신되면 상기 설정을 종료하도록 상기 내부회로를 제어할 수 있다. 예를 들어 식별값이 제1 패턴데이터를 나타내면, 수신제어부(830)는 제1 패턴데이터가 데이터구동장치(150)로 수신된 것으로 판정할 수 있다. 그러면 수신제어부(830)는 AUTO Training Mode로 동작하도록 데이터구동장치(150)의 내부회로를 설정할 수 있다. 수신제어부(830)는 Bandwidth Optimization 단계에서는 영상데이터의 수신을 위한 통신주파수를 설정하고, AUTO EQ 단계에서는 이퀄라이저(822)를 설정할 수 있다.
제1 패턴데이터(도 6의 TRP1) 및 제2 패턴데이터(도 6의 TRP2)를 구별하기 위하여 식별부(828)는 내부에 분주기(divider, 미도시) 및 카운터(counter, 미도시)를 포함할 수 있다. 식별부(828)는 제1 패턴데이터(도 6의 TRP1) 및 제2 패턴데이터(도 6의 TRP2)를 포함하는 신호를 분주하여 분주클럭(divided clock)을 생성하고, 분주클럭을 카운트하여, 카운트값(CNT_value)을 생성할 수 있다. 수신제어부(830)는 카운트값(CNT_value)을 수신하고, 카운트값(CNT_value)에 따라 제1 패턴데이터(도 6의 TRP1) 및 제2 패턴데이터(도 6의 TRP2) 중 무엇이 데이터구동장치(150)로 수신되었는지 판정할 수 있다.
발진기(OSC)는 임의의 클럭을 생성하는 일종의 발진기로서, 클럭을 카운트하는 카운팅클럭(counting clock)을 생성할 수 있다. 또한 발진기(OSC)는 디코더(814)에서 저속데이터통신을 위한 클럭을 복원하기 위하여 사용되는 기본클럭(OSC_CLK)을 생성할 수 있다. 또한 발진기(OSC)는 데이터구동장치(150)의 내부회로에서 사용되는 기본클럭(OSC_CLK)을 생성할 수 있다.
락 제어부(840)는 디코더(814) 또는 클럭복원부(824)에서 클럭트레이닝을 완료하기 전에는 저레벨의 락 신호를 생성하여 제2 통신라인(LN2)을 통해 데이터처리장치(140)의 락 감시부(740)로 송신할 수 있다.
또한 락 제어부(840)는 디코더(814) 또는 클럭복원부(824)에서 클럭트레이닝을 완료한 후에는 고레벨의 락 신호를 생성하여 락 감시부(740)로 송신할 수 있다.
또한 락 제어부(840)는 클럭트레이닝이 완료된 이후 내부 상태에 이상이 발생하거나 예정되어 있지 않은 통신오류가 발생하는 경우-예를 들어 디코더(814) 또는 클럭복원부(824)의 언락(unlock)- 락 신호를 저레벨로 변경할 수 있다. 예를 들어, 데이터를 수신할 수 없거나 클럭이 깨지는 경우 락 제어부(840)는 락 신호를 저레벨로 변경할 수 있다.
고속데이터통신에서 클럭트레이닝이 완료된 이후 언락이 발생하면, 수신제어부(830)는 저속데이터통신을 수행하도록 내부회로를 설정할 수 있다. 예를 들어 디스플레이장치가 고속데이터통신에 기반하여 AUTO Training Mode로 동작하는 중에 언락이 발생하면, 수신제어부(830)는 디스플레이장치가 Command Mode으로 동작하도록 내부회로를 설정할 수 있다.
한편 데이터처리장치(140)는 송신부(850), 직렬화부(860), 송신제어부(880) 및 락 감시부(890)를 포함할 수 있다.
송신부(850)는 하나 이상의 커플링 커패시터(301, 302)가 포함된 제1 통신라인(LN1)과 연결될 수 있다. 송신부(850)는 직렬화부(860)로부터 직렬형태의 제1 프로토콜신호 또는 제2 프로토콜신호를 수신할 수 있다. 제2 프로토콜신호에는 제1 패턴데이터(도 6의 TRP1) 및 제2 패턴데이터(도 6의 TRP2)가 포함될 수 있다. 또는 제2 프로토콜신호에는 PRBS가 더 포함될 수 있다.
직렬화부(860)는 병렬데이터를 직렬데이터로 변환할 수 있다. 직렬데이터는 제1 프로토콜신호에 포함된 데이터 또는 제2 프로토콜신호에 포함된 데이터일 수 있다.
송신제어부(880)는 외부로부터 저속데이터통신에 기반하는 제2 프로토콜신호를 생성할 수 있다. 여기서 제2 프로토콜신호는 Preamble 구간, CFG Data 구간 및 CFG Done 구간을 포함하고, 맨체스터 코드로 인코딩되어 DC 밸런싱을 가질 수 있다. 송신제어부(880)는 제2 프로토콜신호를 병렬 형태로 생성하여 직렬화부(860)로 송신할 수 있다.
또한 송신제어부(880)는 외부로부터 고속데이터통신에 기반하는 제1 프로토콜신호를 생성할 수 있다. 여기서 제1 프로토콜신호는 Pre-Clock Training 구간 및 CEQ training 구간을 포함하고, 8B10B 코드로 인코딩되어 DC 밸런싱을 가질 수 있다. 송신제어부(880)는 제1 프로토콜신호를 병렬 형태로 생성하여 직렬화부(860)로 송신할 수 있다. 또한 제1 프로토콜신호는 영상데이터를 포함할 수 있다.
락 감시부(890)는 데이터구동장치(120)의 락 제어부(840)로부터 락 신호를 수신할 수 있다. 저속데이터통신에서 락 감시부(890)가 수신한 락 신호가 저레벨에서 고레벨로 변경되면, 송신제어부(880)는 고속데이터통신을 위한 제2 프로토콜신호를 생성할 수 있다.
그리고 고속데이터통신에서 락 감시부(890)가 수신한 락 신호가 저레벨에서 고레벨로 변경되면, 송신제어부(880)는 영상데이터를 포함하는 제2 프로토콜신호를 생성할 수 있다.
데이터처리장치(140)의 발진기(OSC)는 임의의 클럭을 생성하는 일종의 발진기로서, 데이터처리장치(140)의 내부회로에서 이용되는 내부클럭을 생성할 수 있다. 예를 들어 내부클럭은 직렬화부(860)로 송신되어 병렬 형태의 데이터를 직렬 형태의 데이터로 변환하는데 이용될 수 있다.
도 9는 일 실시예에 따른 카운터를 통한 제1 패턴데이터 및 제2 패턴데이터의 식별을 설명하기 위한 도면이다.
도 9를 참조하면, 식별부(828)는 분주기(901)와 카운터(902)를 통해 제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2)를 식별할 수 있다. 여기서 제1 패턴데이터(TRP1)는 제1 주파수를 가지고, 제2 패턴데이터(TRP2)는 제1 주파수보다 낮은 제2 주파수를 가질 수 있다.
제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2)는 이퀄라이저(822)를 거쳐 클럭복원부(824) 및 식별부(828)로 송신될 수 있다. 클럭복원부(824)에서는 제1 패턴데이터(TRP1)에 대한 클럭트레이닝이 수행되고, 식별부(828)에서는 제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2)에 대한 식별값이 생성될 수 있다.
식별부(828)는 제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2)를 수신하여 분주클럭(DIV_CLK)을 생성할 수 있다. 분주기(901)는 제1 패턴데이터(TRP1)의 제1 주파수를 분주하여 제1 분주클럭(DIV_CLK1)을, 제2 패턴데이터(TRP2)의 제2 주파수를 분주하여 제2 분주클럭(DIV_CLK2)을, 각각 생성할 수 있다.
제1 분주클럭(DIV_CLK1)의 주파수는 제1 주파수보다 낮고, 제2 분주클럭(DIV_CLK2)의 주파수는 제2 주파수보다 낮을 수 있다. 그리고 제1 패턴데이터(TRP1) 및 제2 패턴데이터(TRP2)에 따라 제2 분주클럭(DIV_CLK2)의 주파수는 제1 분주클럭(DIV_CLK1)의 주파수보다 낮을 수 있다.
이어서 카운터(902)는 분주클럭(DIV_CLK)을 카운팅클럭으로 카운트하여 카운트값(CNT_value)을 생성할 수 있다. 카운터(902)는 제1 분주클럭(DIV_CLK1)을 카운팅클럭으로 카운트하여 제1 카운트값(CNT_value1)을, 제2 분주클럭(DIV_CLK2)을 카운팅클럭으로 카운트하여 제2 카운트값(CNT_value2)을, 각각 생성할 수 있다.
여기서 제2 분주클럭(DIV_CLK2)의 주파수가 제1 분주클럭(DIV_CLK1)의 주파수보다 낮으므로, 제1 카운트값(CNT_value1)-20-이 제2 카운트값(CNT_value2)-82-보다 작을 수 있다.
실제로 6Gbps의 제1 주파수를 가지는 제1 패턴데이터(TRP1)를 2048의 분주비로 분주하면, 17.1의 카운트값이 산출될 수 있다. 만약 5Gbps의 제1 주파수를 가지는 제1 패턴데이터(TRP1)를 2048의 분주비로 분주하면, 20.5의 카운트값이 산출될 수 있다. 마찬가지로 6Gbps의 제2 주파수를 가지는 제2 패턴데이터(TRP2)를 2048의 분주비로 분주하면, 68.2의 카운트값이 산출될 수 있다. 만약 5Gbps의 제2 주파수를 가지는 제2 패턴데이터(TRP2)를 2048의 분주비로 분주하면, 81.9의 카운트값이 산출될 수 있다. 여기서 데이터구동장치의 발진기가 생성한 기본클럭(도 8의 OSC_CLK)이 카운팅클럭로서 이용될 수 있고, 카운팅클럭의 주파수는 50㎒일 수 있다.
수신제어부(830)는 카운트값과 같은 식별값을 수신하고, 식별값에 따라 제1 패턴데이터(TRP1) 또는 제2 패턴데이터(TRP2)를 인식할 수 있다. 예를 들어 수신제어부(830)는 제1 패턴데이터(TRP1)에 대한 제1 카운트값(CNT_value1)과 제2 패턴데이터(TRP2)에 대한 제2 카운트값(CNT_value2)을 수신할 수 있다. 수신제어부(830)는 두 개의 카운트값 중 상대적으로 작은 제1 카운트값(CNT_value1)을 가지고 제1 패턴데이터(TRP1)가 데이터구동장치로 수신된 것으로 판정할 수 있다. 수신제어부(830)는 두 개의 카운트값 중 상대적으로 큰 제2 카운트값(CNT_value2)을 가지고 제2 패턴데이터(TRP2)가 데이터구동장치로 수신된 것으로 판정할 수 있다.
또한 수신제어부(830)는 일정범위에 속하는 일 카운트값을 식별값으로 결정할 수 있다. 예를 들어 수신제어부(830)는 카운터로부터 생성된 일 카운트값을 포함하는 상기 식별값을 수신하고, 상기 일 카운트값이 복수의 값으로 구성되는 일정범위에 속하는 경우, 상기 일 카운트값을 제1 패턴데이터(TRP1)를 위한 제1 카운트값(CNT_value1) 또는 제2 패턴데이터(TRP2)를 위한 제2 카운트값(CNT_value2)으로 결정할 수 있다. 여기서 일정범위는 제1 패턴데이터(TRP1) 또는 제2 패턴데이터(TRP2)의 주파수로부터 예측되는 범위일 수 있다.
또한 수신제어부(830)는 연속적으로 여러 번 동일하게 생성된 카운트값을 식별값으로 결정할 수 있다. 예를 들어 본 도면에서는 20에 해당하는 제1 카운트값(CNT_value1)이 제1 패턴데이터(TRP1)에 대하여 연속적으로 여러 번 생성되었기 때문에, 수신제어부(830)는 제1 카운트값(CNT_value1)을 20으로 최종적으로 결정할 수 있다. 또한 82에 해당하는 제2 카운트값(CNT_value2)이 제2 패턴데이터(TRP2)에 대하여 연속적으로 여러 번 생성되었기 때문에, 수신제어부(830)는 제2 카운트값(CNT_value2)을 82로 최종적으로 결정할 수 있다.
도 10은 일 실시예에 따른 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스에 따른 클럭복원부의 동작을 설명하기 위한 도면이다.
도 10을 참조하면, Bandwidth Optimization 단계에서 먼저 데이터구동장치는 제1 패턴데이터(TRP1)의 인식을 시작할 수 있다.
Ⅰ 시점에서, 데이터구동장치는 클럭복원부에 대한 CDR 설정값을 찾고, 이후에 제1 카운트값(CNT_value1)을 생성하여 저장할 수 있다. 데이터구동장치는 클럭복원부를 구동하는 리셋신호(CDR reset)를 저레벨로 설정함으로써 클럭복원부의 구동을 중지할 수 있다.
Ⅱ 시점에서, 데이터구동장치는 제2 카운트값(CNT_value2)을 생성하여 제1 카운트값(CNT_value1)과 비교함으로써, 제2 패턴데이터(TRP2)를 인식할 수 있다. 데이터구동장치는 Bandwidth Optimization 단계를 종료할 수 있다. 동시에 데이터구동장치는 클럭복원부에 대한 최적의 CDR 설정값을 적용할 수 있다.
다음으로, AUTO EQ 단계에서 먼저 데이터구동장치는 제1 패턴데이터(TRP1)의 인식을 시작할 수 있다.
Ⅲ 시점에서, 데이터구동장치는 클럭복원부를 구동하는 리셋신호(CDR reset)를 고레벨로 설정함으로써 클럭복원부의 구동을 시작할 수 있다.
Ⅳ 시점에서, 데이터구동장치는 이퀄라이저의 수신 성능을 평가하고 이퀄라이저에 대한 EQ 설정값을 찾을 수 있다. 여기서 데이터구동장치는 PRBS를 복원하고, 상기 복원된 PRBS에 대하여 비트에러율을 검사할 수 있다.
Ⅴ 시점에서, 데이터구동장치는 비트에러율의 검사를 종료할 수 있다. 또한 데이터구동장치는 클럭복원부를 구동하는 리셋신호(CDR reset)를 저레벨로 설정함으로써 클럭복원부의 구동을 중지할 수 있다.
Ⅵ 시점에서, 데이터구동장치는 제2 카운트값(CNT_value2)을 생성하여 제1 카운트값(CNT_value1)과 비교함으로써, 제2 패턴데이터(TRP2)를 인식할 수 있다. 데이터구동장치는 AUTO EQ 단계를 종료하거나 AUTO EQ 단계 중 일 시구간(AUTO EQ step 1 내지 step 8 중 하나)을 종료할 수 있다. 동시에 데이터구동장치는 이퀄라이저에 대한 최적의 EQ 설정값을 적용할 수 있다.
AUTO EQ 단계가 복수의 시구간을 포함하는 경우, 데이터구동장치는 AUTO EQ 단계에서 인식된 제2 패턴데이터(TRP2)의 개수를 통해 이퀄라이저의 설정 횟수를 알 수 있다. 데이터구동장치는 이퀄라이저의 설정 횟수에 대한 정보 또는 AUTO EQ 단계에서의 제2 패턴데이터(TRP2)의 개수에 대한 정보를 저속데이터통신으로 미리 수신할 수 있다. 데이터구동장치는 이 횟수만큼 이퀄라이저의 설정을 반복하고 Display Mode로 동작할 수 있다.
도 11은 일 실시예에 따른 데이터처리장치와 데이터구동장치 사이의 신호 시퀀스에 따른 데이터구동장치의 동작에 대한 흐름도이다.
도 11을 참조하면, Bandwidth Optimization 단계에서 데이터구동장치는 최적의 CDR 설정값으로 클럭복원부를 설정할 수 있다(S1101 단계).
데이터구동장치는 제2 패턴데이터(TRP2)를 제1 감지기간(TWD1)이내에 검출할 수 있다(S1103 단계).
제2 패턴데이터(TRP2)가 검출되지 않으면, 데이터구동장치는 영상데이터를 수신하는 디스플레이모드로 진입하고 락의 해제-언락(unlock)-을 나타내는 락 신호를 데이터처리장치로 송신할 수 있다(LOCK=L). 또는 데이터구동장치는 디스플레이모드의 진입없이 바로 락의 해제-언락(unlock)-을 나타내는 락 신호를 데이터처리장치로 송신할 수 있다(S1103 단계의 NO 및 S1105 단계). 그리고 데이터구동장치는 AUTO EQ 단계를 종료 또는 스킵(skip)할 수 있다(S1107 단계).
제2 패턴데이터(TRP2)가 검출되면, 데이터구동장치는 AUTO EQ 단계를 시작할 수 있다(S1103 단계의 YES 및 S1109 단계).
AUTO EQ 단계에서 데이터구동장치는 클럭복원부를 구동하는 리셋신호(CDR reset)를 저레벨로 설정함으로써 클럭복원부의 구동을 중지할 수 있다. AUTO EQ 단계가 복수의 시구간을 포함하면, 데이터구동장치는 첫 번째 이퀄라이저 설정을 시작할 수 있다(S1111 단계).
데이터구동장치는 모든 시구간에 대하여 이퀄라이저의 설정을 수행했는지 판단할 수 있다(S1113 단계).
데이터구동장치가 모든 시구간에 대하여 이퀄라이저의 설정을 수행했다면, 최적의 EQ설정값으로 이퀄라이저를 설정할 수 있다(S1113 단계의 YES 및 S1115 단계)
데이터구동장치가 모든 시구간에 대하여 이퀄라이저의 설정을 수행하지 않았다면, 제1 패턴데이터(TRP1)를 제2 감지기간(TWD2)이내에 검출할 수 있다(S1113 단계의 NO 및 S1117 단계).
제1 패턴데이터(TRP1)가 검출되지 않으면, 데이터구동장치는 영상데이터를 수신하는 디스플레이모드로 진입하고 락의 해제-언락(unlock)-을 나타내는 락 신호를 데이터처리장치로 송신할 수 있다(LOCK=L). 또는 데이터구동장치는 디스플레이모드의 진입없이 바로 락의 해제-언락(unlock)-을 나타내는 락 신호를 데이터처리장치로 송신할 수 있다(S1117 단계의 NO 및 S1105 단계). 그리고 데이터구동장치는 AUTO EQ 단계를 종료 또는 스킵(skip)할 수 있다(S1107 단계).
추가적인 다른 방식으로는, 제1 패턴데이터(TRP1)가 검출되지 않으면, 데이터구동장치는 해당 시구간에서의 이퀄라이저의 설정을 종료하고 제2 패턴데이터(TRP2)의 검출을 시작할 수 있다.
제1 패턴데이터(TRP1)가 검출되면, 데이터구동장치는 클럭복원부를 구동하는 리셋신호(CDR reset)를 고레벨로 설정함으로써 클럭복원부의 구동을 시작할 수 있다(S1119 단계).
그리고 데이터구동장치는 제3 감지기간(TWD3)이내에 클럭트레이닝의 완료 여부를 검출할 수 있다(S1121 단계).
클럭트레이닝이 완료되지 않으면, 데이터구동장치는 영상데이터를 수신하는 디스플레이모드로 진입하고 락의 해제-언락(unlock)-을 나타내는 락 신호를 데이터처리장치로 송신할 수 있다(LOCK=L). 또는 데이터구동장치는 디스플레이모드의 진입없이 바로 락의 해제-언락(unlock)-을 나타내는 락 신호를 데이터처리장치로 송신할 수 있다(S1121 단계의 NO 및 S1105 단계). 그리고 데이터구동장치는 AUTO EQ 단계를 종료 또는 스킵(skip)할 수 있다(S1107 단계).
추가적인 다른 방식으로는, 클럭트레이닝이 완료되지 않으면, 데이터구동장치는 제2 패턴데이터(TRP2)의 검출을 시작하고, 제2 패턴데이터(TRP2)가 검출되면 해당 시구간에서의 이퀄라이저의 설정을 종료하고 다른 시구간에서의 이퀄라이저의 설정을 시작할 수 있다.
클럭트레이닝이 완료되면, 데이터구동장치는 PRBS에 대하여 비트에러율을 검사할 수 있다(S1123 단계).
비트에러율 검사후에, 데이터구동장치는 클럭복원부를 구동하는 리셋신호(CDR reset)를 저레벨로 설정함으로써 클럭복원부의 구동을 중지할 수 있다(S1125 단계).
그리고 데이터구동장치는 제2 패턴데이터(TRP2)를 제4 감지기간(TWD4)이내에 검출할 수 있다(S1127 단계).
제2 패턴데이터(TRP2)가 검출되지 않으면, 데이터구동장치는 영상데이터를 수신하는 디스플레이모드로 진입하고 락의 해제-언락(unlock)-을 나타내는 락 신호를 데이터처리장치로 송신할 수 있다(LOCK=L). 또는 데이터구동장치는 디스플레이모드의 진입없이 바로 락의 해제-언락(unlock)-을 나타내는 락 신호를 데이터처리장치로 송신할 수 있다(S1127 단계의 NO 및 S1105 단계). 그리고 데이터구동장치는 AUTO EQ 단계를 종료 또는 스킵(skip)할 수 있다(S1107 단계).
제2 패턴데이터(TRP2)가 검출되면, 데이터구동장치는 다른 시구간에서 이퀄라이저의 설정을 시작할 수 있다(S1127 단계의 YES 및 S1113 단계).

Claims (20)

  1. 영상데이터를 수신하여 출력하는 디스플레이모드 이전에 준비모드에서 상기 영상데이터의 수신을 준비하는 데이터구동장치에 있어서,
    제1 주파수를 가지는 제1 패턴데이터 및 상기 제1 주파수보다 낮은 제2 주파수를 가지는 제2 패턴데이터를 포함하는 신호를 수신하고, 상기 신호에서 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 구별하여 식별값을 생성하는 식별부; 및
    상기 식별값을 수신하고, 상기 제1 패턴데이터가 수신되면 상기 영상데이터를 수신하기 위한 설정을 내부회로에 대하여 수행하고, 상기 제2 패턴데이터가 수신되면 상기 설정을 종료하도록 상기 내부회로를 제어하는 제어부를 포함하는 데이터구동장치.
  2. 제1항에 있어서,
    클럭을 카운트(count)하기 위한 카운팅클럭(counting clock)을 생성하는 발진기를 포함하고,
    상기 식별부는, 상기 제1 및 2 주파수를 분주(divide)하여 상기 제1 및 2 패턴데이터로부터 제1 및 2 분주클럭을 생성하는 분주기(divider)와, 상기 제1 및 2 분주클럭을 상기 카운팅클럭으로 각각 카운트하여 제1 및 2 카운트값을 생성하는 카운터(counter)를 더 포함하고,
    상기 제어부는, 상기 제1 카운트값 및 제2 카운트값을 포함하는 상기 식별값을 수신하고, 상기 식별값에 따라 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 인식하는 데이터구동장치.
  3. 제2항에 있어서,
    상기 제1 카운트값은, 상기 제2 카운트값보다 작은 데이터구동장치.
  4. 제2항에 있어서,
    상기 제어부는, 상기 카운터로부터 생성된 일 카운트값을 포함하는 상기 식별값을 수신하고, 상기 일 카운트값이 복수의 값을 포함하는 일정범위에 속하는 경우, 상기 일 카운트값을 상기 제1 카운트값 또는 상기 제2 카운트값으로 결정하는 데이터구동장치.
  5. 제2항에 있어서,
    상기 제어부는, 복수의 카운트값을 포함하는 상기 식별값을 수신하고, 상기 복수의 카운트값 중 연속적으로 반복된 카운트값을 상기 제1 카운트값 또는 상기 제2 카운트값으로 결정하는 데이터구동장치.
  6. 제1항에 있어서,
    상기 준비모드는, 상기 영상데이터를 송신하는 데이터처리장치와 상기 영상데이터를 수신하는 데이터구동장치 사이에 규약된 제1 프로토콜에 따른 고속데이터통신이 가능한 고속모드와, 상기 제1 프로토콜과 상이한 제2 프로토콜에 따른 저속데이터통신이 가능한 저속모드를 포함하는 데이터구동장치.
  7. 제6항에 있어서,
    상기 식별부는, 상기 저속모드에서 동작하지 않고 상기 고속모드에서 동작하는 데이터구동장치.
  8. 제6항에 있어서,
    클럭트레이닝을 완료한 경우 상기 클럭트레이닝의 결과를 나타내는 락(lock) 신호를 제1 레벨로 출력하고, 상기 클럭트레이닝을 미완료한 경우 상기 락 신호를 상기 제1 레벨과 상이한 제2 레벨로 출력하는 락 제어부를 포함하고,
    상기 제어부는, 상기 고속모드에서 상기 클럭트레이닝이 완료된 이후 락이 해제되면, 상기 준비모드를 상기 고속모드에서 상기 저속모드로 변경하는 데이터구동장치.
  9. 제1항에 있어서,
    상기 제1 패턴데이터는, 통신주파수를 가지고,
    상기 제2 패턴데이터는, 상기 통신주파수보다 낮은 주파수를 가지며,
    상기 제어부는, 상기 제1 패턴데이터가 수신되면 상기 내부회로를 상기 통신주파수로 설정하고, 상기 제2 패턴데이터가 수신되면 상기 설정을 종료하는 데이터구동장치.
  10. 제9항에 있어서,
    이퀄라이저를 포함하고,
    상기 제어부는, 상기 제2 패턴데이터가 수신되면 상기 설정을 종료하고 상기 이퀄라이저의 설정을 시작하는 데이터구동장치.
  11. 제9항에 있어서,
    클럭트레이닝을 완료한 경우 상기 클럭트레이닝의 결과를 나타내는 락 신호를 제1 레벨로 출력하고, 상기 클럭트레이닝을 미완료한 경우 상기 락 신호를 상기 제1 레벨과 상이한 제2 레벨로 출력하는 락 제어부를 포함하고,
    상기 제어부는, 상기 제2 패턴데이터가 일정시간 이내에 수신되지 않으면, 상기 영상데이터를 수신하는 디스플레이모드로 진입하며,
    상기 락 제어부는, 상기 제2 패턴데이터가 일정시간 이내에 수신되지 않으면, 락 해제를 나타내는 상기 락 신호를 출력하는 데이터구동장치.
  12. 영상데이터를 송신하는 디스플레이모드 이전에 준비모드에서 상기 영상데이터의 송신을 준비하는 데이터처리장치에 있어서,
    제1 주파수를 가지는 제1 패턴데이터 및 상기 제1 주파수보다 낮은 제2 주파수를 가지는 제2 패턴데이터를 포함하는 신호를 송신하는 송신부를 포함하고,
    상기 제1 패턴데이터는, 상기 영상데이터를 수신하도록 데이터구동장치를 설정하는 정보를 포함하고,
    상기 제2 패턴데이터는, 상기 설정을 종료하는 정보를 포함하는 데이터처리장치.
  13. 제12항에 있어서,
    상기 준비모드는, 상기 영상데이터를 송신하는 데이터처리장치와 상기 영상데이터를 수신하는 데이터구동장치 사이에 규약된 제1 프로토콜에 따른 고속데이터통신이 가능한 고속모드와, 상기 제1 프로토콜과 상이한 제2 프로토콜에 따른 저속데이터통신이 가능한 저속모드를 포함하고,
    상기 고속모드에서 상기 영상데이터를 동기화시키는 클럭을 생성하는 발진기를 포함하는 데이터처리장치.
  14. 제12항에 있어서,
    상기 영상데이터를 직렬로 변환하고, 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 DC밸런스코드로 인코딩하는 제어부를 포함하는 데이터처리장치.
  15. 영상데이터의 송수신을 준비하는 준비모드에서 동작하는 디스플레이장치에 있어서,
    제1 주파수를 가지는 제1 패턴데이터 및 상기 제1 주파수보다 낮은 제2 주파수를 가지는 제2 패턴데이터를 포함하는 신호를 송신하는 데이터처리장치; 및
    이퀄라이저를 포함하고, 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 수신하고, 상기 제1 패턴데이터를 식별하면 상기 이퀄라이저를 설정하고, 상기 제2 패턴데이터를 식별하면 상기 이퀄라이저의 설정을 종료하는 데이터구동장치를 포함하는 디스플레이장치.
  16. 제15항에 있어서,
    상기 데이터처리장치는, 복수의 시구간에서 상기 신호를 송신하고,
    상기 데이터구동장치는, 각 시구간에서 상기 제1 패턴데이터 또는 상기 제2 패턴데이터를 수신하고, 각 시구간에서 상기 제1 패턴데이터를 식별하면 상기 이퀄라이저를 설정하고, 각 시구간에서 상기 제2 패턴데이터를 식별하면 상기 이퀄라이저의 설정을 종료하는 디스플레이장치.
  17. 제15항에 있어서,
    상기 신호는, PRBS(Pseudo Random Binary Sequence)데이터를 포함하고,
    상기 데이터구동장치는, 상기 PRBS데이터에 대한 비트에러율을 산출하고, 상기 비트에러율에 따라 상기 이퀄라이저를 설정하는 디스플레이장치.
  18. 제15항에 있어서,
    상기 데이터구동장치는, 상기 제2 패턴데이터를 식별하면, 상기 이퀄라이저의 설정을 종료하고 상기 영상데이터를 수신하는 디스플레이모드로 진입하는 디스플레이장치.
  19. 제16항에 있어서,
    상기 데이터구동장치는, 일정시간 이내에 상기 제1 패턴데이터를 식별하지 못하면, 상기 영상데이터를 수신하는 디스플레이모드로 진입하고 락 해제를 나타내는 락 신호를 출력하거나 또는, 상기 시구간에서 이퀄라이저 설정을 종료하고 상기 제2 패턴데이터의 식별을 시작하는 디스플레이장치.
  20. 제16항에 있어서,
    상기 데이터구동장치는, 일정시간 이내에 상기 제2 패턴데이터를 식별하지 못하면, 영상데이터를 수신하는 디스플레이모드로 진입하고 락 해제를 나타내는 락 신호를 출력하는 디스플레이장치.
KR1020200091581A 2020-07-23 2020-07-23 디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치 KR20220012603A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200091581A KR20220012603A (ko) 2020-07-23 2020-07-23 디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치
TW110126978A TW202219933A (zh) 2020-07-23 2021-07-22 資料處理裝置、資料驅動裝置和顯示裝置
CN202110832262.4A CN113971917A (zh) 2020-07-23 2021-07-22 数据处理装置、数据驱动装置和显示装置
US17/383,379 US11557238B2 (en) 2020-07-23 2021-07-22 Data processing device and data driving device for driving display panel, and display device
US18/080,648 US11893921B2 (en) 2020-07-23 2022-12-13 Data processing device and data driving device for driving display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200091581A KR20220012603A (ko) 2020-07-23 2020-07-23 디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치

Publications (1)

Publication Number Publication Date
KR20220012603A true KR20220012603A (ko) 2022-02-04

Family

ID=79586507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200091581A KR20220012603A (ko) 2020-07-23 2020-07-23 디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치

Country Status (4)

Country Link
US (2) US11557238B2 (ko)
KR (1) KR20220012603A (ko)
CN (1) CN113971917A (ko)
TW (1) TW202219933A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096235A1 (ko) * 2022-11-03 2024-05-10 주식회사 엘엑스세미콘 온도 변화에 둔감한 디스플레이 구동 칩 및 그 동작 방법
WO2024101573A1 (ko) * 2022-11-09 2024-05-16 주식회사 엘엑스세미콘 최적 등화 기능을 포함하는 디스플레이 구동 칩 및 최적 등화 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
KR20230007063A (ko) 2021-07-05 2023-01-12 주식회사 엘엑스세미콘 디스플레이 장치, 디스플레이 신호의 노이즈 검출 회로, 및 노이즈 검출 방법
KR20230102972A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 제어 회로, 표시장치 및 메인 프로세서의 구동 방법
KR20240130271A (ko) * 2023-02-22 2024-08-29 주식회사 엘엑스세미콘 디스플레이 구동 장치의 데이터 수신 방법, 디스플레이 처리 장치의 데이터 전송 방법 및 디스플레이 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428272B2 (ja) 2005-03-28 2010-03-10 セイコーエプソン株式会社 表示ドライバ及び電子機器
US8938164B2 (en) * 2012-09-28 2015-01-20 Intel Corporation Optical link auto-setting
US10319317B2 (en) * 2015-08-31 2019-06-11 Sharp Kabushiki Kaisha Display control device, display device, method for controlling display control device, and storage medium
KR102576159B1 (ko) 2016-10-25 2023-09-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102495319B1 (ko) 2018-09-21 2023-02-03 삼성디스플레이 주식회사 데이터 드라이버, 그것을 포함하는 표시 장치 및 구동 방법
KR20200091062A (ko) * 2019-01-21 2020-07-30 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024096235A1 (ko) * 2022-11-03 2024-05-10 주식회사 엘엑스세미콘 온도 변화에 둔감한 디스플레이 구동 칩 및 그 동작 방법
WO2024101573A1 (ko) * 2022-11-09 2024-05-16 주식회사 엘엑스세미콘 최적 등화 기능을 포함하는 디스플레이 구동 칩 및 최적 등화 방법

Also Published As

Publication number Publication date
US11893921B2 (en) 2024-02-06
US20220028320A1 (en) 2022-01-27
TW202219933A (zh) 2022-05-16
US11557238B2 (en) 2023-01-17
US20230114906A1 (en) 2023-04-13
CN113971917A (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
KR20220012603A (ko) 디스플레이장치를 구동하기 위한 데이터구동장치 및 데이터처리장치
TWI842822B (zh) 數據處理裝置、數據驅動裝置和用於驅動顯示裝置的系統
CN102542974B (zh) 用于在时序控制器与源极驱动器之间传送数据具有位误码率测试功能的方法及装置
US8395702B2 (en) System for transmitting and receiving video digital signals for links of the “LVDS” type
US20100231787A1 (en) Signal processing method and device
KR102423769B1 (ko) 수신기의 동작 방법, 소스 드라이버 및 이를 포함하는 디스플레이 구동 회로
US11164493B2 (en) Data processing device, data driving device, and system for driving display device
CN103106861A (zh) 在显示装置中传输数据的方法
KR102463789B1 (ko) 디스플레이 패널구동장치 및 디스플레이 장치에서의 영상데이터송수신방법
US11610527B2 (en) Data processing device, data driving device, and system for driving display device
CN109872672B (zh) 数据驱动装置、数据处理装置以及显示驱动系统
CN113345359A (zh) 用于驱动显示装置的数据处理装置、数据驱动装置和系统
KR20210111664A (ko) 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
TW202213320A (zh) 用於驅動顯示裝置的資料驅動裝置、方法和系統
CN105049773A (zh) Lvds视频信号转换为dp视频信号的方法及系统
US11107385B2 (en) Display device
KR20200045230A (ko) 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
CN104902210A (zh) LVDS视频信号转换为适用于16LaneV-BY-ONE视频信号的方法及系统
US11521532B2 (en) Data processing device, data driving device, and system for driving display device
KR20240140561A (ko) 비트 에러율 테스트 기능을 포함하는 디스플레이 구동 칩

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right