JP5120375B2

JP5120375B2 - クロックレス伝送システムおよびクロックレス伝送方法

Info

Publication number: JP5120375B2
Application number: JP2009503958A
Authority: JP
Inventors: 晃一山口
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2007-03-09
Filing date: 2008-02-27
Publication date: 2013-01-16
Anticipated expiration: 2028-02-27
Also published as: US20100039156A1; WO2008111395A1; JPWO2008111395A1; US8284148B2

Description

本発明は、ディスプレイ駆動回路等が動作するときのような、大きなノイズが発生する環境下でも、クロックデータ再生回路における再生クロックと入力信号との同期が失われる恐れがない、クロックレス伝送システムおよびクロックレス伝送方法に関する。

近年におけるフラットパネル・ディスプレイの大型化に伴って、ディスプレイ・コントローラからディスプレイ・ドライバに供給すべきデータ量が増大している。例えば、ＵＸＧＡ（１９２０×１２００）のディスプレイでは、（１９２０＋１８０）＊（１２００＋３００）＊６０Ｈｚ＝１８９ＭＨｚの周期（１８０／３００はブランキング区間に相当する）で、データを各画素に供給する必要がある。従って、ディスプレイ・ドライバに供給すべきデータ量は、毎秒１８９ＭＨｚ＊１２ｂｉｔ＊３（ＲＧＢ）＝６．８Ｇｂｉｔに達する。

これまでディスプレイ・ドライバ用高速インタフェース（ＩＦ）技術としては、ＲＳＤＳ（Reduced Swing Differentiol Signaling）や、Ｍｉｎｉ−ＬＶＤＳ（Low Voltage Differentiol Signaling）が知られている。ＲＳＤＳは、バス接続された１２〜１５チャネルの伝送路で、１７０Ｍｂｉｔ程度のデータを伝送する方式である。また、Ｍｉｎｉ−ＬＶＤＳは、３〜６チャネルの伝送路をポイントツーポイント接続して、データとクロックとを受信側に供給することによって、データを伝送する方式である。

しかしながら、ＲＳＤＳでは、バス接続された伝送路でインピーダンス不整合が生じるため、信号の多重反射によって伝送速度が制限されるという問題がある。また、Ｍｉｎｉ−ＬＶＤＳでは、並走するクロック信号とデータ信号のスキューによって伝送速度が制限されるという問題がある。従って、これらの伝送方式を用いた場合には、大容量化の際にチャネル数を増加する必要があるため、基板の多層化等による伝送媒体のコスト上昇を回避することが困難であった。

このような問題を解決するために、ディスプレイ・ドライバ用高速インタフェースの分野で注目されているのは、クロックデータ再生回路を用いたクロックレス伝送である。

図１は、関連するクロックレス伝送システムの構成を示すブロック図であって、クロックレス伝送システムをディスプレイ・ドライバ用インタフェースに適用した例を示している。このクロックレス伝送システムは、ディスプレイ・コントローラ５０１と、伝送媒体５０４と、ディスプレイ・ドライバ５０６と、からなる。

図１において、ディスプレイ・コントローラ５０１では、画像データをシリアル化するとともに、それぞれ８ビットからなるＲ（赤），Ｇ（緑），Ｂ（青）の画素データを、１０ビットの信号に変換する８Ｂ１０Ｂ符号化等の符号化を行う。そして、データ送信回路５０２は、符号化によってクロック信号を多重化した通常データを、出力信号５０３として伝送媒体５０４に送出する。

ディスプレイ・ドライバ５０６では、クロックデータ再生回路５０７は、伝送媒体５０４から入力信号５０５として入力された通常データから、クロック信号を再生して出力するとともに、符号化された信号から画素データを分離して出力する。ディスプレイ駆動回路５０８は、再生されたクロック信号と分離された画素データとを、図示されないディスプレイに出力する。

このような仕組みによって、クロック信号と画素データ信号のスキューの問題が解決されて、高速信号伝送が可能になる。さらにシリアル化および高速化によってチャネル数が削減できるため、クロックレス伝送では伝送媒体の低コスト化も期待できる。

しかしながら、図１に示されたクロックレス伝送システムにおけるクロックデータ再生回路５０７を、ディスプレイ・ドライバ用インタフェースに適用した場合には、ディスプレイ・ドライバ５０６中のディスプレイ駆動回路５０８が発生する、大きな電源ノイズが問題になる。

図２は、図１に示されたクロックレス伝送システムの動作を説明するものであって、電源ノイズ前後での入力信号と再生クロック（ハーフレート）との位相関係を示したものである。

一般に、ディスプレイ・ドライバ５０６の動作を区間分けすると、図２の（ａ）に示すように、ディスプレイにおいて表示すべきデータを受信するデータ通信区間と、受信したデータの画素への書き込みを行うブランキング区間との繰り返しになる。

ディスプレイ駆動回路５０８は、図２の（ｂ）に示すように、ディスプレイ・ドライバ５０６が担当している一列分の画素データを受信し終わった後に、画素データの書き込みを行う。このとき、ディスプレイ駆動回路５０８は、画素データの書き込み時に大電流を消費するため、大きな電源ノイズが発生する。

この電源ノイズの影響によって、図２の（ｃ）に示すように、クロックデータ再生回路５０７に含まれる、再生クロック発生用の発振回路のクロック位相が大きく変化する。すなわち、電源ノイズ発生前には入力信号と再生クロックとが同期していたのに、電源ノイズ発生後には入力信号と再生クロックとの同期が失われている。その結果、ブランキング区間が終了して、次にディスプレイに書き込むべき画素データの先頭ビットを受信する際に、エラーが発生することになるという問題がある。

これに対して、特許文献１記載の光ディスク装置においては、異常パターン検出回路は、光ディスクから読み取られた再生信号Ｓ１のパターン長異常を検出し、この検出量を示す検出信号Ｓ２を出力する。ゲイン制御回路は、検出信号Ｓ２に応じて制御信号Ｓ３を生成し、検出信号Ｓ２によって示される検出量が増加するとき、ＰＬＬ回路のオープンループゲインを減少させる。このような動作によって、再生信号Ｓ１の信頼性が低いとき、ＰＬＬ回路が再生信号Ｓ１に追従しにくくなり、生成されるクロックのジッタの増加が抑制され、安定したクロックが供給されるので、再生信号Ｓ１の復号エラーが減少する。

このように、特許文献１には、光ディスク装置において、光ディスクの傷や汚れに起因する再生信号の復号エラーを低減することができる旨が記載されている。

しかしながら、特許文献１には、クロックレス伝送システムにおいて、電源ノイズに基づくエラーの発生を防止することについては、なんら記載されていない。

また、特許文献２記載のシリアルデータ受信回路においては、ＰＬＬ回路は、入力クロックからマルチフェイズクロックを生成する。オーバーサンプル回路は、ブランキング期間において入力シリアルデータをオーバーサンプリングする。サンプリングクロック選択回路は、ＰＬＬ回路が生成するマルチフェイズクロックの中から最適な位相を与える１つのサンプリングクロックを選択する。そして、非ブランキング期間では、この選択した１つのサンプリングクロックを用いた１サンプリングによってデータを取り込む。

このように、特許文献２には、チャネル間にタイミングスキューが発生する多チャネル高速シリアル伝送システムにおいて、少ないサンプリング数で正しくデータの確定が行えるようにし、低消費電力化および小型化を図れる旨が記載されている。

しかしながら、特許文献２には、クロックレス伝送システムにおいて、電源ノイズに基づくエラーの発生を防止することについては、なんら記載されていない。

また、特許文献３記載の光伝送装置においては、ホスト機器から出力される複数のディジタル画像信号を蓄えるためのＦＩＦＯと、ＦＩＦＯに蓄えられた複数のディジタル画像信号を所定の順番で読み出して、光信号に変換して光ファイバからなる通信路により画像表示装置に順次伝送するパケットジェネレータ、８Ｂ１０Ｂエンコーダ、および光送信器からなる伝送手段と、が設けられている。伝送手段は、画像表示装置で画面を描画する際に水平方向のタイミングを計るための水平同期信号を画像表示装置に伝送すべき期間に、ＦＩＦＯに蓄えられたディジタル画像信号を伝送する。これによって伝送帯域の削減を可能にし、光伝送システムの小規模化を図ることができる。

このように、特許文献３には、ディジタル信号で光伝送する際に必要な伝送帯域を狭めることで、システムの小規模化を可能にすることができる旨が記載されている。

しかしながら、特許文献３には、クロックレス伝送システムにおいて、電源ノイズに基づくエラーの発生を防止することについては、なんら記載されていない。

また、特許文献４記載の液晶表示システムにおいては、パソコンでは、そのビデオ信号出力部で発生したドット・クロック・バーストを水平同期信号に重畳し、これらを合成同期信号として液晶表示装置に供給するようにする。そして、液晶表示装置では、合成同期信号からドット・クロック・バーストを抜き出し、これに基づいてドット・クロックを再生するようにしている。

このように、特許文献４には、液晶表示システムにおいて、パソコン側での大幅な仕様変更を招くことなく、液晶パネル側にドット・クロックを生成するための信号を供給することができる旨が記載されている。また、液晶パネル側でのドット・クロックの生成を簡単なものとするとともに、ドットのちらつきや画面の揺れのない安定した液晶パネルによる画像表示を得ることができる旨が記載されている。

しかしながら、特許文献４には、クロックレス伝送システムにおいて、電源ノイズに基づくエラーの発生を防止することについては、なんら記載されていない。

また、特許文献５記載のＰＬＬ回路においては、カラーバースト信号に同期するようにクロック信号を発生するＰＬＬの位相ループのゲインを、垂直ブランキング期間は低くするように制御している。

このように、特許文献５には、カラーバースト信号および垂直ブランキング期間を有する復号映像信号を入力して、カラーバースト信号に同期するクロック信号を抽出するＰＬＬ回路において、複合映像信号のカラーバースト信号が存在しない期間において生成されるクロック信号の周波数変動を、過渡期のクロック引き込みを遅くすることなく、抑制することができる旨が記載されている。

しかしながら、特許文献５には、クロックレス伝送システムにおいて、電源ノイズに基づくエラーの発生を防止することについては、なんら記載されていない。

また、特許文献６記載のＰＬＬループフィルタ切替回路においては、入力信号方式の各場合ごとに抵抗とコンデンサからなるＰＬＬ回路のループフィルタの複数の定数を切り替えるスイッチとして動作するＮＰＮおよびＰＮＰの複数の抵抗内蔵トランジスタと、場合分けの条件判断をするための論理回路とが設けられており、入力信号方式を検出し、各条件ごとに自動的にＰＬＬループフィルタの複数の定数を最適値に切り替えている。

このように、特許文献６には、マルチスキャンの液晶ディスプレイモニタにおいて、外部から入力されるアナログＲＧＢ信号を、ＰＬＬ回路にて生成する信号をクロックとするＡ／Ｄコンバータでサンプリングし制御する構成の場合に、画面品位に多大な影響を及ぼすクロックジッタを対象となる入力信号に応じて最小限にすることができる旨が記載されている。

しかしながら、特許文献６には、クロックレス伝送システムにおいて、電源ノイズに基づくエラーの発生を防止することについては、なんら記載されていない。

上述したように、通常のクロックデータ再生回路をディスプレイ・ドライバ用インタフェースに適用した場合は、ディスプレイ・ドライバにあるディスプレイ駆動回路から発生する大きな電源ノイズに起因して、クロックデータ再生回路の再生クロックと、入力信号との同期が失われるという課題があった。
特開２００４−２３４８０８号公報（請求項１，〔００３８〕、〔００５０〕，請求項１５））特開２００４−３２８０６３号公報（〔００２２〕，〔００３０〕）特開２００５−３１１８７９号公報（〔００５３〕）特開平９−０４４１２２号公報（〔００１３〕、〔００１８〕、図３０）特開平０９−１８２１００号公報（請求項１，図２、〔００２９〕）特開平１０−１７８３４３号公報（〔００１９〕，請求項１、〔００１９〕，〔００２４〕，請求項４、〔００１８〕）

本発明の目的は、上述した課題を解決するクロックレス伝送システムおよびクロックレス伝送方法を提供することを目的としている。

上記課題を解決するため、本発明のクロックレス伝送システムは、
ディスプレイ・コントローラと、
ディスプレイ・ドライバと、を有し、
前記ディスプレイ・コントローラが、
シリアル化した画素データを符号化することによってクロックを多重化した通常データを、データ通信区間に画素データごとに出力するとともに、ブランキング区間に、予め決められた制御信号を出力するデータ送信回路を具備し、
前記ディスプレイ・ドライバが、
前記ディスプレイ・コントローラからの前記通常データから前記画素データを出力し、前記制御信号の制御データに応じてクロック再生のためのフィードバックループのループゲインを前記通常データ受信時より大きくしてクロックを再生して出力するクロックデータ再生回路と、
前記画素データと前記再生されたクロックとを基にディスプレイを駆動するための信号を出力するディスプレイ駆動回路と、を具備する。

上記課題を解決するため、本発明のクロックレス伝送方法は、
クロックレス伝送システムによるクロックレス伝送方法であって、
ディスプレイ・コントローラにおいて、シリアル化した画素データを符号化することによってクロックを多重化した通常データを、データ通信区間に画素データごとに出力するとともに、ブランキング区間に、予め決められた制御信号を出力し、
ディスプレイ・ドライバにおいて、クロックデータ再生回路が、ディスプレイ・コントローラからの入力信号における前記通常データから前記画素データを出力し、前記制御信号の制御データに応じてクロック再生のためのフィードバックループのループゲインを前記通常データ受信時より大きくしてクロックを再生して出力することによって、ディスプレイを駆動する。

本発明のクロックレス伝送システムによれば、耐ノイズ性が大きいので、ディスプレイ駆動回路の動作に起因する電源ノイズ等が発生しても、クロックデータ再生回路における再生クロックと、入力信号との同期が失われることがなく、高速な信号伝送を行うことが可能になるという利点がある。

関連するクロックレス伝送システムの構成を示すブロック図である。関連するクロックレス伝送システムの動作を説明するためのタイミングチャートである。本発明の一実施形態のクロックレス伝送システムの構成を示すブロック図である。本発明の一実施形態のクロックレス伝送システムの動作を説明するためのタイミングチャートである。本発明の一実施形態におけるクロックデータ再生回路の閉ループ特性を示す図である。本発明の一実施形態におけるクロックデータ再生回路の入力信号のアイ表示を示す図である。

以下に、本発明を実施するための最良の形態について図面を参照して説明する。

図３は、本発明の一実施形態のクロックレス伝送システムの構成を示すブロック図である。図４は、本実施形態のクロックレス伝送システムの動作を示すタイミングチャートである。図５は、本実施形態におけるクロックデータ再生回路の閉ループ特性を示す図である。図６は、本実施形態におけるクロックデータ再生回路の入力信号のアイ表示を示す図である。

本実施形態のクロックレス伝送システムは、図３に示すように、ディスプレイ・コントローラ１０１と、伝送媒体１０４と、ディスプレイ・ドライバ１０６と、から構成されている。さらに、ディスプレイ・コントローラ１０１は、データ送信回路１０２を含んでいる。また、ディスプレイ・ドライバ１０６は、クロックデータ再生回路１０７と、ＣＤＲ制御回路１０８と、ディスプレイ駆動回路１０９とを含んでいる。

ディスプレイ・コントローラ１０１では、データ送信回路１０２は、画像データをシリアル化して８Ｂ１０Ｂ符号化等の符号化を行ってクロック信号を多重化した通常データと、予め決められた制御信号とを、出力信号１０３として伝送媒体１０４に送出する。

ディスプレイ・ドライバ１０６では、クロックデータ再生回路１０７は、伝送媒体１０４から入力信号１０５として入力された通常データから、受信データ１１０を出力するとともに、クロック１１１を再生して出力する。また、クロックデータ再生回路１０７は、ＣＤＲ（Clock & Data Recovery）制御回路１０８からＣＤＲ制御信号１１２を受けたとき、クロック再生の際のループゲインを通常データを受信する場合よりも大きくする。ＣＤＲ制御回路１０８は、クロックデータ再生回路１０７からの受信データ１１０から制御信号の受信を検知すると、クロックデータ再生回路１０７にＣＤＲ制御信号１１２を供給する。ディスプレイ駆動回路１０９は、受信データ１１０中の画素データと、再生されたクロック１１１とによって、図示されてないディスプレイを駆動するための信号を出力する。例えば、ディスプレイがアクティブマトリクス型の液晶ディスプレイである場合は、これを制御するために必要な信号として、画素を選択するためのディジタル信号からなる走査線信号と、各画素に対応するディジタル画素データをアナログ化したデータ線信号とが出力される。

次に、図３に示すクロックレス伝送システムの動作を、図４に示すタイミングチャートを参照して説明する。

図１に示したクロックレス伝送システムと同様に、本実施形態のディスプレイ・ドライバ１０６も、図４の（ａ）に示すように、データ通信区間とブランキング区間とを交互に繰り返す。ただし、本実施形態のクロックレス伝送システムでは、データ送信回路１０２はブランキング期間中に予め決められた制御信号を送信する。

ここで、クロックの多重化に８Ｂ１０Ｂ符号化を用いている場合は、制御信号として特殊キャラクタからなる制御データを選択することによって、図４の（ｂ）に示すように、通常データと制御データとを一意に区別することが可能である。

通常データにおいては、例えば８Ｂ１０Ｂ符号化されたＲＧＢデータが、順次、シリアルに配列されている。

次に、ディスプレイ・ドライバ１０６中のＣＤＲ制御回路１０８は、クロックデータ再生回路１０７から出力される受信データ１１０から制御信号の受信を検知すると、クロックデータ再生回路１０７にＣＤＲ制御信号１１２を供給する。クロックデータ再生回路１０７は、ＣＤＲ制御信号１１２を受けたとき、これに反応して、クロック再生の際のループゲインを通常データ受信時よりも大きくする。

この際、制御データに選択する特殊キャラクタとして、例えば、画素データと同じ１２ビットの「０１０１０１・・・」の繰り返しからなるトグル信号データを用いる。そして、このトグル信号データを受信したとき、ＣＤＲ制御回路１０８が、クロックデータ再生回路１０７のクロック再生時のループゲインを、通常データ受信時の２倍にする等の制御を行うようにする。

ここで、チャージポンプとＶＣＯ（Voltage Controlled Oscillator）を用いたＰＬＬ（Phase Locked Loop）型クロックデータ再生回路を例にとると、開ループゲインＨ（ｓ）は、次式で示される。

Ｈ（ｓ）＝Ｋ_ＶＣＯＩ_ＣＰ（Ｒ＋１／ｓＣ）・・・（１）
ここで、Ｋ_ＶＣＯはＶＣＯのゲイン、Ｉ_ＣＰはチャージポンプの注入電流量、Ｒはループフィルタの抵抗、Ｃはループフィルタの容量である。

そのため、Ｋ_ＶＣＯ，Ｉ_ＣＰの設定を変えることによって、開ループゲインを変更することができる。

この際、開ループゲインを大きくする前と後とでの、閉ループ伝達関数は図５に示すようになる。

図５において、Ａは、クロックデータ再生回路内部で発生する位相ずれと再生クロックの位相との間の伝達関数であって、次式で示されるハイパス・フィルタの特性を示す。

Ａ＝１／（１＋Ｈ（ｓ））・・・（２）
また、Ｂは、入力信号のジッタと再生クロックの位相との間の伝達関数であって、次式で示されるローパス・フィルタの特性を示す。

Ｂ＝Ｈ（ｓ）／（１＋Ｈ（ｓ））・・・（３）
図５に示すように、開ループゲインＨ（ｓ）を大きくすることによって、内部ノイズ成分に対するハイパス・フィルタの阻止帯域を、ｆ_ＢＷ→ｆ_ＢＷ’のように高くすることができる。これによって、電源ノイズ等に起因するクロックデータ再生回路１０７内部の位相ずれの影響が軽減され、図４の（ｃ）に示すように、電源ノイズの前後で、入力信号と再生クロックとの同期が保たれるようになる。

ここで、開ループゲインを大きくすることによって、外部ノイズ成分に対するローパス・フィルタの通過帯域ｆ_ＢＷが高くなってしまうという問題がある。すなわち、入力信号に含まれるジッタ成分が再生クロック信号に与える影響が大きくなる。

しかしながら、クロックデータ再生回路１０７の帯域ｆ_ＢＷが高くなっている区間では、入力信号は制御データとなっている。

図６に示すように、ランダムデータである通常データと比較して、固定パターンとなる制御データのジッタ成分は小さい。従って、本実施形態のクロックレス伝送システムのように、制御データ入力時に、選択的にクロックデータ再生回路１０７のゲインを高める構成にしても、ゲインを大きくしたことによる入力信号のジッタ成分の影響は小さい。

このように、本実施形態のクロックレス伝送システムでは、データ送信回路１０２が、ブランキング区間に予め定められた制御信号を送信することによって、ディスプレイ・ドライバ１０６のクロックデータ再生回路１０７とＣＤＲ制御回路１０８との、クロック再生時の開ループゲインを通常データを受信する際よりも大きくすることができる。

これによって、内部ノイズ成分に対するハイパス・フィルタの阻止帯域ｆ_ＢＷを高くして、電源ノイズ等に起因するクロックデータ再生回路１０７内部の位相ずれの影響を軽減することができる。なお、この際、固定パターンとなる制御データのジッタ成分は小さいため、制御データ入力時に選択的にクロックデータ再生回路１０７のゲインを高くしても、入力信号におけるジッタ成分の影響は小さく抑えられる。

以上、本発明の実施形態を図面により詳述してきたが、本発明の具体的な構成は上記実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。例えば、図３に示されたクロックレス伝送システムの回路構成は一例を示したものであって、同じ機能、動作を実現できるものであれば、これとは異なる回路構成であってもよい。

本出願は、２００７年３月９日に出願された日本出願特願２００７−０５９２９２を基礎とする優先権を主張し、その開示の全てをここに取り込む。

本発明は、フラットパネル・ディスプレイに限らず、画像表示を実現できる各種の表示装置において利用可能なものである。

Claims

ディスプレイ・コントローラと、
ディスプレイ・ドライバと、を有し、
前記ディスプレイ・コントローラが、
シリアル化した画素データを符号化し、クロックを多重化した通常データと、クロックを多重化した予め決められた制御信号とを、データ通信区間には前記通常データを画素データごとに出力し、前記データ通信区間と交互に繰り返されるブランキング区間には前記制御信号を出力するデータ送信回路を具備し、
前記ディスプレイ・ドライバが、
前記データ通信区間に前記ディスプレイ・コントローラからの前記通常データから前記画素データを出力し、前記ブランキング区間に前記制御信号の制御データに応じてクロック再生のためのフィードバックループのループゲインを前記通常データ受信時より大きくしてクロック再生して出力するクロックデータ再生回路と、
前記画素データと前記再生されたクロックとを基にディスプレイを駆動するための信号を出力するディスプレイ駆動回路と、を具備する、
クロックレス伝送システム。
前記ディスプレイ・ドライバが、クロックの多重化に８Ｂ１０Ｂ符号化を用いることによって、前記制御データを伝送する、請求項１記載のクロックレス伝送システム。
前記ディスプレイ・ドライバが、前記制御信号に特殊キャラクタを選択することによって、前記制御データを検知する、請求項２記載のクロックレス伝送システム。
前記特殊キャラクタが、符号化データした画素データと同じビット数のトグル信号（０１０１０１・・・）からなる、請求項３記載のクロックレス伝送システム。
前記クロックデータ再生回路が、ＶＣＯ（Voltage Controlled Oscillator）およびチャージポンプを用いたＰＬＬ（Phase Locked Loop）型クロックデータ再生回路である、請求項１から４のいずれか１項に記載のクロックレス伝送システム。
前記ＰＬＬ型クロックデータ再生回路は、前記ブランキング区間の前記制御データの検知に基づいて、クロック再生のためのフィードバックループのループゲインを大きくすることにより、ノイズ成分に対するループフィルタのハイパス・フィルタの阻止帯域を高くする、請求項５に記載のクロックレス伝送システム。
クロックレス伝送システムによるクロックレス伝送方法であって、
ディスプレイ・コントローラにおいて、シリアル化した画素データを符号化し、クロックを多重化した通常データと、クロックを多重化した予め決められた制御信号とを、データ通信区間には前記通常データを画素データごとに出力し、前記データ通信区間と交互に繰り返されるブランキング区間には前記制御信号を出力し、
ディスプレイ・ドライバにおいて、クロックデータ再生回路が、前記データ通信区間に前記通常データから前記画素データを出力し、前記ブランキング区間に前記制御信号の制御データに応じてクロック再生のためのフィードバックループのループゲインを前記通常データ受信時より大きくしてクロックを再生して出力することによって、ディスプレイを駆動する、クロックレス伝送方法。
前記ディスプレイ・ドライバが、クロックの多重化に８Ｂ１０Ｂ符号化を用いることによって、前記制御データを伝送する、請求項７記載のクロックレス伝送方法。
前記ディスプレイ・ドライバが、前記制御信号に特殊キャラクタを選択することによって、前記制御データを検知する、請求項８記載のクロックレス伝送方法。
前記特殊キャラクタが、符号化データした画素データと同じビット数のトグル信号（０１０１０１・・・）からなる、請求項９記載のクロックレス伝送方法。