JP2010166546A - 信号伝送装置、送信器および受信器 - Google Patents

Abstract

【課題】 ＤＶＩ規格の赤、緑、青の映像信号およびそのクロック信号並びに映像信号とは別の低速の信号を光ファイバを介して伝送する場合に、１本の光ファイバにより伝送するものに比べ回路構成を簡単にすることができる信号伝送装置、送信器および受信器を提供する。
【解決手段】 信号伝送装置２は、ＤＶＩ規格のデジタル映像信号のうち赤、緑、青は、送信器４でそのまま電光変換を行って光ファイバケーブル６の各心線を介して受信器５に伝送する。ＤＤＣ信号、制御信号、音声信号はＤＶＩ規格のクロック信号を用いてパラレル／シリアル変換器４５でシリアル信号に変換し、これを電光変換して光ファイバケーブル６の別の心線を使って受信器５に伝送する。受信器５でこのシリアル信号に基づいて再生したクロック信号を用いてシリアル／パラレル変換器５５で各信号を再生する。
【選択図】 図１

Description

本発明は、ＤＶＩ規格の赤、緑、青（Ｒ、Ｇ、Ｂ）の映像信号およびその他の信号を光ファイバを介して伝送する信号伝送装置、送信器および受信器に関する。

パーソナル・コンピュータ（ＰＣ）やＤＶＤプレイヤーなどのソース機器からディスプレイ装置へ映像信号を伝送する信号伝送装置においては、ディスプレイ装置の高精細化に伴って表示画素数が大容量になると、それに応じて高速な伝送速度が要求される。特に、信号を長距離伝送する場合、電線による電気信号では伝送損失が大きいため、ディスプレイ装置に映像を正確に表示できないおそれがある。アナログ映像信号では波形歪みが大きくなり、映像品質の劣化が著しい。また、デジタル映像信号でも、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）規格の電気ケーブルでは信号品質が劣化して、例えば、ＵＸＧＡ（１６００×１２００画素）では、伝送可能な距離は１０ｍ程度の短距離に制約される。

ＤＶＩ規格において伝送する信号としては、Ｒ、Ｇ、Ｂの映像信号、およびそのクロック信号の４つの信号に加えて、ディスプレイ装置のデータ通信のためのＤＤＣ（Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ）−Ｄａｔａ（ＤＤＣデータ）、ＤＤＣ−Ｃｌｏｃｋ（ＤＤＣクロック）、ＨｏｔＰｌｕｇＤｅｔｅｃｔ、＋５Ｖ Ｐｏｗｅｒが規定されている。この他に、ソース機器とディスプレイ装置間の伝送信号として、制御信号や音声信号も必要に応じて伝送される。これらの伝送信号のうち、Ｒ、Ｇ、Ｂ、およびそのクロックの映像関連信号は高速の信号であり、一方、制御信号や音声信号は映像関連信号に比べて低速の信号である。この種の信号伝送装置としては次のような技術が知られている。

特許文献１に記載の光信号伝送装置は、ホストにメタルＤＶＩケーブルを介して接続された光送信部としての送信モジュール（ＴＸ）と、モニタにメタルＤＶＩケーブルを介して接続された光受信部としての受信モジュール（ＲＸ）とを有し、両モジュール間を画像電気信号（ＴＭＤＳ信号）伝送用の光ファイバ、およびディスプレイ制御信号伝送用のメタルケーブルにより接続したものである。

特許文献２に記載のデジタル映像伝送装置は、デジタル映像信号を出力するデジタル映像出力機器の近傍に配置された送信部と、ディスプレイ装置等のデジタル映像信号を入力するデジタル映像入力機器の近傍に配置された受信部と、送信部及び受信部との間を接続する光ファイバケーブルとから構成され、また、デジタル映像出力機器と送信部との間、送信部と受信部との間、デジタル映像入力機器と受信部との間は、それぞれ、デジタル映像入力機器からデジタル映像出力機器に対してコントロール情報等のＤＤＣ信号を伝送するための、同軸ケーブル等の金属配線４で接続され、ＤＤＣ（ＤｉｓｐｌａｙＤａｔａＣｈａｎｎｅｌ） ＣＬＯＣＫ、ＤＤＣ ＤＡＴＡ、ＨＰＣ（ＨｏｔＰｌｕｇＤｅｔｅｃｔ）の各信号がそれぞれ対応する金属配線４を介して受信装置コントロール信号として伝送される。

特許文献３に記載の信号伝送装置は、送信部と受信部とを備え、送信部は、例えば、ＰＣなどの映像情報機器に内蔵されており、同機器からのＤＶＩに含まれる各種の信号を、例えば、１本の光ファイバケーブルに多重して送信するものであり、また受信部は、例えば、フラットディスプレイパネルなどの映像情報機器に内蔵されており、光ファイバケーブルによって送信部と接続される。

特開２００７−５３６７５号公報 特開２００５−７３２２０号公報 特開２００５−１３０３５８号公報

本発明の目的は、ＤＶＩ規格の赤、緑、青の映像信号およびそのクロック信号並びに映像信号とは別の低速の信号を光ファイバを介して伝送する場合に、１本の光ファイバにより伝送するものに比べ回路構成を簡単にすることができる信号伝送装置、送信器および受信器を提供することにある。

本発明は、上記目的を達成するために、以下の信号伝送装置、送信器および受信器を提供する。
（１）ＤＶＩ規格の赤、緑、青の映像信号をそれぞれ電光変換する第１〜第３の電光変換器と、前記映像信号とは別の信号として前記映像信号よりも低速のパラレル信号を前記映像信号のクロック信号を用いてシリアル信号に変換するパラレル／シリアル変換器と、前記パラレル／シリアル変換器からのシリアル信号を電光変換する第４の電光変換器とを有する送信器と、
前記第１〜第４の電光変換器にそれぞれ接続される４本の光ファイバと、
前記第１〜第３の電光変換器に接続される前記３本の光ファイバからの前記赤、緑、青の映像信号をそれぞれ光電変換する第１〜第３の光電変換器と、前記第４の電光変換器に接続される光ファイバからの前記シリアル信号を光電変換する第４の光電変換器と、前記光電変換したシリアル信号から前記映像信号のクロック信号を再生するクロック信号再生器と、前記再生したクロック信号を用いて前記光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器とを有する受信器と、
を備えた信号伝送装置。
（２）前記送信器が、前記映像信号のクロック信号を逓倍する逓倍器を有し、前記パラレル／シリアル変換器が、前記逓倍されたクロック信号を用いて前記パラレル信号をシリアル信号に変換する上記（１）記載の信号伝送装置。
（３）前記受信器が、前記クロック信号再生器により再生されたクロック信号と前記映像信号とのタイミングのずれを調整するタイミング調整器を有する上記（１）または（２）記載の信号伝送装置。
（４）前記送信器が、クロック信号を発生するクロック信号発生回路と、前記映像信号のクロック信号の有無を判定する信号有無判定回路と、前記信号有無判定回路により前記映像信号のクロック信号が無いと判定された場合に前記パラレル／シリアル変換器で用いるクロック信号として前記クロック信号発生回路からのクロック信号を選択するクロック選択回路とを有する請求項１〜３のいずれかに記載の信号伝送装置。
（５）前記信号有無判定回路により判定された前記映像信号のクロック信号の有無情報が前記パラレル／シリアル変換器を介して前記シリアル信号に多重化されて前記受信器へ伝送され、前記受信器において前記映像信号のクロック信号の有無情報を取得し、前記有無情報が前記映像信号のクロック信号が無いことを示す場合は映像信号のクロック信号を出力せず、前記有無情報が前記映像信号のクロック信号が有ることを示す場合は映像信号のクロック信号を出力するように制御するクロック制御回路を有する上記（４）記載の信号伝送装置。
（６）前記受信器が、前記映像信号よりも低速のパラレル信号を前記クロック信号再生器で再生したクロック信号を用いてシリアル信号に変換するパラレル／シリアル変換器と、前記パラレル／シリアル変換器からのシリアル信号を電光変換する第５の電光変換器とを有し、前記送信器が、前記第５の電光変換器に接続される光ファイバからの前記シリアル信号を光電変換する第５の光電変換器と、前記光電変換したシリアル信号からクロック信号を再生するクロック信号再生器と、前記再生したクロック信号を用いて前記光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器とを有する上記（１）〜（５）のいずれかに記載の信号伝送装置。
（７）前記４本の光ファイバが、１本の光ファイバケーブルに格納されたものである上記（１）〜（５）のいずれかに記載の信号伝送装置。
（８）ＤＶＩ規格の赤、緑、青の映像信号をそれぞれ電光変換する第１〜第３の電光変換器と、前記映像信号とは別の信号として前記映像信号よりも低速のパラレル信号を前記映像信号のクロック信号を用いてシリアル信号に変換するパラレル／シリアル変換器と、前記パラレル／シリアル変換器からのシリアル信号を電光変換する第４の電光変換器とを有する送信器。
（９）前記映像信号のクロック信号を逓倍する逓倍器を有し、前記パラレル／シリアル変換器が、前記逓倍されたクロック信号を用いて前記パラレル信号をシリアル信号に変換する上記（８）記載の送信器。
（１０）クロック信号を発生するクロック信号発生回路と、前記映像信号のクロック信号の有無を判定する信号有無判定回路と、前記信号有無判定回路により前記映像信号のクロック信号が無いと判定された場合に前記パラレル／シリアル変換器で用いるクロック信号として前記クロック信号発生回路からのクロック信号を選択するクロック選択回路とを有する上記（８）または（９）記載の送信器。
（１１）前記信号有無判定回路により判定された前記映像信号のクロック信号の有無情報が前記パラレル／シリアル変換器を介して前記シリアル信号に多重化される上記（１０）記載の送信器。
（１２）上記（８）〜（１０）のいずれかに記載の前記第１〜第３の電光変換器からの前記赤、緑、青の映像信号をそれぞれ光電変換する第１〜第３の光電変換器と、前記第４の電光変換器からの前記シリアル信号を光電変換する第４の光電変換器と、前記光電変換したシリアル信号から前記映像信号のクロック信号を再生するクロック信号再生器と、前記再生したクロック信号を用いて前記光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器とを有する受信器。
（１３）上記（１１）記載の前記第１〜第３の電光変換器からの前記赤、緑、青の映像信号をそれぞれ光電変換する第１〜第３の光電変換器と、前記第４の電光変換器からの前記シリアル信号を光電変換する第４の光電変換器と、前記光電変換したシリアル信号から前記映像信号のクロック信号を再生するクロック信号再生器と、前記再生したクロック信号を用いて前記光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器と、前記映像信号のクロック信号の有無情報を取得し、前記有無情報が前記映像信号のクロック信号が無いことを示す場合は映像信号のクロック信号を出力せず、前記有無情報が前記映像信号のクロック信号が有ることを示す場合は映像信号のクロック信号を出力するように制御するクロック制御回路とを有する受信器。
（１４）前記クロック信号再生器により再生されたクロック信号と前記映像信号とのタイミングのずれを調整するタイミング調整器を有する上記（１２）または（１３）記載の受信器。

請求項１に記載の信号伝送装置によれば、ＤＶＩ規格の赤、緑、青の映像信号およびそのクロック信号並びに映像信号とは別の低速の信号を光ファイバを介して伝送する場合に、１本の光ファイバにより伝送するものに比べ回路構成を簡単にすることができる。
請求項２に記載の信号伝送装置によれば、本構成を有しないものに比べ、より高速の信号をシリアル信号に変換することができる。
請求項３に記載の信号伝送装置によれば、赤、緑、青の映像信号とそのクロック信号間のスキューのタイミング調整を行うことができる。
請求項４に記載の信号伝送装置によれば、映像信号のクロック信号が送信器に入力されていない状態でも、制御信号の受信器への送信を可能とすることができる。
請求項５に記載の信号伝送装置によれば、映像信号が停止しているときにディスプレイ装置へクロックを出力しないようにすることができる。
請求項６に記載の信号伝送装置によれば、送受信器間で制御信号を双方向伝送することができる。
請求項７に記載の信号伝送装置によれば、本構成を有しないものに比べ、４本の光ファイバの取扱いを容易にすることができる。
請求項８に記載の送信器によれば、ＤＶＩ規格の赤、緑、青の映像信号およびそのクロック信号並びに映像信号とは別の低速の信号を光ファイバを介して伝送する場合に、これらの信号を１本の光ファイバにより伝送するものに比べ回路構成を簡単にすることができる。
請求項９に記載の送信器によれば、本構成を有しないものに比べ、より高速の信号をシリアル信号に変換することができる。
請求項１０に記載の送信器によれば、映像信号のクロック信号が送信器に入力されていない状態でも、制御信号の受信器への送信を可能とすることができる。
請求項１１に記載の送信器によれば、映像信号が停止しているときにディスプレイ装置へクロックを出力しないようにすることができる。
請求項１２に記載の受信器によれば、ＤＶＩ規格の赤、緑、青の映像信号およびそのクロック信号並びに映像信号とは別の低速の信号を光ファイバを介して伝送する場合に、これらの信号を１本の光ファイバにより伝送するものに比べ回路構成を簡単にすることができる。
請求項１３に記載の受信器によれば、映像信号が停止しているときにディスプレイ装置へクロックを出力しないようにすることができる。
請求項１４に記載の受信器によれば、赤、緑、青の映像信号とそのクロック信号間のスキューのタイミング調整を行うことができる。

本発明に係る信号伝送装置の一実施例を示す図である。 送信器におけるパラレル／シリアル変換器（ＳＥＲ）の一例を説明するための図である。 クロック信号とシリアル信号（ＳＤ）の関係の一例を示す図である。 本発明に係る信号伝送装置の他の実施例を示す図である。 本発明に係る信号伝送装置のさらに他の実施例を示す図である。 本発明に係る信号伝送装置のさらに他の実施例を示す図である。 図６の実施例の動作の一例を説明するためのフロー図である。 本発明に係る信号伝送装置のさらに他の実施例を示す図である。 本発明に係る信号伝送装置のさらに他の実施例を示す図である。

図１は、本発明に係る信号伝送装置の一実施例を示す図である。図示のように、ソース機器１は、信号伝送装置２を介して、ディスプレイ装置３との間で信号の伝達を行う。ＤＶＩ規格において、ソース機器１より伝送する信号としては、赤、緑、青（Ｒ、Ｇ、Ｂ）のデジタル映像信号、およびそのクロック信号の４つの信号に加えて、ディスプレイ装置のデータ通信のためのＤＤＣ信号（ＤＤＣデータおよびＤＤＣクロック）、ＨｏｔＰｌｕｇＤｅｔｅｃｔ、＋５Ｖ Ｐｏｗｅｒが規定されている。映像信号がＶＧＡ（６４０×４８０）のときＲ、Ｇ、Ｂは２５２Ｍｂｐｓ、クロックは２５．２ＭＨｚ、ＵＸＧＡ（１６００×１２００）のときＲ、Ｇ、Ｂは１．６２Ｇｂｐｓ、クロックは１６２ＭＨｚという伝送速度になる。また、ＤＤＣは、規格上、標準１００ｋｂｐｓ、ファーストモード４００ｋｂｐｓまでの伝送速度に対応する必要がある。この他に、ソース機器１とディスプレイ装置３間の伝送信号として、制御信号や音声信号も必要に応じて伝送される。

ここで、制御信号としては、ディスプレイ装置３の電源のオン／オフや解像度変更、音量調整などの制御のために、ソース機器１からディスプレイ装置３への送信、あるいは、ディスプレイ装置３からソース機器１への送信を含めた双方向通信が行われる。例えば、ＲＳ−２３２Ｃで９，６００ｂｐｓ程度の伝送速度である。音声信号としては、アナログ音声信号またはデジタル音声信号が伝送される。アナログステレオ音声信号を伝送する場合には、一旦アナログステレオ信号を送信側でデジタル信号に変換して送信し、受信側でデジタル信号を再びアナログ信号に変換してディスプレイ装置３の音声回路に伝達する。このとき、音声品質に対応して、サンプリング周波数や量子化ビット数を適宜選択する。例えば、ステレオでサンプリング周波数４４．１ｋＨｚ、量子化ビット数１６ｂｉｔとのきには、２×４４，１００×１６＝約１．４１Ｍｂｐｓの伝送データ量になる。一方、デジタル音声信号を伝送する場合、多くのＡＶ機器で使用されているＳＰＤＩＦ規格では、サンプリング周波数やビット数によるが、伝送データ量は約３Ｍｂｐｓである。

信号伝送装置２は、送信器４と、受信器５と、送信器４と受信器５間を光学的に接続する光ファイバケーブル６とを備える。

送信器４は、ソース機器１からのＤＶＩ規格のＲ、Ｇ、Ｂの映像信号をそれぞれ電光変換する第１〜第３の電光変換器４１〜４３と、映像信号とは別の信号としてソース機器１からの例えば映像信号よりも低速のパラレル信号、例えばＤＤＣ信号（ＤＤＣデータおよびＤＤＣクロック）、制御信号、音声信号を、映像信号のクロック信号を用いてシリアル信号に変換するパラレル／シリアル変換器（ＳＥＲ）４５と、パラレル／シリアル変換器４５からのシリアル信号（ＳＤ）を電光変換する第４の電光変換器４４とを有する。図示のようにソース機器１からの制御信号はドライバ４６を介して、また音声信号はアナログ／デジタル変換器（ＡＤＣ）４７を介して、それぞれパラレル／シリアル変換器４５に入力される。

光ファイバケーブル６は、第１〜第４の電光変換器にそれぞれ接続される４本の光ファイバを格納した例えば一本の４心光ファイバケーブルであるが、これに限定されない。例えば４本の光ファイバを個別に設けてもよく、また５本以上の光ファイバを格納した一本の５心以上の光ファイバケーブルのうちの４本の光ファイバを用いることもできる。

受信器５は、第１〜第３の電光変換器４１〜４３に接続される３本の光ファイバからのＲ、Ｇ、Ｂの映像信号をそれぞれ光電変換する第１〜第３の光電変換器５１〜５３と、第４の電光変換器４４に接続される光ファイバからのシリアル信号を光電変換する第４の光電変換器５４と、光電変換したシリアル信号から映像信号のクロック信号を再生するクロック信号再生器５８と、再生したクロック信号を用いて光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器（ＤＥＳ）５５とを有する。ここでクロック信号再生器５８は、例えばクロック・データ・リカバリ（ＣＤＲ）回路である。第１〜第３の光電変換器５１〜５３により光電変換されたＲ、Ｇ、Ｂの映像信号および再生したクロック信号は、それぞれディスプレイ装置３に入力される。シリアル／パラレル変換器５５からのＤＤＣ信号（ＤＤＣデータおよびＤＤＣクロック）はディスプレイ装置３に入力される。シリアル／パラレル変換器５５からの制御信号はドライバ５６を介して、また音声信号はデジタル／アナログ変換器（ＤＡＣ）５７を介して、それぞれディスプレイ装置３に入力される。

このように、ＤＶＩ規格のデジタル映像信号のうちＲ、Ｇ、Ｂは、送信器４においてそのまま電光変換（Ｅ／Ｏ）を行って、光ファイバケーブル６中の３つの心線を介してそれぞれ受信器５に伝送し、受信器５において光電変換（Ｏ／Ｅ）後、ディスプレイ装置３へ送信する。ソース機器１からディスプレイ装置３へ送信する信号として、ＤＤＣ信号（ＤＤＣデータおよびＤＤＣクロック）、制御信号（ＲＳ−２２３２ＣのＴｘ）、音声信号はパラレル／シリアル変換器（ＳＥＲ）４５で、シリアル信号（ＳＤ）に変換する。このときのクロックとして、ＤＶＩ規格のクロック信号を用いて変換処理を行う。このシリアル信号は、送信器４において電光変換（Ｅ／Ｏ）され、光ファイバケーブル６中の上記とは別のもう一つの心線を使って受信器５に伝送される。受信されたシリアル信号は受信器５において光電変換（Ｏ／Ｅ）され、その後、クロック信号再生器５８によって、受信されたシリアル信号からＤＶＩ規格のクロック信号を再生すると共に、再生したクロック信号を用いて、シリアル状態のデータ信号をシリアル／パラレル変換器５５によって、それぞれの基の信号に再生し、ＤＤＣ信号はそのまま、また制御信号はドライバ５６を介して、また音声信号はデジタル／アナログ変換器（ＤＡＣ）５７を介して、それぞれディスプレイ装置３へ送信する。このようにして、４心の光ファイバのケーブル１本で、ＤＶＩ規格のデジタル映像信号、クロック信号、ＤＤＣ信号、制御信号、音声信号等が伝送される。ＤＶＩ規格のデジタル映像信号が例えば高解像度ＵＸＧＡに対応するものである場合、映像信号Ｒ、Ｇ、Ｂは各１．６２Ｇｂｐｓであり、信号の伝送方法として、これらの信号を１本の光ファイバで伝送するためシリアル信号化すると、約５Ｇｂｐｓの伝送のための回路構成が必要となるため、回路の複雑化、コストアップが発生するが、上述のように各信号に一つの心線（光ファイバ）を割り当てると、最大１．６２Ｇｂｐｓに抑えることができ、回路も複雑化せず、コストアップも抑制できる。また、クロック信号を用いてパラレル／シリアル変換したシリアル信号に別の一つの心線（光ファイバ）を割り当てることで、ＤＤＣ信号、制御信号、音声信号等を伝送するためのメタル配線を設けることなく、受信側でシリアル信号からクロック信号、ＤＤＣ信号、制御信号、音声信号等を再生することができる。

図２は、送信器におけるパラレル／シリアル変換器（ＳＥＲ）の一例を説明するための図である。本例は、パラレル／シリアル変換器４５でシリアル信号に変換するパラレル信号として、ＤＤＣデータおよびＤＤＣクロック、制御信号（ＲＳ２３２Ｃ Ｔｘ）、デジタル音声信号（Ａｕｄｉｏ）の４つの信号の場合を示す。当然ながら、伝送する信号数によって伝送データフォームを構成すればよい。図示のパラレル／シリアル変換器（ＳＥＲ）４５において、ＰＤｎ（ｎ＝０〜３）はパラレル信号入力部を示し、ＳＤ０はシリアル信号出力部を示す。パラレル信号入力部ＰＤ０にはＤＤＣデータが、ＰＤ１にはＤＤＣクロックが、ＰＤ２には制御信号（ＲＳ２３２Ｃ Ｔｘ）が、ＰＤ３にはデジタル音声信号（Ａｕｄｉｏ）が、それぞれ入力される。

パラレル／シリアル変換器４５は、デジタル映像信号のクロック信号を用いてパラレル信号をシリアル信号に変換する。変換されたシリアル信号は、クロック信号を基に生成されるためクロック合成信号として扱うことができる。ＤＤＣ信号が１００ｋｂｐｓまたは４００ｋｂｐｓ、制御信号（ＲＳ２３２Ｃ Ｔｘ）が９６００ｂｐｓ、デジタル音声信号（Ａｕｄｉｏ）が〜３Ｍｂｐｓとすると、映像信号のクロック信号は２５．２ＭＨｚ〜１６２ＭＨｚの範囲であるため、約７倍以上の周波数で十分にシリアル化することができる。伝送する信号速度がさらに高くて映像信号のクロック信号による変換処理が不十分である場合には、パラレル／シリアル変換器４５の前段に逓倍器４８を設け、クロック信号を十分な周波数まで逓倍する。パラレル／シリアル変換器４５は、この逓倍されたクロック信号を用いてパラレル信号をシリアル信号に変換する。この逓倍器４８は必須ではなく、必要に応じて設けられるものである。

図３は、クロック信号とシリアル信号（ＳＤ）の関係の一例を示す図である。両信号間には処理回路の遅延時間などによりタイミングずれが生じる可能性があるが、ここでは記載しない。本例では、４つのパラレル信号を処理しているため、シリアル信号のデータ速度は、映像信号のクロックの４倍になる。図中Ｄｎ（ｎ＝０〜３）は上述のパラレル信号入力部ＰＤｎに入力される信号にそれぞれ対応する。

図４は、本発明に係る信号伝送装置の他の実施例を示す図である。本実施例は、受信器５においてデジタル映像信号のＲ、Ｇ、Ｂの各信号とクロック信号間に生ずるタイミングのずれ（スキュー）の調整を行う点で図１の実施例と異なるが、その他の点では図１の実施例と同様である。本実施例では、図示のように、送信器４において電光変換（Ｅ／Ｏ）を行って伝送されたシリアル信号は、受信器５において光電変換（Ｏ／Ｅ）され、その後、クロック信号再生器５８によって、受信されたシリアル信号からＤＶＩ規格のクロック信号を再生すると共に、再生したクロック信号を用いて、シリアル状態のデータ信号をシリアル／パラレル変換器５５によって、それぞれの基の信号に再生し、ＤＤＣ信号はそのまま、制御信号はドライバ５６を介して、また音声信号はデジタル／アナログ変換器（ＤＡＣ）５７を介して、それぞれディスプレイ装置３へ送信する。

ここで、デジタル映像信号のＲ、Ｇ、Ｂとクロック信号のタイミング調整を行うためには、ＤＶＩ規格で規定されたスキューの仕様を満足させる必要がある。ＤＶＩ規格のスキューは、０．４０Ｔｐｉｘｅｌ以下（Ｔｐｉｘｅｌはクロックの周期）とされる。従って、ＶＧＡでは１５．９ｎｓ以下、ＵＸＧＡでは２．４７ｎｓ以下となり、大画素数になるに従ってスキューの許容値が小さく、厳しくなってくる。

そこで、本実施例は、受信器５において、クロック信号再生器５８により再生されたクロック信号と上記映像信号とのタイミングのずれを調整するタイミング調整器６０を備える。タイミング調整器６０は、参照クロック発生器６１、カウンタ６２，および遅延回路６３を有する。図示のように、クロック信号再生器５８で分離されたクロックは、参照クロック発生器６１からの参照クロックと比較され、周波数の差分がカウンタ６２で検出処理され、周波数の差分に応じたＮビットのデータに変換される。このＮビットのデータを基に、遅延回路６３としての例えばプログラマブル・ディレイラインの遅延ステップを選択し、クロックを所望の値だけ遅延させる。これにより、クロック信号とデジタル映像信号のＲ、Ｇ、Ｂの各信号とのタイミング調整を行い、スキューをＤＶＩ規格の規定値内に収める。このように、クロック信号再生器５８によって再生したクロック信号に遅延を与えることにより、デジタル映像信号とクロック信号間のスキューを自動的に調整することができる。例えば、プログラマブル・ディレイラインの遅延量ステップが、Ｎ＝４ビットであれば１６ステップで、１ｎｓ／ｓｔｅｐのものを使用すれば、タイミングとして０〜１５ｎｓの範囲で調整可能である。

図５は、本発明に係る信号伝送装置のさらに他の実施例を示す図である。本実施例は、ＤＶＩ規格のデジタル映像信号のクロック信号が入力されない場合でも制御信号を送信器側から受信器側に伝送することができるように構成した点で図１の実施例と異なるが、その他の点では図１の実施例と同様である。すなわち本実施例は、図５に示すように、送信器４は、クロック信号を発生するクロック信号発生回路７１と、映像信号のクロック信号の有無を判定する信号有無判定回路７２と、信号有無判定回路７２により映像信号のクロック信号が無いと判定された場合にパラレル／シリアル変換器（ＳＥＲ）４５で用いるクロック信号としてクロック信号発生回路７１からのクロック信号を選択するクロック選択回路７３とを有する。低速のパラレル信号には、例えば接続先の機器の電源をオン／オフするための信号など機器を制御する制御信号を含む。この制御信号は、本来映像信号（ＤＶＩ）のクロック信号が入力されない限り伝送できないが、上記のように構成することにより、映像信号のクロック信号が停止している状態でも送信器側から受信器側に伝送することが可能となる。

クロック信号発生回路７１は、例えば１００ＭＨｚの水晶発振器を使用することができるが、これに限定されない。信号有無判定回路７２は、例えば、ＤＶＩ規格のデジタル映像信号のクロック信号を受けるＬＯＳ（Ｌｏｓｓ ｏｆ Ｓｉｇｎａｌ）機能を持つＣＭＬバッファー、あるいはイコライザーＩＣ等を用いて構成することができるが、これに限定されない。ＬＯＳは、信号振幅があるスレッショルドを下回るとアサートされる。すなわち、映像信号のクロック信号が止まるとＬＯＳがアサートされ、クロック信号が無いことが検知される。他方、ＬＯＳがネゲート状態では映像信号のクロック信号が有ることが検知される。クロック選択回路７３は、例えば高速信号用のスイッチ回路で構成され、クロック信号発生回路７１による内部クロック信号と信号有無判定回路７２の出力信号が入力される。そのスイッチ回路を切り替えるのが、ＬＯＳ信号である。ＬＯＳ信号がアサートされている場合は内部クロック信号を選択し、ＬＯＳ信号がネゲート状態の場合は映像信号のクロック信号が選択される。選択されたクロック信号は、パラレル／シリアル変換器（ＳＥＲ）４５に入力され、音声信号、ＤＤＣ、制御信号などのシリアル化のクロックとして使用される。

以上の構成により、映像信号のクロック信号がある場合はそのクロック信号によりシリアル化されたシリアルデータを受信器に伝送し、受信器側でクロック信号が再生され映像信号のクロックとしてディスプレイ装置３へ伝送される。また映像信号のクロック信号が停止状態でも、送信器の内部クロックにより制御信号等はシリアル化され、受信装置へ伝送することができる。このように本実施例では、映像ソース源が停止あるいは接続されておらずＤＶＩ信号のクロック信号が送信器に入力されていない状態でも、制御信号の受信器への送信を可能とする。映像信号を停止した後でも、例えばディスプレイ装置の電源のオン／オフを制御が可能であり、遠隔での操作性が向上する。ここで、クロック選択回路やパラレル／シリアル変換器などは、一つのＦＰＧＡ内で構成されていても良い。また信号有無判定回路も同じＦＰＧＡで構成することも可能である。なお、図５に示す実施例では、音声信号や制御信号の入出力先をソース機器あるいはディスプレイ装置の外側としたが、内側でもよい。他の実施例でも同様である。

図６は、本発明に係る信号伝送装置のさらに他の実施例を示す図である。本実施例は、ＤＶＩ規格のデジタル映像信号のクロック信号の有無情報を送信器側から受信器側に伝送する点で図５の実施例と異なるが、その他の点では図５の実施例と同様である。すなわち本実施例は、図６に示すように、信号有無判定回路７２により判定された映像信号のクロック信号の有無情報を伝送するＤＶＩクロック有無情報伝送部７４を有する。このクロック信号の有無情報は、パラレル／シリアル変換器４５を介してシリアル信号に多重化されて受信器５へ伝送される。受信器５は、受信したシリアル信号から映像信号のクロック信号の有無情報を取得する。この有無情報を取得する有無情報取得回路は、図示はしないが、例えばシリアル／パラレル変換器５５と共に、一つのＦＰＧＡ内で構成することができるが、これに限定されない。受信器５は、図示のようにクロック制御回路７５を有する。クロック制御回路７５は、ディスプレイ装置３に対して、上記有無情報が映像信号のクロック信号が無いことを示す場合は映像信号のクロック信号を出力せず、上記有無情報が映像信号のクロック信号が有ることを示す場合は映像信号のクロック信号を出力するように制御する。映像信号が停止しているにも関わらずクロック信号がディスプレイ装置へ出力されると、ディスプレイ装置では映像信号を出力しようとするが、本実施例のように、映像信号が停止しているときはディスプレイ装置へクロックを出力させないようにすることで、ディスプレイ装置の異常状態を回避することができる。

図７は、図６の実施例の動作の一例を説明するためのフロー図である。まず送信器側では、ステップ８１にて、ＤＶＩ規格のデジタル映像信号のクロック信号の有無を判定する。判定の結果、クロック信号有りの場合は、ステップ８２にて、映像信号（ＤＶＩ）のクロック信号を選択しこれを用いてパラレルデータをシリアルデータに変換する。クロック信号無しの場合は、ステップ８３にて、クロック信号発生回路による内部クロックを選択しこれを用いてパラレルデータをシリアルデータに変換する。受信器側では、ステップ８４にて、受信器でシリアルデータを受信し、ステップ８５にて、映像信号（ＤＶＩ）のクロック信号の有無を判定する。判定の結果、クロック信号有りの場合は、ステップ８６にて、クロック信号をディスプレイ装置へ出力する。クロック信号無しの場合は、ステップ８７にて、クロック信号をディスプレイ装置へ出力しない。ここで、ステップ８５からステップ８６または８７への振り分けは、受信器５に備えられた上述のクロック制御回路７５により行われる。

このようにするのは次の理由からである。ディスプレイ装置３は、映像信号（ＤＶＩ）のクロック信号が入力されるとスタンバイ状態から動作状態へと変化する。ここで、ソース機器１のＤＶＩ信号が停止された場合は、送信器４において内部クロック信号が選択され受信器５へ伝送される。このとき図１の構成ではクロック信号再生器（ＣＤＲ）５８により抽出されたクロック信号がそのままディスプレイ装置３へ出力される。この場合、ディスプレイ装置３は、映像データが止まっているにも関わらず、スタンバイ状態とならない。そこで、送信器４で映像信号のクロック信号の有無情報をシリアルデータに多重化し受信器５へ伝送する。受信器５では、映像信号のクロックの有無情報を取得し、映像信号のクロック信号が無い場合はクロック制御回路７５によりディスプレイ装置３へのクロック出力を停止し、映像信号のクロック信号が有る場合は、ディスプレイ装置３への出力を行う。これにより、ディスプレイ装置の省電力化が可能であり、無意味なデータの表示を避けることができる。

図８は、本発明に係る信号伝送装置のさらに他の実施例を示す図である。本実施例は、受信器５においてデジタル映像信号のＲ、Ｇ、Ｂの各信号とクロック信号間に生ずるタイミングのずれ（スキュー）の調整を行う点で図６の実施例と異なるが、その他の点では図６の実施例と同様である。すなわち本実施例は、図４の実施例と同様に、受信器５において、クロック信号再生器５８により再生されたクロック信号と上記映像信号とのタイミングのずれを調整するタイミング調整器６０を備える。タイミング調整器６０は、参照クロック発生器６１、カウンタ６２，および遅延回路６３を有する。その動作は図４の実施例と同様のため、ここでは説明を省略する。

図９は、本発明に係る信号伝送装置のさらに他の実施例を示す図である。本実施例は、受信器から送信器へ信号を光化して伝送する点で図８の実施例と異なるが、その他の点では図８の実施例と同様である。すなわち本実施例では、受信器５は、映像信号よりも低速のパラレル信号をクロック信号再生器５８で再生したクロック信号を用いてシリアル信号に変換するパラレル／シリアル変換器９１と、パラレル／シリアル変換器９１からのシリアル信号を電光変換する第５の電光変換器９２とを有する。また、送信器４は、第５の電光変換器９２に接続される光ファイバからのシリアル信号を光電変換する第５の光電変換器９３と、光電変換したシリアル信号からクロック信号を再生するクロック信号再生器９４と、再生したクロック信号を用いて光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器９５とを有する。

上述の図１〜図８の実施例は、制御信号が送信器側から受信器側への片方向のみの構成であるが、本実施例は、例えばＲＳ２３２Ｃなど制御信号が双方向信号である場合を考慮した構成である。この場合の受信器から送信器への戻り信号は、音声・制御・ＤＤＣ信号が多重化されたシリアル信号より低速信号なので、送信器から受信器へ伝送したクロックで十分伝送可能である。受信器側からのシリアルデータは、クロック信号再生器（ＣＤＲ）で抽出されたクロックを使用する。本実施例では、図９に示すように、５本の光ファイバを格納した光ファイバケーブル６を使用し、内１本は受信器から送信器へ制御信号の戻り信号を光化して伝送するのに用いるが、これに限定されない。例えば５本の光ファイバを個別に設けてもよく、また６本以上の光ファイバを格納した一本の６心以上の光ファイバケーブルのうちの５本の光ファイバを用いることもできる。また、例えば送信器から受信器へ伝送しているシリアルデータ（ＳＤ）の光ファイバを使って、一心双方向として伝送することもできる。この場合、送受信側でそれぞれ光合分波器を備え、光ファイバの上り信号と下り信号の波長を変えることで実施することができるが、これについてはよく知られた技術なので更なる説明は省略する。

１ ソース機器
２ 信号伝送装置
３ ディスプレイ装置
４ 送信器
５ 受信器
６ 光ファイバケーブル
４１〜４４ 電光変換器
４５ パラレル／シリアル変換器（ＳＥＲ）
４６ ドライバ
４７ アナログ／デジタル変換器（ＡＤＣ）
４８ 逓倍器
５１〜５４ 光電変換器
５５ シリアル／パラレル変換器
５６ ドライバ
５７ デジタル／アナログ変換器（ＤＡＣ）
５８ クロック信号再生器（ＣＤＲ）

Claims (14)

1. ＤＶＩ規格の赤、緑、青の映像信号をそれぞれ電光変換する第１〜第３の電光変換器と、前記映像信号とは別の信号として前記映像信号よりも低速のパラレル信号を前記映像信号のクロック信号を用いてシリアル信号に変換するパラレル／シリアル変換器と、前記パラレル／シリアル変換器からのシリアル信号を電光変換する第４の電光変換器とを有する送信器と、
   前記第１〜第４の電光変換器にそれぞれ接続される４本の光ファイバと、
   前記第１〜第３の電光変換器に接続される前記３本の光ファイバからの前記赤、緑、青の映像信号をそれぞれ光電変換する第１〜第３の光電変換器と、前記第４の電光変換器に接続される光ファイバからの前記シリアル信号を光電変換する第４の光電変換器と、前記光電変換したシリアル信号から前記映像信号のクロック信号を再生するクロック信号再生器と、前記再生したクロック信号を用いて前記光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器とを有する受信器と、
   を備えた信号伝送装置。
2. 前記送信器が、前記映像信号のクロック信号を逓倍する逓倍器を有し、前記パラレル／シリアル変換器が、前記逓倍されたクロック信号を用いて前記パラレル信号をシリアル信号に変換する請求項１記載の信号伝送装置。
3. 前記受信器が、前記クロック信号再生器により再生されたクロック信号と前記映像信号とのタイミングのずれを調整するタイミング調整器を有する請求項１または２記載の信号伝送装置。
4. 前記送信器が、クロック信号を発生するクロック信号発生回路と、前記映像信号のクロック信号の有無を判定する信号有無判定回路と、前記信号有無判定回路により前記映像信号のクロック信号が無いと判定された場合に前記パラレル／シリアル変換器で用いるクロック信号として前記クロック信号発生回路からのクロック信号を選択するクロック選択回路とを有する請求項１〜３のいずれかに記載の信号伝送装置。
5. 前記信号有無判定回路により判定された前記映像信号のクロック信号の有無情報が前記パラレル／シリアル変換器を介して前記シリアル信号に多重化されて前記受信器へ伝送され、前記受信器において前記映像信号のクロック信号の有無情報を取得し、前記有無情報が前記映像信号のクロック信号が無いことを示す場合は映像信号のクロック信号を出力せず、前記有無情報が前記映像信号のクロック信号が有ることを示す場合は映像信号のクロック信号を出力するように制御するクロック制御回路を有する請求項４記載の信号伝送装置。
6. 前記受信器が、前記映像信号よりも低速のパラレル信号を前記クロック信号再生器で再生したクロック信号を用いてシリアル信号に変換するパラレル／シリアル変換器と、前記パラレル／シリアル変換器からのシリアル信号を電光変換する第５の電光変換器とを有し、前記送信器が、前記第５の電光変換器に接続される光ファイバからの前記シリアル信号を光電変換する第５の光電変換器と、前記光電変換したシリアル信号からクロック信号を再生するクロック信号再生器と、前記再生したクロック信号を用いて前記光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器とを有する請求項１〜５のいずれかに記載の信号伝送装置。
7. 前記４本の光ファイバが、１本の光ファイバケーブルに格納されたものである請求項１〜５のいずれかに記載の信号伝送装置。
8. ＤＶＩ規格の赤、緑、青の映像信号をそれぞれ電光変換する第１〜第３の電光変換器と、前記映像信号とは別の信号として前記映像信号よりも低速のパラレル信号を前記映像信号のクロック信号を用いてシリアル信号に変換するパラレル／シリアル変換器と、前記パラレル／シリアル変換器からのシリアル信号を電光変換する第４の電光変換器とを有する送信器。
9. 前記映像信号のクロック信号を逓倍する逓倍器を有し、前記パラレル／シリアル変換器が、前記逓倍されたクロック信号を用いて前記パラレル信号をシリアル信号に変換する請求項８記載の送信器。
10. クロック信号を発生するクロック信号発生回路と、前記映像信号のクロック信号の有無を判定する信号有無判定回路と、前記信号有無判定回路により前記映像信号のクロック信号が無いと判定された場合に前記パラレル／シリアル変換器で用いるクロック信号として前記クロック信号発生回路からのクロック信号を選択するクロック選択回路とを有する請求項８または９記載の送信器。
11. 前記信号有無判定回路により判定された前記映像信号のクロック信号の有無情報が前記パラレル／シリアル変換器を介して前記シリアル信号に多重化される請求項１０記載の送信器。
12. 請求項８〜１０のいずれかに記載の前記第１〜第３の電光変換器からの前記赤、緑、青の映像信号をそれぞれ光電変換する第１〜第３の光電変換器と、前記第４の電光変換器からの前記シリアル信号を光電変換する第４の光電変換器と、前記光電変換したシリアル信号から前記映像信号のクロック信号を再生するクロック信号再生器と、前記再生したクロック信号を用いて前記光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器とを有する受信器。
13. 請求項１１記載の前記第１〜第３の電光変換器からの前記赤、緑、青の映像信号をそれぞれ光電変換する第１〜第３の光電変換器と、前記第４の電光変換器からの前記シリアル信号を光電変換する第４の光電変換器と、前記光電変換したシリアル信号から前記映像信号のクロック信号を再生するクロック信号再生器と、前記再生したクロック信号を用いて前記光電変換したシリアル信号をパラレル信号に変換するシリアル／パラレル変換器と、前記映像信号のクロック信号の有無情報を取得し、前記有無情報が前記映像信号のクロック信号が無いことを示す場合は映像信号のクロック信号を出力せず、前記有無情報が前記映像信号のクロック信号が有ることを示す場合は映像信号のクロック信号を出力するように制御するクロック制御回路とを有する受信器。
14. 前記クロック信号再生器により再生されたクロック信号と前記映像信号とのタイミングのずれを調整するタイミング調整器を有する請求項１２または１３記載の受信器。

Images