JPH08288936A - 標本化クロック再生装置 - Google Patents
標本化クロック再生装置Info
- Publication number
- JPH08288936A JPH08288936A JP8513095A JP8513095A JPH08288936A JP H08288936 A JPH08288936 A JP H08288936A JP 8513095 A JP8513095 A JP 8513095A JP 8513095 A JP8513095 A JP 8513095A JP H08288936 A JPH08288936 A JP H08288936A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- frequency
- sampling clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【構成】送信部６２は映像入力信号１をディジタル伝送
する。受信部６４で、分離回路１６は伝送データ１５か
ら符号化信号５ｂと周波数情報１３ｂとを分離する。復
号回路１７は符号化信号５ｂから復号信号１８を出力す
る。伝送路クロック再生回路１９は伝送クロック２０を
出力する。分周回路２１は分周クロック２２を出力す
る。周波数情報発生回路２５は分周クロック２２と標本
化クロック２４とから相対情報２６を出力する。減算器
２７は分離された周波数情報１３ｂと周波数情報２６と
の差分をとり差分信号２８を出力する。平均算出回路２
９は差分信号２８と伝送クロック２０とから差分平均値
信号３０を出力する。標本化クロック再生回路２３は標
本化クロック２４を再生する。Ｄ／Ａ変換器３１は復号
信号１８を標本化クロック２４によりＤ／Ａ変換し映像
出力信号３２を出力する。 【効果】短かい引込み時間で標本化クロックを再生でき
る。
する。受信部６４で、分離回路１６は伝送データ１５か
ら符号化信号５ｂと周波数情報１３ｂとを分離する。復
号回路１７は符号化信号５ｂから復号信号１８を出力す
る。伝送路クロック再生回路１９は伝送クロック２０を
出力する。分周回路２１は分周クロック２２を出力す
る。周波数情報発生回路２５は分周クロック２２と標本
化クロック２４とから相対情報２６を出力する。減算器
２７は分離された周波数情報１３ｂと周波数情報２６と
の差分をとり差分信号２８を出力する。平均算出回路２
９は差分信号２８と伝送クロック２０とから差分平均値
信号３０を出力する。標本化クロック再生回路２３は標
本化クロック２４を再生する。Ｄ／Ａ変換器３１は復号
信号１８を標本化クロック２４によりＤ／Ａ変換し映像
出力信号３２を出力する。 【効果】短かい引込み時間で標本化クロックを再生でき
る。
Description
【０００１】
【産業上の利用分野】本発明は標本化クロック再生装置
に関し、特に映像信号を非同期の標本化クロックで標本
化し伝送し受信側で標本化クロックを再生する標本化ク
ロック再生装置に関する。
に関し、特に映像信号を非同期の標本化クロックで標本
化し伝送し受信側で標本化クロックを再生する標本化ク
ロック再生装置に関する。
【０００２】
【従来の技術】一般に、テレビ信号のような映像信号を
ディジタル伝送する場合、映像信号の標本化クロック周
波数は映像同期信号に同期するように定められる。一
方、ディジタル伝送路の伝送クロック周波数は伝送系に
よって予め定められている場合が多く、映像同期信号の
クロック周波数とは無関係である。このように、伝送す
べき映像信号の標本化クロック周波数と伝送クロック周
波数が異なる場合、受信側で映像信号の標本化クロック
周波数を忠実に再生し送信側の映像信号の標本化クロッ
ク周波数と一致させる必要がある。もし、一致しないと
映像信号の再現ができなくなる。
ディジタル伝送する場合、映像信号の標本化クロック周
波数は映像同期信号に同期するように定められる。一
方、ディジタル伝送路の伝送クロック周波数は伝送系に
よって予め定められている場合が多く、映像同期信号の
クロック周波数とは無関係である。このように、伝送す
べき映像信号の標本化クロック周波数と伝送クロック周
波数が異なる場合、受信側で映像信号の標本化クロック
周波数を忠実に再生し送信側の映像信号の標本化クロッ
ク周波数と一致させる必要がある。もし、一致しないと
映像信号の再現ができなくなる。
【０００３】このため、例えば、昭和５４年４月２３日
に公開された特開昭５４−５１３０５号公報記載の構成
では、送信側において、標本化クロックと伝送クロック
とのクロック周波数の比を周波数情報として伝送し、受
信側において、新たに標本化クロックと伝送クロックと
のクロック周波数の比から周波数情報を生成し、送信側
からの周波数情報と比較してその差分値で標本化クロッ
クの発生を制御し、受信側で再生した標本化クロック周
波数を送信側の標本化クロック周波数と一致させてい
る。
に公開された特開昭５４−５１３０５号公報記載の構成
では、送信側において、標本化クロックと伝送クロック
とのクロック周波数の比を周波数情報として伝送し、受
信側において、新たに標本化クロックと伝送クロックと
のクロック周波数の比から周波数情報を生成し、送信側
からの周波数情報と比較してその差分値で標本化クロッ
クの発生を制御し、受信側で再生した標本化クロック周
波数を送信側の標本化クロック周波数と一致させてい
る。
【０００４】図５は従来の標本化クロック再生装置を示
すブロック図である。
すブロック図である。
【０００５】図５を参照すると、従来の標本化クロック
再生装置は、送信部６２と受信部６３とから構成されて
いる。
再生装置は、送信部６２と受信部６３とから構成されて
いる。
【０００６】送信部６２は、映像入力信号１をディジタ
ル信号に変換するＡ／Ｄ変換器２と、映像入力信号１の
タイミングで標本化クロック７を出力する標本化クロッ
ク発生回路６と、Ａ／Ｄ出力３を符号化した符号化信号
５ａを出力する符号化回路４と、伝送クロック９を出力
する伝送路クロック発生回路８と、伝送クロック９を分
周し分周クロック１１を出力する分周回路１０と、標本
化クロック７と分周クロック１１とからクロック周波数
比を求め周波数情報１３ａとして出力する周波数情報発
生回路１２と、符号化信号５ａと周波数情報１３ａとを
多重化し伝送データ１５を出力する多重化回路１４とか
ら構成されている。
ル信号に変換するＡ／Ｄ変換器２と、映像入力信号１の
タイミングで標本化クロック７を出力する標本化クロッ
ク発生回路６と、Ａ／Ｄ出力３を符号化した符号化信号
５ａを出力する符号化回路４と、伝送クロック９を出力
する伝送路クロック発生回路８と、伝送クロック９を分
周し分周クロック１１を出力する分周回路１０と、標本
化クロック７と分周クロック１１とからクロック周波数
比を求め周波数情報１３ａとして出力する周波数情報発
生回路１２と、符号化信号５ａと周波数情報１３ａとを
多重化し伝送データ１５を出力する多重化回路１４とか
ら構成されている。
【０００７】また、受信部６３は、伝送データ１５から
伝送クロック２０を抽出する伝送路クロック再生回路１
９と、伝送データ１５から符号化信号５ｂと周波数情報
１３ｂとに分離する分離回路１６と、符号化信号５ｂを
復号し復号信号１８を出力する復号回路１７と、伝送ク
ロック２０を分周し分周クロック２２を出力する分周回
路２１と、標本化クロック６１を出力する標本化クロッ
ク再生回路６０と、標本化クロック６１と分周クロック
２２とから周波数情報２６を出力する周波数情報発生回
路２５と、分離回路１６で分離された周波数情報１３ｂ
と周波数情報発生回路２５で出力された周波数情報２６
との差分をとり差分信号２８を出力する減算器２７と、
復号信号１８を標本化クロック６１によりＤ／Ａ変換し
映像出力信号３２を出力するＤ／Ａ変換器３１とから構
成されている。
伝送クロック２０を抽出する伝送路クロック再生回路１
９と、伝送データ１５から符号化信号５ｂと周波数情報
１３ｂとに分離する分離回路１６と、符号化信号５ｂを
復号し復号信号１８を出力する復号回路１７と、伝送ク
ロック２０を分周し分周クロック２２を出力する分周回
路２１と、標本化クロック６１を出力する標本化クロッ
ク再生回路６０と、標本化クロック６１と分周クロック
２２とから周波数情報２６を出力する周波数情報発生回
路２５と、分離回路１６で分離された周波数情報１３ｂ
と周波数情報発生回路２５で出力された周波数情報２６
との差分をとり差分信号２８を出力する減算器２７と、
復号信号１８を標本化クロック６１によりＤ／Ａ変換し
映像出力信号３２を出力するＤ／Ａ変換器３１とから構
成されている。
【０００８】次に、図５を参照して動作を説明する。
【０００９】送信部６２に入力した映像入力信号１は、
標本化クロック発生回路６から出力される伝送クロック
９と非同期の標本化クロック７によりサンプリングさ
れ、Ａ／Ｄ変換器２によりアナログ信号からディジタル
信号に変換されＡ／Ｄ出力３として出力される。Ａ／Ｄ
出力３は符号化回路４で符号化される。伝送路クロック
発生回路８が出力する伝送クロック９は分周回路１０に
より分周され分周クロック１１として出力される。ここ
で、分周とは伝送クロックの周波数をｆＨｚとするとＮ
を整数として（ｆ／Ｎ）Ｈｚの周波数にすることを意味
する。
標本化クロック発生回路６から出力される伝送クロック
９と非同期の標本化クロック７によりサンプリングさ
れ、Ａ／Ｄ変換器２によりアナログ信号からディジタル
信号に変換されＡ／Ｄ出力３として出力される。Ａ／Ｄ
出力３は符号化回路４で符号化される。伝送路クロック
発生回路８が出力する伝送クロック９は分周回路１０に
より分周され分周クロック１１として出力される。ここ
で、分周とは伝送クロックの周波数をｆＨｚとするとＮ
を整数として（ｆ／Ｎ）Ｈｚの周波数にすることを意味
する。
【００１０】周波数情報発生回路１２は、分周クロック
１１と標本化クロック７とのクロック周波数比を求め周
波数情報１３ａとして出力する。多重化回路１４は、符
号化回路４の出力である符号化信号５ａと周波数情報１
３ａとを多重化して伝送データ１５として送信する。
１１と標本化クロック７とのクロック周波数比を求め周
波数情報１３ａとして出力する。多重化回路１４は、符
号化回路４の出力である符号化信号５ａと周波数情報１
３ａとを多重化して伝送データ１５として送信する。
【００１１】受信部６３に入力した伝送データ１５は、
伝送路クロック再生回路１９でクロックが再生され伝送
クロック２０として出力される。伝送クロック２０は分
周回路２１により分周され分周クロック２２として周波
数情報発生回路２５に出力される。
伝送路クロック再生回路１９でクロックが再生され伝送
クロック２０として出力される。伝送クロック２０は分
周回路２１により分周され分周クロック２２として周波
数情報発生回路２５に出力される。
【００１２】一方、伝送データ１５は分離回路１６で伝
送クロック２０を使用して、符号化信号５ｂと周波数情
報１３ｂとに分離される。分離された符号化信号５ｂは
復号回路１７で復号され復号信号１８として出力され
る。
送クロック２０を使用して、符号化信号５ｂと周波数情
報１３ｂとに分離される。分離された符号化信号５ｂは
復号回路１７で復号され復号信号１８として出力され
る。
【００１３】周波数情報発生回路２５は、標本化クロッ
ク再生回路６０の出力である標本化クロック６１と分周
クロック２２とから周波数情報２６を出力する。周波数
情報２６は伝送データ１５から分離された周波数情報１
３ｂとともに、減算器２７で差分がとられ、差分信号２
８として標本化クロック再生回路６０に出力される。
ク再生回路６０の出力である標本化クロック６１と分周
クロック２２とから周波数情報２６を出力する。周波数
情報２６は伝送データ１５から分離された周波数情報１
３ｂとともに、減算器２７で差分がとられ、差分信号２
８として標本化クロック再生回路６０に出力される。
【００１４】周波数情報は標本化クロックと分周クロッ
クとのクロック周波数比であることから、周波数情報１
３ｂと周波数情報２６との差分信号２８の値が最小とな
るように、標本化クロック再生回路６０と、周波数情報
発生回路２５と、減算器２７とでフィードバック制御が
行われるので、送信側の標本化クロック７に同等な標本
化クロック６１を再生することができる。
クとのクロック周波数比であることから、周波数情報１
３ｂと周波数情報２６との差分信号２８の値が最小とな
るように、標本化クロック再生回路６０と、周波数情報
発生回路２５と、減算器２７とでフィードバック制御が
行われるので、送信側の標本化クロック７に同等な標本
化クロック６１を再生することができる。
【００１５】ディジタル信号である復号信号１８は、送
信側の標本化クロック周波数７に等しい標本化クロック
６１のタイミングでＤ／Ａ変換器３１によりアナログ信
号に変換され、映像出力信号３２として再生される。
信側の標本化クロック周波数７に等しい標本化クロック
６１のタイミングでＤ／Ａ変換器３１によりアナログ信
号に変換され、映像出力信号３２として再生される。
【００１６】図６は図５の周波数情報発生回路の詳細ブ
ロック図である。周波数情報発生回路１２および２５
は、微分回路３３とカウンタ３５とレジスタ３７とから
構成されている。
ロック図である。周波数情報発生回路１２および２５
は、微分回路３３とカウンタ３５とレジスタ３７とから
構成されている。
【００１７】また、図７は周波数情報発生回路の動作の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【００１８】次に、図６と図７とを参照して動作を説明
するが、説明は送信側の周波数情報発生回路１２につい
て行なう。受信側の周波数情報発生回路２５は同じ動作
を行なうので説明を省略する。。
するが、説明は送信側の周波数情報発生回路１２につい
て行なう。受信側の周波数情報発生回路２５は同じ動作
を行なうので説明を省略する。。
【００１９】カウンタ３５は標本化クロック７をカウン
トし、カウンタ３５の出力であるカウント値３６をレジ
スタ３７に取込む。このとき、分周クロック１１を微分
回路３３で微分する。微分動作は、分周クロック１１の
ＬｏｗレベルからＨｉｇｈレベルへの立上がりから標本
化クロック７の最初のクロックの立上がりに同期して、
ＨｉｇｈレベルからＬｏｗレベルに立下がり、標本化ク
ロック７の１周期分の間Ｌｏｗレベルになる微分パルス
３４を生成することで行われる。
トし、カウンタ３５の出力であるカウント値３６をレジ
スタ３７に取込む。このとき、分周クロック１１を微分
回路３３で微分する。微分動作は、分周クロック１１の
ＬｏｗレベルからＨｉｇｈレベルへの立上がりから標本
化クロック７の最初のクロックの立上がりに同期して、
ＨｉｇｈレベルからＬｏｗレベルに立下がり、標本化ク
ロック７の１周期分の間Ｌｏｗレベルになる微分パルス
３４を生成することで行われる。
【００２０】微分パルス３４は分周クロック１１の１周
期毎に微分回路３３から出力され、カウンタ３５のロー
ド信号として使用される。微分パルス３４の１周期の
間、標本化クロック７のクロック数をカウントしてい
る。
期毎に微分回路３３から出力され、カウンタ３５のロー
ド信号として使用される。微分パルス３４の１周期の
間、標本化クロック７のクロック数をカウントしてい
る。
【００２１】また、微分パルス３４はレジスタ３７のラ
ッチ信号として使用され、微分パルス３４がＨｉｇｈレ
ベルからＬｏｗレベルになる立下がりの時点でカウント
値３６をラッチし、周波数情報１３ａとして出力する。
ッチ信号として使用され、微分パルス３４がＨｉｇｈレ
ベルからＬｏｗレベルになる立下がりの時点でカウント
値３６をラッチし、周波数情報１３ａとして出力する。
【００２２】受信側では、受信分離した周波数情報１３
ｂと受信側の周波数情報２６との比較を減算器２７によ
り分周クロック２２の１周期毎に行ない、両者の差分信
号２８により標本化クロック再生回路６０に内蔵されて
いる電圧制御発振器であるＶＣＯ（Ｖｏｌｔａｇｅ Ｃ
ｏｎｔｏｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を制御
して標本化クロック６１を再生している。
ｂと受信側の周波数情報２６との比較を減算器２７によ
り分周クロック２２の１周期毎に行ない、両者の差分信
号２８により標本化クロック再生回路６０に内蔵されて
いる電圧制御発振器であるＶＣＯ（Ｖｏｌｔａｇｅ Ｃ
ｏｎｔｏｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を制御
して標本化クロック６１を再生している。
【００２３】しかしながら、送信側の周波数情報の精度
が粗い場合、差分信号２８も粗い精度となりこの粗さの
ために差分信号２８の周波数比の変動が粗くなるので、
周波数の安定度を高めるためにＶＣＯの周波数制御の利
得を小さくする必要がある。
が粗い場合、差分信号２８も粗い精度となりこの粗さの
ために差分信号２８の周波数比の変動が粗くなるので、
周波数の安定度を高めるためにＶＣＯの周波数制御の利
得を小さくする必要がある。
【００２４】逆に周波数情報の精度が良くても、差分信
号２８の周波数比の変動が大きい場合は追従性を良くす
るために、ＶＣＯの周波数制御の利得を大きくする必要
がある。このための一方法として、利得特性を差分信号
２８が小さいときは利得を小さくし、差分信号２８が大
きくなるにしたがって大きい利得にする非線形の利得特
性を用いて制御することが考えられるが、利得が大きい
ときにオーバーシュートが生じないように周波数の安定
性を図りかつ同期引込み時間を短縮できるような特性を
考慮する必要がある。
号２８の周波数比の変動が大きい場合は追従性を良くす
るために、ＶＣＯの周波数制御の利得を大きくする必要
がある。このための一方法として、利得特性を差分信号
２８が小さいときは利得を小さくし、差分信号２８が大
きくなるにしたがって大きい利得にする非線形の利得特
性を用いて制御することが考えられるが、利得が大きい
ときにオーバーシュートが生じないように周波数の安定
性を図りかつ同期引込み時間を短縮できるような特性を
考慮する必要がある。
【００２５】
【発明が解決しようとする課題】上述した従来の標本化
クロック再生装置は、送信側周波数情報と受信側周波数
情報との差分値に利得を乗算してから積分してＶＣＯの
制御電圧を求めるときの利得特性を、差分値が小さいと
きは利得を小さく、差分値が大きくなるにしたがって大
きな利得にする非線形の利得特性を用いて制御していた
が、大きな利得にしたときにオーバーシュートが生じな
いようにして周波数の安定性を図りかつ引込み時間を短
縮できるように利得特性を定めなければならない。とこ
ろが、周波数の安定性と引込み時間短縮の両方を満足す
る利得特性が得られないので、安定して早い引込み時間
で標本化クロックを再生することができないという欠点
を有している。
クロック再生装置は、送信側周波数情報と受信側周波数
情報との差分値に利得を乗算してから積分してＶＣＯの
制御電圧を求めるときの利得特性を、差分値が小さいと
きは利得を小さく、差分値が大きくなるにしたがって大
きな利得にする非線形の利得特性を用いて制御していた
が、大きな利得にしたときにオーバーシュートが生じな
いようにして周波数の安定性を図りかつ引込み時間を短
縮できるように利得特性を定めなければならない。とこ
ろが、周波数の安定性と引込み時間短縮の両方を満足す
る利得特性が得られないので、安定して早い引込み時間
で標本化クロックを再生することができないという欠点
を有している。
【００２６】本発明の目的は、周波数の安定性を図りか
つ早い引込み時間で標本化クロックを再生する標本化ク
ロック再生装置を提供することにある。
つ早い引込み時間で標本化クロックを再生する標本化ク
ロック再生装置を提供することにある。
【００２７】
【課題を解決するための手段】本発明の標本化クロック
再生装置は、映像信号をディジタル信号に変換するＡ／
Ｄ変換器と、前記映像信号に応答して第１の標本化クロ
ックを発生する標本化クロック発生回路と、前記Ａ／Ｄ
変換器の出力を符号化した符号化信号を出力する符号化
回路と、第１の伝送クロックを出力する伝送路クロック
発生回路と、前記第１の伝送クロックを分周し第１の分
周クロックを出力する第１の分周回路と、前記第１の標
本化クロックと前記第１の分周クロックとから第１の周
波数比信号を出力する第１の周波数情報発生回路と、前
記符号化信号と前記第１の周波数比信号とを多重化した
伝送信号を出力する多重化回路とを含む送信手段と；前
記伝送信号から第２の伝送クロックを出力する伝送路ク
ロック再生回路と、前記伝送信号から前記符号化信号と
前記第１の周波数比信号とを分離し出力する分離回路
と、前記符号化信号を復号し復号信号を出力する復号回
路と、前記第２の伝送クロックを分周し第２の分周クロ
ックを再生する第２の分周回路と、第２の標本化クロッ
クを出力する第１の標本化クロック再生回路と、前記第
２の分周クロックと前記第２の標本化クロックとから第
２の周波数比信号を出力する第２の周波数情報発生回路
と、前記分離回路で分離された前記第１の周波数比信号
と前記第２の周波数比信号との差分信号を出力する減算
器と、前記復号信号を前記第２の標本化クロックにより
アナログ信号に変換し前記映像信号を出力するＤ／Ａ変
換器とを含む受信部と；を備えた標本化クロック再生装
置において、前記受信部が上記構成に加え前記差分信号
と前記第２の伝送クロックとから前記差分信号の平均を
とり差分平均値信号を出力する平均算出回路を備え、前
記第１の標本化クロック再生回路が前記差分平均値信号
と前記差分信号とから第３の標本化クロックを出力する
第２の標本化クロック再生回路から構成されたことを特
徴とする標本化クロック再生装置が得られる。
再生装置は、映像信号をディジタル信号に変換するＡ／
Ｄ変換器と、前記映像信号に応答して第１の標本化クロ
ックを発生する標本化クロック発生回路と、前記Ａ／Ｄ
変換器の出力を符号化した符号化信号を出力する符号化
回路と、第１の伝送クロックを出力する伝送路クロック
発生回路と、前記第１の伝送クロックを分周し第１の分
周クロックを出力する第１の分周回路と、前記第１の標
本化クロックと前記第１の分周クロックとから第１の周
波数比信号を出力する第１の周波数情報発生回路と、前
記符号化信号と前記第１の周波数比信号とを多重化した
伝送信号を出力する多重化回路とを含む送信手段と；前
記伝送信号から第２の伝送クロックを出力する伝送路ク
ロック再生回路と、前記伝送信号から前記符号化信号と
前記第１の周波数比信号とを分離し出力する分離回路
と、前記符号化信号を復号し復号信号を出力する復号回
路と、前記第２の伝送クロックを分周し第２の分周クロ
ックを再生する第２の分周回路と、第２の標本化クロッ
クを出力する第１の標本化クロック再生回路と、前記第
２の分周クロックと前記第２の標本化クロックとから第
２の周波数比信号を出力する第２の周波数情報発生回路
と、前記分離回路で分離された前記第１の周波数比信号
と前記第２の周波数比信号との差分信号を出力する減算
器と、前記復号信号を前記第２の標本化クロックにより
アナログ信号に変換し前記映像信号を出力するＤ／Ａ変
換器とを含む受信部と；を備えた標本化クロック再生装
置において、前記受信部が上記構成に加え前記差分信号
と前記第２の伝送クロックとから前記差分信号の平均を
とり差分平均値信号を出力する平均算出回路を備え、前
記第１の標本化クロック再生回路が前記差分平均値信号
と前記差分信号とから第３の標本化クロックを出力する
第２の標本化クロック再生回路から構成されたことを特
徴とする標本化クロック再生装置が得られる。
【００２８】また、前記平均算出回路がレジスタとカウ
ンタと加算器とで構成されたことを特徴とする標本化ク
ロック再生装置が得られる。
ンタと加算器とで構成されたことを特徴とする標本化ク
ロック再生装置が得られる。
【００２９】さらに、前記第２の標本化クロック再生回
路が前記差分信号の周波数変化を検出する周波数変化検
出回路と、前記周波数変化の大きさにより前記差分信号
または前記差分平均値信号のいずれかを前記周波数変化
検出回路の制御により選択し出力する選択回路と、前記
選択回路の出力信号をアナログ制御信号に変換するＤ／
Ａ変換器と、前記アナログ制御信号を積分する積分回路
と、前記積分回路の出力信号により発振周波数を制御す
る電圧制御発振器とを備えたことを特徴とする標本化ク
ロック再生装置が得られる。
路が前記差分信号の周波数変化を検出する周波数変化検
出回路と、前記周波数変化の大きさにより前記差分信号
または前記差分平均値信号のいずれかを前記周波数変化
検出回路の制御により選択し出力する選択回路と、前記
選択回路の出力信号をアナログ制御信号に変換するＤ／
Ａ変換器と、前記アナログ制御信号を積分する積分回路
と、前記積分回路の出力信号により発振周波数を制御す
る電圧制御発振器とを備えたことを特徴とする標本化ク
ロック再生装置が得られる。
【００３０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００３１】図１は本発明の標本化クロック再生装置の
一実施例を示すブロック図である。
一実施例を示すブロック図である。
【００３２】図１に示す本実施例は、送信部６２と受信
部６４とから構成されている。
部６４とから構成されている。
【００３３】送信部６２は従来の技術で述べた図５に示
される標本化クロック再生装置と同一であるので説明を
省略する。
される標本化クロック再生装置と同一であるので説明を
省略する。
【００３４】受信部６４は、伝送データ１５から伝送ク
ロック２０を抽出する伝送路クロック再生回路１９と、
伝送データ１５から符号化信号５ｂと周波数情報１３ｂ
とに分離する分離回路１６と、符号化信号５ｂを復号し
復号信号１８を出力する復号回路１７と、伝送クロック
２０を分周し分周クロック２２を出力する分周回路２１
と、標本化クロック２４と分周クロック２２とから周波
数情報２６を出力する周波数情報発生回路２５と、分離
回路１６で分離された周波数情報１３ｂと周波数情報発
生回路２５で出力された周波数情報２６との差分をとり
差分信号２８を出力する減算器２７と、差分信号２８と
伝送クロック２０とにより差分信号の平均をとり差分平
均値信号３０を出力する平均算出回路２９と、差分平均
値信号３０と差分信号２８とから標本化クロック２４を
出力する標本化クロック再生回路２３と、復号信号１８
を標本化クロック２４によりＤ／Ａ変換し映像出力信号
３２を出力するＤ／Ａ変換器３１とから構成されてい
る。
ロック２０を抽出する伝送路クロック再生回路１９と、
伝送データ１５から符号化信号５ｂと周波数情報１３ｂ
とに分離する分離回路１６と、符号化信号５ｂを復号し
復号信号１８を出力する復号回路１７と、伝送クロック
２０を分周し分周クロック２２を出力する分周回路２１
と、標本化クロック２４と分周クロック２２とから周波
数情報２６を出力する周波数情報発生回路２５と、分離
回路１６で分離された周波数情報１３ｂと周波数情報発
生回路２５で出力された周波数情報２６との差分をとり
差分信号２８を出力する減算器２７と、差分信号２８と
伝送クロック２０とにより差分信号の平均をとり差分平
均値信号３０を出力する平均算出回路２９と、差分平均
値信号３０と差分信号２８とから標本化クロック２４を
出力する標本化クロック再生回路２３と、復号信号１８
を標本化クロック２４によりＤ／Ａ変換し映像出力信号
３２を出力するＤ／Ａ変換器３１とから構成されてい
る。
【００３５】なお、上記の構成において、分離回路１６
と、復号回路１７と、Ｄ／Ａ変換器３１と、伝送路クロ
ック再生回路１９と、分周回路２１と、周波数情報発生
回路２５と、減算器２７とは、従来の技術で述べた図５
に示される標本化クロック再生装置と同じである。
と、復号回路１７と、Ｄ／Ａ変換器３１と、伝送路クロ
ック再生回路１９と、分周回路２１と、周波数情報発生
回路２５と、減算器２７とは、従来の技術で述べた図５
に示される標本化クロック再生装置と同じである。
【００３６】次に、動作を詳細に説明する。
【００３７】図１において、受信部６４に入力された伝
送データ１５は、伝送路クロック再生回路１９でクロッ
クが抽出され伝送クロック２０を出力する。伝送クロッ
ク２０は分周回路２１により分周され分周クロック２２
を周波数情報発生回路２５に出力する。
送データ１５は、伝送路クロック再生回路１９でクロッ
クが抽出され伝送クロック２０を出力する。伝送クロッ
ク２０は分周回路２１により分周され分周クロック２２
を周波数情報発生回路２５に出力する。
【００３８】一方、伝送データ１５は分離回路１６で伝
送クロック２０を使用して、符号化信号５ｂと周波数情
報１３ｂとに分離される。分離された符号化信号５ｂは
復号回路１７で復号され復号信号１８として出力され
る。
送クロック２０を使用して、符号化信号５ｂと周波数情
報１３ｂとに分離される。分離された符号化信号５ｂは
復号回路１７で復号され復号信号１８として出力され
る。
【００３９】周波数情報発生回路２５は、標本化クロッ
ク再生回路２３の出力である標本化クロック２４と分周
クロック２２とから周波数情報２６を出力する。周波数
情報２６は伝送データ１５から抽出された周波数情報１
３ｂとともに、減算器２７で差分がとられ、差分信号２
８として標本化クロック再生回路２３と平均算出回路２
９とに出力される。
ク再生回路２３の出力である標本化クロック２４と分周
クロック２２とから周波数情報２６を出力する。周波数
情報２６は伝送データ１５から抽出された周波数情報１
３ｂとともに、減算器２７で差分がとられ、差分信号２
８として標本化クロック再生回路２３と平均算出回路２
９とに出力される。
【００４０】平均算出回路２９は、所定期間にわたり差
分信号２８の平均をとり差分平均値信号３０を出力す
る。差分信号２８と差分平均値信号３０は標本化クロッ
ク再生回路２３に入力される。標本化クロック再生回路
２３は、差分信号２８から周波数変化を検出し、周波数
変化が大きい場合は差分信号２８を、周波数変化が小さ
い場合は差分平均値信号３０を選択し、この選択した信
号に対して標本化クロック２４を発生する。
分信号２８の平均をとり差分平均値信号３０を出力す
る。差分信号２８と差分平均値信号３０は標本化クロッ
ク再生回路２３に入力される。標本化クロック再生回路
２３は、差分信号２８から周波数変化を検出し、周波数
変化が大きい場合は差分信号２８を、周波数変化が小さ
い場合は差分平均値信号３０を選択し、この選択した信
号に対して標本化クロック２４を発生する。
【００４１】標本化クロック２４は周波数情報発生回路
２５に入力されるとともに、Ｄ／Ａ変換器３１に出力さ
れる。復号回路１７の出力である復号信号１８は、Ｄ／
Ａ変換器３１によりディジタル信号からアナログ信号に
変換され映像出力信号３２として出力される。
２５に入力されるとともに、Ｄ／Ａ変換器３１に出力さ
れる。復号回路１７の出力である復号信号１８は、Ｄ／
Ａ変換器３１によりディジタル信号からアナログ信号に
変換され映像出力信号３２として出力される。
【００４２】図２は図１の平均算出回路の詳細ブロック
図である。
図である。
【００４３】図２を参照すると、平均算出回路２９は加
算器３８と、カウンタ４２と、レジスタ４０およびレジ
タ４４とから構成されている。
算器３８と、カウンタ４２と、レジスタ４０およびレジ
タ４４とから構成されている。
【００４４】差分信号２８はレジスタ４０の加算値出力
４１と加算器３８により加算され、加算器出力３９とし
てレジスタ４０に再入力される。一方、伝送クロック２
０はカウンタ４２をカウントしフルカウント時に制御信
号４３を出力する。制御信号４３はレジスタ４４のクロ
ックとして使用され、加算値出力４１の除算回路として
動作する。すなわち、差分信号２８が所定期間の伝送ク
ロック２０のクロック数に対して除算され平均値がとら
れ差分平均値信号３０として出力される。
４１と加算器３８により加算され、加算器出力３９とし
てレジスタ４０に再入力される。一方、伝送クロック２
０はカウンタ４２をカウントしフルカウント時に制御信
号４３を出力する。制御信号４３はレジスタ４４のクロ
ックとして使用され、加算値出力４１の除算回路として
動作する。すなわち、差分信号２８が所定期間の伝送ク
ロック２０のクロック数に対して除算され平均値がとら
れ差分平均値信号３０として出力される。
【００４５】図３は図１の標本化クロック再生回路の詳
細ブロック図であり、図４は図３の周波数変化検出回路
の構成図である。
細ブロック図であり、図４は図３の周波数変化検出回路
の構成図である。
【００４６】標本化クロック再生回路２３は、選択回路
４５と、Ｄ／Ａ変換器４９と、積分回路５１と、ＶＣＯ
５３と、周波数変化検出回路４６とから構成されてい
る。
４５と、Ｄ／Ａ変換器４９と、積分回路５１と、ＶＣＯ
５３と、周波数変化検出回路４６とから構成されてい
る。
【００４７】差分信号２８は周波数変化検出回路４６に
入力される。周波数変化検出回路４６は、差分信号２８
の変化が予め定めた値より大きいとき選択回路４５が差
分信号２８を選択する制御信号４７を出力し、差分信号
２８の変化が予め定めた値より小さいとき選択回路４５
が差分平均値信号３０を選択する制御信号４７を出力す
る。選択回路４５から出力される選択出力信号４８は、
Ｄ／Ａ変換器４９でディジタル信号からアナログ信号に
変換されＤ／Ａ出力５０として積分回路５１に出力され
る。
入力される。周波数変化検出回路４６は、差分信号２８
の変化が予め定めた値より大きいとき選択回路４５が差
分信号２８を選択する制御信号４７を出力し、差分信号
２８の変化が予め定めた値より小さいとき選択回路４５
が差分平均値信号３０を選択する制御信号４７を出力す
る。選択回路４５から出力される選択出力信号４８は、
Ｄ／Ａ変換器４９でディジタル信号からアナログ信号に
変換されＤ／Ａ出力５０として積分回路５１に出力され
る。
【００４８】積分回路５１はＤ／Ａ出力５０を積分しＶ
ＣＯ制御信号５２としてＶＣＯ５３に出力する。ここ
で、積分回路５１は高周波のノイズ成分除去のために使
用されている。
ＣＯ制御信号５２としてＶＣＯ５３に出力する。ここ
で、積分回路５１は高周波のノイズ成分除去のために使
用されている。
【００４９】ＶＣＯ５３は入力電圧により発振周波数が
変化する自走発振回路であり、ＶＣＯ制御信号５２の値
に基づいて標本化クロック２４を出力する。
変化する自走発振回路であり、ＶＣＯ制御信号５２の値
に基づいて標本化クロック２４を出力する。
【００５０】ここで図４を参照して、周波数変化検出回
路４６の動作を説明する。
路４６の動作を説明する。
【００５１】周波数変化検出回路４６は、レジスタ５４
と、減算器５９と、比較器５６とから構成されている。
と、減算器５９と、比較器５６とから構成されている。
【００５２】現在入力される差分信号２８とレジスタ５
４にストアされレジスタ出力５５として出力される前回
の差分信号２８とが減算器５９で比較され、減算器出力
５７として比較器５６に出力される。比較器５６は、減
算器出力５７が予め定めたしきい値５８より大きい場合
は差分信号２８を選択する制御信号４７を、また、しき
い値５８より小さい場合は差分平均値信号３０を選択す
る制御信号４７を出力する。
４にストアされレジスタ出力５５として出力される前回
の差分信号２８とが減算器５９で比較され、減算器出力
５７として比較器５６に出力される。比較器５６は、減
算器出力５７が予め定めたしきい値５８より大きい場合
は差分信号２８を選択する制御信号４７を、また、しき
い値５８より小さい場合は差分平均値信号３０を選択す
る制御信号４７を出力する。
【００５３】このように、差分信号２８の平均をとる操
作を行い、かつ差分信号２８の周波数変化の検出を行い
周波数変化の大きさに応じて差分信号２８または差分平
均値信号３０を選択しＶＣＯ５３を制御しているので、
最適制御された標本化クロック２４を再生できる。
作を行い、かつ差分信号２８の周波数変化の検出を行い
周波数変化の大きさに応じて差分信号２８または差分平
均値信号３０を選択しＶＣＯ５３を制御しているので、
最適制御された標本化クロック２４を再生できる。
【００５４】
【発明の効果】以上説明したように、本発明の標本化ク
ロック再生装置は、周波数変化が小さい場合差分信号の
平均を求めることにより標本化クロックと伝送クロック
とのクロック周波数比を示す周波数情報の差分信号の精
度を高くとることができ周波数の安定化が図れ利得特性
をきめこまかに定めることができるので、オーバーシュ
ートが起らないように周波数の安定性と引込み時間を短
縮する利得特性に構成できる。また、大きな周波数変化
を検出した場合には、差分信号の平均ではなく差分信号
そのもので制御するためＶＣＯの利得特性を大きくする
ことなく引込み時間を短かくできる非線形の特性が構成
できるので、従来と比べて早い引込み時間で周波数の安
定性を図りながら標本化クロックを再生するという効果
を有している。
ロック再生装置は、周波数変化が小さい場合差分信号の
平均を求めることにより標本化クロックと伝送クロック
とのクロック周波数比を示す周波数情報の差分信号の精
度を高くとることができ周波数の安定化が図れ利得特性
をきめこまかに定めることができるので、オーバーシュ
ートが起らないように周波数の安定性と引込み時間を短
縮する利得特性に構成できる。また、大きな周波数変化
を検出した場合には、差分信号の平均ではなく差分信号
そのもので制御するためＶＣＯの利得特性を大きくする
ことなく引込み時間を短かくできる非線形の特性が構成
できるので、従来と比べて早い引込み時間で周波数の安
定性を図りながら標本化クロックを再生するという効果
を有している。
【図面の簡単な説明】
【図１】本発明の標本化クロック再生装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】図１の平均算出回路の詳細ブロック図である。
【図３】図１の標本化クロック再生回路の詳細ブロック
図である。
図である。
【図４】図３の周波数変化検出回路の構成図である。
【図５】従来の標本化クロック再生装置を示すブロック
図である。
図である。
【図６】図５の周波数情報発生回路の詳細ブロック図で
ある。
ある。
【図７】周波数情報発生回路の動作の一例を示すタイム
チャートである。
チャートである。
１ 映像入力信号 ２ Ａ／Ｄ変換器 ３ Ａ／Ｄ出力 ４ 符号化回路 ５ａ，５ｂ 符号化信号 ６ 標本化クロック発生回路 ７ 標本化クロック ８ 伝送路クロック発生回路 ９ 伝送クロック １０ 分周回路 １１ 分周クロック １２ 周波数情報発生回路 １３ａ，１３ｂ 周波数情報 １４ 多重化回路 １５ 伝送データ １６ 分離回路 １７ 復号回路 １８ 復号信号 １９ 伝送路クロック再生回路 ２０ 伝送クロック ２１ 分周回路 ２２ 分周クロック ２３ 標本化クロック再生回路 ２４ 標本化クロック ２５ 周波数情報発生回路 ２６ 周波数情報 ２７ 減算器 ２８ 差分信号 ２９ 平均算出回路 ３０ 差分平均値信号 ３１ Ｄ／Ａ変換器 ３２ 映像出力信号 ３３ 微分回路 ３４ 微分パルス ３５ カウンタ ３６ カウント値 ３７ レジスタ ３８ 加算器 ３９ 加算器出力 ４０ レジスタ ４１ 加算値出力 ４２ カウンタ ４３ 制御信号 ４４ レジスタ ４５ 選択回路 ４６ 周波数変化検出回路 ４７ 制御信号 ４８ 選択出力信号 ４９ Ｄ／Ａ変換器 ５０ Ｄ／Ａ出力 ５１ 積分回路 ５２ ＶＣＯ制御信号 ５３ ＶＣＯ ５４ レジスタ ５５ レジスタ出力 ５６ 比較器 ５７ 減算器出力 ５８ しきい値 ５９ 減算器 ６０ 標本化クロック再生回路 ６１ 標本化クロック ６２ 送信部 ６３ 受信部 ６４ 受信部
Claims (3)
- 【請求項１】 映像信号をディジタル信号に変換するＡ
／Ｄ変換器と、前記映像信号に応答して第１の標本化ク
ロックを発生する標本化クロック発生回路と、前記Ａ／
Ｄ変換器の出力を符号化した符号化信号を出力する符号
化回路と、第１の伝送クロックを出力する伝送路クロッ
ク発生回路と、前記第１の伝送クロックを分周し第１の
分周クロックを出力する第１の分周回路と、前記第１の
標本化クロックと前記第１の分周クロックとから第１の
周波数比信号を出力する第１の周波数情報発生回路と、
前記符号化信号と前記第１の周波数比信号とを多重化し
た伝送信号を出力する多重化回路とを含む送信手段と；
前記伝送信号から第２の伝送クロックを出力する伝送路
クロック再生回路と、前記伝送信号から前記符号化信号
と前記第１の周波数比信号とを分離し出力する分離回路
と、前記符号化信号を復号し復号信号を出力する復号回
路と、前記第２の伝送クロックを分周し第２の分周クロ
ックを再生する第２の分周回路と、第２の標本化クロッ
クを出力する第１の標本化クロック再生回路と、前記第
２の分周クロックと前記第２の標本化クロックとから第
２の周波数比信号を出力する第２の周波数情報発生回路
と、前記分離回路で分離された前記第１の周波数比信号
と前記第２の周波数比信号との差分信号を出力する減算
器と、前記復号信号を前記第２の標本化クロックにより
アナログ信号に変換し前記映像信号を出力するＤ／Ａ変
換器とを含む受信部と；を備えた標本化クロック再生装
置において、 前記受信部が上記構成に加え前記差分信号と前記第２の
伝送クロックとから前記差分信号の平均をとり差分平均
値信号を出力する平均算出回路を備え、前記第１の標本
化クロック再生回路が前記差分平均値信号と前記差分信
号とから第３の標本化クロックを出力する第２の標本化
クロック再生回路から構成されたことを特徴とする標本
化クロック再生装置。 - 【請求項２】 前記平均算出回路がレジスタとカウンタ
と加算器とで構成されたことを特徴とする請求項１記載
の標本化クロック再生装置。 - 【請求項３】 前記第２の標本化クロック再生回路が前
記差分信号の周波数変化を検出する周波数変化検出回路
と、前記周波数変化の大きさにより前記差分信号または
前記差分平均値信号のいずれかを前記周波数変化検出回
路の制御により選択し出力する選択回路と、前記選択回
路の出力信号をアナログ制御信号に変換するＤ／Ａ変換
器と、前記アナログ制御信号を積分する積分回路と、前
記積分回路の出力信号により発振周波数を制御する電圧
制御発振器とを備えたことを特徴とする請求項１記載の
標本化クロック再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8513095A JP2723819B2 (ja) | 1995-04-11 | 1995-04-11 | 標本化クロック再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8513095A JP2723819B2 (ja) | 1995-04-11 | 1995-04-11 | 標本化クロック再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288936A true JPH08288936A (ja) | 1996-11-01 |
| JP2723819B2 JP2723819B2 (ja) | 1998-03-09 |
Family
ID=13850078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8513095A Expired - Lifetime JP2723819B2 (ja) | 1995-04-11 | 1995-04-11 | 標本化クロック再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723819B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118317A (en) * | 1997-03-12 | 2000-09-12 | Nec Corporation | Clock synchronizing system and synchronizing method |
| US8284148B2 (en) | 2007-03-09 | 2012-10-09 | Nec Corporation | Clockless transmission system and clockless transmission method |
-
1995
- 1995-04-11 JP JP8513095A patent/JP2723819B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118317A (en) * | 1997-03-12 | 2000-09-12 | Nec Corporation | Clock synchronizing system and synchronizing method |
| US8284148B2 (en) | 2007-03-09 | 2012-10-09 | Nec Corporation | Clockless transmission system and clockless transmission method |
| JP5120375B2 (ja) * | 2007-03-09 | 2013-01-16 | 日本電気株式会社 | クロックレス伝送システムおよびクロックレス伝送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2723819B2 (ja) | 1998-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012975B1 (ko) | 신호 전송 시스템 | |
| JP2000197016A (ja) | データ抽出回路 | |
| US5289508A (en) | Clock information transmitting device and clock information receiving device | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JP2723819B2 (ja) | 標本化クロック再生装置 | |
| JP3508048B2 (ja) | 標本化クロック再生回路 | |
| JP3508049B2 (ja) | 伝送路クロック再生回路 | |
| JP2002152736A (ja) | 位相同期発振回路 | |
| JP3465218B2 (ja) | 符号化装置及び復号化装置 | |
| JP3541344B2 (ja) | 非同期網の伝送クロック再生方式 | |
| JP2676805B2 (ja) | 標本化クロック位相制御システム | |
| JPH07118700B2 (ja) | 標本化クロック再生方式 | |
| JP3421711B2 (ja) | 標本化クロック再生システムおよび装置 | |
| JP2590723B2 (ja) | 映像信号のディジタル伝送システム | |
| JP3631628B2 (ja) | 位相同期標本化クロック再生回路 | |
| JPH06334971A (ja) | 映像符号化伝送装置 | |
| JPH02126740A (ja) | データ伝送システム | |
| JPH0575317B2 (ja) | ||
| KR950002721B1 (ko) | 시스템 클럭 발생회로 | |
| JPH0230292A (ja) | 標本化クロック再生回路 | |
| JPH10276431A (ja) | データ伝送装置 | |
| JPH01231537A (ja) | 画像伝送方式 | |
| JPH02302189A (ja) | 水平同期回路 | |
| JP2004328030A (ja) | 光デジタル通信装置 | |
| JPH10257351A (ja) | 水平同期信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971021 |