JPH04240936A - データ伝送方式 - Google Patents
データ伝送方式Info
- Publication number
- JPH04240936A JPH04240936A JP3007458A JP745891A JPH04240936A JP H04240936 A JPH04240936 A JP H04240936A JP 3007458 A JP3007458 A JP 3007458A JP 745891 A JP745891 A JP 745891A JP H04240936 A JPH04240936 A JP H04240936A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- phase
- output
- data string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 20
- 239000000284 extract Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000011084 recovery Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 210000003739 neck Anatomy 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はデータとクロックとを伝
送するデータ伝送方式に関する。
送するデータ伝送方式に関する。
【０００２】
【従来の技術】従来のデータ伝送方式は、データとクロ
ックを別々に２本の伝送線路で送信し，受信側で該デー
タとクロックとを再生していた。
ックを別々に２本の伝送線路で送信し，受信側で該デー
タとクロックとを再生していた。
【０００３】
【発明が解決しようとする課題】従来方式は、上述の如
く、データとクロックを別々に送るため２本の伝送線路
を必要とする。それで、送信データの伝送速度が高速に
なると、受信側では、２本の伝送線路の長さの相違によ
り，データ再生の為のクロックによる符号の識別におけ
る位相外れによる識別誤りの発生等が生ずるというケー
ブルネックの問題があった。 本発明の目的は、高速
のデータ伝送系において、ケーブルネックが無く受信側
でクロックとデータの位相合せが簡単に行なえる方式を
実現することにある。
く、データとクロックを別々に送るため２本の伝送線路
を必要とする。それで、送信データの伝送速度が高速に
なると、受信側では、２本の伝送線路の長さの相違によ
り，データ再生の為のクロックによる符号の識別におけ
る位相外れによる識別誤りの発生等が生ずるというケー
ブルネックの問題があった。 本発明の目的は、高速
のデータ伝送系において、ケーブルネックが無く受信側
でクロックとデータの位相合せが簡単に行なえる方式を
実現することにある。
【０００４】
【課題を解決するための手段】この目的は、第１図の原
理図を参照し、送信するデータ列の一部にクロックを挿
入する手段（１） と，クロックの挿入されたデータ列
を受信側へ伝送する１本の伝送線路（２） と、受信し
たデータ列からクロックを抽出して基準入力として電圧
制御発振器ＶＣＯ の出力位相を制御するＰＬＬ回路（
３） とを具え、該ＰＬＬ回路の出力を再生クロックと
し該クロックにより前記受信データ列から位相の合った
出力データを得るようにした本発明によって達成される
。
理図を参照し、送信するデータ列の一部にクロックを挿
入する手段（１） と，クロックの挿入されたデータ列
を受信側へ伝送する１本の伝送線路（２） と、受信し
たデータ列からクロックを抽出して基準入力として電圧
制御発振器ＶＣＯ の出力位相を制御するＰＬＬ回路（
３） とを具え、該ＰＬＬ回路の出力を再生クロックと
し該クロックにより前記受信データ列から位相の合った
出力データを得るようにした本発明によって達成される
。
【０００５】
【作用】本発明では、送信側のクロック挿入手段１ が
、送信するデータ列の一部にクロックを挿入し，クロッ
クの挿入されたデータ列を単一の伝送線路２ で受信側
へ伝送する。受信側では受信データ列から抽出したクロ
ックを基準入力としてＰＬＬ回路３ の電圧制御発振器
ＶＣＯ の出力位相を制御し前記基準入力の位相と一致
した時の出力を再生クロックとする。そして該再生クロ
ックにより前記受信データ列から該クロックの位相と合
った出力データを得る。
、送信するデータ列の一部にクロックを挿入し，クロッ
クの挿入されたデータ列を単一の伝送線路２ で受信側
へ伝送する。受信側では受信データ列から抽出したクロ
ックを基準入力としてＰＬＬ回路３ の電圧制御発振器
ＶＣＯ の出力位相を制御し前記基準入力の位相と一致
した時の出力を再生クロックとする。そして該再生クロ
ックにより前記受信データ列から該クロックの位相と合
った出力データを得る。
【０００６】
【実施例】第２図は本発明の実施例のデータ伝送方式の
構成を示すブロック図であって、第３図はその動作を説
明するためのタイムチャートである。第２図の実施例は
、第３図のタイムチャートの■に示す如く，ヘッダとデ
ータで１セルを構成し複数セルから成る高速データ２．
４Ｇ ＤＡＴＡと同一速度のクロック２．４Ｇ ＣＬＫ
とをユニットＡからユニットＢへ伝送する場合の例であ
る。送信側のユニットＡ では、第３図のタイムチャー
トの■送信データ２．４ Ｇ ＤＡＴＡの各セルのヘッ
ダ部に、■クロック２．４ Ｇ ＣＬＫ を、■の如く
２ｂｉｔ 分だけ、ＡＮＤ ゲートを介して重畳させ挿
入して送信する。此の挿入クロックＣＬＫ は、送信デ
ータの各セルの先頭位置を示している。受信側のユニッ
トＢ では、ユニットＡ から１本の同軸線路２ で送
られて来た， ■出力と基本的には同じ， ■入力のヘ
ッダ部にクロックＣＬＫ の挿入された受信データ列か
ら、クロック抽出器ＣＬＫ ＤＥＴ にて、前記■デー
タＤＡＴＡのヘッダ部に重畳された■ＣＬＫ の１クロ
ック分の■ＣＬＫ ＤＥＴ 出力のみを抽出し、その抽
出クロックをＰＬＬ回路３ の基準入力とする。そして
ＰＬＬ回路３ の電圧制御発振器ＶＣＯ の出力を前
記基準入力に位相同期させて■再生クロック２．４Ｇ
ＣＬＫを得る。そして■再生クロック２．４Ｇ ＣＬＫ
を、Ｄ フリップフロップＦＦのＣＫ入力とし、該 Ｄ
フリップフロップＦＦの Ｄ入力の前記■受信データ列
から、■クロック２．４Ｇ ＣＬＫの位相に合った■デ
ータ２．４Ｇ ＤＡＴＡ を識別して外部へ出力する。
構成を示すブロック図であって、第３図はその動作を説
明するためのタイムチャートである。第２図の実施例は
、第３図のタイムチャートの■に示す如く，ヘッダとデ
ータで１セルを構成し複数セルから成る高速データ２．
４Ｇ ＤＡＴＡと同一速度のクロック２．４Ｇ ＣＬＫ
とをユニットＡからユニットＢへ伝送する場合の例であ
る。送信側のユニットＡ では、第３図のタイムチャー
トの■送信データ２．４ Ｇ ＤＡＴＡの各セルのヘッ
ダ部に、■クロック２．４ Ｇ ＣＬＫ を、■の如く
２ｂｉｔ 分だけ、ＡＮＤ ゲートを介して重畳させ挿
入して送信する。此の挿入クロックＣＬＫ は、送信デ
ータの各セルの先頭位置を示している。受信側のユニッ
トＢ では、ユニットＡ から１本の同軸線路２ で送
られて来た， ■出力と基本的には同じ， ■入力のヘ
ッダ部にクロックＣＬＫ の挿入された受信データ列か
ら、クロック抽出器ＣＬＫ ＤＥＴ にて、前記■デー
タＤＡＴＡのヘッダ部に重畳された■ＣＬＫ の１クロ
ック分の■ＣＬＫ ＤＥＴ 出力のみを抽出し、その抽
出クロックをＰＬＬ回路３ の基準入力とする。そして
ＰＬＬ回路３ の電圧制御発振器ＶＣＯ の出力を前
記基準入力に位相同期させて■再生クロック２．４Ｇ
ＣＬＫを得る。そして■再生クロック２．４Ｇ ＣＬＫ
を、Ｄ フリップフロップＦＦのＣＫ入力とし、該 Ｄ
フリップフロップＦＦの Ｄ入力の前記■受信データ列
から、■クロック２．４Ｇ ＣＬＫの位相に合った■デ
ータ２．４Ｇ ＤＡＴＡ を識別して外部へ出力する。
【０００７】そして前記 ＰＬＬ回路の積分器に所謂完
全２次積分器を用いれば、■再生クロック２．４Ｇ Ｃ
ＬＫには定常位相誤差が発生せず，前記 Ｄフリップフ
ロップＦＦに入力される一般にはジッタを含む■受信デ
ータ列から■クロック２．４Ｇ ＣＬＫの位相に合った
■データ２．４Ｇ ＤＡＴＡ の識別が確実で且つ容易
に行なえる。また、クロック抽出器ＣＬＫ ＤＥＴ の
出力■は、所要段数の同期保護回路で保護されて，■受
信データＤＡＴＡの先頭のクロック挿入部の無効部分に
， （１０）セル先頭が得られ， 各セル間の同期の為
に用いられる。
全２次積分器を用いれば、■再生クロック２．４Ｇ Ｃ
ＬＫには定常位相誤差が発生せず，前記 Ｄフリップフ
ロップＦＦに入力される一般にはジッタを含む■受信デ
ータ列から■クロック２．４Ｇ ＣＬＫの位相に合った
■データ２．４Ｇ ＤＡＴＡ の識別が確実で且つ容易
に行なえる。また、クロック抽出器ＣＬＫ ＤＥＴ の
出力■は、所要段数の同期保護回路で保護されて，■受
信データＤＡＴＡの先頭のクロック挿入部の無効部分に
， （１０）セル先頭が得られ， 各セル間の同期の為
に用いられる。
【０００８】
【発明の効果】以上説明した如く、本発明によれば（１
）ユニット間を一本の同軸線でインタフェースできるの
で，ケーブルネックが解消する。（２）データＤＡＴＡ
とクロックＣＬＫ とが一緒に伝送される（位相外れが
無い）ので， 伝送ケーブルのケーブル長を気にせずに
受信側でデータＤＡＴＡの識別が行なえる。（３）一本
の同軸線でインタフェースできるので，これを駆動する
ドライバ回路が１個で済み，小形化，低消費電力化が図
れる。（４）伝送データＤＡＴＡの各セルの先頭位置も
， その為の情報を付加することなく， 伝送できて同
期に利用できるという効果が得られる。
）ユニット間を一本の同軸線でインタフェースできるの
で，ケーブルネックが解消する。（２）データＤＡＴＡ
とクロックＣＬＫ とが一緒に伝送される（位相外れが
無い）ので， 伝送ケーブルのケーブル長を気にせずに
受信側でデータＤＡＴＡの識別が行なえる。（３）一本
の同軸線でインタフェースできるので，これを駆動する
ドライバ回路が１個で済み，小形化，低消費電力化が図
れる。（４）伝送データＤＡＴＡの各セルの先頭位置も
， その為の情報を付加することなく， 伝送できて同
期に利用できるという効果が得られる。
【図１】 本発明のデータ伝送方式の基本構成を示す
原理図、
原理図、
【図２】 本発明の実施例のデータ伝送方式の構成を
示すブロック図、
示すブロック図、
【図３】 本発明の実施例の動作を説明するためのタ
イムチャートである。
イムチャートである。
１はクロック挿入手段、２は一本の線、３は ＰＬＬ回
路である。
路である。
Claims (1)
- 【請求項１】 データとクロックとを伝送するデータ
伝送方式であって、送信するデータ列の一部にクロック
を挿入する手段（１） と、該クロックの挿入されたデ
ータ列を受信側へ伝送する単一の伝送線路（２） と、
受信したデータ列から該クロックを抽出し抽出されたク
ロックを基準入力として電圧制御発振器の出力位相を制
御するＰＬＬ回路（３）とを具え、該ＰＬＬ回路の出力
を再生クロックとし該クロックにより前記受信データ列
から位相の合った出力データを得ることを特徴としたデ
ータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007458A JPH04240936A (ja) | 1991-01-25 | 1991-01-25 | データ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007458A JPH04240936A (ja) | 1991-01-25 | 1991-01-25 | データ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04240936A true JPH04240936A (ja) | 1992-08-28 |
Family
ID=11666380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007458A Withdrawn JPH04240936A (ja) | 1991-01-25 | 1991-01-25 | データ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04240936A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008111395A1 (ja) * | 2007-03-09 | 2008-09-18 | Nec Corporation | クロックレス伝送システムおよびクロックレス伝送方法 |
| JP2009204677A (ja) * | 2008-02-26 | 2009-09-10 | Sharp Corp | 映像データ伝送システムおよび映像データ伝送方法 |
-
1991
- 1991-01-25 JP JP3007458A patent/JPH04240936A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008111395A1 (ja) * | 2007-03-09 | 2008-09-18 | Nec Corporation | クロックレス伝送システムおよびクロックレス伝送方法 |
| US8284148B2 (en) | 2007-03-09 | 2012-10-09 | Nec Corporation | Clockless transmission system and clockless transmission method |
| JP2009204677A (ja) * | 2008-02-26 | 2009-09-10 | Sharp Corp | 映像データ伝送システムおよび映像データ伝送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055710Y2 (ja) | ||
| US5995512A (en) | High speed multimedia data network | |
| KR100358398B1 (ko) | 패킷전송방식 | |
| US5446765A (en) | Apparatus for recovering data and clock information from an encoded serial data stream | |
| US4710922A (en) | Apparatus and associated methods for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals | |
| US7079528B2 (en) | Data communication method | |
| JP2813106B2 (ja) | 送信機とその動作方法 | |
| KR19980042154A (ko) | 1394 직렬 데이터 버스를 통해 에이티엠 셀을 전송하는 방법 및 장치 | |
| US5079770A (en) | Apparatus and associated methods for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals | |
| EP1130842B1 (en) | Communications interface between clock domains with minimal latency | |
| JP2004520778A (ja) | スキュー耐性のないデータグループを有するパラレルデータ通信 | |
| GB2336075A (en) | Phase alignment of data in high speed parallel data buses using adjustable high frequency sampling clocks | |
| US7139344B2 (en) | Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications | |
| US4958344A (en) | System for transmitting and receiving asynchronous nonhomogeneous variable width parallel data over a synchronous high speed serial transmission media | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| JPH04240936A (ja) | データ伝送方式 | |
| JP2648752B2 (ja) | データ情報の正確なデコードを保証する装置 | |
| US5974103A (en) | Deterministic exchange of data between synchronised systems separated by a distance | |
| US20110316596A1 (en) | Phase locking for multiple serial interfaces | |
| US5058140A (en) | Self-correcting serial baud/bit alignment | |
| KR930007133B1 (ko) | 동기식 다중장치의 대기시간지터 감소회로 | |
| JP2002368728A (ja) | 複数のチャネルを介して並列伝送された受信データを同期させる装置及び方法 | |
| JPS613544A (ja) | 同期クロツク再生装置 | |
| JPH037172B2 (ja) | ||
| JP2000332779A (ja) | Ａｔｍセル同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |