JPH037172B2 - - Google Patents
Info
- Publication number
- JPH037172B2 JPH037172B2 JP57031765A JP3176582A JPH037172B2 JP H037172 B2 JPH037172 B2 JP H037172B2 JP 57031765 A JP57031765 A JP 57031765A JP 3176582 A JP3176582 A JP 3176582A JP H037172 B2 JPH037172 B2 JP H037172B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- state
- clock
- clock pulse
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 32
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
ａ 技術分野
本発明はデータ伝送装置に係り、特にループ状
に接続した多数のデータ伝送装置が安定したタイ
ミングでデータ伝送を行うことのできるデータ伝
送装置に関する。
に接続した多数のデータ伝送装置が安定したタイ
ミングでデータ伝送を行うことのできるデータ伝
送装置に関する。
ｂ 従来技術
第１図に従来のデータ伝送装置の概略構成図を
示す。中央管理局SVC（以後単にSVC局とする）
は水晶発振器で安定化された周波数sのクロツク
を出力するクロツク発生器１を持ち、自局の送信
情報をシリアルデータ送信器２によつて上記クロ
ツクに同期したシリアルデータに変換して下流の
局ST1（以後単にST1局とする）に伝送する。ST1
局は上記シリアルデータより基本クロツク周波数
成分sをタンク回路３で抽出し、周波数1のクロ
ツクを作り、受信データを一旦周波数1のクロツ
クで識別再生回路４により波形成形とタイミング
再生を計り、下流のST2局へ周波数1のクロツク
に同期したシリアルデータとして送信する。ｎケ
の局ST1，ST2…，STnはループ状に伝送路を介
して直列に接続され全てST1局と同じような同期
再生中継方式をとつている。
示す。中央管理局SVC（以後単にSVC局とする）
は水晶発振器で安定化された周波数sのクロツク
を出力するクロツク発生器１を持ち、自局の送信
情報をシリアルデータ送信器２によつて上記クロ
ツクに同期したシリアルデータに変換して下流の
局ST1（以後単にST1局とする）に伝送する。ST1
局は上記シリアルデータより基本クロツク周波数
成分sをタンク回路３で抽出し、周波数1のクロ
ツクを作り、受信データを一旦周波数1のクロツ
クで識別再生回路４により波形成形とタイミング
再生を計り、下流のST2局へ周波数1のクロツク
に同期したシリアルデータとして送信する。ｎケ
の局ST1，ST2…，STnはループ状に伝送路を介
して直列に接続され全てST1局と同じような同期
再生中継方式をとつている。
しかしながら、このような中継方式ではST1局
のクロツクは局内部及び、伝送路で発生する信号
位相ジツタによりSVC局のクロツクと位相的に
正確な同期関係が保たれず、クロツクタイミング
位相ジツタを生ずる。（パルス波形の位相が平均
位置の前後にゆらぐ現象を“ジツタ”と呼ぶ。電
子通信学会発行“PCM通信システム”参照） 特に、最終局STnのクロツクは各局の位相ジツ
タが累積し、中継局数ｎが増加すると最終局STn
では受信データを正確に受信できなくなる。従つ
て従来のデータ伝送装置では上記位相ジツタのた
めに中継局数を制限する必要があつた。
のクロツクは局内部及び、伝送路で発生する信号
位相ジツタによりSVC局のクロツクと位相的に
正確な同期関係が保たれず、クロツクタイミング
位相ジツタを生ずる。（パルス波形の位相が平均
位置の前後にゆらぐ現象を“ジツタ”と呼ぶ。電
子通信学会発行“PCM通信システム”参照） 特に、最終局STnのクロツクは各局の位相ジツ
タが累積し、中継局数ｎが増加すると最終局STn
では受信データを正確に受信できなくなる。従つ
て従来のデータ伝送装置では上記位相ジツタのた
めに中継局数を制限する必要があつた。
又、伝送データから抽出したクロツク系と各局
内部に独自のクロツク系が必須なデータ伝送装置
に於いては、非同期クロツク系間のデータ交換を
するため複雑な構成の回路が必要となる欠点があ
つた。
内部に独自のクロツク系が必須なデータ伝送装置
に於いては、非同期クロツク系間のデータ交換を
するため複雑な構成の回路が必要となる欠点があ
つた。
ｃ 発明の目的
本発明は上記の事由に鑑みてなされたもので、
位相ジツタによる中継局数制限のない多段中継を
可能とし、また局内クロツク系でシリアルデータ
と局内データの交換が容易に達成できるデータ伝
送装置を提供するのが目的である。
位相ジツタによる中継局数制限のない多段中継を
可能とし、また局内クロツク系でシリアルデータ
と局内データの交換が容易に達成できるデータ伝
送装置を提供するのが目的である。
ｄ 発明の構成・作用
本発明では各局に水晶発振器で安定化された局
内用クロツク発生器を持ち、各局間の発振周波数
偏差を10-4程度以内に常に押さえる。現在の技術
水準ではこれは容易に達成できる程度である。
内用クロツク発生器を持ち、各局間の発振周波数
偏差を10-4程度以内に常に押さえる。現在の技術
水準ではこれは容易に達成できる程度である。
SVC局は第２図のフレーム形式のシリアルデ
ータを１フレームとし、これらのフレームを順次
送出する。即ち１フレームの先頭ｎ＋10ビツトは
フレーム同期信号であり、このフレーム同期信号
は最初プリアンブル“０”レベルがｎ＋９個続き
最後に“１”レベルとなる。フレーム同期信号に
続き８ビツト（１バイト）のデータが続き次に
“１”レベルの一定マーカー信号が続く。これら
の１バイトデータと一定マーカー信号の組（９ビ
ツト構成）が128個続いて、１フレームを構成す
る。したがつて、１フレーム中128バイトのデー
タが伝送される。これらのデータはSVC局のク
ロツクに同期して、シリアルデータとして下流の
ST1局に伝送される。
ータを１フレームとし、これらのフレームを順次
送出する。即ち１フレームの先頭ｎ＋10ビツトは
フレーム同期信号であり、このフレーム同期信号
は最初プリアンブル“０”レベルがｎ＋９個続き
最後に“１”レベルとなる。フレーム同期信号に
続き８ビツト（１バイト）のデータが続き次に
“１”レベルの一定マーカー信号が続く。これら
の１バイトデータと一定マーカー信号の組（９ビ
ツト構成）が128個続いて、１フレームを構成す
る。したがつて、１フレーム中128バイトのデー
タが伝送される。これらのデータはSVC局のク
ロツクに同期して、シリアルデータとして下流の
ST1局に伝送される。
第３図は本発明によるデータ伝送装置の制御ブ
ロツク図であり、第４図はその説明のためのタイ
ミング図である。ｎケの局ST1〜STnはすべて同
一構成をとるのでST1局で代表し動作を説明す
る。
ロツク図であり、第４図はその説明のためのタイ
ミング図である。ｎケの局ST1〜STnはすべて同
一構成をとるのでST1局で代表し動作を説明す
る。
ST1局は、第２図のシリアルデータをSVC局よ
り伝送路５を介して受けとるとアンプ６で増幅さ
れたシリアルデータより基本周波数成分sの受信
クロツクａをクロツク抽出回路７で抽出する。こ
の受信クロツクａにより受信シリアルデータを１
ビツト毎にサンプルし、識別再生フリツプフロツ
プ８に記憶させるとその出力に識別再生信号ｂの
シリアルデータが現われる。
り伝送路５を介して受けとるとアンプ６で増幅さ
れたシリアルデータより基本周波数成分sの受信
クロツクａをクロツク抽出回路７で抽出する。こ
の受信クロツクａにより受信シリアルデータを１
ビツト毎にサンプルし、識別再生フリツプフロツ
プ８に記憶させるとその出力に識別再生信号ｂの
シリアルデータが現われる。
フレーム同期検出回路９はフリツプフロツプ８
の出力信号ｂに９ケ以上“０”レベルが続き最後
に“１”レベルの信号が来ると、フレーム同期信
号を検出しフレーム同期パルスｃを１フレーム中
１回だけ出す。（データ部分は一定マーカー信号
が９ビツト毎に“１”レベルとなるので“０”レ
ベルが９ケ続くことはない） 該フレーム同期パルスｃの出る時刻t0の受信ク
ロツクａで受信リングカウンタ１０の出力信号ｄ
〜ｇの中、出力信号ｅのみ“１”にし、他の出力
信号ｄ，ｆ，ｇを“０”にする、同時にバツフア
レジスタ１１の出力信号ｈ〜ｋの中、出力信号ｈ
のみを“１”に又、同期フリツプフロツプ１２の
出力信号ｌを“１”にする。（第４図参照）以後
受信クロツクａが時刻t1，t2，t3，…で抽出され
る毎に受信リングカウンタ１０の出力信号ｄ〜ｇ
は第４図に示すように４クロツクを周期としたパ
ルスを発生する。
の出力信号ｂに９ケ以上“０”レベルが続き最後
に“１”レベルの信号が来ると、フレーム同期信
号を検出しフレーム同期パルスｃを１フレーム中
１回だけ出す。（データ部分は一定マーカー信号
が９ビツト毎に“１”レベルとなるので“０”レ
ベルが９ケ続くことはない） 該フレーム同期パルスｃの出る時刻t0の受信ク
ロツクａで受信リングカウンタ１０の出力信号ｄ
〜ｇの中、出力信号ｅのみ“１”にし、他の出力
信号ｄ，ｆ，ｇを“０”にする、同時にバツフア
レジスタ１１の出力信号ｈ〜ｋの中、出力信号ｈ
のみを“１”に又、同期フリツプフロツプ１２の
出力信号ｌを“１”にする。（第４図参照）以後
受信クロツクａが時刻t1，t2，t3，…で抽出され
る毎に受信リングカウンタ１０の出力信号ｄ〜ｇ
は第４図に示すように４クロツクを周期としたパ
ルスを発生する。
かくして時刻t1の受信クロツクａで、フレーム
同期信号に続く第１番目のデータD1は識別再生
フリツプフロツプ８の出力信号ｂに検出され、受
信リングカウンタ１０の出力信号ｅが“１”とな
つているのでAND回路１４を通つて、バツフア
レジスタ１１に転送され、その出力信号ｉにデー
タD1が現れる。
同期信号に続く第１番目のデータD1は識別再生
フリツプフロツプ８の出力信号ｂに検出され、受
信リングカウンタ１０の出力信号ｅが“１”とな
つているのでAND回路１４を通つて、バツフア
レジスタ１１に転送され、その出力信号ｉにデー
タD1が現れる。
以後同様に時刻t2，t3，t4に於てフリツプフロ
ツプ８で識別再生された出力信号ｂのデータD2，
D3，D4がAND回路１５，１６，１３を通してバ
ツフアレジスタ１１に転送されその出力信号ｊ，
ｋ，ｈに転送される動作をくり返えし、各バツフ
アレジスタ１１の出力信号ｈ〜ｋは受信クロツク
ａの４クロツク毎にその内容をシリアルデータに
よつて更新する。
ツプ８で識別再生された出力信号ｂのデータD2，
D3，D4がAND回路１５，１６，１３を通してバ
ツフアレジスタ１１に転送されその出力信号ｊ，
ｋ，ｈに転送される動作をくり返えし、各バツフ
アレジスタ１１の出力信号ｈ〜ｋは受信クロツク
ａの４クロツク毎にその内容をシリアルデータに
よつて更新する。
一方、水晶発振器で安定化されたクロツク発生
器１７を持ち、その周波数1は前記SVC局のクロ
ツク周波数sと殆んど等しく、10-4以下の周波数
偏差に保つ様にする。従つてクロツク発生器１７
が104クロツクパルスを発生した時SVC局のクロ
ツクと１サイクルの位相差が生ずる程度以内に周
波数は安定化されている。
器１７を持ち、その周波数1は前記SVC局のクロ
ツク周波数sと殆んど等しく、10-4以下の周波数
偏差に保つ様にする。従つてクロツク発生器１７
が104クロツクパルスを発生した時SVC局のクロ
ツクと１サイクルの位相差が生ずる程度以内に周
波数は安定化されている。
今クロツク発生器１７のクロツクパルス位相が
第４図ｍに示す関係にあるとすると、同期フリツ
プフロツプ１２がセツトした時刻後の第１番目の
クロツクパルスｍによりフリツプフロツプ１８は
第４図ｎのようにセツトされる。該フリツプフロ
ツプ１８がセツトされると同期フリツプフロツプ
１２はリセツトする、次の第２番目のクロツクパ
ルスｍにより、フリツプフロツプ１８はリセツト
し、同時に送信リングカウンタ１９の出力信号ｐ
〜ｓの中出力信号ｐのみを“１”にし、他の出力
信号ｑ，ｒ，ｓを“０”にする。以後クロツクパ
ルスｍが来る毎に送信リングカウンタ１９は第４
図ｐ〜ｓのように４クロツクを周期とするパルス
を発生する。
第４図ｍに示す関係にあるとすると、同期フリツ
プフロツプ１２がセツトした時刻後の第１番目の
クロツクパルスｍによりフリツプフロツプ１８は
第４図ｎのようにセツトされる。該フリツプフロ
ツプ１８がセツトされると同期フリツプフロツプ
１２はリセツトする、次の第２番目のクロツクパ
ルスｍにより、フリツプフロツプ１８はリセツト
し、同時に送信リングカウンタ１９の出力信号ｐ
〜ｓの中出力信号ｐのみを“１”にし、他の出力
信号ｑ，ｒ，ｓを“０”にする。以後クロツクパ
ルスｍが来る毎に送信リングカウンタ１９は第４
図ｐ〜ｓのように４クロツクを周期とするパルス
を発生する。
OR回路２４の出力信号ｔは送信リングカウン
タ１９の出力信号ｐ，ｑ，ｒ，ｓが“１”のとき
AND回路２０〜２３を介して、バツフアレジス
タ１１の出力信号ｈ，ｉ，ｊ，ｋを選択して出力
する。したがつて、フレーム同期信号の最終
“１”レベル以降のシリアルデータは第４図ｔに
示すように受信シリアルデータｂと同じ送信シリ
アルデータｔが自局クロツクパルスｍに同期して
出力される。この出力信号ｔは下流のST2局へ送
信される。このように128バイトのシリアルデー
タを送信すると、以後SVC局から送られて来る
フレーム同期信号のｎ＋９ケの“０”レベルも中
継してST2局へ送信しフレーム同期信号の最終
“１”レベル信号で前述のように同期のとり直し
をする。
タ１９の出力信号ｐ，ｑ，ｒ，ｓが“１”のとき
AND回路２０〜２３を介して、バツフアレジス
タ１１の出力信号ｈ，ｉ，ｊ，ｋを選択して出力
する。したがつて、フレーム同期信号の最終
“１”レベル以降のシリアルデータは第４図ｔに
示すように受信シリアルデータｂと同じ送信シリ
アルデータｔが自局クロツクパルスｍに同期して
出力される。この出力信号ｔは下流のST2局へ送
信される。このように128バイトのシリアルデー
タを送信すると、以後SVC局から送られて来る
フレーム同期信号のｎ＋９ケの“０”レベルも中
継してST2局へ送信しフレーム同期信号の最終
“１”レベル信号で前述のように同期のとり直し
をする。
クロツクパルス周波数sと1の偏差は10-4以内
に保たれており、時刻t0で受信リングカウンタ１
０と送信リングカウンタ１９の同期をとれば１フ
レーム中のデータビツト長1152ビツトで128バイ
トのデータを送つた後でも各リングカウンタ１
０，１９の同期位相差はクロツクパルス周期の1/
１０程度である。この程度の同期位相差は問題なく
吸収されて正確に中継送信される。すなわち、第
４図に示すようにOR回路２４の出力信号ｔがデ
ータD1を送出する期間においては、送信リング
カウンタ１９の出力信号ｑが“１”となることに
よりAND回路２１が開かれてバツフアレジスタ
１１の出力信号ｉに現れているデータD1が選択
送出される。この場合、信号ｉに現れるデータ
D1は、第４図に示すように、信号ｑが“１”と
なる期間の前後に２クロツク期間程度の余裕期間
があり、この余裕期間内の同期位相差が吸収され
て受信シリアルデータｂを正確に送信シリアルデ
ータｔに中継送信する。
に保たれており、時刻t0で受信リングカウンタ１
０と送信リングカウンタ１９の同期をとれば１フ
レーム中のデータビツト長1152ビツトで128バイ
トのデータを送つた後でも各リングカウンタ１
０，１９の同期位相差はクロツクパルス周期の1/
１０程度である。この程度の同期位相差は問題なく
吸収されて正確に中継送信される。すなわち、第
４図に示すようにOR回路２４の出力信号ｔがデ
ータD1を送出する期間においては、送信リング
カウンタ１９の出力信号ｑが“１”となることに
よりAND回路２１が開かれてバツフアレジスタ
１１の出力信号ｉに現れているデータD1が選択
送出される。この場合、信号ｉに現れるデータ
D1は、第４図に示すように、信号ｑが“１”と
なる期間の前後に２クロツク期間程度の余裕期間
があり、この余裕期間内の同期位相差が吸収され
て受信シリアルデータｂを正確に送信シリアルデ
ータｔに中継送信する。
又128バイト以降のフレーム同期信号中の“０”
レベルも同様に中継送信されフレーム同期信号の
最後の“１”レベルで同期のとり直しをするの
で、受信したフレーム同期信号の“０”レベルの
数ｎ＋９はST1局を通ることにより最大±１だけ
変化する可能性があるだけである。したがつてｎ
ケの局ST1〜STnを通つてもフレーム同期信号中
の“０”レベルの数は９個以下になることはな
い。従つて９個以上の“０”が連続し最後に
“１”レベルが来たことを検出する第３図のフレ
ーム同期検出回路９により各局とも正確に同期タ
イミングを検出する。
レベルも同様に中継送信されフレーム同期信号の
最後の“１”レベルで同期のとり直しをするの
で、受信したフレーム同期信号の“０”レベルの
数ｎ＋９はST1局を通ることにより最大±１だけ
変化する可能性があるだけである。したがつてｎ
ケの局ST1〜STnを通つてもフレーム同期信号中
の“０”レベルの数は９個以下になることはな
い。従つて９個以上の“０”が連続し最後に
“１”レベルが来たことを検出する第３図のフレ
ーム同期検出回路９により各局とも正確に同期タ
イミングを検出する。
第３図の構成で受信データを送信データに中継
する動作は以上の説明の通りであるが、ST1局が
SVC局よりの受信データを自局のクロツクパル
スに同期して取り込む場合は自局のクロツク系に
同期した第３図のフリツプフロツプ１８の出力信
号ｎを同期タイミングとしこれ以後OR回路２４
の出力信号ｔを自局のクロツクパルスに同期した
シリアルデータの128バイトデータ部をサンプル
すれば良い。
する動作は以上の説明の通りであるが、ST1局が
SVC局よりの受信データを自局のクロツクパル
スに同期して取り込む場合は自局のクロツク系に
同期した第３図のフリツプフロツプ１８の出力信
号ｎを同期タイミングとしこれ以後OR回路２４
の出力信号ｔを自局のクロツクパルスに同期した
シリアルデータの128バイトデータ部をサンプル
すれば良い。
又、あるフレームのSVC局の送信データをST1
局で中断し、この部分にST1局の送信データを乗
せ、下流のST2局にシリアルデータを送信したい
場合は、フリツプフロツプ１８の出力信号ｎを同
期タイミングとし、これ以後のOR回路２４の出
力信号ｔを自局のクロツクパルスで同期した自局
送信シリアルデータで置き換えてST2局へ送信す
れば良い。
局で中断し、この部分にST1局の送信データを乗
せ、下流のST2局にシリアルデータを送信したい
場合は、フリツプフロツプ１８の出力信号ｎを同
期タイミングとし、これ以後のOR回路２４の出
力信号ｔを自局のクロツクパルスで同期した自局
送信シリアルデータで置き換えてST2局へ送信す
れば良い。
なお、第３図中のリングカウンタ１０及び１９
は、カウンタとデコーダを組合せるようにしても
よい。
は、カウンタとデコーダを組合せるようにしても
よい。
ｅ 発明の効果
本発明によれば多数のデータ伝送装置が伝送路
を介して直列接続し、多段中継によりデータ伝送
を行う場合に位相ジツタによる中継局数制限を不
要とし、データ伝送の信頼性が向上しまた局内ク
ロツク系で受信シリアルデータと局内データの交
換を容易に行うことを可能としたデータ伝送装置
を提供することができる。
を介して直列接続し、多段中継によりデータ伝送
を行う場合に位相ジツタによる中継局数制限を不
要とし、データ伝送の信頼性が向上しまた局内ク
ロツク系で受信シリアルデータと局内データの交
換を容易に行うことを可能としたデータ伝送装置
を提供することができる。
第１図は従来のデータ伝送装置の概略構成図、
第２図は本発明のフレーム形式、第３図は本発明
によるデータ伝送装置の制御ブロツク図、第４図
は第３図の説明のためのタイミング図である。 ８……識別再生フリツプフロツプ、９……フレ
ーム同期検出回路、１０……受信リングカウン
タ、１１……バツフアレジスタ、１２……同期フ
リツプフロツプ、１３〜１６……AND回路、１
７……自局クロツク発生器、１８……フリツプフ
ロツプ、１９……送信リングカウンタ、２０〜２
３……AND回路、２４……OR回路。
第２図は本発明のフレーム形式、第３図は本発明
によるデータ伝送装置の制御ブロツク図、第４図
は第３図の説明のためのタイミング図である。 ８……識別再生フリツプフロツプ、９……フレ
ーム同期検出回路、１０……受信リングカウン
タ、１１……バツフアレジスタ、１２……同期フ
リツプフロツプ、１３〜１６……AND回路、１
７……自局クロツク発生器、１８……フリツプフ
ロツプ、１９……送信リングカウンタ、２０〜２
３……AND回路、２４……OR回路。
Claims (1)
- １ フレーム同期信号を先頭に持つシリアルデー
タの伝送フレームを受信すると共に、これを中継
して再送する機能を備えたデータ伝送装置におい
て、前記伝送フレームの受信信号から第１のクロ
ツクパルスを抽出するクロツクパルス抽出手段
と、前記フレーム同期信号を検出して同期タイミ
ング信号を得る第１のフレーム同期検出手段と、
この同期タイミング信号により状態が初期化さ
れ、前記第１のクロツクパルスが入力される度に
他の状態に変化し一定周期で状態変化をくり返す
第１の状態変化手段と、受信された伝送フレーム
のシリアルデータの内容が前記第１の状態変化手
段の状態で定まる位置に順次格納されるバツフア
レジスタと、前記第１のクロツクパルスの周波数
とほヾ等しい周波数の第２のクロツクパルスを出
力するクロツク発生手段と、前記同期タイミング
信号が検出されたとき前記第２のクロツクパルス
に同期した第２のフレーム同期信号を発生する第
２のフレーム同期検出手段と、この第２のフレー
ム同期信号により状態が初期化され前記第２のク
ロツクパルスが入力される度に他の状態に変化し
前記第１の状態変化手段の周期と同じ周期で状態
変化をくり返す第２の状態変化手段と、前記バツ
フアレジスタに格納され前記第２の状態変化手段
の状態で定まる位置のシリアルデータの内容を順
次送信データとして得る選択手段とを設けたこと
を特徴とするデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57031765A JPS58150346A (ja) | 1982-03-02 | 1982-03-02 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57031765A JPS58150346A (ja) | 1982-03-02 | 1982-03-02 | デ−タ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58150346A JPS58150346A (ja) | 1983-09-07 |
| JPH037172B2 true JPH037172B2 (ja) | 1991-01-31 |
Family
ID=12340128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57031765A Granted JPS58150346A (ja) | 1982-03-02 | 1982-03-02 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58150346A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309550A (ja) * | 1988-06-08 | 1989-12-13 | Yokogawa Electric Corp | 信号中継装置 |
| CA2039059C (en) * | 1990-06-14 | 1997-09-09 | Allen Dennis Fergeson | Communication network node |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564077A (en) * | 1979-06-26 | 1981-01-16 | Nec Corp | Secondary surveillance radar |
-
1982
- 1982-03-02 JP JP57031765A patent/JPS58150346A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564077A (en) * | 1979-06-26 | 1981-01-16 | Nec Corp | Secondary surveillance radar |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58150346A (ja) | 1983-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055710Y2 (ja) | ||
| US6917661B1 (en) | Method, architecture and circuitry for controlling pulse width in a phase and/or frequency detector | |
| JPH05507398A (ja) | 非同期転送モード型ディジタル電気通信ネットワークの端末装置用同期装置 | |
| EP0004887B1 (en) | Method and device for synchronizing digital transmissions via satellite | |
| JPH037172B2 (ja) | ||
| US5974103A (en) | Deterministic exchange of data between synchronised systems separated by a distance | |
| EP0396669B1 (en) | Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JP2754970B2 (ja) | 移動体衛星通信システムのデータ同期化方式 | |
| JP3463212B2 (ja) | データ伝達装置 | |
| JPH0250665B2 (ja) | ||
| JPS63169150A (ja) | デ−タ送信回路 | |
| JP2723078B2 (ja) | 非同期データ伝送回路 | |
| JPH04145566A (ja) | シリアル転送回路 | |
| JPS6014551A (ja) | デ−タ伝送方式 | |
| JP3039135B2 (ja) | データ中継装置 | |
| SU1474658A1 (ru) | Устройство ввода асинхронного цифрового потока | |
| JPS60226249A (ja) | デ−タ伝送方式 | |
| JP3110084B2 (ja) | 受信タイミング制御装置 | |
| JPH0834462B2 (ja) | フレームアライナ装置 | |
| JPH04240936A (ja) | データ伝送方式 | |
| JPH05300137A (ja) | データ中継装置 | |
| JPS60132448A (ja) | デ−タ速度自動検出方式 | |
| JPH11122230A (ja) | データ通信システムの同期方法およびデータ通信システム | |
| JP2001086106A (ja) | データ伝送装置及び伝送システム |