JPH0834462B2 - フレームアライナ装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、同期多重装置に利用する。特に、フレーム
アライナ回路に関する。

〔概要〕

本発明は、同期多重装置のフレームアライナ手段にお
いて、 対向する装置の送出位相を変化させることにより、 簡単な構成でジッタワンダなどによるバーストエラー
が防止できるようにしたものである。

〔従来の技術〕

従来例は、第２図に示すように、送信クロック信号22
0を出力するクロック発振回路201と、送信クロック信号
220に応じて読み出しリセット信号221およびパルス信号
222を出力するパルス発生回路202と、書き込みデータ信
号223、書き込みリセット信号224、書き込みクロック信
号225、送信クロック信号220および読み出しリセット信
号221を入力するエラスティックストア203と、エラステ
ックストア203の出力する読み出しデータ信号226および
送信クロック信号220を入力とし、送信データ信号227を
出力するフレーム挿入回路204と、データ信号227と送信
クロック信号220を入力とし、伝送路228にデータを送出
する符号回路205と、伝送路228からのデータを受信し、
受信データ信号229および受信クロック信号230を出力す
る復号回路206と、受信データ信号229および受信クロッ
ク信号230を入力とし、フレーム同期をとりデータ信号2
31およびフレーム信号232を出力するフレーム同期回路2
07と、データ信号231、フレーム信号232および受信クロ
ック信号230を入力とし、遅延をかけて遅延データ信号2
33および遅延フレーム信号234を出力する遅延回路208
と、データ信号231およびフレーム信号232を選択するか
または遅延データ信号233および遅延フレーム信号234を
選択するかを決める選択回路209と、選択回路209の出力
である選択データ信号235および選択フレーム信号236
と、受信クロック信号230と、読み出しリセット信号237
と、読み出しクロック信号238とを入力とし、読み出し
データ信号235を出力するエラスティックストア211と、
選択フレーム信号236と読み出しリセット信号237との位
相を比較し、誤らない方のデータ信号およびフレーム信
号を選択する選択信号240を出力する位相比較回路210と
で構成される。

この従来例では、データを送信する側のパルス発生回
路202はフリーランしており、伝送路228に送出するデー
タの位相を規定しないで、受信側でフレーム同期をとっ
た後にデータ信号とフレーム信号とに遅延を入れて２つ
の位相を作り出し、読み出しリセット信号237と選択フ
レーム信号236とを位相比較し、誤りなくエラスティッ
クストア211で速度変換および位相を合せる。

〔発明が解決しようとする問題点〕

このような従来例では、受信側でデータ信号およびフ
レーム信号に２つの位相を設ける必要があり、著しく遅
延時間が長いシフトレジスタによる遅延回路が必要にな
る欠点がある。また、データ伝送を行っている最中に伝
送路からの受信信号がジッタワンダにより位相がずれて
速度変換時に誤りが生じる位相になったときに選択回路
でデータ信号およびフレーム信号の切替を行い、バース
トエラーが発生する欠点がある。

本発明はこのような欠点を除去するもので、ジッタワ
ンダなどによるバーストエラーの発生が防止できるフレ
ームアライナ装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、送信側装置と受信側装置とが伝送路を介し
て対向して接続され、送信側装置に、送信データを格納
する第一のエラスティックストアと、この第一のエラス
ティックストアから読み出した送信データ信号にフレー
ム信号を挿入するフレーム挿入回路と、フレーム信号が
挿入された送信データ信号を符号化して伝送路に出力す
る符号回路と、上記第一のエラスティックストアに読み
出しリセット信号を与えるパルス発振回路とを備え、受
信側装置に、伝送路を介して受信した受信データ信号を
復号して出力する復号回路と、この復号回路が出力する
受信データ信号のフレーム同期をとるフレーム同期回路
と、このフレーム同期回路の出力する受信データ信号を
格納する第二のエラスティックストアと、このエラステ
ィックストアに与えられる書き込みリセット信号の位相
と読み出しリセット信号の位相とを比較して位相差を得
る位相比較回路と、この位相比較回路で得られる位相差
に応じて上記第二のエラスティックストアに与えられる
書き込みデータ信号にかかわる遅延時間を設定する遅延
時間設定手段とを備えたフレームアライナ装置におい
て、上記遅延時間設定手段は、上記位相比較回路で得ら
れる位相差を示す信号を所定時間にわたり保持するラッ
チ回路およびこのラッチ回路で保持された位相差を示す
信号を送信側装置に伝送する回路手段を備え、上記パル
ス発振回路は、上記受信側装置から伝送された位相差を
示す信号に応じて自回路が発生する読み出しリセット信
号の位相を変更する手段を備えたことを特徴とする。

〔作用〕

自装置内のエラスティックメモリの読み出しリセット
信号の位相とを書き込みリセット信号の位相とを比較
し、最適相に位相するための遅延量を対向する装置に伝
送する。対向する装置では、装置内のエラスティックメ
モリに読み出しリセット信号を与えるパルス発生回路に
伝送されてきたデータを入力し、この読み出しリセット
信号の位相を変化させる。

〔実施例〕

以下、本発明の一実施例について図面を参照して説明
する。

この実施例は、第１図に示すように、送信クロック信
号121を送出するクロック発振回路101と、送信クロック
信号121および副データ信号122を入力とし、第１の読み
出しリセット信号123およびパルス信号124を送出するパ
ルス発生回路102と、書き込みデータ信号125、書き込み
リセット信号126、書き込みクロック信号127、送信クロ
ック信号121および読み出しリセット信号123を入力と
し、読み出しデータ信号128を出力するエラスティック
ストア103と、読み出しデータ信号128、送信クロック信
号121およびパルス信号124を入力とし、第１の送信デー
タ信号129を出力するフレーム挿入回路104と、送信デー
タ信号129および送信クロック信号121を入力とし、伝送
路130にデータ信号を出力する符号回路105と、伝送路13
0からのデータ信号を入力とし、受信データ信号131およ
び受信クロック信号132を出力する復号回路106と、受信
データ信号131および受信クロック信号132を入力とし、
書き込みデータ信号133および書き込みリセット信号134
を出力するフレーム同期回路107と、書き込みデータ信
号133、書き込みリセット信号134、受信クロック信号13
2、読み出しリセット信号135および読み出しクロック信
号136を入力とし、読み出しデータ信号144を出力するエ
ラスティックストア108と、書き込みリセット信号134お
よび読み出しリセット信号135を入力とし、遅延信号137
を出力する位相比較回路109と、遅延信号137を入力と
し、副データ信号を送出するラッチ回路110と、副デー
タ信号138、第２の送信データ信号139および第２の送信
クロック信号140を入力とし、伝送路141にデータを出力
する符号回路111と、伝送路141からのデータ信号を入力
とし、受信データ信号142、受信クロック信号143および
第２の副データ信号122を出力する復号回路112とを備え
る。すなわち、この実施例は、エラスティックストア10
3およびこのエラスティックストア103に読み出しリセッ
ト信号を与えるパルス発振回路102を備えた装置に接続
され、エラスティックストア108、このエラスティック
ストア108に与えられる書き込みリセット信号の位相と
読み出しリセット信号の位相とを比較して位相差を得る
位相比較回路109およびこの位相比較回路109で得られる
位相差に応じてエラスティックストア103に与えられる
書き込みデータ信号にかかわる遅延時間を設定する遅延
時間設定手段を備え、さらに、本発明の特徴とする手段
として、上記遅延時間設定手段は、位相比較回路109で
得られる位相差を示す信号を所定時間にわたり保持する
ラッチ回路110およびこのラッチ回路110で保持された位
相差を示す信号をパルス発振回路102に与える回路手段
である符号回路111および復号回路112を備え、パルス発
振回路102は、自回路に与えられた位相差を示す信号に
応じて自回路が発生する読み出しリセット信号の位相を
変更する手段を備える。

次に、この実施例の動作を説明する。伝送路130およ
び伝送路141を介して２つの装置が対向してデータ伝送
を行う。伝送路130からの信号を受信してフレーム同期
をとり、書き込みリセット信号134と読み出しリセット
信号135の位相差を測定し、エラスティックストア108で
もっとも安全に誤りなくクロックの乗せ換えが行える位
相になる遅延量をラッチ回路110でラッチし、符号回路1
11でたとえば伝送路の符号がCMI符号の場合にはCRVを用
いて対向する装置に送出する。この信号を受信した復号
回路112で遅延量の信号を取り出し、この情報をパルス
発生回路102に送出し、読み出しリセット信号123を変化
させ、送出するデータ信号の出力を最適位相にコントロ
ールする。すなわち、書き込みリセット信号134と読み
出しリセット信号135との位相を比較し、最適値の位相
にするための遅延量を副データ信号として伝送路130を
介して対向する装置に伝送する。対向する装置はこのデ
ータをうけ、パルス発生回路102で読み出しリセット信
号123の位相を変化させ、つねに最適の位相でデータ伝
送を行う。

〔発明の効果〕

本発明は、以上説明したように、副データ信号を用い
て対向する装置に最適な位相差になる遅延量のデータを
送って対向する装置の送出位相を変化させるので、常に
最適位相でフレームアライメントを可能にする効果があ
る。また、遅延挿脱のための遅延回路を不要にして、従
来例に比べて構成を簡単にする効果がある。さらに、デ
ータ伝送中にジッタワンダがおこったときに遅延挿脱が
実行されるので、バーストによるデータ誤りをなくす効
果がある。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック構成図。 第２図は従来例のブロック図を示す。 101、201…クロック発振回路、102、202…パルス発生回
路、103、108、203、211…エラスティックストア、10
4、204…フレーム挿入回路、105、111、205…符号回
路、106、112、206…復号回路、107、207…フレーム同
期回路、109、210…位相比較回路、110…ラッチ回路、1
30、141…伝送路、208…遅延回路、209…選択回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】送信側装置と受信側装置とが伝送路を介し
   て対向して接続され、 送信側装置に、送信データを格納する第一のエラスティ
   ックストアと、この第一のエラスティックストアから読
   み出した送信データ信号にフレーム信号を挿入するフレ
   ーム挿入回路と、フレーム信号が挿入された送信データ
   信号を符号化して伝送路に出力する符号回路と、上記第
   一のエラスティックストアに読み出しリセット信号を与
   えるパルス発振回路とを備え、 受信側装置に、伝送路を介して受信した受信データ信号
   を復号して出力する復号回路と、この復号回路が出力す
   る受信データ信号のフレーム同期をとるフレーム同期回
   路と、このフレーム同期回路の出力する受信データ信号
   を格納する第二のエラスティックストアと、このエラス
   ティックストアに与えられる書き込みリセット信号の位
   相と読み出しリセット信号の位相とを比較して位相差を
   得る位相比較回路と、この位相比較回路で得られる位相
   差に応じて上記第二のエラスティックストアに与えられ
   る書き込みデータ信号にかかわる遅延時間を設定する遅
   延時間設定手段とを備えた フレームアライナ装置において、 上記遅延時間設定手段は、上記位相比較回路で得られる
   位相差を示す信号を所定時間にわたり保持するラッチ回
   路およびこのラッチ回路で保持された位相差を示す信号
   を送信側装置に伝送する回路手段を備え、 上記パルス発振回路は、上記受信側装置から伝送された
   位相差を示す信号に応じて自回路が発生する読み出しリ
   セット信号の位相を変更する手段を備えた ことを特徴とするフレームアライナ装置。