KR20210013423A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20210013423A
KR20210013423A KR1020190089864A KR20190089864A KR20210013423A KR 20210013423 A KR20210013423 A KR 20210013423A KR 1020190089864 A KR1020190089864 A KR 1020190089864A KR 20190089864 A KR20190089864 A KR 20190089864A KR 20210013423 A KR20210013423 A KR 20210013423A
Authority
KR
South Korea
Prior art keywords
data
line
display device
voltage
signal
Prior art date
Application number
KR1020190089864A
Other languages
English (en)
Inventor
김원태
김지혜
전재현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190089864A priority Critical patent/KR20210013423A/ko
Priority to US16/899,779 priority patent/US11183139B2/en
Publication of KR20210013423A publication Critical patent/KR20210013423A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 표시 장치는, 제1 주사 라인 및 데이터 라인에 연결된 제1 화소; 제2 주사 라인 및 상기 데이터 라인에 연결된 제2 화소; 및 상기 데이터 라인에 연결된 데이터 구동부를 포함하고, 상기 데이터 구동부는: 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제1 화소의 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는 데이터 전압 생성기; 및 제1 모드에서, 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 블랙 계조 값에 대응하는 오프 전압을 상기 데이터 라인에 인가하는 오프 전압 생성기를 포함한다.

Description

표시 장치 및 표시 장치의 구동 방법 {DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
최근 표시 패널이 플렉서블한(flexible) 기판을 채용함으로써, 폴더블 표시 장치(foldable display device), 롤러블 표시 장치(rollable display device), 스트레쳐블 표시 장치(stretchable display device) 등 다양한 제품이 개발 및 출시되고 있다.
예를 들어, 폴더블 표시 장치는, 폴딩되지 않은 상태에서 전체 표시 영역에 영상을 표시할 수 있고, 폴딩된 상태에서 일부 표시 영역에만 영상을 표시하도록 구성될 수 있다.
이때, 폴딩된 상태에서, 영상이 표시되지 않는 나머지 표시 영역에 대한 소비 전력 저감 방법이 필요하다.
해결하고자 하는 기술적 과제는, 영상이 표시되지 않는 표시 영역에 대한 소비 전력을 저감할 수 있는 표시 장치 및 표시 장치의 구동 방법을 제공하는 데 있다.
본 발명의 한 실시예에 따른 표시 장치는, 제1 주사 라인 및 데이터 라인에 연결된 제1 화소; 제2 주사 라인 및 상기 데이터 라인에 연결된 제2 화소; 및 상기 데이터 라인에 연결된 데이터 구동부를 포함하고, 상기 데이터 구동부는: 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제1 화소의 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는 데이터 전압 생성기; 및 제1 모드에서, 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 블랙 계조 값에 대응하는 오프 전압을 상기 데이터 라인에 인가하는 오프 전압 생성기를 포함한다.
표시 장치는 폴딩 라인을 경계로 하여 이격되는 제1 영역 및 제2 영역을 포함하는 화소부를 더 포함하고, 상기 제1 화소는 상기 제1 영역에 위치하고, 상기 제2 화소는 상기 제2 영역에 위치하고, 상기 제1 모드에서 상기 화소부는 상기 폴딩 라인을 기준으로 폴딩된 상태일 수 있다.
상기 화소부가 언폴딩된 상태(unfolded state)인 제2 모드에서, 상기 데이터 전압 생성기는, 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제2 화소의 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가할 수 있다.
제2 모드에서, 상기 오프 전압 생성기는, 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 오프 전압을 상기 데이터 라인에 인가하지 않을 수 있다.
상기 데이터 구동부는, 액티브 데이터 기간 중 상기 데이터 전압 생성기에 화소들의 계조 값들을 순차적으로 제공하는 송수신기를 더 포함하고, 상기 송수신기는 상기 액티브 데이터 기간 중 클록 신호의 잠금 실패가 발생하는 경우, 상기 오프 전압이 상기 데이터 라인에 인가되도록 잠금 실패 신호를 발생시킬 수 있다.
상기 표시 장치는, 일단자가 상기 데이터 라인에 연결되고, 타단자가 상기 오프 전압 생성기의 출력 단자에 연결된 스위치를 더 포함하고, 상기 스위치는 상기 잠금 실패 신호가 발생할 때, 상기 데이터 라인과 상기 오프 전압 생성기의 출력 단자를 연결시킬 수 있다.
상기 데이터 전압 생성기는 상기 데이터 전압을 생성하는 버퍼 유닛 및 상기 버퍼 유닛의 버퍼 전원 전압을 공급하는 버퍼 전원 공급기를 포함하고, 상기 버퍼 전원 공급기는 상기 잠금 실패 신호가 발생하는 경우 상기 버퍼 전원 전압의 공급을 중단할 수 있다.
상기 버퍼 전원 공급기는 상기 잠금 실패가 발생하는 경우 미리 정해진 지연 기간 이후에 상기 버퍼 전원 전압의 공급을 중단할 수 있다.
상기 데이터 전압 생성기는, 상기 지연 기간 동안 상기 블랙 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가할 수 있다.
상기 데이터 전압 생성기는, 상기 제1 모드에서, 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 블랙 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가할 수 있다.
상기 표시 장치는, 상기 데이터 구동부로 클록 데이터 신호를 전송하는 타이밍 구동부를 더 포함하고, 상기 타이밍 구동부는 상기 클록 데이터 신호 중 상기 클록 신호를 유지시키기 위한 데이터를 전송하지 않음으로써 상기 잠금 실패를 유발시킬 수 있다.
상기 표시 장치는, 상기 데이터 구동부로 클록 데이터 신호를 전송하는 타이밍 구동부를 더 포함하고, 상기 타이밍 구동부는 상기 클록 데이터 신호의 전압 레벨을 일정 기간 이상 유지함으로써 상기 잠금 실패를 유발시킬 수 있다.
상기 송수신기는 상기 액티브 데이터 기간 동안 동작하는 위상 검출기 및 상기 위상 검출기의 출력에 대응하여 전하 공급량을 결정하는 차지 펌프를 포함하고, 상기 차지 펌프는 상기 액티브 데이터 기간 중 상기 잠금 실패가 발생하는 경우 상기 위상 검출기와 전기적으로 분리될 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 구동 방법은, 폴딩 라인을 경계로 하여 이격된 제1 영역 및 제2 영역을 포함하는 표시 장치가 상기 폴딩 라인을 기준으로 폴딩되는 단계; 상기 제1 영역의 제1 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제1 주사 라인에 연결된 제1 화소의 계조 값에 대응하는 데이터 전압을 데이터 라인에 인가하는 단계; 및 상기 제2 영역의 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 블랙 계조 값에 대응하는 오프 전압을 상기 데이터 라인에 인가하는 단계를 포함한다.
상기 구동 방법은, 상기 표시 장치가 상기 폴딩 라인을 기준으로 언폴딩(unfolding)되는 단계; 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제1 화소의 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는 단계; 및 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제2 주사 라인에 연결된 제2 화소의 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는 단계를 더 포함할 수 있다.
상기 표시 장치가 폴딩된 상태에서, 턴-온 레벨의 주사 신호들의 공급 기간 중 클록 신호의 잠금 실패가 발생하는 경우를 조건으로 하여 상기 오프 전압이 상기 데이터 라인에 인가될 수 있다.
상기 구동 방법은, 상기 잠금 실패가 발생하는 경우, 상기 데이터 전압을 생성하는 버퍼 유닛에 대한 버퍼 전원 전압의 공급을 중단시키는 단계를 더 포함할 수 있다.
상기 잠금 실패가 발생하는 경우, 미리 정해진 지연 기간 이후에 상기 버퍼 전원 전압의 공급을 중단시킬 수 있다.
상기 구동 방법은, 상기 지연 기간 동안 상기 블랙 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는 단계를 더 포함할 수 있다.
상기 블랙 계조 값에 대응하는 상기 데이터 전압이 상기 데이터 라인에 인가되는 기간과 상기 오프 전압이 상기 데이터 라인에 인가되는 기간은 적어도 일부 기간이 중첩될 수 있다.
본 발명에 따른 표시 장치 및 표시 장치의 구동 방법은 영상이 표시되지 않는 표시 영역에 대한 소비 전력을 저감할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 3은 도 2의 화소의 예시적인 구동 방법을 설명하기 위한 도면이다.
도 4는 표시 장치의 폴딩 상태(folding state)에서의 구동 방법을 설명하기 위한 도면이다.
도 5는 표시 장치의 언폴딩 상태(unfolding state)에서의 구동 방법을 설명하기 위한 도면이다.
도 6 및 도 7은 본 발명의 한 실시예에 따른 데이터 구동부를 설명하기 위한 도면이다.
도 8은 본 발명의 한 실시예에 따른 송수신기를 설명하기 위한 도면이다.
도 9는 본 발명의 한 실시예에 따른 데이터 전압 생성기를 설명하기 위한 도면이다.
도 10은 본 발명의 한 실시예에 따른 오프 전압 생성기를 설명하기 위한 도면이다.
도 11 내지 도 14는 본 발명의 한 실시예에 따른 타이밍 제어부에서 제공하는 신호들을 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되는 것은 아니다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 발광 구동부(14), 및 화소부(15)를 포함할 수 있다.
타이밍 제어부(11)는 외부 프로세서로부터 각각의 영상 프레임에 대한 계조 값들 및 제어 신호들을 수신할 수 있다. 타이밍 제어부(11)는 표시 장치(10)의 사양(specification)에 대응하도록 계조 값들을 렌더링(rendering)할 수 있다. 예를 들어, 외부 프로세서는 각각의 단위 도트(unit dot)에 대해서 적색 계조 값, 녹색 계조 값, 청색 계조 값을 제공할 수 있다. 하지만, 예를 들어, 화소부(15)가 펜타일(pentile) 구조인 경우, 인접한 단위 도트끼리 화소를 공유하므로, 각각의 계조 값에 화소가 1대 1 대응하지 않을 수 있다. 이러한 경우, 계조 값들의 렌더링이 필요하다. 각각의 계조 값에 화소가 1대 1 대응하는 경우, 계조 값들의 렌더링이 불필요할 수도 있다. 렌더링되거나 렌더링되지 않은 계조 값들은 데이터 구동부(12)로 제공될 수 있다. 또한, 타이밍 제어부(11)는 프레임 표시를 위하여 데이터 구동부(12), 주사 구동부(13), 발광 구동부(14) 등에 각각의 사양에 적합한 제어 신호들을 제공할 수 있다.
데이터 구동부(12)는 계조 값들 및 제어 신호들을 이용하여 데이터 라인들(DL1, DL2, DL3, DLj, DLn)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 데이터 구동부(12)는 클록 신호를 이용하여 계조 값들을 샘플링하고, 계조 값들에 대응하는 데이터 전압들을 화소 행(예를 들어, 동일한 주사 라인에 연결된 화소들) 단위로 데이터 라인들(DL1~DLn)에 인가할 수 있다. n은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등을 수신하여 주사 라인들(SL1, SL2, SL3, SL(i-1), SLi, SL(k-1), SLk, SLm)에 제공할 주사 신호들을 생성할 수 있다. i, k, m은 0보다 큰 정수일 수 있다. k는 i보다 큰 정수일 수 있다. m은 k보다 큰 정수일 수 있다.
주사 구동부(13)는 주사 라인들(SL1~SLm)에 턴-온 레벨의 펄스를 갖는 주사 신호들을 순차적으로 공급할 수 있다. 주사 구동부(13)는 쉬프트 레지스터들(shift registers) 형태로 구성된 주사 스테이지들을 포함할 수 있다. 주사 구동부(13)는 클록 신호의 제어에 따라 턴-온 레벨의 펄스 형태인 주사 시작 신호(scan start signal)를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
발광 구동부(emission driver, 14)는 타이밍 제어부(11)로부터 클록 신호, 발광 중지 신호(emission stop signal) 등을 수신하여 발광 라인들(emission lines, EL1, EL2, EL3, ELi, ELk, ELo)에 제공할 발광 신호들(emission signals)을 생성할 수 있다. o는 0보다 큰 정수일 수 있다. o는 k보다 큰 정수일 수 있다. 예를 들어, 발광 구동부(14)는 발광 라인들(EL1~ELo)에 순차적으로 턴-오프 레벨의 펄스를 갖는 발광 신호들을 제공할 수 있다. 예를 들어, 발광 구동부(14)의 각 발광 스테이지(emission stage)는 쉬프트 레지스터 형태로 구성될 수 있고, 클록 신호의 제어에 따라 턴-오프 레벨의 펄스 형태인 발광 중지 신호를 다음 발광 스테이지로 순차적으로 전달하는 방식으로 발광 신호들을 생성할 수 있다. 다른 실시예에서, 화소들(PX1, PX2)의 회로 구성에 따라, 발광 구동부(14)는 생략될 수도 있다.
화소부(15)는 화소들(PX1, PX2)을 포함한다. 각각의 화소들(PX1, PX2)은 대응하는 데이터 라인, 주사 라인, 및 발광 라인에 연결될 수 있다. 다른 실시예에서, 발광 구동부(14)가 생략된 경우, 화소들(PX1, PX2)은 발광 라인들(EL1~ELo)과 연결되지 않을 수 있다. 제1 화소(PX1)는 주사 입력 단자가 i 번째 주사 라인(SLi)에 연결되고, 데이터 입력 단자가 j 번째 데이터 라인(DLj)에 연결될 수 있다. 제2 화소(PX2)는 주사 입력 단자가 k 번째 주사 라인(SLk)에 연결되고, 데이터 입력 단자가 j 번째 데이터 라인(DLj)에 연결될 수 있다.
화소부(15)는 표시 장치(10)의 표시 영역에 대응할 수 있다. 화소부(15)는 폴딩 라인(FL)을 경계로 하여 이격되는 제1 영역(AR1) 및 제2 영역(AR2)을 포함할 수 있다. 다른 실시예에서, 폴딩 라인(FL)은 폴딩 영역(folding area)으로 대체될 수도 있다. 표시 장치(10)는 폴딩 라인(FL) 또는 폴딩 영역을 기준으로 폴딩될 수 있다.
폴딩 라인(FL)은 물리적으로 정의될 수도 있다. 예를 들어, 표시 장치(10)는 힌지(hinge) 등의 기계적인 구성을 더 포함하여, 표시 장치(10)가 폴딩 라인(FL)을 기준으로만 폴딩 또는 언폴딩되도록 구성될 수도 있다. 이러한 구성에서 폴딩 라인(FL)은 고정(fixed)될 수 있다. 이때, 제1 영역(AR1) 및 제2 영역(AR2)은 고정된 영역일 수 있다. 다른 실시예에서, 표시 장치(10)는 표시 패널을 커버하는 마운트(mount) 또한 플렉서블할 수도 있다. 이러한 경우, 폴딩 라인(FL)은 가변할 수 있다. 이때, 제1 영역(AR1) 및 제2 영역(AR2)은 가변 영역일 수 있다. 이러한 경우, 표시 장치(10)는 폴딩 라인(FL)을 검출하기 위하여 압력 센서, 휨 센서, 저항 센서 등을 더 포함할 수도 있다.
도 1에서, 제1 영역(AR1) 및 제2 영역(AR2)은 폴딩 라인(FL)을 경계로 하여 서로 접하는 것으로 도시되었다. 다른 실시예에서, 제1 영역(AR1) 및 제2 영역(AR2)은 서로 접하지 않고, 이격될 수도 있다.
제1 화소(PX1)는 제1 영역(AR1)에 위치할 수 있다. 제2 화소(PX2)는 제2 영역(AR2)에 위치할 수 있다. 도 1에서, 비교 설명의 편의를 위해서, 제1 화소(PX1) 및 제2 화소(PX2)는 동일한 데이터 라인(DLj)에 연결된 것으로 도시되었다. 하지만, 제1 화소(PX1) 및 제2 화소(PX2)는 서로 다른 데이터 라인들에 연결될 수도 있다.
도 2는 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 2를 참조하면, 제1 화소(PX1)는 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 발광 다이오드(LD)를 포함한다. 제2 화소(PX2)는 연결된 주사 라인들(SL(k-1), SLk) 및 발광 라인(ELk)을 제외하고 제1 화소(PX1)와 구성이 동일할 수 있으므로, 제2 화소(PX2)에 대한 설명은 생략한다. 실시예에 따라, 제1 화소(PX1) 및 제2 화소(PX2)의 회로 구성이 다를 수도 있다.
이하에서는 P형 트랜지스터로 구성된 회로를 예로 들어 설명한다. 하지만 당업자라면 게이트 단자에 인가되는 전압의 극성을 달리하여, N형 트랜지스터로 구성된 회로를 설계할 수 있을 것이다. 유사하게, 당업자라면 P형 트랜지스터 및 N형 트랜지스터의 조합으로 구성된 회로를 설계할 수 있을 것이다. P형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 음의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. N형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 양의 방향으로 증가할 때 도통되는 전류량이 증가하는 트랜지스터를 통칭한다. 트랜지스터는 TFT(thin film transistor), FET(field effect transistor), BJT(bipolar junction transistor) 등 다양한 형태로 구성될 수 있다.
제1 트랜지스터(T1)는 게이트 전극이 제1 노드(N1)에 연결되고, 제1 전극이 제2 노드(N2)에 연결되고, 제2 전극이 제3 노드(N3)에 연결될 수 있다. 제1 트랜지스터(T1)를 구동 트랜지스터로 명명할 수 있다.
제2 트랜지스터(T2)는 게이트 전극이 i 번째 주사 라인(SLi)에 연결되고, 제1 전극이 데이터 라인(DLj)에 연결되고, 제2 전극이 제2 노드(N2)에 연결될 수 있다. 제2 트랜지스터(T2)를 스캔 트랜지스터로 명명할 수 있다. 제2 트랜지스터(T2)의 제1 전극이 제1 화소(PX1)의 데이터 입력 단자(DIT)일 수 있다. 또한, 제2 트랜지스터(T2)의 게이트 전극이 제1 화소(PX1)의 주사 입력 단자(SIT)일 수 있다.
제3 트랜지스터(T3)는 게이트 전극이 i 번째 주사 라인(SLi)에 연결되고, 제1 전극이 제1 노드(N1)에 연결되고, 제2 전극이 제3 노드(N3)에 연결될 수 있다. 제3 트랜지스터(T3)를 다이오드 연결 트랜지스터로 명명할 수 있다.
제4 트랜지스터(T4)는 게이트 전극이 i-1 번째 주사 라인(SL(i-1))에 연결되고, 제1 전극이 제1 노드(N1)에 연결되고, 제2 전극이 초기화 라인(INTL)에 연결될 수 있다. 다른 실시예에서, 제4 트랜지스터(T4)의 게이트 전극은 다른 주사 라인에 연결될 수도 있다. 제4 트랜지스터(T4)는 게이트 초기화 트랜지스터로 명명될 수 있다.
제5 트랜지스터(T5)는 게이트 전극이 i 번째 발광 라인(ELi)에 연결되고, 제1 전극이 제1 전원 라인(ELVDDL)에 연결되고, 제2 전극이 제2 노드(N2)에 연결될 수 있다. 제5 트랜지스터(T5)는 발광 트랜지스터로 명명될 수 있다. 다른 실시예에서, 제5 트랜지스터(T5)의 게이트 전극은 다른 발광 라인에 연결될 수도 있다.
제6 트랜지스터(T6)는 게이트 전극이 i 번째 발광 라인(ELi)에 연결되고, 제1 전극이 제3 노드(N3)에 연결되고, 제2 전극이 발광 다이오드(LD)의 애노드에 연결될 수 있다. 제6 트랜지스터(T6)는 발광 트랜지스터로 명명될 수 있다. 다른 실시예에서, 제6 트랜지스터(T6)의 게이트 전극은 다른 발광 라인에 연결될 수도 있다.
제7 트랜지스터(T7)는 게이트 전극이 i 번째 주사 라인(SLi)에 연결되고, 제1 전극이 초기화 라인(INTL)에 연결되고, 제2 전극이 발광 다이오드(LD)의 애노드에 연결될 수 있다. 제7 트랜지스터(T7)는 발광 다이오드 초기화 트랜지스터로 명명될 수 있다. 다른 실시예에서, 제7 트랜지스터(T7)의 게이트 전극은 다른 주사 라인에 연결될 수도 있다. 예를 들어, 제7 트랜지스터(T7)의 게이트 전극은 i+1 번째 주사 라인에 연결될 수도 있다.
스토리지 커패시터(Cst)의 제1 전극은 제1 전원 라인(ELVDDL)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다.
발광 다이오드(LD)는 애노드가 제6 트랜지스터(T6)의 제2 전극에 연결되고, 캐소드가 제2 전원 라인(ELVSSL)에 연결될 수 있다. 발광 다이오드(LD)는 유기 발광 다이오드(organic light emitting diode), 무기 발광 다이오드(inorganic light emitting diode), 퀀텀 닷 발광 다이오드(quantum dot light emitting diode) 등으로 구성될 수 있다.
제1 전원 라인(ELVDDL)에는 제1 전원 전압이 인가되고, 제2 전원 라인(ELVSSL)에는 제2 전원 전압이 인가되고, 초기화 라인(INTL)에는 초기화 전압이 인가될 수 있다. 예를 들어, 제1 전원 전압은 제2 전원 전압보다 클 수 있다. 예를 들어, 초기화 전압은 제2 전원 전압과 동일하거나 더 클 수 있다. 예를 들어, 초기화 전압은 제공 가능한 데이터 전압들 중 가장 작은 크기의 데이터 전압과 대응할 수 있다. 예를 들어, 초기화 전압의 크기는 제공 가능한 데이터 전압들의 크기들보다 작을 수 있다.
도 3은 도 2의 화소의 예시적인 구동 방법을 설명하기 위한 도면이다.
먼저, 데이터 라인(DLj)에는 i-1 번째 화소에 대한 데이터 전압(DATA(i-1)j)이 인가되고, i-1 번째 주사 라인(SL(i-1))에는 턴-온 레벨(로우 레벨)의 주사 신호가 인가된다.
이때, i 번째 주사 라인(SLi)에는 턴-오프 레벨(하이 레벨)의 주사 신호가 인가되므로, 제2 트랜지스터(T2)는 턴오프 상태이고, i-1 번째 화소에 대한 데이터 전압(DATA(i-1)j)이 제1 화소(PX1)로 인입되는 것이 방지된다.
이때, 제4 트랜지스터(T4)는 턴-온 상태가 되므로, 제1 노드(N1)가 초기화 라인(INTL)과 연결되어, 제1 노드(N1)의 전압이 초기화된다. 발광 라인(ELi)에는 턴-오프 레벨의 발광 신호가 인가되므로, 트랜지스터들(T5, T6)은 턴-오프 상태이고, 초기화 전압 인가 과정에 따른 불필요한 발광 다이오드(LD)의 발광이 방지된다.
다음으로, 데이터 라인(DLj)에는 i 번째 제1 화소(PX1)에 대한 데이터 전압(DATAij)이 인가되고, i 번째 주사 라인(SLi)에는 턴-온 레벨의 주사 신호가 인가된다. 이에 따라 트랜지스터들(T2, T1, T3)이 도통 상태가 되며, 데이터 라인(Dj)과 제1 노드(N1)가 전기적으로 연결된다. 따라서, 데이터 전압(DATAij)에서 제1 트랜지스터(T1)의 문턱 전압을 감한 보상 전압이 스토리지 커패시터(Cst)의 제2 전극(즉, 제1 노드(N1))에 인가되고, 스토리지 커패시터(Cst)는 제1 전원 전압과 보상 전압의 차이에 해당하는 전압을 유지한다. 이러한 기간을 문턱 전압 보상 기간이라고 명명할 수 있다.
이때, 제7 트랜지스터(T7)는 턴-온 상태이므로, 발광 다이오드(LD)의 애노드와 초기화 라인(INTL)이 연결되고, 발광 다이오드(LD)는 초기화 전압과 제2 전원 전압의 전압 차이에 해당하는 전하량으로 초기화된다.
이후, 발광 라인(ELi)에 턴-온 레벨의 발광 신호가 인가됨에 따라, 트랜지스터들(T5, T6)이 도통될 수 있다. 따라서, 제1 전원 라인(ELVDDL), 제5 트랜지스터(T5), 제1 트랜지스터(T1), 제6 트랜지스터(T6), 발광 다이오드(LD), 및 제2 전원 라인(ELVSSL)의 경로로 구동 전류 경로가 형성된다.
스토리지 커패시터(Cst)에 유지된 전압에 따라 제1 트랜지스터(T1)의 제1 전극과 제2 전극에 흐르는 구동 전류량이 조절된다. 발광 다이오드(LD)로 구동 전류량에 대응하는 휘도로 발광한다. 발광 다이오드(LD)는 발광 라인(ELi)에 턴-오프 레벨의 발광 신호가 인가되기 전까지 발광한다.
본 실시예에서, 블랙 계조 값(black grayscale value)에 대응하는 데이터 전압 또는 오프 전압(off voltage)이 제1 노드(N1)에 인가된 경우, 제1 트랜지스터(T1)는 턴-오프 상태이므로, 발광 신호의 레벨에 무관하게 제1 화소(PX1)는 비발광할 수 있다. 블랙 계조는 제1 화소(PX1)가 표현 가능한 계조들 중 가장 작은 계조이거나, 블랙 표현에 적합한 계조 범위 중 하나에 해당할 수 있다.
도 4는 표시 장치의 폴딩 상태(folding state)에서의 구동 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 폴딩 라인(FL)을 경계로 하여 이격된 제1 영역(AR1) 및 제2 영역(AR2)을 포함하는 표시 장치(10)가 폴딩 라인(FL)을 기준으로 폴딩될 수 있다. 본 실시예에서, 표시 장치(10)는 폴딩 상태일 때, 제1 모드로 동작할 수 있다.
주사 구동부(13)가 제1 영역(AR1)의 제1 주사 라인(SLi)에 턴-온 레벨의 주사 신호를 인가할 때, 데이터 구동부(12)는 제1 주사 라인(SLi)에 연결된 제1 화소(PX1)의 계조 값에 대응하는 데이터 전압을 데이터 라인(DLj)에 인가할 수 있다. 따라서, 제1 영역(AR1)은 영상을 표시할 수 있다.
주사 구동부(13)가 제2 영역(AR2)의 제2 주사 라인(SLk)에 턴-온 레벨의 주사 신호를 인가할 때, 데이터 구동부(12)는 블랙 계조 값에 대응하는 오프 전압을 데이터 라인(DLj)에 인가할 수 있다. 따라서, 제2 영역(AR2)은 영상을 표시하지 않는 비발광 상태일 수 있다.
여기서, 데이터 구동부(12)가 데이터 라인(DLj)에 오프 전압을 인가한다는 것은, 데이터 라인(DLj)에 아무런 전압도 인가하지 않아 데이터 라인(DLj)이 플로팅 상태(floating stage)인 것과는 다르다.
예를 들어, 도 2와 같은 화소 회로에서 제1 트랜지스터(T1)는 P형 트랜지스터이므로, 오프 전압은 데이터 전압들 중 가장 높은 전압에 대응할 수 있다.
데이터 구동부(12)가 데이터 라인(DLj)에 아무런 전압도 인가하지 않아서 데이터 라인(DLj)이 플로팅 상태(floating stage)가 되고, 주사 구동부(13)가 턴-온 레벨의 주사 신호를 제2 주사 라인(SLk)에 인가하는 경우를 가정한다. 이때, 제2 화소(PX2)의 제1 노드(N1)에 정의되지 않은 전압이 저장되므로, 제2 영역(AR2)은 정의되지 않은 영상을 표시하게 될 것이고, 사용자는 표시 장치(10)가 고장난 것으로 인식하게 될 것이다.
따라서, 도 4의 상태에서 제2 영역(AR2)이 비발광 상태가 보장되기 위해서는, 데이터 구동부(12)가 블랙 계조 값에 대응하는 오프 전압을 데이터 라인(DLj)에 인가할 필요가 있다.
도 5는 표시 장치의 언폴딩 상태(unfolding state)에서의 구동 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 표시 장치(10)가 폴딩 라인(FL)을 기준으로 언폴딩될 수 있다. 본 실시예에서, 표시 장치(10)는 언폴딩 상태일 때, 제2 모드로 동작할 수 있다.
주사 구동부(13)가 제1 주사 라인(SLi)에 턴-온 레벨의 주사 신호를 인가할 때, 데이터 구동부(12)는 제1 화소(PX1)의 계조 값에 대응하는 데이터 전압을 데이터 라인(DLj)에 인가할 수 있다. 따라서, 제1 영역(AR1)은 영상을 표시할 수 있다.
주사 구동부(13)가 제2 주사 라인(SLk)에 턴-온 레벨의 주사 신호를 인가할 때, 데이터 구동부(12)는 제2 주사 라인(SLK)에 연결된 제2 화소(PX2)의 계조 값에 대응하는 데이터 전압을 데이터 라인(Dj)에 인가할 수 있다. 따라서, 제2 영역(AR2)은 영상을 표시할 수 있다.
도 6 및 도 7은 본 발명의 한 실시예에 따른 데이터 구동부를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 한 실시예에 따른 데이터 구동부(12)는 하나 또는 복수의 드라이버 유닛들(120)을 포함할 수 있다. 표시 장치(10)가 하나의 드라이버 유닛(120)만 포함하는 경우, 드라이버 유닛(120)과 데이터 구동부(12)는 동일할 수 있다. 이때, 전체 데이터 라인들(DL1~DLn)은 하나의 드라이버 유닛(120)에 연결될 수 있다. 표시 장치(10)가 복수의 드라이버 유닛들(120)을 포함하는 경우, 데이터 라인들(DL1~DLn)은 그룹화될 수 있고, 각각의 데이터 라인 그룹은 대응하는 드라이버 유닛(120)에 연결될 수 있다.
드라이버 유닛(120)은 하나의 클록 트레이닝 라인(clock training line, SFC)을 공통 버스 라인(common bus line)으로 이용할 수 있다. 예를 들어, 타이밍 제어부(11)는 클록 트레이닝 패턴을 공급한다는 알림 신호를 하나의 클록 트레이닝 라인(SFC)을 통해서 전체 드라이버 유닛(120)에 동시에 전달할 수 있다.
드라이버 유닛(120)은 전용의 클록 데이터 라인(DCSL)으로 타이밍 제어부(11)와 연결될 수 있다. 예를 들어, 표시 장치(10)가 복수의 드라이버 유닛들(120)을 포함하는 경우, 각각의 드라이버 유닛들(120)은 각각의 클록 데이터 라인(DCSL)을 통해서 타이밍 제어부(11)와 연결될 수 있다.
드라이버 유닛(120)의 클록 데이터 라인(DCSL)은 최소한 한 개 이상일 수 있다. 예를 들어, 하나의 클록 데이터 라인(DCSL)의 대역폭이 부족한 경우에 이를 보충하기 위하여 각 드라이버 유닛(120)에 복수의 클록 데이터 라인들(DCSL)이 연결될 수 있다. 또한, 공통 모드 노이즈 제거를 위해 클록 데이터 라인(DCSL)을 차동 신호 라인으로 구성하는 경우에도, 각 드라이버 유닛(120)은 복수의 클록 데이터 라인들(DCSL)이 필요할 수 있다.
도 7을 참조하면, 본 발명의 한 실시예에 따른 드라이버 유닛(120)은 송수신기(121), 데이터 전압 생성기(122), 오프 전압 생성기(123), 및 스위치들(SWj~SWn)을 포함할 수 있다.
송수신기(121)는 타이밍 제어부(11)로부터 클록 데이터 라인(DCSL)을 통해서 클록 데이터 신호를 수신할 수 있다. 송수신기(121)는 타이밍 제어부(11)로부터 클록 트레이닝 라인(SFC)을 통해서 클록 트레이닝 신호를 수신할 수 있다.
송수신기(121)는 클록 트레이닝 신호 및 클록 데이터 신호를 이용하여 클록 신호를 생성하고, 생성된 클록 신호를 이용하여 클록 데이터 신호로부터 데이터 신호(DCD)를 샘플링할 수 있다. 송수신기(121)는 샘플링된 데이터 신호(DCD)를 데이터 전압 생성기(122)로 제공할 수 있다. 또한, 송수신기(121)는 소스 쉬프트 클록(source shift clock, SSC)을 데이터 전압 생성기(122)로 제공할 수 있다.
예를 들어, 송수신기(121)는 액티브 데이터 기간 중, 데이터 신호(DCD)에 포함된 화소들의 계조 값들을, 데이터 전압 생성기(122)로 순차적으로 제공할 수 있다. 또한, 송수신기(121)는 액티브 데이터 기간 중 클록 신호의 잠금 실패가 발생하는 경우, 오프 전압이 데이터 라인에 인가되도록 제1 잠금 실패 신호(FL1)를 발생시킬 수 있다.
액티브 데이터 기간(active data period)은 화소부(15)가 표시할 영상 프레임을 구성하는 계조 값들의 공급 기간일 수 있다. 수직 블랭크 기간(vertical blank period)은 이전 프레임의 액티브 데이터 기간과 현재 프레임의 액티브 데이터 기간의 과도기일 수 있다. 수직 블랭크 기간 동안에 클록 트레이닝, 프레임 설정, 더미 데이터 공급이 수행될 수 있다. 각각의 프레임 기간은 액티브 데이터 기간과 수직 블랭크 기간을 포함할 수 있다. 각각의 기간에 대해서 도 12를 참조하여 상세히 후술한다.
데이터 전압 생성기(122)는 송수신기(121)로부터 데이터 신호(DCD), 소스 쉬프트 클록(SSC), 및 제1 잠금 실패 신호(FL1)를 수신할 수 있다. 데이터 전압 생성기(122)는 소스 쉬프트 클록(SSC) 및 데이터 신호(DCD)에 포함된 제어 신호들 및 계조 값들을 이용하여 데이터 전압들을 생성할 수 있다.
데이터 전압 생성기(122)는 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 해당 주사 라인에 연결된 화소들의 계조 값들에 대응하는 데이터 전압들을 데이터 라인들(DLj~DLn)에 인가할 수 있다. 예를 들어, 제1 주사 라인(SLi)에 턴-온 레벨의 주사 신호가 인가될 때, 데이터 전압 생성기(122)는 제1 화소(PX1)의 계조 값에 대응하는 데이터 전압을 데이터 라인(DLj)에 인가할 수 있다.
오프 전압 생성기(123)는 블랙 계조 값에 대응하는 오프 전압을 생성할 수 있다. 스위치들(SWj~SWn)은 일단자가 데이터 라인들(DLj~DLn)에 연결되고, 타단자가 오프 전압 생성기(123)의 출력 단자에 연결될 수 있다.
오프 전압 생성기(123) 및 스위치들(SWj~SWn)은 제1 잠금 실패 신호(FL1)에 기초하여 오프 전압을 데이터 라인들(DLj~DLn)에 인가하거나 인가하지 않을 수 있다. 예를 들어, 제1 잠금 실패 신호(FL1)가 발생할 때, 스위치들(SWj~SWn)은 데이터 라인들(DLj~DLn)과 오프 전압 생성기(123)의 출력 단자를 연결시킬 수 있다(턴-온 상태). 따라서, 오프 전압이 데이터 라인들(DLj~DLn)에 인가될 수 있다. 예를 들어, 제1 잠금 실패 신호(FL1)가 발생하지 않은 상태에서, 스위치들(SWj~SWn)은 데이터 라인들(DLj~DLn)과 오프 전압 생성기(123)의 출력 단자를 전기적으로 분리시킬 수 있다(턴-오프 상태).
다만, 드라이버 유닛(120)은 스위치들(SWj~SWn)을 포함하지 않을 수도 있다. 예를 들어, 제1 잠금 실패 신호(FL1)가 발생할 때, 오프 전압 생성기(123)가 오프 전압을 생성하고, 그 외의 경우에는 오프 전압 생성기(123)가 오프 전압을 생성하지 않을 수 있다. 따라서, 스위치들(SWj~SWn)은 본 발명의 한 실시예를 구현하는 요소들이 될 수 있으나, 본 발명의 다른 실시예에서 배제될 수도 있는 요소들이다.
한 실시예에 따르면, 표시 장치(10)가 폴딩 상태인 제1 모드에서, 데이터 전압 생성기(122)는 제2 주사 라인(SLk)에 턴-온 레벨의 주사 신호가 인가될 때, 데이터 전압들을 출력하지 않을 수 있다.
이때, 오프 전압 생성기(123)는 제2 주사 라인(SLk)에 턴-온 레벨의 주사 신호가 인가될 때, 블랙 계조 값에 대응하는 오프 전압을 데이터 라인들(DLj~DLn)에 인가할 수 있다. 이때, 스위치들(SWj~SWn)은 턴-온 상태일 수 있다.
따라서, 본 실시예에서, 데이터 라인들(DLj~DLn)의 전압들이 미정의 상태(undefined state)에 있는 경우가 방지되며, 제2 영역(AR2)은 제1 모드에서 비발광할 수 있다. 또한, 데이터 전압 생성기(122)에서 데이터 전압들을 출력하기 위한 버퍼 유닛들이 구동되지 않으므로, 소비 전력이 저감될 수 있다. 오프 전압 생성기(123)는 블랙 계조 값에 대응하는 단일 레벨의 오프 전압만 생성하면 되므로, 하나의 버퍼 유닛만으로 구현될 수 있어 소비 전력이 매우 작다.
다른 실시예에 따르면, 제1 모드에서, 데이터 전압 생성기(122)는 제2 주사 라인(SLk)에 턴-온 레벨의 주사 신호가 인가될 때, 블랙 계조 값에 대응하는 데이터 전압을 데이터 라인들(DLj~DLn)에 인가할 수 있다. 이때, 데이터 전압 생성기(122)는 미리 정해진 지연 기간(delay period) 동안 블랙 계조 값에 대응하는 데이터 전압을 데이터 라인들(DLj~DLn)에 인가할 수 있다. 지연 기간의 시작 시점은 데이터 전압 생성기(122)가 제1 잠금 실패 신호(FL1)를 수신한 시점일 수 있다. 데이터 전압 생성기(122)는 지연 기간 이후에 데이터 전압들을 출력하지 않을 수 있다.
즉, 제1 모드에서, 지연 기간 동안 데이터 전압 생성기(122) 및 오프 전압 생성기(123)는, 동시에, 데이터 전압들 및 오프 전압을 데이터 라인들(DLj~DLn)에 각각 인가할 수 있다. 이러한 지연 기간을 통해서, 데이터 전압 생성기(122)가 데이터 전압들의 출력을 종료하기까지의 과도기에서 제2 화소(PX2)가 안정적으로 비발광할 수 있다. 즉, 과도기 중 데이터 전압 생성기(122) 및 오프 전압 생성기(123)가 모두 전압을 생성하지 않아 제2 화소(PX2)를 포함하는 화소 행이 발광하는 현상을 보다 확실하게 방지할 수 있다.
화소부(15)가 언폴딩된 상태인 제2 모드에서, 데이터 전압 생성기(122)는 제2 주사 라인(SLk)에 턴-온 레벨의 주사 신호가 인가될 때, 제2 화소(PX2)의 계조 값에 대응하는 데이터 전압을 데이터 라인(DLj)에 인가할 수 있다.
한편, 제2 모드에서, 오프 전압 생성기(123)는, 제2 주사 라인(SLk)에 턴-온 레벨의 주사 신호가 인가될 때, 오프 전압을 데이터 라인(DLj)에 인가하지 않을 수 있다. 예를 들어, 제2 모드에서, 스위치들(SWj~SWn)은 턴-오프 상태일 수 있다. 예를 들어, 제2 모드에서, 제1 잠금 신호(FL1)와 무관하게, 스위치들(SWj~SWn)은 항상 턴-오프 상태일 수 있다.
따라서, 제2 모드에서, 제1 영역(AR1) 및 제2 영역(AR2)은 영상을 표시할 수 있다.
도 8은 본 발명의 한 실시예에 따른 송수신기를 설명하기 위한 도면이다.
도 8을 참조하면, 본 발명의 한 실시예에 따른 송수신기(121)는 클록 데이터 복원기(clock data recovery circuit, 1211), 디코더(1212), 및 분주기(divider, 1213)를 포함할 수 있다.
클록 데이터 복원기(1211)는 클록 트레이닝 라인(SFC)에서 제공된 클록 트레이닝 신호 및 클록 데이터 라인(DCSL)에서 제공된 클록 데이터 신호를 이용하여 클록 신호(CLK)를 생성할 수 있다.
클록 데이터 복원기(1211)는 액티브 데이터 기간 중 클록 신호(CLK)의 잠금 실패가 발생하는 경우, 제1 잠금 실패 신호(FL1)를 발생시킬 수 있다.
디코더(1212)는 클록 신호(CLK)를 이용하여 클록 데이터 신호로부터 데이터 신호(DCD)를 샘플링할 수 있다.
분주기(1213)는 클록 신호(CLK)를 이용하여 주파수가 변환된 소스 쉬프트 클록(SSC)을 생성할 수 있다.
본 발명의 한 실시예에 따른 클록 데이터 복원기(1211)는 위상 주파수 검출기(PFD), 잠금 검출기(LFD), 위상 검출기(PD), 멀티플렉서(MUX), 차지 펌프(CP), 루프 필터(LPF), 및 전압 제어 발진기(VCO)를 포함할 수 있다.
타이밍 제어부(11)는 수직 블랭크 기간 중 적어도 일부 기간에서 클록 트레이닝 라인(SFC)에 제1 레벨(예를 들어, 로우 레벨)의 클록 트레이닝 신호를 인가하고, 수직 블랭크 기간의 나머지 기간 및 액티브 데이터 기간에서 클록 트레이닝 라인(SFC)에 제2 레벨(예를 들어, 하이 레벨)의 클록 트레이닝 신호를 인가할 수 있다. 또한, 타이밍 제어부(11)는 제1 레벨의 클록 트레이닝 신호가 인가될 때, 클록 데이터 라인(DCSL)에 클록 트레이닝 패턴(CTP)을 인가할 수 있다(도 12 참조).
전압 제어 발진기(voltage controlled oscillator, VCO)는 클록 신호(CLK)를 생성할 수 있다.
위상 주파수 검출기(phase frequency detector, PFD)는 클록 신호(CLK)와 클록 트레이닝 패턴(CTP)을 비교하여 제1 업(up) 신호 또는 제1 다운(down) 신호를 생성할 수 있다.
잠금 검출기(lock detector, LFD)는 제1 레벨의 클록 트레이닝 신호를 수신하는 동안, 클록 신호(CLK)와 클록 트레이닝 패턴(CTP)을 비교하여 클록 신호(CLK)의 잠금 여부를 검출할 수 있다. 예를 들어, 잠금 검출기(LFD)는, 제1 레벨의 클록 트레이닝 신호를 수신하는 동안 클록 신호(CLK)의 잠금이 실패한 경우, 제2 잠금 실패 신호(FL2)를 멀티플렉서(MUX)로 제공할 수 있다.
멀티플렉서(MUX)는 제2 잠금 실패 신호(FL2)를 수신한 경우, 위상 주파수 검출기(PFD)의 제1 업 신호 또는 제1 다운 신호를 통과시킬 수 있다. 이때, 멀티플렉서(MUX)는 위상 검출기(PD)의 출력 신호는 통과시키지 않을 수 있다. 즉, 클록 트레이닝 기간에는 위상 주파수 검출기(PFD)가 클록 신호(CLK)의 생성에 주로(mainly) 기여할 수 있다.
차지 펌프(charge pump, CP)는 멀티플렉서(MUX)로부터 출력되는 제1 업 신호에 따라 전하 공급량을 증가시키거나, 제1 다운 신호에 따라 전하 공급량을 감소시킬 수 있다.
루프 필터(loop filter, LPF)는, 예를 들어 커패시터를 포함할 수 있다. 루프 필터(LPF)는 차지 펌프(CP)의 전하 공급량에 맞춰 커패시터 일단에 그라운드 대비 제어 전압을 생성하게 된다. 이러한 제어 전압은 전압 제어 발진기(VCO)에 인가되고, 전압 제어 발진기(VCO)는 제어 전압에 따라 주파수 또는 위상이 제어된 클록 신호(CLK)를 생성할 수 있다.
이러한 일련의 과정 이후에 클록 신호(CLK)의 잠금이 성공한 경우, 잠금 검출기(LFD)는 잠금 성공 신호를 멀티플렉서(MUX)로 제공할 수 있다. 예를 들어, 잠금 성공 신호 및 제2 잠금 실패 신호(FL2)는 동일한 신호 라인에 제공되는 서로 다른 레벨의 전압 신호들일 수 있다.
멀티플렉서(MUX)는 잠금 성공 신호를 수신한 경우, 위상 검출기(PD)의 출력 신호를 통과시키고, 위상 주파수 검출기(PFD)의 출력 신호는 통과시키지 않을 수 있다. 즉, 액티브 데이터 기간에는 위상 검출기(PD)가 클록 신호(CLK)의 유지에 주로 기여할 수 있다.
위상 검출기(phase detector, PD)는 클록 신호(CLK)와 클록 데이터 신호를 비교하여 제2 업 신호 또는 제2 다운 신호를 생성할 수 있다. 이때, 클록 데이터 신호는 클록 신호(CLK)를 유지시키기 위한 데이터(예를 들어, 천이 비트(AD))를 일정한 시간 간격으로 포함할 수 있다(도 12 및 도 13 참조).
차지 펌프(CP)는 멀티플렉서(MUX)로부터 출력되는 제2 업 신호에 따라 전하 공급량을 증가시키거나, 제2 다운 신호에 따라 전하 공급량을 감소시킬 수 있다. 이에 따른 루프 필터(LPF) 및 전압 제어 발진기(VCO)의 동작은 전술한 바와 같다.
이러한 일련의 과정을 통해서, 액티브 데이터 기간 동안 클록 신호(CLK)의 위상이 유지될 수 있다.
예를 들어, 잠금 검출기(LFD)는 제2 레벨의 클록 트레이닝 신호가 인가되는 동안, 클록 신호(CLK)의 잠금 실패가 발생하는 경우, 제1 잠금 실패 신호(FL1)를 발생시킬 수 있다.
멀티플렉서(MUX)는 제1 잠금 실패 신호(FL1)가 발생하는 경우, 위상 검출기(PD) 및 위상 주파수 검출기(PFD)의 출력 신호들을 통과시키지 않을 수 있다.
잠금 검출기(LFD)는 제2 레벨의 클록 트레이닝 신호가 인가되는 동안 제1 잠금 실패 신호(FL1)를 계속 공급하다가, 제1 레벨의 클록 트레이닝 신호를 수신하면, 제1 잠금 실패 신호(FL1)의 공급을 중단할 수 있다.
도 11를 참조하여 후술하는 바와 같이, 액티브 데이터 기간 중 클록 신호(CLK)의 잠금 실패는 의도된 것일 수 있다. 이때에도 클록 신호(CLK)의 주파수 및 위상을 유지할 필요가 있으므로, 멀티플렉서(MUX)는 위상 검출기(PD) 및 위상 주파수 검출기(PFD)의 출력 신호들을 통과시키지 않아야 한다. 만약 멀티플렉서(MUX)는 위상 검출기(PD) 또는 위상 주파수 검출기(PFD)의 출력 신호들을 통과시키는 경우, 클록 신호(CLK)의 주파수가 점점 낮아져서 클록 신호(CLK)가 자신의 역할을 수행하지 못할 수도 있다.
예를 들어, 잠금 검출기(LFD)는 액티브 데이터 기간 동안 클록 신호(CLK)의 잠금 실패가 발생하는 경우, 제1 잠금 실패 신호(FL1)를 발생시킬 수도 있다. 예를 들어, 잠금 검출기(LFD)는 턴-온 레벨의 주사 신호들의 공급 기간 중 클록 신호(CLK)의 잠금 실패가 발생하는 경우, 제1 잠금 실패 신호(FL1)를 발생시킬 수도 있다.
도 9는 본 발명의 한 실시예에 따른 데이터 전압 생성기를 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 한 실시예에 따른 데이터 전압 생성기(122)는 쉬프트 레지스터(SHR), 샘플링 래치(SLU), 홀딩 래치(HLU), 디지털 아날로그 변환기(DAU), 출력 버퍼(BFU), 및 버퍼 전원 공급기(BSP)를 포함할 수 있다.
송수신기(121)로부터 수신된 데이터 신호(DCD)는 소스 스타트 펄스(SSP, source start pulse), 계조 값들(GD), 소스 출력 인에이블 신호(SOE, source output enable) 등을 포함할 수 있다.
쉬프트 레지스터(SHR)는 소스 쉬프트 클록(SSC)의 1 주기마다 소스 스타트 펄스(SSP)를 쉬프트시키면서 샘플링 신호들을 순차적으로 생성할 수 있다. 샘플링 신호들의 개수는 데이터 라인들(DLj~DLn)의 개수와 대응할 수 있다. 예를 들어, 샘플링 신호들의 개수는 데이터 라인들(DLj~DLn)의 개수와 동일할 수 있다. 다른 예를 들어, 표시 장치(10)가 데이터 구동부(12)와 데이터 라인들(DLj~DLn) 사이에 디멀티플렉서를 더 포함한다면, 샘플링 신호들의 개수는 데이터 라인들(DLj~DLn)의 개수보다 작을 수도 있다. 설명의 편의를 위해서, 이하에선 디멀티플렉서가 없는 경우를 가정한다.
샘플링 래치(SLU)는 데이터 라인들(DLj~DLn)의 개수와 대응하는 개수의 샘플링 래치 유닛들을 포함할 수 있고, 타이밍 제어부(11)로부터 영상 프레임에 대한 계조 값들(GD)을 순차적으로 제공받을 수 있다. 샘플링 래치(SLU)는 쉬프트 레지스터(SHR)로부터 순차적으로 공급받은 샘플링 신호들에 응답하여, 타이밍 제어부(11)로부터 순차적으로 제공받은 계조 값들(GD)을 대응하는 샘플링 래치들에 저장할 수 있다.
홀딩 래치(HLU)는 데이터 라인들(DLj~DLn)의 개수와 대응하는 개수의 홀딩 래치 유닛들을 포함할 수 있다. 홀딩 래치부(HLU)는 소스 출력 인에이블 신호(SOE)가 입력될 때, 샘플링 래치 유닛들에 저장된 계조 값들(GD)을 홀딩 래치 유닛들에 저장할 수 있다.
디지털-아날로그 변환기(DAU)는 데이터 라인들(DLj~DLn)의 개수와 대응하는 개수의 디지털-아날로그 변환 유닛들을 포함할 수 있다. 예를 들어, 디지털-아날로그 변환 유닛들의 개수는 데이터 라인들(DLj~DLn)의 개수와 동일할 수 있다. 각각의 디지털-아날로그 변환 유닛들은 대응하는 홀딩 래치에 저장된 계조 값(GD)에 대응하는 계조 전압(GV)을 대응하는 데이터 라인에 인가할 수 있다.
계조 전압(GV)은 계조 전압 생성부(미도시)로부터 제공될 수 있다. 계조 전압 생성부는 적색 계조 전압 생성부, 녹색 계조 전압 생성부, 및 청색 계조 전압 생성부를 포함할 수 있다. 이때, 각 계조에 대응하는 휘도가 감마 곡선을 따르도록, 계조 전압(GV)이 설정될 수 있다.
출력 버퍼(BFU)는 버퍼 유닛들(BUFj~BUFn)을 포함할 수 있다. 예를 들어, 각각의 버퍼 유닛들(BUFj~BUFn)은 연산 증폭기(operational amplifier)일 수 있다. 각각의 버퍼 유닛들(BUFj~BUFn)은 전압 팔로워(voltage follower) 형태로 구성되어 디지털-아날로그 변환 유닛의 출력을 대응하는 데이터 라인에 인가할 수 있다. 예를 들어, 각각의 버퍼 유닛들(BUFj~BUFn)의 반전 단자는 자신의 출력 단자와 연결되고, 비반전 단자는 디지털-아날로그 변환 유닛의 출력 단자와 연결될 수 있다. 버퍼 유닛들(BUFj~BUFn)의 출력들은 데이터 전압들일 수 있다.
예를 들어, j 번째 버퍼 유닛(BUFj)은 j 번째 데이터 라인(DLj)에 출력 단자가 연결되고, 버퍼 전원 전압(VDD) 및 그라운드 전원 전압(GND)을 제공받을 수 있다. 버퍼 전원 전압(VDD)은 버퍼 유닛(BUFj)의 출력 전압(즉, 데이터 전압)의 상한을 결정할 수 있다. 또한, 그라운드 전원 전압(GND)은 버퍼 유닛(BUFj)의 출력 전압의 하한을 결정할 수 있다. 버퍼 유닛(BUFj)은 그 구성에 따라 버퍼 전원 전압(VDD) 및 그라운드 전원 전압(GND)이 아닌 다른 전압들이 더 인가될 수도 있다. 이러한 다른 전압들은 버퍼 유닛(BUFj)의 슬루율(slew rate)을 결정하는 제어 전압들일 수 있다. 이러한 제어 전압들은 버퍼 유닛(BUFj)의 출력 전압의 상한 또는 하한을 결정하는 전압들이 아닌 점에서, 버퍼 전원 전압(VDD)과 차이가 있다.
버퍼 전원 공급기(BSP)는 버퍼 유닛들(BUFj~BUFn)에 버퍼 전원 전압(VDD)을 제공할 수 있다. 예를 들어, 버퍼 전원 공급기(BSP)는 제1 잠금 실패 신호(FL1)가 발생하는 경우 버퍼 전원 전압(VDD)의 공급을 중단할 수 있다. 따라서, 출력 버퍼(BFU)의 소비 전력이 감소될 수 있다.
실시예에 따라, 버퍼 전원 공급기(BSP)는 제1 잠금 실패 신호(FL1)가 발생하는 경우 미리 정해진 지연 기간 이후에 버퍼 전원 전압(VDD)의 공급을 중단할 수 있다. 관련 실시예는 도 7에 대한 설명을 참조한다.
도 10은 본 발명의 한 실시예에 따른 오프 전압 생성기를 설명하기 위한 도면이다.
도 10을 참조하면, 도 7의 오프 전압 생성기(123)가 버퍼 유닛(123')으로 구성된 실시예가 도시된다.
버퍼 유닛(123')은 연산 증폭기를 포함할 수 있다. 버퍼 유닛(123')은 전압 팔로워 형태로 구성되어 오프 전압(Voff)을 데이터 라인들(DLj~DLn)에 인가할 수 있다. 예를 들어, 버퍼 유닛(123')의 반전 단자는 출력 단자와 연결되고, 비반전 단자는 오프 전압(Voff)을 수신할 수 있다. 관련 실시예는 도 7에 대한 설명을 참조한다.
도 11 내지 도 14는 본 발명의 한 실시예에 따른 타이밍 제어부에서 제공하는 신호들을 설명하기 위한 도면이다.
각각의 영상 프레임에 대한 프레임 기간은 수직 블랭크 기간과 액티브 데이터 기간을 포함할 수 있다. 예를 들어, n 번째 프레임 기간(FRPn)은 n 번째 수직 블랭크 기간(VBPn) 및 n 번째 액티브 데이터 기간(ADPn)을 포함할 수 있다.
액티브 데이터 기간들(ADP(n-1), ADPn)은 화소부(15)가 표시할 영상 프레임을 구성하는 계조 값들의 공급 기간일 수 있다. 계조 값들은 픽셀 데이터(PXD)에 포함될 수 있다.
수직 블랭크 기간(VBPn)은 이전 프레임의 액티브 데이터 기간(ADP(n-1))과 현재 프레임의 액티브 데이터 기간(ADPn) 사이에 위치할 수 있다. 수직 블랭크 기간(VBPn) 동안에 클록 트레이닝, 프레임 설정, 더미 데이터 공급이 수행될 수 있다. 수직 블랭크 기간(VBPn)은 더미 데이터(DMD)의 공급 기간, 클록 트레이닝 패턴(CTP)의 공급 기간, 프레임 데이터(FRD)의 공급 기간, 및 더미 데이터(DMD)의 공급 기간을 순차적으로 포함할 수 있다.
타이밍 제어부(11)는 수직 블랭크 기간(VBPn) 중 클록 트레이닝 라인(SFC)에 제1 레벨(예를 들어, 로우 레벨(L))의 신호가 인가함으로써, 클록 데이터 라인(DCSL)에 클록 트레이닝 패턴(CTP)이 공급되고 있음을 데이터 구동부(12)에 알릴 수 있다. 타이밍 제어부(11)는 클록 트레이닝 패턴(CTP)이 공급되지 않을 때는 클록 트레이닝 라인(SFC)에 제2 레벨(예를 들어, 하이 레벨(H))의 신호를 인가할 수 있다.
도 12를 참조하면, 예시적인 클록 트레이닝 패턴(CTP)이 도시된다. 예를 들어, 클록 트레이닝 패턴(CTP)은 10 비트(AD, D0, D1, D2, D3, D4, D5, D6, D7, D8)가 단위 데이터를 구성할 수 있다. 클록 데이터 라인(DCSL)에 단위 데이터가 공급되는 기간을 1 주기라고 할 수 있다. 각 단위 데이터는 하이 레벨 대 로우 레벨의 비율이 6대 4 및 4대 6을 반복하고 있다. 클록 트레이닝 패턴(CTP)은 제품에 따라 달리 설정될 수 있다.
도 13을 참조하면, 예시적인 데이터 제어 신호들(HBP, SOL, CONF)이 도시되어 있다. 예를 들어, 데이터 제어 신호들(HBP, SOL, CONF)은 10 비트(AD, D0, D1, D2, D3, D4, D5, D6, D7, D8)가 단위 데이터를 이룰 수 있다. 각각의 단위 데이터는 천이 비트(AD)를 포함하고 있다. 제품에 따라 달리 설정될 수 있지만, 천이 비트(AD)는 직전 비트와 레벨이 다르도록 설정될 수 있다. 제품에 따라, 천이 비트(AD)는 이후 비트와 레벨이 다르도록 설정될 수도 있다.
수평 블랭크 기간 신호(horizontal blank period signal, HBP)는 픽셀 데이터(PXD)에 대응하는 화소 행(예를 들어, 동일한 주사 라인에 연결된 화소들)이 변경됨을 드라이버 유닛(120)에 알릴 수 있다. 본 실시예에서는 수평 블랭크 기간 신호(HBP)가 1110011000으로 구성되었지만, 이는 제품에 따라 달라질 수 있다.
라인 시작 신호(start of line, SOL)는 변경된 화소 행에 대한 신호의 공급이 시작됨을 드라이버 유닛(200)에 알릴 수 있다. 본 실시예에서는 라인 시작 신호(SOL)의 단위 데이터열이 1111111111로 구성되었지만, 이는 제품에 따라 달라질 수 있다.
설정 신호(CONF)는 드라이버 유닛(120)의 동작 옵션(option)을 포함할 수 있다. 예를 들어, 설정 신호(CONFp)는 후속하는 데이터가 픽셀 데이터(PXD) 또는 더미 데이터(DMD)임을 가리킬 수 있다. 예를 들어, 설정 신호(CONFf)는 후속하는 데이터가 프레임 데이터(FRD)임을 가리킬 수 있다.
본 실시예에서, 타이밍 제어부(11)는 클록 신호(CLK)의 잠금 실패를 의도적으로 유발시킬 수 있다. 예를 들어, 타이밍 제어부(11)는 클록 데이터 신호 중 클록 신호(CLK)를 유지시키기 위한 데이터(예를 들어, 천이 비트(AD))를 전송하지 않음으로써 잠금 실패를 유발시킬 수 있다. 예를 들어, 타이밍 제어부(11)는 클록 데이터 신호의 전압 레벨을 일정 기간 이상 유지함으로써 잠금 실패를 유발시킬 수 있다.
예를 들어, 설정 신호(CONFo)는 다른 설정 신호들(CONFp, CONFf)과 달리, 일정 기간 동안 천이 비트(AD)를 포함하지 않을 수 있다. 일정 기간은 2 주기(2 개 단위 데이터에 상응함) 이상일 수 있다. 예를 들어, 일정 기간은 4 주기(4 개 단위 데이터에 상응함)에 해당할 수 있다.
예를 들어, 설정 신호(CONFo)는 다른 설정 신호들(CONFp, CONFf)과 달리, 일정 기간 동안 클록 데이터 신호의 전압 레벨을 일정 기간 이상 유지함으로써 잠금 실패를 유발시킬 수 있다. 도 15를 참조하면, 설정 신호(CONFo)가 일정 기간 동안 로우 레벨을 유지함이 예시적으로 도시되어 있다. 다른 예를 들어, 설정 신호(CONFo)는 일정 기간 동안 하이 레벨을 유지할 수도 있다. 일정 기간은 2 주기 이상일 수 있다. 예를 들어, 일정 기간은 4 주기에 해당할 수 있다.
상술한 실시예에 따르면, 타이밍 제어부(11)가 클록 데이터 라인(DCSL)에 설정 신호(CONFo)를 전송하는 경우 일정 기간 동안 천이 비트(AD)가 존재하지 않게 되어, 위상 검출기(PD)가 적절히 동작할 수 없게 된다. 따라서, 클록 신호(CLK)의 잠금이 실패하게 되고, 잠금 검출기(LFD)는 제1 잠금 실패 신호(FL1)를 발생시킬 수 있다.
도시되진 않았지만, 픽셀 데이터(PXD)는 단위 데이터의 천이 비트(AD)를 제외한 나머지 비트(D0, D1, D2, D3, D4, D5, D6, D7, D8)가 대응하는 화소의 계조 값을 표현할 수 있다. 픽셀 데이터(PXD)의 구성은 제품에 따라 달라질 수 있다.
오프 데이터(OFD)는 블랙 계조 값들을 포함할 수 있다. 따라서, 데이터 전압 생성기(122)는 전술한 지연 기간 동안 블랙 계조 값들에 대응하는 데이터 전압들을 데이터 라인들에 인가할 수 있다.
타이밍 제어부(11)는, 오프 데이터(OFD)의 전송 이후에, 데이터 구동부(12)로 어떠한 신호도 전송하지 않거나, 최소한의 신호만 전송할 수 있다. 따라서, 타이밍 제어부(11)의 송신기의 소비 전력이 저감될 수 있다.
데이터 구동부(12)는, 오프 데이터(OFD)의 수신 이후에, 타이밍 제어부(11)로부터 어떠한 신호도 수신하지 않거나, 최소한의 신호만 수신할 수 있다. 예를 들어, 송수신기(121)가 동작하지 않을 수 있다. 따라서, 데이터 구동부(12)의 소비 전력이 저감될 수 있다.
한 실시예에 따르면, 타이밍 제어부(11)는 프레임 데이터(FRD)에 해당 영상 프레임은 제1 모드(폴딩 모드)로 동작할 것임을 알리는 제1 모드 정보를 포함시킬 수 있다. 이로써, 타이밍 제어부(11)는 제1 잠금 실패 신호(FL1)가 단순한 오류(malfunction)가 아니라, 의도된 잠금 실패임을 드라이버 유닛(120)에 알릴 수 있다. 따라서, 드라이버 유닛(120)에 오류(malfunction)에 대비한 복원 기능이 포함되어 있는 경우, 그러한 복원 기능은 본 실시예의 의도된 잠금 실패의 경우와 구분되어 실행될 수 있다.
또한, 도 8의 실시예에서 잠금 실패가 클록 트레이닝 패턴(CTP) 전송 후 프레임 데이터(FRD) 전송 전에 일어날 수도 있다. 이러한 잠금 실패는 의도된 잠금 실패가 아님에도, 도 8의 잠금 검출기(LFD)는 제1 잠금 실패 신호(FL1)를 생성할 수 있다. 프레임 데이터(FRD)에 제1 모드 정보를 포함시키는 경우, 드라이버 유닛(120)은 클록 트레이닝 패턴(CTP) 전송 후 프레임 데이터(FRD) 전송 전에 일어난 제1 잠금 실패 신호(FL1)를 예외 처리하여, 오류(malfunction)가 발생한 것임을 인식할 수도 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
120: 드라이버 유닛
121: 송수신기
122: 데이터 전압 생성기
123: 오프 전압 생성기
SWj~SWn: 스위치들
Dj~Dn: 데이터 라인들
DCSL: 클록 데이터 라인
SFC: 클록 트레이닝 라인

Claims (20)

  1. 제1 주사 라인 및 데이터 라인에 연결된 제1 화소;
    제2 주사 라인 및 상기 데이터 라인에 연결된 제2 화소; 및
    상기 데이터 라인에 연결된 데이터 구동부를 포함하고,
    상기 데이터 구동부는:
    상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제1 화소의 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는 데이터 전압 생성기; 및
    제1 모드에서, 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 블랙 계조 값에 대응하는 오프 전압을 상기 데이터 라인에 인가하는 오프 전압 생성기를 포함하는,
    표시 장치.
  2. 제1 항에 있어서,
    폴딩 라인을 경계로 하여 이격되는 제1 영역 및 제2 영역을 포함하는 화소부를 더 포함하고,
    상기 제1 화소는 상기 제1 영역에 위치하고,
    상기 제2 화소는 상기 제2 영역에 위치하고,
    상기 제1 모드에서 상기 화소부는 상기 폴딩 라인을 기준으로 폴딩된 상태인,
    표시 장치.
  3. 제2 항에 있어서,
    상기 화소부가 언폴딩된 상태(unfolded state)인 제2 모드에서, 상기 데이터 전압 생성기는, 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제2 화소의 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는,
    표시 장치.
  4. 제3 항에 있어서,
    제2 모드에서, 상기 오프 전압 생성기는, 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 오프 전압을 상기 데이터 라인에 인가하지 않는,
    표시 장치.
  5. 제1 항에 있어서,
    상기 데이터 구동부는, 액티브 데이터 기간 중 상기 데이터 전압 생성기에 화소들의 계조 값들을 순차적으로 제공하는 송수신기를 더 포함하고,
    상기 송수신기는 상기 액티브 데이터 기간 중 클록 신호의 잠금 실패가 발생하는 경우, 상기 오프 전압이 상기 데이터 라인에 인가되도록 잠금 실패 신호를 발생시키는,
    표시 장치.
  6. 제5 항에 있어서,
    일단자가 상기 데이터 라인에 연결되고, 타단자가 상기 오프 전압 생성기의 출력 단자에 연결된 스위치를 더 포함하고,
    상기 스위치는 상기 잠금 실패 신호가 발생할 때, 상기 데이터 라인과 상기 오프 전압 생성기의 출력 단자를 연결시키는,
    표시 장치.
  7. 제5 항에 있어서,
    상기 데이터 전압 생성기는 상기 데이터 전압을 생성하는 버퍼 유닛 및 상기 버퍼 유닛의 버퍼 전원 전압을 공급하는 버퍼 전원 공급기를 포함하고,
    상기 버퍼 전원 공급기는 상기 잠금 실패 신호가 발생하는 경우 상기 버퍼 전원 전압의 공급을 중단하는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 버퍼 전원 공급기는 상기 잠금 실패가 발생하는 경우 미리 정해진 지연 기간 이후에 상기 버퍼 전원 전압의 공급을 중단하는,
    표시 장치.
  9. 제8 항에 있어서,
    상기 데이터 전압 생성기는, 상기 지연 기간 동안 상기 블랙 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는,
    표시 장치.
  10. 제1 항에 있어서,
    상기 데이터 전압 생성기는, 상기 제1 모드에서, 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 블랙 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는,
    표시 장치.
  11. 제5 항에 있어서,
    상기 데이터 구동부로 클록 데이터 신호를 전송하는 타이밍 구동부를 더 포함하고,
    상기 타이밍 구동부는 상기 클록 데이터 신호 중 상기 클록 신호를 유지시키기 위한 데이터를 전송하지 않음으로써 상기 잠금 실패를 유발시키는,
    표시 장치.
  12. 제5 항에 있어서,
    상기 데이터 구동부로 클록 데이터 신호를 전송하는 타이밍 구동부를 더 포함하고,
    상기 타이밍 구동부는 상기 클록 데이터 신호의 전압 레벨을 일정 기간 이상 유지함으로써 상기 잠금 실패를 유발시키는,
    표시 장치.
  13. 제5 항에 있어서,
    상기 송수신기는 상기 액티브 데이터 기간 동안 동작하는 위상 검출기 및 상기 위상 검출기의 출력에 대응하여 전하 공급량을 결정하는 차지 펌프를 포함하고,
    상기 차지 펌프는 상기 액티브 데이터 기간 중 상기 잠금 실패가 발생하는 경우 상기 위상 검출기와 전기적으로 분리되는,
    표시 장치.
  14. 폴딩 라인을 경계로 하여 이격된 제1 영역 및 제2 영역을 포함하는 표시 장치가 상기 폴딩 라인을 기준으로 폴딩되는 단계;
    상기 제1 영역의 제1 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제1 주사 라인에 연결된 제1 화소의 계조 값에 대응하는 데이터 전압을 데이터 라인에 인가하는 단계; 및
    상기 제2 영역의 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 블랙 계조 값에 대응하는 오프 전압을 상기 데이터 라인에 인가하는 단계를 포함하는,
    표시 장치의 구동 방법.
  15. 제14 항에 있어서,
    상기 표시 장치가 상기 폴딩 라인을 기준으로 언폴딩(unfolding)되는 단계;
    상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제1 화소의 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는 단계; 및
    상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 인가될 때, 상기 제2 주사 라인에 연결된 제2 화소의 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  16. 제14 항에 있어서,
    상기 표시 장치가 폴딩된 상태에서, 턴-온 레벨의 주사 신호들의 공급 기간 중 클록 신호의 잠금 실패가 발생하는 경우를 조건으로 하여 상기 오프 전압이 상기 데이터 라인에 인가되는,
    표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 잠금 실패가 발생하는 경우, 상기 데이터 전압을 생성하는 버퍼 유닛에 대한 버퍼 전원 전압의 공급을 중단시키는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  18. 제17 항에 있어서,
    상기 잠금 실패가 발생하는 경우, 미리 정해진 지연 기간 이후에 상기 버퍼 전원 전압의 공급을 중단시키는,
    표시 장치의 구동 방법.
  19. 제18 항에 있어서,
    상기 지연 기간 동안 상기 블랙 계조 값에 대응하는 데이터 전압을 상기 데이터 라인에 인가하는 단계를 더 포함하는,
    표시 장치의 구동 방법.
  20. 제19 항에 있어서,
    상기 블랙 계조 값에 대응하는 상기 데이터 전압이 상기 데이터 라인에 인가되는 기간과 상기 오프 전압이 상기 데이터 라인에 인가되는 기간은 적어도 일부 기간이 중첩되는,
    표시 장치의 구동 방법.
KR1020190089864A 2019-07-24 2019-07-24 표시 장치 및 표시 장치의 구동 방법 KR20210013423A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190089864A KR20210013423A (ko) 2019-07-24 2019-07-24 표시 장치 및 표시 장치의 구동 방법
US16/899,779 US11183139B2 (en) 2019-07-24 2020-06-12 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190089864A KR20210013423A (ko) 2019-07-24 2019-07-24 표시 장치 및 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR20210013423A true KR20210013423A (ko) 2021-02-04

Family

ID=74189327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190089864A KR20210013423A (ko) 2019-07-24 2019-07-24 표시 장치 및 표시 장치의 구동 방법

Country Status (2)

Country Link
US (1) US11183139B2 (ko)
KR (1) KR20210013423A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080010789A (ko) 2006-07-28 2008-01-31 삼성전자주식회사 표시 장치 및 표시 장치의 구동 방법
US9712749B2 (en) * 2014-02-27 2017-07-18 Google Technology Holdings LLC Electronic device having multiple sides
TWI679624B (zh) * 2014-05-02 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
US10747360B2 (en) * 2018-05-03 2020-08-18 Silicon Works Co., Ltd. Display device and driver thereof

Also Published As

Publication number Publication date
US20210027739A1 (en) 2021-01-28
US11183139B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
US11830438B2 (en) Display device
JP4794994B2 (ja) データ駆動回路とこれを利用した発光表示装置及びその駆動方法
KR20210114578A (ko) 화소 회로
US11315475B2 (en) Pixel driving circuit, driving method thereof, and display device
KR20210013505A (ko) 표시 장치
US11968289B2 (en) Clock data recovery circuit and display device including the same
US11398178B2 (en) Pixel driving circuit, method, and display apparatus
US11250783B2 (en) Gate driver on array circuit, pixel circuit of an AMOLED display panel, AMOLED display panel, and method of driving pixel circuit of AMOLED display panel
US11348519B2 (en) Display device displaying frames at different driving frequencies utilizing first and second gamma voltage generators and a gap controller
KR102654591B1 (ko) 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
JP3856001B2 (ja) 表示コントローラ、表示システム及び表示制御方法
KR20200137075A (ko) 표시 장치 및 그의 구동 방법
US10803811B2 (en) Display apparatus, driver for driving display panel and source driving signal generation method
US11183139B2 (en) Display device and driving method thereof
KR20190136396A (ko) 표시 장치
KR20220141965A (ko) 표시 장치
KR20210048657A (ko) 표시 장치 및 그 구동 방법
US11910662B2 (en) Display device using a simultaneous light emitting method and driving method thereof
US20230360589A1 (en) Display device and method of driving the same
US11984058B2 (en) Scan driver
KR102670814B1 (ko) 표시 장치 및 그 구동 방법
CN117594020A (zh) 显示装置
KR20210061077A (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치
CN113614819A (zh) 显示装置
KR20210061086A (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right