CN1262985C - 垂直锁定输入输出视频信号的方法和装置 - Google Patents

垂直锁定输入输出视频信号的方法和装置 Download PDF

Info

Publication number
CN1262985C
CN1262985C CNB008148694A CN00814869A CN1262985C CN 1262985 C CN1262985 C CN 1262985C CN B008148694 A CNB008148694 A CN B008148694A CN 00814869 A CN00814869 A CN 00814869A CN 1262985 C CN1262985 C CN 1262985C
Authority
CN
China
Prior art keywords
output
frequency
vertical
input
resolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008148694A
Other languages
English (en)
Other versions
CN1384959A (zh
Inventor
B·R·塔拉西
D·D·闯恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RGB Systems Inc
Original Assignee
RGB Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RGB Systems Inc filed Critical RGB Systems Inc
Publication of CN1384959A publication Critical patent/CN1384959A/zh
Application granted granted Critical
Publication of CN1262985C publication Critical patent/CN1262985C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/10—Adaptations for transmission by electrical cable
    • H04N7/102—Circuits therefor, e.g. noise reducers, equalisers, amplifiers
    • H04N7/104—Switchers or splitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/642—Multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4113—PC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Abstract

本发明公开了一种垂直锁定输入和输出图像帧频的方法和装置。该输出的垂直同步脉冲无论输入的格式和频率如何都在相位上与输入的垂直同步脉冲锁定。输出分辨率、水平刷新速率以及延迟都可由用户选择。两个锁相环串联从而垂直锁定输入和输出帧。锁定输入和输出帧之间的垂直同步脉冲可在输出的图像中消除不同输入帧的像素干扰。第一个锁相环生成输出像素时钟以满足用户的显示喜好，但不能精确表示出图像锁定所需的输出像素时钟，这是因为当前的锁相环采用整除数。第二个锁相环可调节其输出直到完成锁定为止，该输出就是第一锁相环的参考频率。

Description

垂直锁定输入输出视频信号的方法和装置
发明背景
1. 技术领域
本发明涉及模拟和数字信号的处理，本发明特别涉及一种输出频率与输入频率不同时用来切换、扫描转换(conversion)、定标及处理的电路和系统。
2. 背景技术
切换器(switcher)是一种将输入源连接到输出设备或系统的装置。通常一个切换器可使用户在多个类型的输入信号源或连接器之间选择一个输出。此外，各种类型的切换器具有不同的元器件、性能、选项以及附件。
2.1 图形环境
对于数字显示技术来说，图形切换器(Graphics Switcher——GS)是一种设备，它能够对多个模拟和数字输入信号进行选择然后将其送到各个所选的输出设备，如显示器。图1展示的是根据本发明一实施例的一种典型的图像环境，其中各种数字显示技术都通过一个图形切换器来连接。
因此，图形切换器100每次都可从视频摄像机102、VCR104、DVD106、TV的视频、音/像系统、以及计算机110、112和114中选取一个输入信号并将其显示在一个显示装置120上。例如，当想对两个图像不同的计算机输入110和114进行显示时，图形切换器100可将这两个计算机物理连接到显示设备上，然后从两个计算机中选择一个输入并在显示装置120上进行显示。其它几例图形切换器都用于特定图像的生成，而在工业装置或安全方面则用来在摄像机的多个输入之间进行切换从而在监视器或显示系统上显示特定的区域。
图形切换器的典型输入包括：计算机、TV视频、复合视频、红-绿-蓝(RGB)视频、S-视频、D-1(数字)视频、计算机的输入(如VGA、SVGA以及Mac视频格式)、摄像机、VCR以及其它各种合适的音频/视频输入。此外，这些输入可来自不同的物理位置。例如，为了在一个较大的显示屏上形成一个图形，可用一个切换器在各个输入之间进行切换，这些输入可来自房间一端的计算机、另一个房间的计算机、正在对演出进行摄像的摄像机以及视频会议系统。
同样，需要一个切换器为各种显示源或显示格式提供输出。这些输出的举例包括：LCD显示板(带有高分辨率LCD投影仪)、DLP显示器(带有高分辨率的DLP投影仪)、高分辨率的等离子显示器、TV、CRT显示器122和124(如VGA、SVGA以及Mac视频格式)、立体声系统以及其它各种合适的音频/视频输出。例如，用于商业显示的数字投影仪将数字寻址单元提供给LCD显示板、DLP显示板、数字式亮度处理设备以及其它各种设备。
TV信号具有固定数目的水平扫描线。在PAL和SECAM制式中其为625，在NTSC制式中其是525。然而并非所有这些线都是可见的。事实上，在PAL和SECAM制式中仅有576根，在NTSC制式中仅有483根扫描线可被TV观众看见，其余的叫盲线(blanking line)，这些盲线不含图像信息，隐藏在屏幕的顶部和底部。
与之相反的是，计算机显示器上的水平扫描线的数量可在很大范围内变化，其可从较低分辨率的480线或更少的水平扫描线到较高分辨率的1280线或更多。许多计算机中都有视频卡，这可使用户在几种不同的显示分辨率之间进行选择。
显示分辨率越高，图像细节或文本也越清晰。例如，水平扫描线为768的计算机屏幕可比扫描线仅为480根的计算机图像或者由576根扫描线构成的TV图像包含并显示出更多的内容。TV视频图像相对较少的水平扫描线限制了其显示非常小的文本或其它较为复杂的图像细节的能力。
TV的视频要么是NTSC、PAL的标准，要么是SECAM标准，这些标准规定了图像的线数、色彩的构成以及扫描线在屏幕上从上到下的扫描速度(刷新率)。然而，实际上，在PAL、NTSC以及SECAM制式下有多种信号格式能满足这些标准。复合视频是最普遍使用的格式。在复合视频中，所有的视频信息(如红、绿、蓝(RGB)以及同步信息)都组合到一个信号中。能够提供更高图像质量的S-视频则将色度(颜色)与亮度和同步信息分离开来。PAL和NTSC的其它变形包括15kHz的RGB、分量视频以及D-1(数字)视频。
尽管所有这些格式在视频信息组合到一个信号中的方式上各不相同，但它们仍存在一些相同的内容。它们均是隔行扫描的、它们要么具有576(PAL和SECAM)根可见的扫描线要么具有483(NTSC)根可见的扫描线、它们都具有一个确定的不变的刷新速率。对于PAL来说，两次隔行扫描场组成一个“帧”，并且每秒在屏幕上绘制25次(速率为25Hz)，对于NTSC来说，每秒绘制30次(30Hz)。
与TV的视频信号不同，计算机的视频信号没有一个必须遵守的标准。如上面所说的那样，计算机的显示分辨率可在很宽的范围内变化。同样计算机的刷新速率也在一个较宽的范围内变化，大多数都在60到85Hz之间变化。并且，尽管大多数计算机的显示都是非隔行扫描，但某些视频显示卡也提供隔行扫描的选项。然而，所有的计算机视频信号均采用相同的方式为显示器提供色度和亮度信息。所有的VGA、SVGA以及Mac视频格式都将红、绿、蓝等信息以单独的信号进行转输。但是，不同的计算机在将同步信息组合到色彩信号时所采用的方式有所不同。通过使红、绿和蓝彼此分开，计算机显示器可以以最小的失真度显示出更宽的色彩范围。
2.2 切换器的类型
为了支持如此多种的模拟和数字输入输出，人们已开发出多种切换器和多“线”切换器。例如，音频/视频(A/V)切换器，VGA、Mac以及RGB切换器，系统切换器，阵列式切换器。此外，与输入输出混合切换(switch)相关的多种信号特性使得切换器的选择和附件也有很多。
例如，一组A/V切换器可从六个可选的输入中接收NTSC/PAL/SECAM复合视频信号和S-视频信号以及两路立体声信号。然后，通过所接收的视频音频格式的类型或组合将该组信号的每一种模式都区分开来。
另一组切换器，VGA、Mac和RGB切换器，用于简单路由选择。该组切换器的一个模式被用于切换仅仅一种特定的计算机类型的信号，如VGA或Mac。作为选择，可用另一种模式来使输入更为灵活以接收VGA和Mac视频信号。
还有一种更为复杂的切换器，系统切换器，其可兼容所有类型的数字控制式投影仪并且实际上接收所有类型的信号源信号。因此，系统切换器能够很容易地在计算机、A/V元件以及音源之间进行切换。此外，加上一个附件就能使系统切换器与投影仪相连，并且这就好像该转换器与投影仪牌子相同似的被该投影仪接受。
还有一种较特殊的切换器——阵列切换器，其可将多个输入发送到多个输出上。例如，1号输入(如摄像机102)被传递到1号输出(如预览监视器124)或2号输出(如节目监视器122)；2号输入(如PC计算机110)被传递到3号输出(如节目监视器122)和4号输出(如数字显示器120)；等等，其中可采用任意组合。这样，阵列图像切换器就可对大多数视频和RGB格式下的多个输入输出进行切换。阵列切换器通常用于诸如图形显示、数字显示以及娱乐等场合中。这些场合均要求将多个输入源(计算机、摄像机、DVD播放器等)切换到多个输出位置(监视器、投影仪、视频会议CODEC)。加入一个自动切换附件可使切换器在检测到输入信号发生变化时在各种类型的输入和/或输出之间进行自动切换。因此，根据切换器类型和需求的不同，切换器可具有各种不同的信号转换和处理功能。例如图形切换器可包括扫描转换、定标、过滤以及品质所需的其它功能。
定标器例如当图像尺寸与显示设备不匹配时，在不改变图像形状的条件下改变图像的尺寸。因此，定标器的主要作用在于其能够改变其输出率从而与显示设备的能力相匹配。这一点在数字显示设备中特别有用，因为数字显示设备以固定的阵列形成图像，并且为了使数字显示设备提供最优的光线输出，将所有的阵列都将被用上。图2所示是本发明一实施例中的一种数字式显示设备，其中包括用于显示图像的像素阵列。因此，定标器的目的是使输出更为灵活，这样输入的图像就能按比例缩放成一个与显示设备206的像素阵列204或用于显示的“有效点”相匹配的输出图像202。
由于定标器可对输出在水平和垂直方向进行定标，因此它能改变图像的“纵横比”。纵横比是指一个矩形的水平尺寸和垂直尺寸这两者之间的关系。因此，当一个图形切换器中含有定标器时，该定标器可对各种视频输入的水平尺寸和垂直尺寸进行调节，并对其进行定位。例如，在一个显示屏中，标准TV的纵横比为4∶3或1.33∶1，而HDTV则为16∶9或1.78∶1。有时“∶1”被省略，因此就成了TV＝1.33、HDTV＝1.78。这样，在一个具有NTSC、PAL或SECAM输入以及一个HDTV显示器的系统中，定标器可接受标准的NTSC视频信号并根据需要的各种分辨率(如480p、720p、1080p)将其转换成16×9的HDTV输出从而与HDTV显示区精确匹配。
定标通常被称为“按比例缩小”或“按比例放大”。按比例缩小的一种情况是640×480分辨率的TV图像在同一屏幕上定标显示成一个更小的图像，这样就可同时显示出多幅图像(如画中画或“PIP”)。当要把原始图像按比例缩小到分辨率为320×240(或原始大小的1/4)时，可使输入进来的四幅TV分辨率的图像同时显示在同一个输出TV屏幕上。按比例放大的一种情况是低分辨率的图像(如800×600＝480，000像素)定标显示在高分辨率(1024×768＝786,432像素)的设备上。注意，这里像素的数目是两个分辨率的乘积(即像素数＝水平分辨率×垂直分辨率)。因此，按比例放大时，必须通过某些方法来生成像素。这里有多种不同的图像定标方法，其中的一些比另一些能产生更好的结果。
扫描转换器是一种改变视频源信号扫描速率以适应显示设备需要的设备。例如，一个“视频转换器”或“TV转换器”将计算机视频信号转换成NTSC(TV)，或者将NTSC转换成计算机视频信号。尽管这一概念看上去很简单，但实际上扫描转换器要采用非常复杂的技术才能实现信号的转换，因为计算机信号和电视信号具有显著的区别。因此，具有特定水平和垂直刷新率或分辨率的视频信号必须转换成另一种分辨率或水平和垂直刷新率的视频信号。例如，需要进行很多信号处理才能较好地将一个15kHz的NTSC标准的TV视频输入(如640×480)，扫描转换或“定标”成用于计算机显示器或大屏幕投影仪的输出分辨率为1024×768的信号，这是因为输入的分辨率必须被提高或增加才能提供显示器或投影仪所需的输出分辨率或更高的容量。要使输出提高或增加像素就必须读出相对于读入来说更多帧的视频信息，因此许多扫描转换器都采用一个帧缓存器或帧存贮器以保存每一帧送入的输入信号。送入的这帧信息一旦存贮下来就会被重复读出以增加更多的帧和/或像素。
同样，扫描倍频器(也被称作“线数加倍器”)是一种将复合式隔行视频变为非隔行分量视频的设备，其可提高亮度和图像质量。扫描加倍是一种加倍扫描线数填充空白区域从而使扫描线更不可见的方法。也被称为“线数倍增器”例如，扫描倍频器可用来将隔行的TV信号转换成一个非隔行的计算机视频信号。因此，为了在新近推出的TFT平板显示屏上显示TV视频，就必须使用一个扫描线加倍器或四倍器。
2.3 图形切换器的问题
当我们采用一个图形切换器在刷新频率或分辨率完全不同的输入信号间进行切换时，切换器或显示器必须锁定到新的水平和垂直刷新率上。结果，在对输入信号进行切换并且具有一个新的频率的信号被送到输出显示设备时，显示器必须重新获得并锁定到这个新的频率上，这样才能显示出这个新的输入。在显示器重新获取这个新的输入信号的频率期间，输出漂移会导致图像混乱和/或出现干扰从而在输出设备中产生图像跳动。
因此，为了使图形切换器提供稳定的输出，图形切换器必须能够在多个模拟和数字输入模式和分辨率之间进切换，同时保持输出速率和分辨率稳定。一种用来设计这种切换器的方法是采用信号处理。
2.4 无缝式图形切换器
在切换期间能提供这种稳定输出的切换器被称作无缝式图形切换器(SGS)。术语“无缝”取自于一种无闪式剪切，这种剪切能够消除在非同步输入间进行切换而产生的干扰或图像跳动。信号处理后，而输入可在多个模拟和数字格式之间进行切换的同时，SGS中的输出可保持稳定，这是因为这些输入在送到显示器之前都被扫描转换成一个频率。由于信号处理器正在锁定这个新的输入速率，因此显示器始终是同一种分辨率并具有同一恒定的同步。这样，由于显示器仅能接收一个频率，其不必重新获取信号，因此也不会形成与输入切换相关的图像跳动。因此，扫描转换信号处理可使用户在没有图像跳动地将输入切换成输出的条件下在输入之间进行切换。
为了将这些输入扫描切换成一个频率，SGS将输入写到一个存储缓冲器中并从该存储缓冲器读取输出。送入的这帧信息一旦存好，其就可被重复处理和/或读出以增加更多帧的信息或像素。因此，采用存储缓冲器还可使SGS(如前所述)提供定标功能。事实上，无缝切换通常都涉及定标，并且无缝切换器通常都由两个定标器和一个阵列切换器构成。
例如，参见图1，现有的SGS产品100能够处理八个不同的输入信号130，其带有信号处理的路由及控制功能，并可将图像定标同步到所选择的输出分辨率。因此，SGS能接受不同扫描速率的RGB或视频分量信号，同时操作者可将这八个输入无缝切换到一个可选择的、固定的输出速率上。
同样，现有的SGS可用于舞台演出，这里高频的计算机视频110、112和114以及来自摄像机102的标准频率视频必须无缝切换成高频高分辨率的计算机输出120、122和124。现有的SGS可同时接收隔行的和非隔行的、分辨率从560×384到1600×1200的、扫描速率从15kHz到100kHz的视频格式，同时提供两个不同的输出信号。第一输出是用户用来观看的“节目”输出；第二输出是“预览输出”，其用来使切换操作员在现场监视器观看“下一个要切换”的资源。这样，在作物理切换时切换操作员可将“预览”无缝地切换到“节目输出”或选择一个数字式的切换效果。
为了优化图像质量并保持最大的图像亮度和图像细节，所有的输入都要被定标到与数字显示器的“有效点(sweet spot)”或本身分辨率相匹配的分辨率。改进后的数字视频定标技术能使SGS样品将RGB输入定标到十八种普通的计算机视频、HDTV、或等离子分辨率中的一种。定标后的这些用于计算机视频输出速率的输出的分辨率为640×480、800×600、832×624、1024×768、1280×1024以及1360×1024。对等离子显示器来说，该输出分辨率为848×480、852×480、1280×768以及1360×765。这种SGS还可提供HDTV 480p、720p、1080i以及1080p的输出速率。
2.5 无缝式图形切换器的问题
然而，尽管SGS可以解决图形切换器的新输入“图像跳动”的问题，但SGS本身也有一个问题，即它要用一个帧缓冲器或存贮器将具有一个水平和垂直刷新频率的输入视频信号转换成具有另一个水平和垂直刷新速率的输出。当每一个输入帧进来时，SGS都要将整帧数据保存在其内部存贮器的一个空间内，这样才能使SGS对该帧数据重复进行信号处理或读取。
然而，如果从存贮器缓存区读取的输出垂直读取速率不是写入存贮器的输入垂直写入速率的整数倍，输出数据帧内的信息在某时刻会包含两个不同输入帧的数据。这样，显示器的一部分会显示其中一帧输入数据的图像，而显示器的另一部分则显示其中第二帧输入数据的图像。如果输入图像正在运动，那么这两帧输入数据中的元素将有所不同，而输出的该帧数据将显示出其中一个图像的一部分(如前一图像的一部分)和另一图像的一部分(如后面一个图像的一部分)。此外，在两个图像的交界处，输出会有“错位”。图3所示为根据本发明一实施例的一种具有“错位”的数字输出图像。
因此，例如，一个从右向左水平移动的球300，该球的输入数据会使输出的这帧图像的顶部显示第二帧输入的图像302，使输出的这帧图像的底部显示第一帧输入的图像304，输出的这帧图像的上下两部分的会合处306有错位。输出图像的顶部移到了输出图像底部的左边，这是因为顶部在时间上是物体从右向左移动的后一帧图像。注意，输出图像在读写指针交汇310的位置处还有一个水平的像素移动。
因此，当前的SGS在输入图像包含“随动摄影”时会产生一个特别的问题。例如，许多摄像机在一台演出中都必须进行随动摄影，这时多个摄像机会沿着舞台对某人进行跟踪。这样，在扫描转换的过程中，由于不同的输入频率会进到SGS，并且从SGS输出一个不同的扫描转换速率，因此存贮缓冲器的读写会有两个不同的刷新速率。结果，垂直方向上的读取和写入速率不能同步锁定。
现在用另一种方式来描述输出错位是如何形成的。由于显示出来的每一帧输出都是从存贮器中读取的，那么当各帧数据以不同的速率写入存储器，并从存贮器读出时，写入指针和读取指针以不同的速率在存贮器中移动。因此，读写指针最终会相交，并且当它们相交，读取指针会从写入指针紧后面的新的一帧输入信息跳到写入指针正要写完的旧的一帧输入信息。然后，该新的一帧和旧的一帧输入信息会在当前的这帧输出中合并，并且当输入中存在移动时(如侧向平移)，输出会在读取指针跨过新旧两帧输入间的边界处形成一个错位。
当进来的垂直向帧刷新速率与出去的垂直向刷新速率交叉时，或者“垂直同步”交叉时，错位就会形成。当它们交叉时，由于该输入正在写入帧存贮器，因此在存贮器内，两个指针实际上相交，结果显示的就是具有新、旧输入帧信息的一个输出帧。
注意，在SGS设备的输出中形成的错位在欧洲是一个很大的问题，这里输出帧垂直频率通常为60Hz，并且所有的输入源的垂直频率通常均为50Hz。因此，由于两个垂直刷新速率间存在一差值10Hz，因此欧洲的SGS发生错位的情况可高达每秒10次。
图4是在一个试验(即，因为实际情况只有在运动图像或一串图像帧中才能出现)中，当输出的垂直同步脉冲没有与输入的垂直同步脉冲锁定时输入输出垂直同步脉冲的波形图。参见图4，顶部的迹线表示垂直同步的输入信号402。底部迹线表示垂直同步的输出信号404。点406处是输出的垂直同步的同步脉冲，点408是输入的垂直同步的同步脉冲。现实中，输出和输入的垂直同步脉冲在没有锁定时具有不同的频率，因此把它们放在示波器上同时显示时，两个同步脉冲之间存在一个相对运动。
2.6 现有的解决方案
用来解决SGS输出错位的一种选择是在获取输入信号的水平和垂直速率后使输出与它们严格一致，这样数据帧的速率相同，水平同步和垂直同步也完全一样。这种解决方法的问题在于：由于输入输出像素严格一致，因此无法定标或扫描转换。
例如，如果输入速率仅仅是15kHz的视频，同时输出的水平速率和垂直速率与输入锁定，那么切换器仅能提供15kHz的输出。由于15kHz的隔行输出不能为大屏幕投影仪提供足够的像素，因此将不能显示出高分辨率的输出视频图像。
另一种解决SGS输出图像在输入移动过程中出现错位的方法是采用一个锁相环(Phase Locked Loop——PLL)从而在输入的垂直同步脉冲和输出的垂直同步脉冲之间实现同步。然而，该方法目前还没有成功，垂直图像速率最终没有同步从而导致输出出现错位。在经过一定数目的输出帧后，输出的读取指针会与输入的写入指针交叉，在交叉发生时，输出帧仍包含两个输入图像的部分内容，并且这两个图像间出现错位。
另一种解决SGS输出错位的方法是加入帧存贮器，类似于输入帧双缓冲器，这样就有两个含有连续输入图像的输入帧缓冲器。接着，无论垂直指针是否交叉，具有两个输入图像的输出帧可用下一帧图像替换或取代。这样，任一时刻，两个缓冲器中的一个都只有一个输入帧的信息。然后在指针交叉时，具有刚刚输入的这帧信息的缓冲器被输出。最终结果是SGS实际上略去(drop)一帧图像或双倍显示了一单个帧。该方法的问题在于：在输出帧被替换或取代时，图像的时间性有所混乱，由于图像信息丢失任何线性的运动，如平移，会突然出现帧的停顿或者帧的跳跃。
例如，运动不再平滑，而是带有跳跃或停顿。因此运动会出现停止、重复、接着再跳跃或蹦、接着再是一个大的跳跃、停止、接着是另一个大的跳跃。屏幕上任何方向的恒速平移或运动都会产生跳变。运动中的物体看上去在跳跃或断断续续。或者是停了一秒后又继续运动。在较大的屏幕投影仪上，图像则显得有些迟钝，图像看上去好象有些问题。
因此，当用户要高速记录SGS输出并且SGS为了避免出现错位而略去帧时，记录中会充满断断续续的动作。还有，如果在直播或高清晰显示过程中略去多帧图像，输出的图像会显得不那么专业或利落。此外，该方法会伴随输出图像产生可变的输出音频延迟和跳跃的现象。
另一种解决SGS输出错位的方法是使输出延迟，这样无论垂直指针何时交叉，都可对信号进行处理从而使具有两个输入图像的输出帧“平滑”。然而，即使是带有延迟，带有错位的输出帧仍然存在，仍必须加入或者略去一帧或部分帧。这样，当输出帧或部分帧被去掉或替换时，图像在时间上会出现混乱，任何线性的运动会突然出现停留或跳跃。
SGS加入延迟的另一个问题在于：视频通常会由于信号处理中帧的延迟或者由于记录到存贮器发生延迟而在一个系统的多个点处产生延迟。例如，在大型的舞台演出中，延迟开始积累并会积累到说者或唱者的嘴唇与系统的声音不同步的地步。一般来讲，整个系统的音频和视频之间最高可有一帧的延迟，但超过一帧时或环境的不同时，声音和输出的图像唇动同步之间的时间差就可辨别出来。
因此，最好提供一种系统，其能将输出的垂直帧同步脉冲锁定到输入的垂直帧同步脉冲，而在输出速率上允许有不同的水平频率，并且在输入切换过程中保持恒定的无缝输出频率和分辨率。例如，所需的SGS是一种存贮器中读写指针不会交叉的SGS，并且其不会形成一个由两个不同输入帧构成的输出帧。
还有，最好能提供一种系统，该系统中输出和输入的垂直同步脉冲被锁定，存贮器中输出的垂直帧的读取指针的位置可相对于输入的垂直帧的写入指针进行调整。例如，一个合适的SGS可使输出的读取指针参照输入的垂直指针放在任何一个位置上，这样就可对帧速率的延迟进行调整(如，一帧的一半)。由此，SGS中帧速率的延迟就可根据需要设定、调整或经程序控制改变到一个或多个恒定的、预期的数值上。
这样一种SGS也是合适的，因为其将视频延迟锁定在一个特定的数值上从而为音频视频的同步提供一个预期的恒定的延迟。因此，这样一种SGS允许严格的、可预期的以及更精确的音频视频同步。
此外，最好能提供一种系统，其中，存贮器中输出的垂直帧的读取指针的位置可相对于输入的垂直帧的写入指针进行调整，这样输出帧的速率的延迟可调整到与零相近。例如，一个合适的SGS可使输出的垂直帧相对于输入的垂直帧的延迟减到最少，而SGS仍能正常工作。
因此，除非SGS象扫描线输入的一样处理并输出该扫描线，SGS才能提供0延迟，但是如果输入和输出帧的速率被锁定在一起并且读写指针可相对于彼此进行调节，那么SGS就可具有一个接近于0的延迟。然后，在一个大型的舞台表演中，这里视频会经过多个由处理和记录过程而产生的延迟，延迟的累积可减到最小。结果，一个帧延迟非常低的的大型舞台表演系统将不需要音频延迟，就能使音频与延迟的视频一致。由于视频延迟可达到最小，因此这种SGS也很理想，它可使音频偏差达到最小；或者如果必要，为了使音频/视频输出达到同步，可使音频延迟达到最小。
发明内容
本发明描述了一种垂直锁定输入输出的视频帧速率的方法和装置。在本发明的一个或多个实施例中，不考虑输入的格式和频率，输出的垂直同步在相位上与输入的垂直同步进行锁定。输出分辨率、水平刷新速率、以及延迟都是用户可选的，从而使用户可根据其喜好选择观看任何来源的视频图像。垂直锁定输入和输出帧的速率可以确保不同输入帧的像素不会叠加到一个输出帧上。
在一个实施例中，有两个锁相环相互串联。第一个锁相环生成用来满足用户显示喜好的输出像素时钟。第一锁相环不必精确地生成用来锁定帧所需的输出像素时钟，因为当前的锁相环都要求整数除数值并且所需的除数值都是计算到一个非整数位上。因此，除数值中的非整数或者分数部分即被丢掉。然而，第二个锁相环用来补偿除数值中丢失的分数部分。第二锁相环采用一个电压控制的晶体振荡器或者一个类似的、调节能力有限的设备来为第一锁相环生成参考频率。因此，在本发明的一个或多个实施例中，该参考频率可有限调节直到获得一个时钟。
在本发明的一个或多个实施例中，一个输出定时信号发生器生成水平和垂直同步脉冲。该输出的垂直同步脉冲与输入的垂直同步脉冲相位锁定。一个自由振荡器测出送入的视频频率并将其输出送到一个微控制器，该微控制器根据用户所选择的输出参数选择计算出第一锁相环中所需的除数值。用户还可通过输出定时信号发生器来调整垂直的输入、输出视频帧之间的延迟。
在本发明的一个方面，提供一种垂直锁定信号的方法，该方法包括以下步骤：获得具有输入垂直同步脉冲的输入信号；由一个参考频率生成一个像素时钟频率；由所述的像素时钟频率确定输出的垂直同步脉冲；生成所述参考频率从而锁定所述输入的垂直同步脉冲和所述输出的垂直同步脉冲，其中所述的生成所述参考频率的步骤包括：由一个频率发生器生成一个额定频率；将所述输入的垂直同步脉冲和所述输出的垂直同步脉冲进行比较从而生成一个相位误差信号；通过对所述相位误差信号进行调整生成一个调节信号；以及调节所述频率发生器从而利用所述调节信号生成所述参考频率。在一个优选实施例中，其中所述的生成像素时钟频率的步骤包括：将所述的参考频率与一个调节后的像素时钟频率比较从而生成一个相位误差信号，其中所述的调节后的像素时钟频率是用所述的像素时钟频率除以一个PLL除数得到的；调整所述的相位误差信号生成一个调节信号；以及采用所述的调节信号来调节所述的像素时钟频率。在另一个优选实施例中，所述的PLL除数是通过以下步骤获得的：确定输入的垂直频率；获得所需的输出水平分辨率和所需的输出垂直分辨率；将所述输入垂直频率、所述所需的输出水平分辨率、所述所需的输出垂直分辨率、以及所述的参考除数的乘积除以所述的额定频率即得到一个中间除数；以及将PLL除数值设定为所述中间除数的整数部分。在另一个优选实施例中，所述确定输出的垂直同步脉冲的步骤包括：获得所需的输出水平分辨率和所需的输出垂直分辨率；对所述像素时钟循环进行计数从而生成一个像素计数器；由所述的像素计数器生成输出的水平同步脉冲；对所述输出的水平同步脉冲进行计数从而生成线数计数器；由所述的线数计数器生成输出的垂直同步脉冲；在所述的像素计数器达到所需的输出水平分辨率时，重新启动所述像素计数器；以及在所述的线数计数器达到所需的输出垂直分辨率时，重新启动所述线数计数器。
在本发明的另一个方面，提供一种用来垂直锁定信号的系统，包括：一个输入信号，其包括输入的垂直同步脉冲；一个时钟发生器，其用来由一个参考频率生成时钟脉冲；一个输出定时信号发生器，其用来由所述的时钟脉冲生成输出的垂直同步脉冲；一个检测器，其与所述的输出定时信号发生器和所述的输入信号相连，用来生成所述输出的垂直同步脉冲和所述输入的垂直同步脉冲之间的相位误差信号；一个与所述的检测器相连的调节器，该调节器配置为通过调节所述的参考频率来调节所述的时钟脉冲，从而使所述输入的垂直同步脉冲和所述输出的垂直同步脉冲同步，其中所述调节器包括：一个可调节的频率发生器，其具有一个调节信号作为输入和一个等于所述参考频率的输出；以及一个电路，其通过对所述相位误差信号进行调整来生成所述调节信号。
附图说明
图1为根据本发明一个实施例的一个典型的图形环境，其中数字显示技术的各个元件通过一个图形切换器相连；
图2为根据本发明一个实施例的一个数字显示设备，其中显示有用来显示图像的像素阵列；
图3展示的是根据本发明一实施例的、具有“错位”的数字式显示输出图像；
图4是在输出的垂直同步脉冲没与输入的垂直同步脉冲锁定时输入输出的垂直同步脉冲的试验结果；
图5是根据本发明一实施例，当输出的垂直同步脉冲与输入的垂直同步脉冲相位锁定时输入输出的垂直同步脉冲的结果；
图6是一个典型的锁相环的方块图；
图7是根据本发明的一个实施例的两个串联相接的锁相环的方块图；
图8为本发明用来锁定输入输出垂直同步速率的一个实施例的方块图；
图9为根据本发明一实施例的水平同步脉冲发生的流程图；
图10为根据本发明一实施例的输出垂直脉冲发生的流程图；
图11为根据本发明一实施例的、用于水平同步脉冲的、可由一个微控制器程序控制的输出定时信号发生器的逻辑图，其中有该发生器的逻辑门电路；
图12为根据本发明一实施例的用于水平同步脉冲的输出定时信号发生器的逻辑图，其中显示有该发生器的逻辑门电路，该发生器编程后用于1024×768(即1344×806)的输出；
图13为根据本发明一实施例的逻辑图，其中显示有参考除法器、垂直相位检测器、纠错电荷泵。
具体实施方式
本发明包括一种用来垂直锁定来自不同视频源的输入输出信号的方法和装置。在下面的描述中，将详细全面地论述本发明的多个实施例。然而，对于本领域普通技术人中来说，没有这些细节本发明也能实现。其它情况下，会对一些公知的特征进行详细描述从而使本发明更加清楚。
在本发明的一个或多个实施例中，这里所描述的方法和装置都能够以用户特定的输出分辨率来锁定输入输出的图像帧频(即频率)。在一种典型的情况下，多个视频源具有不同的帧频和分辨率。这些输入的图像信号定标到与输出的图像参数相匹配，然后再以高速输出到一个显示设备。输出的分辨率可恒定保持在用户预先设定的数值上，而输入的图像源可在分辨率和时间上有所变化。
这些用来将输入的视频信号变到所需的输出分辨率的方法包括：图像定标、扫描线加倍器、四倍器。这些方法在背景技术中已进行了详细地论述。然而，无论所需的输出分辨率如何，当在多个图像源之间进行切换或是例如摄像机以一个适当的速率平移时，都会出现模糊的现象。这是因为输入的视频数据在定标之前就被写到存贮器中了。如果写入指针和读取指针不同步，显示屏的一些部分相对于其它部分会有不同的输入帧的数据。本发明的目的就是使输入和输出的帧频同步，这样一个完整的输入帧的图像就能读取出来并以所需的分辨率输出显示。
通常来说，要用一个锁相环(PLL)来实现同步。PLL是一种闭环反馈系统，这里通过改变送到一个频率可变的发生器的输入来控制一个信号(即来自频率发生器输出的同步脉冲)的频率，这样其就能与参考信号源的同步脉冲同相锁定。这可通过使参考振荡器输出的相位与电压可控振荡器(VCO)(这里VCO就是频率可变的发生器)输出的相位进行比较产生相位误差信号来实现。误差信号在调整后用来对VCO进行调节，直到VCO的频率与参考振荡器的频率匹配为止。
VCO通过电压控制可扩展到所关心的频率范围。VCO的输出就是PLL系统的输出，其用作不同场合的时钟。在PLL中，VCO的输出通过一个可编程的除法器反馈回来并与相位检测器中的参考频率比较。在实际情况中，该参考频率通常会通过参考除法器。该参考信号通常是晶体振荡器、VCXO(电压控制晶体振荡器)、但也可是另一个PLL的输出。相位检测器生成一个误差电压以控制VCO将VCO的输出锁定到参考频率上。
图6为典型的锁相环的方块图。PLL的输入是参考振荡器的输出，其在块602经过一个分频器从而生成所需的(即参考的)同步速率(即频率)，该参考振荡器通常为一个晶体振荡器。相位检测器块604将参考除法器块602的输出与PLL除法器块610的输出进行比较以形成两信号间的相位误差。块610的输出是块608电压控制振荡器(VCO)生成的频率除以PLL除数值的结果。为了使回路稳定，在对VCO进行调节之前相位误差在块606中进行滤波。当回路稳定时，块610的输出就与块602的参考输出同相锁定(即，没有相位差)。
在一个典型的系统中，VCO操作在一个量级上高于参考频率的频率上。例如，假定所需的频率级为25kHz，并且晶体的参考频率为4MHz。这时，参考除法器将使晶体的参考频率4MHz除以160(4MHz/160＝25kHz)。对于VCO的例如146.5MHz来说，PLL除数值可设定在5860从而将146.5MHz除到25kHz。这样，当回路锁定时，送到相位检测器的参考信号及VCO信号均为25kHz。注意，由于当前硬件的限制，PLL除数只能是一个(由二进制机器生成)整数。然而，对本领域普通技术人员来说，本发明显然可使用任何类型的PLL设备将输出频率锁定到参考频率。
PLL系统中最后说明的部件是回路滤波器。该部件是必须的，因为典型的相位检测器并不生成“直流(DC)”的误差电压，而是根据回路锁定的位置生成一个脉冲的波形。例如Motorola MC145170PD的输出就是一个带有正向或负向脉冲(这取决于芯片的程序)的逻辑电平信号。如果这种波形直接用于VCO，就会形成一个很宽的频率调制信号。回路滤波器对PD输出进行积分(或平均)以形成一个平滑的误差电压。
相位检测器可与程控参考除法器、主除法器和数字控制电路一起集成到PLL芯片中。这里有几个相位检测器电路的实施例。现在的大多数PLL芯片都采用电荷泵(charge pump)电路。电荷泵的输出是一种逻辑电平的脉冲波形，其积分后形成VCO控制信号。回路滤波器将相位检测器的脉冲输出积分后形成一个平滑的“DC”的VCO控制电压。改变滤波器中的部件值可对PLL的性能进行设定。
如前所述，PLL除数是一个整数。在前面的论述中，当频率按比例下降以输入到相位检测器时，这些数可方便地选取以生成整数。然而，实际上定标的结果并不总是形成整数从而形成精度损失。精度损失会出现一些问题，即VCO的输出不能与参考输入真正锁定，从而在不同图像源之间进行切换时会形成不好的图像效果。为了更好地理解这一问题，我们来看一个典型的图像处理情况。
假定这里要将一个典型的NTSC(National Television StandardsCommittee)视频信号投影到一个1024×768分辨率的显示屏上，该视频信号达到时的水平输入频率为15,734.26573Hz、垂直输入频率为59.94Hz(也称作水平和垂直同步速率)。这里1024为输出的水平分辨率，768为输出的垂直分辨率。分辨率以像素数目确定，通常是指有效的显示区域。因此1024×768包括的是有效的显示区域。实际上，被扫描的总显示区域包括一个空白的区域，在有效显示为1024×768的情况下，总分辨率为1344×806。采用这个总的分辨率来计算所需的时钟频率(即VCO的输出频率)。当参考输出和VCO输出之间的相位误差为零时，下面的公式成立：
Figure C0081486900291
所需的VCO输出，即用来锁定输入输出帧频的频率，就是用来在作为输入数据的相同帧中读取整个输出像素数据所需的频率。因此VCO输出由下式给出：
VCO的输出＝(垂直输入频率)×(输出的垂直分辨率)×(输出的水平分辨率)
代入并求取该PLL除数，即得下式：
代入VCXO的额定频率27,000,000Hz和参考除数值1024，就得到PLL的除数2462.562，这是一个非整数。如前所述，由于硬件问题，PLL除数值现有只能限定为整数。因此，小数部分(即.562)必须去掉，从而使PLL除数值变为2462。再返算提供锁定效果所需的VCXO的额定频率即得到一个时钟频率27,006,167.51Hz。注意，这里当然可以对这些数字进行操作从而提供一个没有小数部分的PLL除数值。然而，这里有一些物理限制，如，参考除数值必须是一个正整数(甚至是1)。参见图4，由于无法计入PLL除数值的小数部分，输出的垂直同步脉冲406和输入的垂直同步脉冲408由于频率没有锁定，两者之间存在一个相对运动。
一般来讲，参考除数值和VCXO频率在选择上应使输出的参考频率(即VCXO频率/参考除数值)尽可能地低以便于PLL锁定并使图像保持较低的晃动。输出的参考频率也不能太低，这是因为随着频率的降低，PLL必须具一个更大的PLL除数值来补偿，这会使图像更加晃动不稳定。还有，高端时，输出的参考频率由PLL引起的频率步长最小，或者改变为最小，这是因为其仅能使该频率乘上一个整数。这意味着参考值越大，PLL的频率就可能偏得越远，从而要求对VCXO进行更大调节以弥补差值。现有的技术要求将VCXO的值限定到±500到±1000ppm的范围内(百万分率)。本领域的普通技术人员都知道本发明并不限于该频率范围的VCXO。实际上，可以使用频率可调的任何VCXO。
要想在多个图像源、格式之间进行切换，并且还要显示出一个范围很宽的、用户可选择的分辨率，就不可能为参考频率选择一个固定的数值。该问题在于：必须在两个垂直同步脉冲间读取的像素数据的数目为输入的垂直频率乘以输出的垂直分辨率和输出的水平分辨率。对于我们上面的这例情况来说，该数为64,930,844.16。如果所有的显示数据都在垂直的同步脉冲中读取的话，这也是PLL输出所要求的频率。然而，该数会有所变化，因为用户可以指定不同的分辨率，并且输入的频率也会根据信号源的不同以及格式的不同而有所变化。
为了在用户指定不同输出分辨率的情况下仍能提供稳定的锁定，如图7所示可将两个锁相环串联相接。图7为本发明一实施例中两个锁相环串联时的方块图。块702即PLL1为原先的PLL；块704即PLL2为附加的、用来接收上述PLL除数值中小数部分的PLL。PLL块702采用一个尽可能接近的整数(N)从而生成像素时钟(输出频率)，其送到垂直同步发生器块706中从而生成输出的垂直同步脉冲(Vs_out)。为了考虑PLL除数值中去掉的小数部分的作用，第二个锁相环即块704串联引入从而对参考频率进行必要地调节并使输出的垂直同步脉冲与输入的垂直同步脉冲(Vs_in)同步。关于这一操作更为详细的说明以及每一块的内容请参见下面的内容。
可采用一个锁相环，然而当所需的输出频率(像素时钟)超过60MHz同时输入的参考频率为60Hz时就要求PLL除数值的值超过1,000,000，这样PLL回路就很难保持稳定，因为每一个参考脉冲都要求超过一百万的振荡周期。因此，采用串联的两个锁相环使稳定更为容易、更为准确。
最后，为了适应输入频率的变化，要加入一个用来测量进来的垂直同步频率的装置。参见图8，图8为本发明用来锁定输入输出垂直同步速率的实施例的方块图。为了将图8与图7相结合，这里的块810到块818等同于图7中的PLL2，并且块820和块822等同于图7的PLL1。
垂直频率的测量
参见图8，在块804中，输入的垂直同步速率(参考速率)采用高频自由振荡器802精确测出。垂直频率测量块804的输出为每一垂直脉冲的计数，即块804记录的是两个输入的垂直同步脉冲间出现的振荡器802的脉冲数。例如，频率为59.94Hz的NTSC垂直同步输入所用的、频率为27,000,000Hz的振荡器804会使块804输出的计数为450,450。实际的数值应为27,000,000/59.94＝450,450.450，即一个非整数。由于记录的仅是振荡器802脉冲的数目，因此小数部分舍去后导致精度降低并且进一步导致无法锁定。因此，最好采用一个快速振荡器。对于自由振荡器802和VCXO818的额定频率来说，最好也采用相同的数值从而有助于使微控制器必须进行的计算最少。
微控制器的计算
块804输出的计数送到微控制器块808中。除了其它功能外，该微控制器块808选择一个参考除法器820并进行所有的计算以算出PLL除数值，该值送到PLL块822的块826中。如前所述，参考除数值820可以是任何正的整数。微控制器的计算是基于用户选择的输出水平频率、水平分辨率以及垂直分辨率进行的。这种选择可通过一个用户界面来实现，该界面也可由微控制器控制。唯一的限制是垂直同步频率，该频率在锁定帧的输入输出两侧必须相同。
在本发明的一个实施例中，微控制器块808可包括一个Motorola公司制造的微处理器，如PowerPC系列处理器中的一个，或者是由Intel公司生产的微处理器如8031、8051、80×86、或是Pentium系列的处理器、或是Sun MicrosystemsTM公司生产的SPARCTM微处理器。然而，也可采用其它任何合适的微处理器或微型计算机。
生成像素时钟的锁相环
生成像素时钟的PLL即块822生成像素时钟频率，其用来读取垂直同步周期内所有需要的显示数据。例如，一个NTSC制式的视频以59.94Hz的垂直同步频率输入到一个1344×806的显示器上所需要的像素时钟频率为64,930,844.16Hz。
生成像素时钟的锁相环的输入为参考除法器块820的输出，块820的输入来自VCXO块818。VCXO818以额定频率启动并在一定范围内可调，现有技术下该范围通常在±500到±1000ppm(百万分率)的范围内。例如，对于27MHz的VCXO来说，±500ppm的调节范围相当于±13,500Hz(即，500×27,000,000/1,000,000)。参考除法器块820的输出与块826即PLL除法器的输出在块828即相位检测器内进行比较，从而生成两个信号间的相位误差。电压控制振荡器(VCO)即块824接收滤波后的相位误差并生成像素时钟输出。如前所述，滤波可使锁相环稳定。
像素时钟表示视频数据从存贮缓冲器中读取出来的速率。像素时钟输出通过块826即PLL除法器反馈到相位检测器块828以与参考值进行比较。其还反馈到输出定时信号发生器块830以生成水平和垂直同步脉冲。
输出定时信号发生器
输出定时信号发生器(OTG)即块830将需要输出的水平和垂直同步脉冲计算出来。OTG根据输出格式对像素计数器出来的“水平同步开始数”和“水平同步终止数”进行解码以生成输出的水平同步脉冲(HS_OUT)。像素时钟对像素计数器进行计时。像素计数器在计到每条输出扫描线的像素总数后重新设定到零。通过将“水平同步开始数”和“水平同步终止数”解码成不同数，就可对视频定时信号的同步进行移动，从而改变或移动输出屏幕上的图像。
图9为根据本发明一实施例的水平同步脉冲发生的流程图。图9的流程每一像素时钟周期执行一次。在接通电源后，重新设定像素计数器(Pixel_Counter)、水平同步输出(Hsync_Out)、以及存贮器读取允许数(Memory Read Enable discrete)的值。水平同步开始数(Hsync_Start)、水平同步终止数(Hsync_End)、存贮器缓冲区读取的开始数(Pixel_Read_Start)、以及存贮器缓冲区读取的终止数(Pixel_Read_End)、每条扫描线的像素总数(Horizontal Res.)由微控制器写入缓冲寄存器中。
一进入块904，像素计数器就进行累加。在块906处，如果像素计数器的值等于水平同步开始数，输出的水平同步脉冲在块916被确认并设定为TRUE，程序进入块910。然而，如果像素计数器的值不等于水平同步开始数，但在块908处其等于水平同步终止数，那么输出的水平同步脉冲在块918重置并使程序前进到910。例如，如果Hsync_Start＝3并且Hsync_End＝67，那么Hsync_Out将在像素计数为3时被认定并设定为TRUE，并在像素计数为67时重置。
在块910处，像素计数器与存贮器缓冲区读取操作的开始数进行比较，如果相等，则在块920启动存贮器读取并且程序前进到块914，否则程序前进到块912。在块912处，像素计数器与存贮缓冲器读取操作的终止数进行比较，如果相等，则在块922禁止存贮器读取并且程序前进到块914。存贮缓冲器读取的终止数应等于存贮缓冲器读取的开始数加上所期望的输出水平分辨率(没有空白区)并减1。例如，如果开始数为88，输出分辨率为1024，那么终止数将为像素计数器的1111。
最后，在块914处，像素计数器与最大输出水平分辨率(包括空白区)进行比较并且当它们相等时在块924处重置。像素计数器永远都不能大于最大输出水平分辨率。程序在块926结束。整个程序每像素时钟周期进行一次。
输出的垂直同步脉冲采用如上述的输出的水平同步脉冲一样的方式生成，只是用一个线数计数器来代替像素计数器来生成同步脉冲。该线数计数器由输出的水平同步脉冲(如上生成)计时并由所需的每帧输出的线数的总数重置。图10就是本发明一例垂直脉冲输出发生的流程图。启动后，重置线数计数器(Line_Counter)以及垂直同步输出(Vsync_Out)。垂直同步开始数(Vsync_Start)、垂直同步终止数(Vsync_End)以及每帧图像扫描线总数(Vertical Res)由微控制器写入缓冲寄存器中。
一旦进入块1004，线数计数器就进行累加，如果块1006中线数计数器的值等于垂直同步开始数，那么则在块1012处将输出的垂直同步脉冲设定为TRUE，程序前进到块1008。然而，如果像素计数器不等于垂直同步开始数但在块1008等于垂直同步终止数，那么输出的垂直同步脉冲将在块1014重置，并且程序前进到块1010。例如如果Vsync_Start＝3并且Vsync_End＝8，那么Vsync_Out将在线数为3时设定为TRUE，并在线数为8时重置。
最后，在块1010处，线数计数器与最大输出垂直分辨率(包括空白区)进行比较并且当它们相等时在块1016重新进行设定。线数计数器永远都不能大于每帧图像的最大输出垂直分辨率。程序在块1018结束。整个程序在如上计算得出的水平同步输出信号的每个循环都进行一次。
这种程序结构使视频输入和图像输出之间的延迟变得可调，因为用户可通过一个用户界面将所需的值设定成图9和图10程序中所用的常量。图像延迟(时间失真)的调节要求将输出帧中的任一点设定成输入垂直同步脉冲的锁定点。在一实施例中，单独的一个信号生成后离开线数计数器并反馈到垂直相位检测器810，从而在不改变垂直同步输出的条件下使锁定点进行移动。这个单独的信号与垂直同步输出频率相同，但在相位上可以有所偏移。
在本发明的一个或多个实施例中，输出定时信号发生器可用图11和图12中的逻辑门电路表示。水平和垂直同步脉冲可用图11和图12中的逻辑电路生成，然而，在下面的例子中，只生成有水平同步脉冲。在图11中，一组Q触发器对1102(最多是像素计数器的位数)保存要解码的数字的二进制表示。例如，被解码的数可以是水平同步开始数或终止数。Q触发器的输出在块1106中等于用二进制表示的像素数1104。当所有的位都相同时，与门1108的输出为真。
图12表示的是一个对用于1024×768(即总共为1344×806)输出分辨率的水平同步脉冲及重新设定脉冲进行解码例子。块1202包含有用二进制表示的像素计数器。块1202的输出穿过逻辑块1204直至1208从而在块1204确定出像素计数器重置脉冲、在块1206确定出输出的水平同步脉冲的开始、在块1208确定出水平同步脉冲的终止。当像素计数器的重置脉冲为真时，像素计数器块1202重新设定到零。
该设定/重新设定触发器块1210在水平同步输出块1206开始的输出(输出B)为真时通过重新设定触发器1210(输出D)使同步脉冲为真。同步脉冲在水平同步输出块1208(输出C)的终止的输出由触发器的设定而为真时被重新设定(即不再为真)。
垂直跟踪及纠错
如前所述，误差会从测量送入的垂直同步开始累积并且在块826所用的PLL除数值的计算中进行累积。这些误差是由于在PLL除数值的计算中舍去了小数部分而带来的，目前该PLL除法器用作一个整数除法器。在前面的例子中，该PLL除数值取整到整数值2462，而不是27MHz振荡器所需的2462.562，其对一个NTSC的59.94Hz的垂直输入采样，并用于所需的1344×806像素的显示区域输出。还有，块804处测得的每垂直扫描的计数值也取整到该整数值，这是因为小数部分无法测出来。结果将不能锁定输入和输出的垂直同步脉冲。
为了解决无法锁定的问题，包括块810到818的第二个PLL电路与像素时钟生成PLL串联。在一实施例中，参考除法器块820、垂直相位检测器块810、以及纠错电荷泵块812更为详细地显示在图13中。输入和输出垂直同步脉冲的相位在垂直相位检测电路810中进行比较，相位检测器的输出被送到电荷泵812并生成一个逻辑电平脉冲波形。
纠错电荷泵812生成一个数字输出信号，其是一种宽度与输入的垂直同步脉冲和输出的垂直同步脉冲间相位误差等宽的脉冲。纠错电荷泵812的输出在低通滤波器块814中进行滤波。低通滤波器用来使该回路稳定，并由脉冲纠错电荷泵810的输出生成一个“DC”电压误差。低通滤波器的输出可在块816进行缓冲从而根据需要为VCXO生成一个低阻抗的驱动(即如果采用低阻抗VCXO)。缓冲器的输出是VCXO块818的恒定电压输入。块818，即VCXO，椐此调整其输出频率，强制锁定输出和输入的垂直同步(VS_OUT和VS_IN)。如图5所示，由此形成的的VCXO额定频率将使输入的垂直同步与输出的垂直同步之间同步。
图5为根据本发明一个实施例的当输出的垂直同步脉冲在频率上与输入的垂直同步脉冲锁定并且两个信号间没有相移时输入和输出的垂直同步脉冲的结果。图5中，顶部迹线表示输入信号502的垂直同步。底部迹线表示输出信号504的垂直同步。根据本发明的一个实施例，两条迹线(输出506和输入同步508)具有相同的频率范围但在相位上有所移动(用户可选择所需的相移)。在图5的说明中，示波器上看不到相移，两条迹线——同步脉冲输出506和同步脉冲输入508——看上去一起移动(即，被锁定在一起)。
使PLL除数形成整数的频率就是这个用来锁定输入和输出垂直脉冲所需的值，该频率由VCXO提供并由下式给出：
Figure C0081486900361
如下面所示，代入前例NTSC的参数，就得到一个能将输入的垂直同步脉冲和输出的垂直同步脉冲锁定的VCXO锁定频率27,006,167.51Hz。
如下所示，代回到PLL除数值公式，就得到一个整数的PLL除数值：
Figure C0081486900371
上面这些显示出第二个PLL能够通过调整VCXO的频率来在相位上锁定输入的垂直同步脉冲和输出的垂直同步脉冲，该频率是像素时钟生成PLL的参考频率。一般来讲，锁定会在PLL除数值公式得到一个整数时出现。
应用
由于本发明能够锁定输出和输入的垂直同步脉冲，因此本发明的实施例可采用各种各样数字和模拟的电路和设备(包括那些带有隔行/不隔行的输入和输出)，例如那些带有切换、图形切换、图形无缝切换、扫描转换、定标、图像定标、线数倍增、线数增加四倍功能以及其它各种电路和设备，这些电路和设备具有一个输入和输出，并且输入和输出间的分辨率不同，垂直速率相同或不同。此外，本发明还能用来适度地改进其它各种系统。
事实上，在大型舞台演出中，将本发明用于其中的定标器是非常有用的，其中该定标器具有视频输入以及频率与该输入不同的计算机输出。
尽管本发明可用于TV信号向上切换到计算机的扫描速率，其也可用于将计算机图形信号向下切换到电视信号的系统。这样，比如计算机生成的图像就能输入到记录图像或报告的录像带中。
本发明还可用于电影工业。例如，那些用来产生特殊效果、高分辨率图形、计算机生成的图像、高技术图形、计算机图形的设备。这是因为电影胶片通常以每秒24帧的速率拍摄，但绝大部分电视和计算机图像都是以一个与之不同的帧频运行，因此，当图像采用电影摄像机生成时，很难用锁定所有不同帧频的方法来形成输出，监视器的图像上不会显示出横杠来。
本发明的另一个应用场合是广播。由于所采用的输入信号很多，因此播音室所用的广播切换器和图像控制器都要求无缝切换。例如，广播通常包括加入图形和/或图像。本发明还可对切换进行改进以用于家庭影院或安全目的。
至此，本发明已经描述了各种垂直锁定不同视频源的输入和输出信号的方法和装置。尽管本发明是相对特定的实施例进行的描述，但本领域普通技术人员都清楚本发明的发明点也可用于其它的实施例，并且所有这些实施例都落入本发明的保护范围之内。

Claims (50)

1、一种垂直锁定信号的方法，包括：
获得具有输入垂直同步脉冲的输入信号；
由一个参考频率生成一个像素时钟频率；
由所述的像素时钟频率确定输出的垂直同步脉冲；
生成所述参考频率从而锁定所述输入的垂直同步脉冲和所述输出的垂直同步脉冲，其中所述的生成所述参考频率的步骤包括：
由一个频率发生器生成一个额定频率；
将所述输入的垂直同步脉冲和所述输出的垂直同步脉冲进行比较从而生成一个相位误差信号；
通过对所述相位误差信号进行调整生成一个调节信号；以及
调节所述频率发生器从而利用所述调节信号生成所述参考频率。
2、如权利要求1的方法，其中所述的参考频率进一步除以一个参考除数。
3、如权利要求2的方法，其中所述的参考除数是任意的正整数。
4、如权利要求3的方法，其中所述的生成像素时钟频率的步骤包括：
将所述的参考频率与一个调节后的像素时钟频率比较从而生成一个相位误差信号，其中所述的调节后的像素时钟频率是用所述的像素时钟频率除以一个PLL除数得到的；
调整所述的相位误差信号生成一个调节信号；以及
采用所述的调节信号来调节所述的像素时钟频率。
5、如权利要求4的方法，其中所述的PLL除数是通过以下步骤获得的：
确定输入的垂直频率；
获得所需的输出水平分辨率和所需的输出垂直分辨率；
将所述输入垂直频率、所述所需的输出水平分辨率、所述所需的输出垂直分辨率、以及所述的参考除数的乘积除以所述的额定频率即得到一个中间除数；以及
将PLL除数值设定为所述中间除数的整数部分。
6、如权利要求5的方法，其中所述确定输入的垂直频率的步骤包括在相邻两个输入的垂直同步脉冲之间对自由振荡器的脉冲进行计数。
7、如权利要求5的方法，其中用户提供所述所需的输出水平分辨率和所述所需的输出垂直分辨率，其中所述的输出水平分辨率和所述的输出垂直分辨率具有空白区所需的像素。
8、如权利要求1的方法，其中所述确定输出的垂直同步脉冲的步骤包括：
获得所需的输出水平分辨率和所需的输出垂直分辨率；
对所述像素时钟循环进行计数从而生成一个像素计数器；
由所述的像素计数器生成输出的水平同步脉冲；
对所述输出的水平同步脉冲进行计数从而生成线数计数器；
由所述的线数计数器生成输出的垂直同步脉冲；
在所述的像素计数器达到所需的输出水平分辨率时，重新启动所述像素计数器；以及
在所述的线数计数器达到所需的输出垂直分辨率时，重新启动所述线数计数器。
9、如权利要求8的方法，其中用户提供所述所需的输出水平分辨率和所述所需的输出垂直分辨率，其中所述的输出水平分辨率和所述的输出垂直分辨率具有空白区所需的像素。
10、如权利要求8的方法，其中生成所述输出的水平同步脉冲的步骤包括：
当所述像素计数器等于一个用户可编程的水平同步开始数时，维持所述的水平同步脉冲；以及
当所述像素计数器等于一个用户可编程的水平同步终止数时，重新设定所述的水平同步脉冲。
11、如权利要求8的方法，其中所述生成输出的垂直同步脉冲的步骤包括：
当所述的线数计数器等于一个用户可编程的垂直同步开始数时，维持所述的垂直同步脉冲；以及
当所述的线数计数器等于一个用户可编程的垂直同步终止数时，重新设定所述的垂直同步脉冲，其中所述的开始数和所述的终止数可被调节到所述输入的垂直同步脉冲和所述输出的垂直脉冲之间产生相移的程度。
12、一种用来垂直锁定信号的系统，包括：
一个输入信号，其包括输入的垂直同步脉冲；
一个时钟发生器，其用来由一个参考频率生成时钟脉冲；
一个输出定时信号发生器，其用来由所述的时钟脉冲生成输出的垂直同步脉冲；
一个检测器，其与所述的输出定时信号发生器和所述的输入信号相连，用来生成所述输出的垂直同步脉冲和所述输入的垂直同步脉冲之间的相位误差信号；
一个与所述的检测器相连的调节器，该调节器配置为通过调节所述的参考频率来调节所述的时钟脉冲，从而使所述输入的垂直同步脉冲和所述输出的垂直同步脉冲同步，其中所述调节器包括：
一个可调节的频率发生器，其具有一个调节信号作为输入和一个等于所述参考频率的输出；
一个电路，其通过对所述相位误差信号进行调整来生成所述调节信号。
13、如权利要求12的系统，其中所述的参考频率进一步除以一个参考除数。
14、如权利要求13的系统，其中所述的参考除数是任意的正整数。
15、如权利要求14的系统，进一步包括一个微控制器，其中所述的微控制器选择所述的参考除数。
16、如权利要求15的系统，其中生成所述时钟脉冲的所述时钟发生器包括：
一个振荡器，其生成所述的时钟脉冲；
一个时钟除法器，其从所述的时钟脉冲生成调节后的时钟频率；以及
一个相位误差发生器，其中所述相位误差发生器通过将所述的参考频率与所述调节后的时钟频率进行比较从而生成到所述振荡器的输入信号。
17、如权利要求16的系统，其中所述的时钟除法器包括：
一个微控制器，其为所述时钟除法器生成一个除数，其中所述微控制器使用所述的输入垂直频率，所需的输出水平分辨率和所需的输出垂直分辨率来生成所述除数。
18、如权利要求17的系统，进一步包括一个自由振荡器的输出脉冲；以及
一个计数器，其对相邻两个输入的垂直同步脉冲之间的所述输出脉冲进行计数。
19、如权利要求17的系统，其中用户提供所述所需的输出水平分辨率和所述所需的输出垂直分辨率，其中所述的输出水平分辨率和所述的输出垂直分辨率包括空白区所需的像素。
20、如权利要求12的系统，进一步包括：
获得所需的输出水平分辨率和所需的输出垂直分辨率的装置；
用于对所述时钟脉冲循环进行计数的一个像素计数器；
从所述的像素计数器生成输出的水平同步脉冲的装置；
用于对所述输出的水平同步脉冲进行计数的一个线数计数器；
从所述的线数计数器生成所述输出的垂直同步脉冲的装置；
在所述的像素计数器达到所需的输出水平分辨率时，重新启动所述像素计数器的装置；以及
在所述的线数计数器达到所需的输出垂直分辨率时，重新启动所述线数计数器的装置。
21、如权利要求20的系统，其中用户提供所述所需的输出水平分辨率和所述所需的输出垂直分辨率，其中所述的输出水平分辨率和所述的输出垂直分辨率包括空白区所需的像素。
22、如权利要求20的系统，进一步包括：
当所述像素计数器等于一个用户可编程的水平同步开始数时，维持所述的水平同步脉冲的装置；以及
当所述像素计数器等于一个用户可编程的水平同步终止数时，重新设定所述的水平同步脉冲的装置。
23、如权利要求20的系统，进一步包括：
当所述的线数计数器等于一个用户可编程的垂直同步开始数时，维持所述的垂直同步脉冲的装置；以及
当所述的线数计数器等于一个用户可编程的垂直同步终止数时，重新设定所述的垂直同步脉冲的装置。
24、一种垂直锁定输入和输出信号的方法，包括：
获得一个具有输入垂直同步频率的连续的视频输入信号；
由所述连续的视频输入信号生成一个第一除数，所述第一除数是一个正整数；
采用一个第一频率发生器来生成一个参考频率，并且第一频率发生器具有一个可调的、额定频率大于零的第一输出，其中所述的参考频率是采用一个调节信号在所述额定频率周围调节所述第一频率发生器的可调的第一输出而被调节的；
利用所述第一除数由所述的参考频率生成像素时钟频率；
由所述的像素时钟频率来生成一个输出的垂直同步脉冲频率；
由所述输入的垂直同步频率和所述输出的垂直同步频率间的误差生成所述的调节信号，从而通过所述调节信号调节所述参考频率以在所述输出垂直同步脉冲频率与所述输入垂直同步脉冲频率之间锁定。
25、如权利要求24的方法，其中所述输入的垂直同步频率由所述输入的垂直同步频率中的一个垂直同步脉冲表示，因此在所述连续的输入视频信号中有多个输入的垂直同步脉冲。
26、如权利要求25的方法，其中，通过对所述多个输入的垂直同步脉冲中相邻的两个输入的垂直同步脉冲之间出现的自由振荡器的脉冲进行计数来确定所述输入的垂直同步频率，其中所述自由振荡器的频率等于所述第一频率发生器的所述额定频率。
27、如权利要求24的方法，其中所述的参考频率是用所述第一频率发生器的、所述可调的第一输出除以一个第二除数得到的，其中所述第二除数是一个正整数。
28、如权利要求27的方法，其中所述由所述连续输入的视频信号生成所述第一除数的步骤包括：
获取一个所需的视频输出垂直分辨率；
获取一个所需的视频输出水平分辨率；以及
将所述输入的垂直同步频率、所述所需的视频输出水平分辨率、所述所需的视频输出垂直分辨率、以及所述的第二除数的乘积除以所述的额定频率即得到一个中间值，所述的中间值具有一个整数部分和一个小数部分；
将所述第一除数设定为所述中间值的所述整数部分。
29、如权利要求24的方法，其中所述生成所述像素时钟频率的步骤包括：
采用一个第二频率发生器来生成所述的像素时钟频率，该第二频率发生器具有一个额定频率等于零的可调的第二输出，所述第二频率发生器采用一个输入的误差信号来生成所述可调的第二输出，其中所述可调的第二输出即为所述的像素时钟频率；以及
将所述的参考频率与一个用所述的像素时钟频率除以所述的第一除数而得到的中间频率进行比较来生成所述的误差信号。
30、如权利要求29的方法，其中所述的误差信号在通过所述第二频率发生器之前被进一步滤波。
31、如权利要求24的方法，其中所述生成所述输出的垂直同步频率的步骤包括：
获得一个所需的视频输出水平分辨率和一个所需的视频输出垂直分辨率；
对所述像素时钟循环进行计数从而生成一个像素计数器；
由所述的像素计数器生成输出的水平同步频率；
通过对所述输出的水平同步频率中的循环进行计数从而生成线数计数器；
由所述的线数计数器生成所述输出的垂直同步频率；
在所述的像素计数器达到所述所需的视频输出水平分辨率时，重新启动所述的像素计数器；以及
在所述的线数计数器达到所述所需的视频输出垂直分辨率时，重新启动所述线数计数器。
32、如权利要求31的方法，其中用户提供所述所需的视频输出水平分辨率和所述所需的视频输出垂直分辨率，其中所述所需的视频输出水平分辨率和所述所需的视频输出垂直分辨率具有空白区所需的像素。
33、如权利要求31的方法，其中所述生成所述输出的水平同步频率的步骤包括：
当所述像素计数器等于一个用户可编程的水平同步开始数时，维持水平同步脉冲；以及
当所述像素计数器等于一个用户可编程的水平同步终止数时，重新设定所述的水平同步脉冲。
34、如权利要求31的方法，其中所述生成所述输出的垂直同步频率的步骤包括：
当所述的线数计数器等于一个用户可编程的垂直同步开始数时，维持垂直同步脉冲；以及
当所述的线数计数器等于一个用户可编程的垂直同步终止数时，重新设定所述的垂直同步脉冲，其中所述的开始数和所述的终止数可以调节从而使所述输入的垂直同步脉冲和所述输出的垂直脉冲之间产生相移。
35、一种垂直锁定输入和输出信号的装置，包括：
一个具有一输入垂直同步频率的连续的视频输入信号；
一个装置，其用来由所述连续的视频输入信号生成一个第一除数，所述的第一除数是一个正整数；
一个用来生成一个参考频率的第一频率发生器，所述第一频率发生器具有一个可调的、额定频率大于零的第一输出，其中利用一个调节信号在所述额定频率周围调节所述第一频率发生器的所述可调的第一输出而对所述的参考频率进行调节；
一个采用所述第一除数由所述的参考频率生成像素时钟频率的第二频率发生器；
一个由所述像素时钟频率来生成一个输出垂直同步频率的装置；
由所述输入的垂直同步频率和所述输出的垂直同步频率间的误差来生成所述调节信号的装置，其中所述调节信号用来调节所述的参考频率，直到在所述输入的垂直同步频率和所述输出的垂直同步频率之间锁定为止。
36、如权利要求35的装置，其中所述输入的垂直同步频率由所述输入的垂直同步频率中的一个垂直同步脉冲表示，因此在所述连续的输入视频信号中有多个输入的垂直同步脉冲。
37、如权利要求36的装置，其中，通过对所述多个输入的垂直同步脉冲中相邻的两个输入的垂直同步脉冲之间出现的自由振荡器的脉冲进行计数来确定所述输入的垂直同步频率，其中所述自由振荡器的频率等于所述第一频率发生器的所述额定频率。
38、如权利要求35的装置，其中所述的参考频率是用所述第一频率发生器的、所述可调的第一输出除以一个第二除数而得到的，其中所述第二除数是一个正整数。
39、如权利要求38的装置，其中用于由所述连续输入的视频信号生成所述第一除数的所述装置包括：
获取一个所需的视频输出垂直分辨率的装置；
获取一个所需的视频输出水平分辨率的装置；以及
生成一个中间值的装置，其通过将所述输入的垂直同步频率、所述所需的视频输出水平分辨率、所述所需的视频输出垂直分辨率、以及所述的第二除数的乘积除以所述的额定频率即得到所述中间值，所述的中间值具有一个整数部分和一个小数部分；
将所述第一除数设定为所述中间值的所述整数部分的装置。
40、如权利要求35的装置，其中所述第二频率发生器包括：
一个振荡器，其生成所述的像素时钟频率，其中所述像素时钟脉冲频率是所述参考频率的整数倍；
一个时钟除法器，其从所述的像素时钟频率生成一个中间频率；以及
一个电路，其通过将所述的参考频率与所述的中间频率进行比较来为所述振荡器生成一个调节信号。
41、如权利要求40的装置，其中生成所述调节信号的所述电路包括：
一个相位检测器，其生成相位误差；和
一个滤波器，其与所述相位误差连接以生成所述的调节信号。
42、如权利要求35的装置，其中生成所述输出的垂直同步频率的所述装置包括：
获得一个所需的视频输出水平分辨率和一个所需的视频输出垂直分辨率的装置；
用于对所述像素时钟循环进行计数的像素计数器；
由所述的像素计数器生成一个输出的水平同步频率的装置；
用于对所述输出的水平同步频率中的循环进行计数的线数计数器；
由所述的线数计数器生成所述输出的垂直同步频率的装置；
在所述的像素计数器达到所述所需的视频输出水平分辨率时，重新启动所述的像素计数器的装置；以及
在所述的线数计数器达到所述所需的视频输出垂直分辨率时，重新启动所述线数计数器的装置。
43、如权利要求42的装置，其中所述所需的视频输出水平分辨率和所述所需的视频输出垂直分辨率是从用户获得的，其中所述所需的视频输出水平分辨率和所述所需的视频输出垂直分辨率具有空白区所需的像素。
44、如权利要求42的装置，其中生成所述输出的水平同步频率的所述装置包括：
当所述像素计数器等于一个用户可编程的水平同步开始数时，维持水平同步脉冲的装置；以及
当所述像素计数器等于一个用户可编程的水平同步终止数时，重新设定所述的水平同步脉冲的装置。
45、如权利要求35的装置，其中生成所述输出的垂直同步频率的所述装置包括：
当所述的线数计数器等于一个用户可编程的垂直同步开始数时，维持垂直同步脉冲的装置；以及
当所述的线数计数器等于一个用户可编程的垂直同步终止数时，重新设定所述的垂直同步脉冲的装置，其中所述的开始数和所述的终止数可以调节从而使所述输入的垂直同步脉冲和所述输出的垂直脉冲之间产生相移。
46、如权利要求42的装置，其中所述用来生成所述第一除数的装置是一种系统，其包括：
一个处理单元；以及
一个存贮设备。
47、如权利要求42的装置，其中所述用来生成所述输出的垂直同步频率的装置是一种系统，其包括：
一个处理单元；以及
一个存贮设备。
48、如权利要求42的装置，其中所述第一频率发生器是一种电压控制的振荡器。
49、如权利要求42的装置，其中所述的第二频率发生器是一种电压控制的晶体振荡器。
50、一种垂直锁定输入和输出信号的装置，包括：
一个具有一输入垂直同步频率的连续的视频输入信号；
一个微控制器，其用来由所述连续的视频输入信号生成一个第一除数，所述的第一除数是一个正整数；
一个电压控制的晶体振荡器，其用来生成一个参考频率，所述电压控制的振荡器具有一个可调的、额定频率大于零的第一输出，其中通过利用一个调节信号在所述额定频率周围调节所述电压控制晶体振荡器的可调的第一输出而使所述的参考频率可被调节；
一个锁相环，其用来生成像素时钟频率，所述锁相环在一个相位检测器中对所述的参考频率和一个用所述像素时钟频率除以所述第一除数而得到的中间频率进行比较而生成一个误差信号，并用该误差信号作为电压控制的振荡器的输入以生成所述的像素时钟频率；
一个计算机，其由所述像素时钟频率来生成一个输出的垂直同步频率；
由所述输入的垂直同步频率和所述输出的垂直同步频率来生成所述调节信号的装置，其中所述调节的信号用来调节所述参考频率直到在所述输入的垂直同步频率和所述输出的垂直同步频率之间锁定为止。
CNB008148694A 2000-08-26 2000-12-29 垂直锁定输入输出视频信号的方法和装置 Expired - Fee Related CN1262985C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/648,793 US6316974B1 (en) 2000-08-26 2000-08-26 Method and apparatus for vertically locking input and output signals
US09/648,793 2000-08-26

Publications (2)

Publication Number Publication Date
CN1384959A CN1384959A (zh) 2002-12-11
CN1262985C true CN1262985C (zh) 2006-07-05

Family

ID=24602266

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008148694A Expired - Fee Related CN1262985C (zh) 2000-08-26 2000-12-29 垂直锁定输入输出视频信号的方法和装置

Country Status (9)

Country Link
US (2) US6316974B1 (zh)
EP (1) EP1312070B1 (zh)
JP (1) JP4690636B2 (zh)
CN (1) CN1262985C (zh)
AU (1) AU2001227448A1 (zh)
CA (1) CA2388977C (zh)
DE (1) DE60044510D1 (zh)
HK (1) HK1051431A1 (zh)
WO (1) WO2002019311A1 (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19906866C2 (de) * 1999-02-18 2003-08-14 Infineon Technologies Ag Schaltungsanordnung zur Nachsynchronisation eines Taktsignals
JP3999432B2 (ja) * 2000-02-08 2007-10-31 富士フイルム株式会社 画像処理方法および装置並びに記録媒体
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals
US7561155B1 (en) * 2000-10-23 2009-07-14 Evans & Sutherland Computer Corporation Method for reducing transport delay in an image generator
US7589736B1 (en) 2001-05-18 2009-09-15 Pixelworks, Inc. System and method for converting a pixel rate of an incoming digital image frame
US6943844B2 (en) * 2001-06-13 2005-09-13 Intel Corporation Adjusting pixel clock
US7061540B2 (en) * 2001-12-19 2006-06-13 Texas Instruments Incorporated Programmable display timing generator
US20040015983A1 (en) * 2002-04-22 2004-01-22 Thomas Lemmons Method and apparatus for a data receiver and controller for the facilitation of an enhanced television viewing environment
US7071996B2 (en) * 2002-07-19 2006-07-04 Sun Microsystems, Inc. Synchronizing video formats with dissimilar timing
US7013403B2 (en) * 2002-07-19 2006-03-14 Sun Microsystems, Inc. Synthesizing a pixel clock with extremely close channel spacing
EP1579411B1 (en) * 2002-12-20 2012-10-10 Trident Microsystems (Far East) Ltd. Apparatus for re-ordering video data for displays using two transpose steps and storage of intermediate partially re-ordered video data
EP1455472A1 (en) * 2003-03-07 2004-09-08 STMicroelectronics Limited Timing control for packet streams
US20040181806A1 (en) * 2003-03-11 2004-09-16 Visual Circuits Corporation Method and apparatus for transmitting digital video signals in a digital visual interface format over an RF cable
DE10339661B4 (de) * 2003-08-28 2006-07-27 Siemens Ag Verfahren und Anordnung zur Synchronisation eines Videoeingangs- mit einem Videoausgangssignal
KR100580176B1 (ko) * 2003-09-17 2006-05-15 삼성전자주식회사 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성장치
KR100510148B1 (ko) * 2003-09-20 2005-08-25 삼성전자주식회사 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법
KR100580177B1 (ko) * 2003-09-22 2006-05-15 삼성전자주식회사 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 디코더와 그 방법
WO2005032151A1 (en) * 2003-09-30 2005-04-07 Koninklijke Philips Electronics, N.V. Universal color decoder and method for decoding input signal for a multiple primary color display system
US8133115B2 (en) 2003-10-22 2012-03-13 Sony Computer Entertainment America Llc System and method for recording and displaying a graphical path in a video game
US20050094030A1 (en) * 2003-11-03 2005-05-05 Lsi Logic Corporation Method and/or circuitry for video frame rate and/or size conversion
US7327329B2 (en) * 2004-01-27 2008-02-05 Genesis Microchip Inc. Dynamically selecting either frame rate conversion (FRC) or pixel overdrive in an LCD panel based display
JP4504714B2 (ja) * 2004-03-26 2010-07-14 リーダー電子株式会社 外部同期信号生成回路および位相差測定回路
US7239355B2 (en) * 2004-05-17 2007-07-03 Mstar Semiconductor, Inc. Method of frame synchronization when scaling video and video scaling apparatus thereof
US20060071933A1 (en) 2004-10-06 2006-04-06 Sony Computer Entertainment Inc. Application binary interface for multi-pass shaders
US7359007B2 (en) * 2004-10-12 2008-04-15 Mediatek Inc. System for format conversion using clock adjuster and method of the same
CN100383841C (zh) * 2004-12-30 2008-04-23 鸿富锦精密工业（深圳）有限公司 基于低端锁相环调节虚拟像素时钟的装置及方法
US7773153B2 (en) * 2005-01-28 2010-08-10 Mstar Semiconductor, Inc. Frame-based phase-locked display controller and method thereof
US7598679B2 (en) * 2005-02-03 2009-10-06 O2Micro International Limited Integrated circuit capable of synchronization signal detection
US20060227243A1 (en) * 2005-03-30 2006-10-12 Terawins, Inc. Methods for adjusting the synchronization in digital display application
JP4851118B2 (ja) * 2005-05-23 2012-01-11 ソニー株式会社 撮像システム，撮像制御装置，垂直同期方法およびプログラム
KR100684999B1 (ko) * 2005-05-27 2007-02-20 삼성전자주식회사 디스플레이장치 및 그 제어방법
US7636126B2 (en) * 2005-06-22 2009-12-22 Sony Computer Entertainment Inc. Delay matching in audio/video systems
JP4572144B2 (ja) * 2005-07-06 2010-10-27 Ｎｅｃディスプレイソリューションズ株式会社 表示パネル駆動装置および表示パネル駆動方法
KR100747668B1 (ko) * 2005-10-31 2007-08-08 삼성전자주식회사 디스플레이 동기 신호 생성 장치를 포함하는 영상 신호수신장치 및 그 제어방법
KR100744135B1 (ko) * 2006-02-28 2007-08-01 삼성전자주식회사 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법
US7880746B2 (en) 2006-05-04 2011-02-01 Sony Computer Entertainment Inc. Bandwidth management through lighting control of a user environment via a display device
US7965859B2 (en) 2006-05-04 2011-06-21 Sony Computer Entertainment Inc. Lighting control of a user environment via a display device
JP2008135824A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Ind Co Ltd 位相調整装置、デジタルカメラおよび位相調整方法
GB2446455B (en) * 2007-02-08 2011-08-17 Adder Tech Ltd Video switch and method of sampling simultaneous video sources
KR101352790B1 (ko) * 2007-07-27 2014-01-16 삼성전자주식회사 환경정보 제공방법, 이를 적용한 영상기기 및 영상 시스템
CN101458888B (zh) * 2007-12-12 2011-06-29 群康科技(深圳)有限公司 平板显示器及其图像信号分辨率侦测方法
KR101259014B1 (ko) * 2008-01-24 2013-04-29 삼성전자주식회사 무선 송수신 환경에서의 멀티 스트림 송/수신 방법 및 장치
US20090244404A1 (en) * 2008-03-31 2009-10-01 Sang-Yeol Park Digital video recorder-integrated display device with picture-in-picture function
TWI364644B (en) * 2008-04-11 2012-05-21 Asustek Comp Inc Computer system and method for automatically overclocking
US9122443B1 (en) * 2008-05-01 2015-09-01 Rockwell Collins, Inc. System and method for synchronizing multiple video streams
JP4645697B2 (ja) * 2008-08-07 2011-03-09 ソニー株式会社 映像送信装置、及び映像送信装置による出力先の切替制御方法
JP2011061323A (ja) * 2009-09-07 2011-03-24 Toshiba Corp 同期信号制御回路及び表示装置
TWI470934B (zh) * 2009-10-06 2015-01-21 Mstar Semiconductor Inc 可攜式控制裝置及其方法
CN102045060B (zh) * 2009-10-13 2017-03-01 晨星软件研发(深圳)有限公司 可携式控制装置及其方法
US8886967B2 (en) * 2009-11-16 2014-11-11 Intel Corporation Adaptive voltage positioning logic for voltage regulators
CN102148617B (zh) * 2010-02-09 2013-06-12 深圳市新超亮特种显示设备有限公司 锁相倍频电路
US8681917B2 (en) * 2010-03-31 2014-03-25 Andrew Llc Synchronous transfer of streaming data in a distributed antenna system
US10786736B2 (en) 2010-05-11 2020-09-29 Sony Interactive Entertainment LLC Placement of user information in a game space
TWI462573B (zh) * 2010-07-27 2014-11-21 Mstar Semiconductor Inc 顯示時序控制電路及其方法
US8462268B2 (en) * 2010-12-10 2013-06-11 Analog Devices, Inc. Video processor timing generation
KR101332484B1 (ko) * 2010-12-13 2013-11-26 엘지디스플레이 주식회사 타이밍 콘트롤러와 이를 이용한 표시장치, 및 그 타이밍 콘트롤러의 구동방법
JP5170264B2 (ja) * 2011-01-18 2013-03-27 オンキヨー株式会社 映像処理装置及び映像処理プログラム
KR20130002798A (ko) * 2011-06-29 2013-01-08 삼성전자주식회사 3ｄ 디스플레이 장치 및 이에 적용되는 3ｄ 디스플레이 방법
US9342817B2 (en) 2011-07-07 2016-05-17 Sony Interactive Entertainment LLC Auto-creating groups for sharing photos
CN102694960A (zh) * 2012-06-08 2012-09-26 深圳路迪网络有限公司 一种视频输出信号同步控制装置
CN102737602A (zh) * 2012-06-26 2012-10-17 青岛海信电器股份有限公司 液晶显示装置及显示控制方法
CN103279777A (zh) * 2013-05-06 2013-09-04 西南交通大学 一种无线声表面波测温系统读写器
FR3005542A1 (fr) * 2013-05-07 2014-11-14 St Microelectronics Grenoble 2 Systeme d'acquisition d'image multi-capteur
KR102101835B1 (ko) * 2013-08-30 2020-04-20 삼성전자 주식회사 픽셀 클럭 발생기, 이를 포함하는 디지털 티브이, 및 픽셀 클럭 발생 방법
KR20160131673A (ko) * 2015-05-08 2016-11-16 삼성전자주식회사 다중 디스플레이 시스템을 구성하는 디스플레이 장치 및 그 제어 방법
JP6788996B2 (ja) * 2016-04-27 2020-11-25 ラピスセミコンダクタ株式会社 半導体装置、映像表示システムおよび映像信号出力方法
JP6843550B2 (ja) * 2016-08-19 2021-03-17 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置
US10419766B2 (en) 2017-03-31 2019-09-17 Crestron Electronics, Inc. Network video clock decoupling
NL2019668B1 (nl) * 2017-10-04 2019-04-11 Technolution B V Werkwijze en inrichting voor het genereren van een videosignaal
CN111433840A (zh) * 2017-12-13 2020-07-17 深圳市柔宇科技有限公司 显示装置及显示驱动方法
TWI694727B (zh) 2018-03-20 2020-05-21 台達電子工業股份有限公司 投影顯示設備及控制方法
TWM575585U (zh) * 2018-12-04 2019-03-11 精拓科技股份有限公司 Video automatic detection phase synchronization system
CN109743623A (zh) * 2019-02-15 2019-05-10 广州视源电子科技股份有限公司 一种数字电视通道锁定的方法、装置、设备和存储介质
CN112309311B (zh) * 2019-07-26 2022-03-22 西安诺瓦星云科技股份有限公司 显示控制方法、装置和显示控制卡以及计算机可读介质
CN115943624A (zh) * 2021-08-03 2023-04-07 京东方科技集团股份有限公司 图像数据传输装置、方法、电子设备、介质和显示系统

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6036922Y2 (ja) * 1979-09-17 1985-11-01 株式会社東芝 垂直同期信号検出回路
US4470064A (en) * 1982-03-31 1984-09-04 The Grass Valley Group, Inc. Horizontal sync to subcarrier phase measurement method and apparatus
US4876596A (en) 1988-10-25 1989-10-24 Faroudja Y C Film-to-video converter with scan line doubling
US4967271A (en) 1989-04-05 1990-10-30 Ives C. Faroudja Television scan line doubler including temporal median filter
US4989090A (en) 1989-04-05 1991-01-29 Yves C. Faroudja Television scan line doubler including temporal median filter
US4982280A (en) 1989-07-18 1991-01-01 Yves C. Faroudja Motion sequence pattern detector for video
US5162910A (en) 1990-10-03 1992-11-10 Thomson Consumer Electronics, Inc. Synchronizing circuit
US5124671A (en) * 1991-06-04 1992-06-23 Zenith Electronics Corporation Lock detector and confidence system for multiple frequency range oscillator control
JPH0555661U (ja) * 1991-12-20 1993-07-23 日立電子株式会社 テレビジョンカメラ制御装置のゲンロック回路
JP2537013B2 (ja) 1993-09-30 1996-09-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置用のドット・クロック生成装置
US5610661A (en) 1995-05-19 1997-03-11 Thomson Multimedia S.A. Automatic image scanning format converter with seamless switching
KR0157952B1 (ko) * 1996-01-27 1999-03-20 문정환 위상 지연 보정 장치
JPH09233433A (ja) * 1996-02-23 1997-09-05 Toko Inc 走査変換装置
US5673006A (en) 1996-03-28 1997-09-30 Hughes Electronics Seamless switch-over frequency synthesizer
DE19634084A1 (de) 1996-08-23 1998-02-26 Philips Patentverwaltung Phasenregelkreis
US6177922B1 (en) 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
US6078595A (en) 1997-08-28 2000-06-20 Ascend Communications, Inc. Timing synchronization and switchover in a network switch
US5996015A (en) 1997-10-31 1999-11-30 International Business Machines Corporation Method of delivering seamless and continuous presentation of multimedia data files to a target device by assembling and concatenating multimedia segments in memory
US5999025A (en) * 1998-03-27 1999-12-07 Xilinx, Inc. Phase-locked loop architecture for a programmable logic device
US5977837A (en) * 1998-05-01 1999-11-02 International Business Machines Corporation Phase selector for external frequency divider and phase locked loop
JP4205800B2 (ja) * 1999-01-19 2009-01-07 富士通株式会社 ビデオインタフェース回路
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals

Also Published As

Publication number Publication date
EP1312070A1 (en) 2003-05-21
US6316974B1 (en) 2001-11-13
EP1312070B1 (en) 2010-06-02
HK1051431A1 (en) 2003-08-01
AU2001227448A1 (en) 2002-03-13
JP2004508747A (ja) 2004-03-18
US6441658B1 (en) 2002-08-27
DE60044510D1 (de) 2010-07-15
CN1384959A (zh) 2002-12-11
CA2388977C (en) 2007-02-06
JP4690636B2 (ja) 2011-06-01
US20020041335A1 (en) 2002-04-11
WO2002019311A1 (en) 2002-03-07
CA2388977A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
CN1262985C (zh) 垂直锁定输入输出视频信号的方法和装置
US7969507B2 (en) Video signal receiver including display synchronizing signal generation device and control method thereof
KR100195358B1 (ko) 라인 메모리 및 제어 시스템
US20050237429A1 (en) Sequence adaptive synchronization signal generator
CN1574952A (zh) 维持图像吞吐量变更帧频以对显示资料最优的方法和系统
JPH0252911B2 (zh)
CN1516956A (zh) 调整像素时钟
CN1649397A (zh) 映像信号处理装置和映像信号处理方法
KR100312710B1 (ko) 디지탈 영상기기를 위한 클럭공급장치
KR100393458B1 (ko) 비월주사된비디오의수직패닝시스템
JP2001069423A (ja) 表示フレームレートの適合方法及び受像機
EP1001616A2 (en) Clock generator, and image displaying apparatus and method
US7460113B2 (en) Digital pixel clock generation circuit and method employing independent clock
CN100527785C (zh) 数字广播接收机中的显示同步信号产生装置和解码器
US20100020231A1 (en) Video processing method and device thereof
US6546149B1 (en) Digital noise reduction through selective pixel comparison
KR100587542B1 (ko) 동기된 고전압 발생기
US20060152624A1 (en) Method for generating a video pixel clock and an apparatus for performing the same
US20020067361A1 (en) Screen raster generation via programmable lookup tables
KR100504497B1 (ko) 디지털 티브이의 클럭 신호 발생 장치
CN2728137Y (zh) 100Hz逐行扫描CRT背投电视机
KR20040058390A (ko) 480ｐ 신호로부터 비디오 재생용 클록을 생성하는 장치 및방법
JPH0622164A (ja) 電子回路とビデオプロジェクターとテレビジョン受信機

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060705

Termination date: 20141229

EXPY Termination of patent right or utility model