JPS5986385A - サンプリングパルス生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、文字多重放送システムに於いて、文字多重
放送信号よシ文字情報信号をサンプリングする為のサン
プリングツ４ルスを生成するのに好適なサンプリング／
４ルス生成回路に関する。

〔発明の技術的背景〕

文字多重放送システムは、テレビジョン放送信号に文字
情報を示す信号を重畳した文字多重放送信号を送信側よ
シ送信し、受信側で前記文字多重放送信号よυ文字情報
信号を抽出し、これを受像管に供給し、文字情報を画面
に写し７出すシステムである。第１図（、）は文字多重
放送信号を示すもので、文字情報信号りはテレビジョン
放送信号の垂直帰線期間の１０Ｈ目〜２０Ｈ目（但し、
ＩＨは１水平走査期間）の中のいずれかの水平走査期間
、あるいは数個の水平走査期間に重畳されている。同図
（ｂ）は文字情報信号りのフォーマットを示すもので、
Ａ１はクロックランイン信号ＣＲやフレミングコードＦ
Ｃ等が重畳されているヘッダ一部であり、Ａ２は実際の
文字データ等が重畳されている情報部である。なお、Ｓ
ｖは垂直同期信号、ＳＨは水平同期信号、ＳＢはカラー
バースト信号である。

クロックランイン信号ＣＲは同図（ｃ）に示す如く、ヘ
ッダ一部Ａｌの先頭に８サイクルのクロック信号として
重畳されている。クロックランイン信号ＣＲは文字情報
信号りの基準位相となる信号で、この後に続く各種デー
タはこのクロックランイン信号ＣＲに同期するようにし
て送られる。このクロックランイン信号ＣＲの伝送レー
ト周波数は４１５　ｆ８゜（但し、ｆ８ｅは色副搬送波
周波数）であシ、これはその後に続く各種データの伝送
レート周波数（８１５ｆｌｌｃ　）の棒となっている。

受信側では、クロックランイン信号ＣＲに同期した周波
数８１５　ｆ　ｓ　ｅのサンプリング・ぐルスＳＰを生
成し、このサンゾリングツ４ルスＳＰＫよって文字情報
信号りのサンプリングが行なわれる。

第４図（ｄ）に示すパルスＧは文字情報信号りが重畳さ
れている水平走査期間に対応した位相を持ツハルスで、
いわゆる取シ込みダートノ母ルスと呼ばれるものである
。受信側の文字情報信号りの処理回路は、取り込みゲー
トＧの発生期間に文字データ等をサンプリングし、これ
をバッファメモリに書き込む。この場合、文字情報信号
　−Ｄ中のフレミングコードと予じめ処理回路内のメモ
リに格納されているフレミングコードの比較がなされ、
両者が一致したとき初めてその後のデータがバッファメ
モリに書き込まれるようになっている。バッファメモリ
に書き込まれたデータは受像管に供給可能な信号処理を
受けた後、受像管に供給され、画像表示がなされる。

ところで、被サンプリング信号に同期したサンゾリング
ツ４ルスＳＰを得るには、一般に、アナログ方式とデジ
タル方式の２種類が挙げられる。文字情報信号りのサン
プリングにアナログ方式を採用する場合は、テレビジョ
ン受像機の色同期回路の同期方式と同じく、クロックラ
ンイン信号ＣＲにサンプリングパルスＳＰを導出する発
振器の動作を同期させるいわゆるリンギング方式が採用
される。

一方、デジタル方式を採用する場合は、クロックランイ
ン信号ＣＲより高い周波数の信号によ−９クロツクラン
イン信号ＣＢをサンプリングし、両者の位相ずれを検出
し、その検出結果に従って、サンプリングパルスＳＰ出
力用の発振器の発振動作を制御すればよい。

〔背景技術の問題点〕

しかしながら、アナログ方式を採用する場合は、次のよ
うな問題がある。すなわち、普通、文字情報信号りは１
フイールドに１回しかとない。したがって、この方式で
は十分な引き込みが得られるようにする為の回路設計が
難しく、精度の高いサンゾリングツ４ルスＳＰを得るこ
とができない。たとえ、文字情報信号りが１フイールド
に数回きたとしても、文字情報信号の位相は、一般に重
畳されている水平走査期間毎に異なる。したがって、こ
のような場合でも、十分な引き込みを得ることができず
、上記同様、精度の高いサンプリングパルスを得ること
ができない。

一方、′デジタル方式を採用する場合は、次のような問
題がある。すなわち、サンゾリングツ４ルスＳＰの位相
ずれを２０　ｎｏｓｅ以内に押える為には、クロックラ
ンイン信号ＣＲをサンプリングする信号としてクロック
ランイン信号ＣＲの周波数の８倍の周波数を持つ信号が
必要である。

この場合、クロックランイン信号ＣＲの周波数は、前述
の如＜　、４１５　ｆ８ｃという非常に高い周波数であ
る。したがって、これよシさらに８倍も周波数が高い信
号を扱う回路では、回路素子の動作速度の点から、使用
される回路素子が制約を受け、回路の製造経費が大幅に
上昇してしまうＯ 〔発明の目的〕 この発明は上記の事情に対処すべくなされたもので、製
造経費の上昇を招くような高い周波数の信号を用いるこ
となく、精度の高いサンプリングパルスを得ることがで
きるサンプリングパルス生成回路を提供することを目的
とする。

〔発明の概要〕

この発明は被サンプリング信号の基準位相を示す基準信
号の立ち上がシ及び立ち下がシのタイミングを検出し、
その検出出力に従ってサンプリングパルスに同期しかつ
前記基準信号と同じ周波数を有する比較ノ４シスの極性
を保持し、その保持出力に従って前記比較ノクシスと基
準信号の位相関係を判別し、その判別結果に従ってサン
ｆ　リングパルス生成用の位相の異なる複数のクロック
信号の中から任意のクロック信号を順次選択して行くこ
とによって、サンゾリングツ４ルスの位相を基準信号の
位相に合わせるようにしだものである。　　　　　　− 〔発明の実施例〕 以下、図面を参照してこの発明の一実施例を詳細に説明
する。第２図に於いて、１２は複数のタッグ付遅延線で
、端子１１に印加されるクロック信号ＣＬ１を遅延して
各タップより位相の異なる複数のクロック信号を出力す
る。クロック信号ＣＬ１の周波数は第３図（ｃ）に示す
如く、例エバ文字情報信号りのサンプリングｉＪ？　／
ｌ／　スＳ　Ｐと同じ８１５ｆｓｃに設定されている。

遅延線１２は例えば１６個のタップを有し、クロック信
号Ｉ ＣＬｌを例えば略２×１６ずつ遅延して１６個の位相の
異なるクロック信号ＣＬ１〜ｃＬ１６を出力する（第３
図（ｃ）参照）。なお、Ｔはクロックランイン信号ＣＲ
の１周期である。っまシ、クロック信号ＣＬ１とＣＬｌ
６の位相差は約クロックランイン信号ＣＲの半周期の位
相差を有し、１６個のクロック信号ＣＬｌ−ｃ：ｃ、１
６はこの期間に、前述の如１ ”Ｔ×ｆｆの位相差を持って存在する。

１３は選択回路で、上記１６個のクロック信号ＣＬ１〜
ＣＬ１６の中から任意の１つを選択する。

この選択回路１３によって選択されたクロック信号は文
字情報信号りのサンプリングパルスＳＰ（第３図（、）
参照）とされる。さらに、この選択回路１３にて選択さ
れたクロック信号はＪＫフリッゾフロッグ回路１４にて
２分周され、クロックランイン信号ＣＲと同周期の比較
・ぐシスＰ１　（第３図（ｆ＞参照）とされる。この比
較パルスＰ１はＤ７リツｆ７０ッゾ回路１５のＤ入力と
される。Ｄフリッゾフ四ツブ回路のクロック入力はエツ
ジ検出回路１７から与えられる。

エツジ検出回路１７は端子１６に印加される文字情報信
号りの立ち上がシ位相及び立ち下がり位相を検出する。

この場合、端子１６には例えば、映像検波回路（図示せ
ず）から出力される映像信号よシスライス回路（図示せ
ず）にて文字情報信号りをスライスし、これを波形整形
回路（図示せず）にてトランジスタトランジスタロジッ
ク（ＴＴＬ　）レベルの信号に波形整形した文字情報信
号りが印加される。第３図（、）に端子１６に印加され
る文字情報信号りのクロックランイン信号ＣＲ及びフレ
ミングコードＦＣの一部を示す。エツジ検出回路１７は
文字多重信号りの立ち上がシ位相及び立ち下がシ位相を
検出し、第３図（ｂ）に示すようなエラジノ４ルスＰ２
を出力する。このエツジパルスＰ２が前記Ｄフリップフ
ロラプ回路１５にクロック入力として与えられる。した
がって、比較パルスＰ１はこれとエラジノ４ルスＰ２と
の位相差分だけ遅らされてＤ７リツプフロツゾ回路１５
のＱ出力端より出力される。言い換えれば、あるエツジ
パルスＰ２が出力されたときの比較パルスｐｌの極性が
次のエツジ・ぐシスＰ２が出力されるまで、Ｄフリップ
フロップ回路１５で保持される。とのＤフリツブフロ２
プ回路１５のＱ出力を第３図（ｇ）に示す。Ｄフリツブ
フロ２プ回路１５のＱ出力は３人カアンド回路１９．２
１に供給され。

τ出力は３人カアンド回路１８，２θに供給される。３
人カアンド回路１８．１９にぽまた、端子１６に印加さ
れる文字情報信号りが供給され、３人カアンド回路２０
．２１には上記文字情報信号りをインバータ回路２２で
反転した信号が供給される。３人カアンド回路１８〜２
１の残シの入力端には、エツジパルスＰ２がクロックラ
ンイン信号ＣＲの期間だけ供給される。

すなわち、２人カアンド回路２３の一方の入力端には、
エツジ検出回路１７からのエツジ・ぐシスＰ２が供給さ
れ、他方の入力端には、端子２４に印加されるダートパ
ルスＰ３が供給される。ダートパルスＰ３はクロックラ
ンイン信号ＣＲ期間の幅を有する。したがって、エツジ
パルスＰ２はクロックランイン信号ＣＲの期間だけアン
ド回路２３を通過し、アンド回路１８〜アンド回路１８
あるいは２１を通ったエツジパルスＰ２はオア回路２５
を介してアップ／ダウンカウンタ２７にアップカウント
用クロックとして供給される。アンド回路１９．２０を
通ったエツジパルスＰ２はオア回路２６を介してダウン
カウント用クロックとしてアップ／ダウンカウンタ２７
に供給される。アップ／ダウンカウンタ２７のカウント
出力は選択回路１３にていずれのクロック信号ＣＬ１〜
ＣＬ１６を選ぶかの制御信号となる。なお、アンド回路
１８〜２１の出力を第３図（ｈ）　、　（ｉ）　、　（
ｊ）　、　（ｋ）に示す。

上記構成に於いて動作を説明する。まず、エツジ検出回
路１７の動作を第４図を用いて説明する。第４図（ａ）
　、　（ｄ）は端子１６に印加されるクロックランイン
信号ＣＲを示し、この信号は２段のアンド回路１７１．
１７２で第４図（ｂ）に示す如く遅延される。この遅延
信号と端子１６に印加される信号がエクスクル−シブオ
ア回路１７３に供給されるので、このエクスクル−シブ
オア回路１７３の出力端には第４図（Ｃ）に示すクロッ
クランイン信号ＣＲの立ち上ｉｔ−を及び立ち下がりの
タイミングを示すエツジパルスＰ２が出力される。

次に、Ｄフリツブフロ２プ回路１５の動作を説明する。

このＤフリツブフロ２プ回路１５はエツジ検出回路１７
から出力されるエツジパルスＰ２をクロック入力として
、ＪＫフリップフロップ回路１４からの比較ノ４シスＰ
１を遅延する。この比較パルスＰｌは前述の如く、選択
回路１３で選択されたクロック信号、つまシサンプリン
グパルスＳＰを２分周してクロックランイン信号ＣＲと
同じ周波数を持つようにされた／？ルシスある。したが
って、比較パルスＰ１は、サンプリングパルスＳＰとク
ロックランイン信号ＣＲの位相差分だけ遅延され、Ｄ７
リツプフロツプ回路１５のＱ出力端に出力される。この
場合、比較パルスＰ１がクロックランイン信号ＣＲより
遅れている場合は、第５図（ｃ）に示す如く、Ｄフリツ
ブフロ２プ回路１５のＱ出力端には、クロックランイン
信号ＣＲの位相を反転した信号が得られる。女お、第５
図（、）は端子１６に印加されるクロックランイン信号
ＣＲを示し、同図（ｂ）は比較パルスＰ１を示す。

一方、比較パルスＰｌがクロックランイン信号ＣＲよシ
進んでいる場合は、第６図（ｃ）に示す如（Ｄ７リツプ
フロツグ回路１５のＱ出力端には、クロックランイン信
号ＣＲと同相の信号が得られる。なお、第６図（ａ）は
端子１６に印加されるクロックランイン信号ＣＲを示し
、同図（ｂ）は比較パルスＰｌを示す・ Ｄフリツノフロラゾ回路１５は、上記の如く、比較パル
スＰ１の極性を保持するものであるから、とのＤフリッ
ゾフロップ回路１５のＱ出力の極性を観察することによ
り、比較Ａ？ルシス１の位相、言い換えればサンプリン
グパルスＳＰの位相が文字情報信号りの位相よシも遅れ
ているか進んでいるかを判別することができる。そして
、遅れている場合は、エラジノ４ルスＰ２を詳記アップ
／ダウンカウンタ２７にアップカウント用クロックとし
て入力すればよい。逆に遅れている場合は、ダウンカウ
ント用クロックとして入力すればよい。

アンド回路１８〜２１．オア回路２５．２６は、アンド
回路２３を通過してきたエツジパルスＰ２をアツ：７°
／ダウンカウンタ２７のアップカウント用クロック入力
端に供給するか、ダウンカウント用クロック入力端に供
給するかを決定するダート手段である。この場合、アン
ド回路１８．２１はエツジパルスＰ２をアップカウント
用クロックとする場合にダートを開きミアンド回路１９
．２１はエラジノ卆シスＰ２をダウンカウント用クロッ
クとする場合にダートを開く。

すなわち、今、比較パルスＰ１の位相が文字情報信号り
の位相よりも遅れている場合について考えてみる。この
場合、クロックランイン信号ＣＲの立ち上が沙では、Ｄ
フリツブフロ２ゾ回路１５のＱ出力が”Ｌ”レベルとな
シ、で出カフ）（”　Ｈ”レベルトナルので、エツジパ
ルスＰ２はアンド回路１８．２０を通過可能となる。し
かしながら、この場合、アンド回路１８には、Ｄフリツ
ブフロ２プ回路１５ので出力と同相のクロックランイン
信号ＣＲが端子１６よシ印加されるのに対し、アンド回
路２０には、このクロックランイン信号ＣＢをインバー
タ回路２２で反転した信号が供給される。したがって、
この場合、アンド回路１８だけがデートを開き、クロッ
クランイン信号ＣＲの立ち上がりのエツジパルスＰ２は
アンド回路１８．オア回路２５°を介してアップ／ダウ
ンカウンタ２７のカウントアンプ用クロック入力端に供
給される。一方、クロックランイン信号ＣＲの立ち下が
シでは、Ｄフリツブフロ２プ回路１５のＱ出力が′Ｈ”
レベルとなるので、アンド回路１９．２１がダートを開
くことが可能となる。しかしながら、この場合、アンド
回路１９にはＤフリッゾフロップ回路１５のＱ出力とは
逆相のクロックランイン信号ＣＲが端子１６から供給さ
れるのに対し、アンド回路２１にはこれをインバータ回
路２２で反転した信号が供給される。したがって、この
場合はアンド回路２１がダートを開き、エツジパルスＰ
１はアンド回路２１．オア回路２５を介してアップ／ダ
ウンカウンタ２７のアップカウント用クロック入力端に
供給される。

以上の説明から、比較）４ルスＰ１の位相が文字情報信
号りの位相よりも遅れている場合のアンド回路１８〜２
１の出力は第５図（ｄ）〜（ｇ）に示すようになる。

同様に、比較パルスＰ１０位相が文字情報信号りの位相
よシも遅れている場合は、アンド回路１３．１４がダー
トを開き、エツジパルスＰ２をオア回路２６を介してア
ップ／ダウン用カクンタ２７のダウンカウント用クロッ
ク大力端に供給する。この場合、アンド回路１９はクロ
ックランイン信号ＣＲの立ち上がりのタイミングで得ら
れるエッジノＪ？シスＰ２を通し、アンド回路２０はク
ロックランイン信号ＣＲの立ち下がシのタイミングで得
られるエラジノ４ルスＰ２を通す。この場合のアンド回
路１８〜２１の出力状態をそれぞれ第６図（ｄ）〜（ｇ
）に示す。

アップ／ダウンカウンタ２７は比較ノぐシスＰ１の位相
が文字情報信号りの位相より遅れている場合、アップカ
ウント用クロック入力端にエツジ／４ルスＰ２が供給さ
れるからアップカウント動作を行ない、逆に進んでいる
場合は、ダウンカウント用クロック入力端にエツジパル
スＰ２が供給されるからダウンカウント動作を行なう。

アップ／ダウンカウンタ２７のカウント値は例えば４ビ
ツトのデジタルデータとして出力される。選択回路１３
は前記遅延線１２の各タップに対応した１６個の端子を
有し、各端子には対応するタッグに導びかれたクロック
信号が印加される。この場合、選択回路１３はアップ／
ダウンカウンタ２７のカウント値が１カウントアツプす
るごとによ多位相の進んだクロック信号を順次選択する
。逆に、１カウントダウンされるとそのたびに、位相の
遅れたクロック信号を順次選択してゆく。このような動
作によシ、選択回路１３からは最終的に文字情報信号り
に同期したクロック信号がサンプリングパルスｓｐとし
て出力される。

ここで、サンプリングパルスＳＰを文字情報信号りに位
相同期させる動作を、比較・ぐシスＰ１の位相が文字情
報信号りの位相よりも進んでいる場合を代表として、第
７図を参照しながら説明する。今、選択回路１３よシク
ロツク信号ＣＬ１が選択されているとする。この状態に
おいて、タイミングＴｌにアンド回路１９を通過するエ
ラジノ七シスＰ２により、選択クロック信号がクロック
信号ＣＬ２に切シ換わる。この様子をタイミングＴ２に
示す。次にタイミングＴ３にアンド回路２０を通過する
エラジノぐシスＰ２によシ、クロック信号ＣＬ３が選択
される。この様子をタイミングＴ４に示す。次に、タイ
ミングＴ、にアンド回路１９を通過するエツジ・ぐシス
Ｐ２によシ、クロック信号ＣＬ４が選択される。

この様子をタイミングＴ６に示す。以下、同様に、タイ
ミング’ｒ、　　ｙ　Ｔ９　　＋　Ｔｌｌ　＋　’ｒｔ
ｓに順次クロック信号ＣＬ５　＋　Ｃｌ６　、　Ｃｕ２
　、　Ｃｌ３が選択される。この様子をそれぞれタイミ
ングＴ８．Ｔ１０＋Ｔ１２１Ｔ１４に示す。タイミング
Ｔ１３にクロック信号ＣＬｓが選択されると、タイミン
グＴ１６に示されるように、比較ノｆシスＰ１の位相が
クロックランイン信号ＣＲの位相より遅れる。した力ぶ
って、タイミング’［’ｔｓには、エツジ／４ルスＰ２
はアンド回路２１を通過する。したがって、アップ／ダ
ウンカウンタ２７がカウントアップ動作を行左い、タイ
ミングＴ１７に示されるようにクロック信号ＣＬ７が選
択される。この後は、エツジパルスＰ２はアンド回路１
９．２１を交互に通過し、クロック信号ＣＬ８．　Ｃｕ
２が交互に選択される。これにより、サンゾリングツ々
ルスＳＰにジッタが生じることになるが、そのブック量
１ は−×−であシ、文字情報信号りのサンプリン　　１６ グには何ら支障は女い。

以上詳述したようにこの実施は、クロックランイン信号
ＣＲの立ち上がシ及び立ち下がりのタイミングを示すエ
ツジ／４ルス毎に比較、ｅシスＰ１とクロツク２ジイン
信号ＣＲとの位相関係を判別し、その判別結果に応じて
即座にサンプリングパルスＳＰの位相を進めたシ遅らせ
たシすることにより、クロックランイン信号ＣＲに位相
同期したサンプリングパルスＳＰを得るものである。

このような構成によれば、回路中で使用される信号の周
波数が最高でも、文字情報信号り中の文字データの伝送
レート周波数（８１５ｆａｃ）である。したがって、回
路設計に際して回路素子の動作速度の影響を受けること
がなく、回路を容易にかつ安価に製造することができる
。

また、クロックランイン信号ＣＲに完全に同期したサン
プリングパルスＳＰが得られる場合があることは勿論で
あるが、クロックランイン信号ＣＲに対するクロック信
号ＣＬ１の発生タイミングの関係上、サンプリングパル
スＳＰにジ１ ツタが生じたとしても、そのジッタ量は２×１６と非常
に小さく、常に高精度のサンゾリングパル′スＳＰを得
ることができる。この場合、サンプリングパルスＳＰと
クロックランイン信号ＯＲが最大Ｔずれているとしても
、クロック信号Ｉ ＣＬ１〜ＣＬＩ６は略−の範囲にわたって略丁×πずつ
遅延された信号であり、しかも、エツジ／４ルスＰ２は
クロックランイン信号ＣＲの到来期間に１６個出力され
るから、クロックランイン信号ＣＲの到来期間に、この
クロックランイン信号ＣＲに位相同期したサンゾリング
ツぐシスＳＰを確実に得ることができる。

また、エツジパルスＰ２毎にサンプリングパルスＳＰの
位相を１×土ずつシフトして行く構　　　１６ 成であるから、同期を取る為の動作が雑音信号等の影響
を受けにくく安定している。

まだ、文字情報信号りの各Ａケラト毎にサンゾリングＡ
？ルスＳＰの位相補正を行なうことができるから、７４
ケット間の位相の連続性を必要としない。

なお、この発明は先の実施例に限定されるものではない
。例えば、クロック信号ＣＬ１の周波数ラフロックラン
イン信号ＣＲの周波数と同じ周波数にすることによシ、
比較ノ４シスＰ１として選択回路１３の出力をそのまま
利用し、この選択回路１３の出力周波数を逓倍手段によ
って２倍にすることによってサンプリングパルスＳＰを
得るようにしてしてもよい。

〔発明の効果〕

このようにこの発明によれば、製造経費の上昇を招くよ
うな高い周波数の信号を用いることなく、精度の高いサ
ンプリングパルスルスを得ることができるサンプリング
ツ４ルス生成回路を提供するととができる。

【図面の簡単な説明】

第１図は文字多重放送システムを説明する為の信号波形
図、第２図はこの発明に係るサンプリングツ４ルス生成
回路の一実施例を示す回路図、第３図乃至第７図は第２
図に示す回路の動作を説明する為のタイミングチャート
である。 １１　、１６　、２４．・・・端子、１２川遅延線、１
３・・・選択回路、１４・・・ＪＫフリッゾフロッゾ回
路、１５・・・ＤフリップフＣ−ツブ回路、１７・・・
エツジ検出回路、１８〜２１．２３・・・アンド回路、
２２・・・インバータ回路、２５．２６・・・オア゛回
路、２７・・・アツ７″／ダウンカウンタ、１７１゜１
７２・・・アンド回路、１７３・・・エクスクル−シブ
オア回路。

Claims (1)

1. 【特許請求の範囲】 被サンプリング信号の基準位相を示す基準信号に同期さ
   せるようにして前記被サンプリング信号をサンプリング
   する為のサンプリングパルスを生成するサンプリングパ
   ルス生成回路に於いて、 前記基準信号の立ち上がシ及び立ち下がシのタイミング
   を示すエツジパルスを出力するエツジ検出手段と、この
   エツジ検出手段からエラジノ４’ルスが検出されたとき
   前記サンプリング・ぐルスに同期しかつ前記基準信号と
   同じ周波数を有する比較・ぐルスの極性を保持する極性
   保持手段と、この極性保持手段に係持されている極性か
   ら前記比較パルスの位相が前記基準信号の位相よシ進ん
   でいるか遅れているかを判別しその判別結果に従って前
   記エラ）　ノ４ルスをカウント用クロックとしてカウン
   トアツプ動作あるいはカウントダウン動作するカウンタ
   手段と、入力クロック信号を遅延して前記基準信号の略
   半周期分にわたって位相の異なる複数のクロック信号を
   生成する遅延手段と、前記カウンタ手段のカウント値に
   従って前記比較パルスの位相が前記差換パルスの位相よ
   シ遅れている場合は前記遅延手段から出力される複数の
   クロック信号をその位相の進み方向に向かって順次選択
   し行き逆に進んでいる場合は位相の遅れ方向に向かって
   順次選択し行く選択手段とを具備し、前記選択手段から
   出力されるクロック信号から前記サンプリングパルスを
   得るように構成されたサンプリングパルス生成回路。