JPS62108634A

JPS62108634A - 同期信号検出回路

Info

Publication number: JPS62108634A
Application number: JP60248323A
Authority: JP
Inventors: Ko Koyama; 小山　鋼; Hiroyuki Iga; 伊賀　弘幸; Yuichi Ninomiya; 佑一二宮; Yoshimichi Otsuka; 吉道大塚; Yoshinori Izumi; 吉則和泉; Seiichi Goshi; 清一合志
Original assignee: Toshiba Corp; Nippon Hoso Kyokai NHK; Japan Broadcasting Corp
Current assignee: Toshiba Corp; Japan Broadcasting Corp
Priority date: 1985-11-06
Filing date: 1985-11-06
Publication date: 1987-05-19
Anticipated expiration: 2009-10-19
Also published as: JPH0683198B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、デゾタルテレビゾ、ン信号処理システムに
使用される同期信号検出回路に関する。

〔発明の技術的背景とその問題点〕

一般にテレピノ、ン放送に代表されるような有線あるい
は無線の信号伝送方式では、送信機５と受信機とで処理
する信号の同期をとるために、所定期間ごとに同期信号
が挿入されて信号伝送が行なわれる。

例えば、高品位テレビシ、ン信号の伝送方式として考え
られているミ、　−、＋”　（ＭＵＳｇ）方式〔参考文
献；二宮ほか［高品位テレビの衛星１チャンネル伝送方
式（ＭＵＳ　Ｅ月、テレビシ、ン学会技術報告ＶＯＬ８
　、Ａ３２　、　ＩＰＡ７３−７　、１頁乃至８頁］に
おいては、第１１図に示すように、水子同期信号として
、１２０Ｋ（ＣＫ：伝送り口、り）期間が定められた正
極同期信号ｃ以下ライン同期ＨＤと記す）、フレーム同
期信号として８０に周期で振幅θ％、振幅１００％（最
大振幅）を交互にくり返す正極同期信号（以下フレーム
・母ルスＦＰと記す）が交互に用いられる。第１１図の
（Ａ）は、伝送信号の形式であり、第１ラインから第６
１１ラインに含まれる信号の種類を示している。また、
同図の（Ｂｌは、第６０５ラインと１１ｇ６０．６ライ
ンの、フレーム同期信号の波形を示し、同図のＩＣＩは
Ｈｒ）の波形を拡大して示している、。

上記のフレーム・ＩルスＦＰ・を受信、機で検出するに
は、振幅５０％のレベルにスレッシュホールＶしくルを
有スるコン／４レータで、゛上記フレーム同期　ルｘ　
Ｆ　Ｐ　ヲ１　ヒツトのシリアルデジタル信号に変換し
、・譬ターン判定を行々えばよい。

ところが、一般に、映像信号は、交流結合によって受信
機に入力さ、れるため、に、信号の直流分が失なわれる
。このため、ＭＵＳＥ方式では、１フレームのうちの２
ラインに、振幅５０％のクラ、ｙ　ｆ、　ｖ　ベルライ
ン（ＣＬ）を設け、とのクランプレベルを用いて直流再
生を行なうようにしている。ｉ−かし、クランプレベル
情報、全抽出するには、フレーム同期が確立していなけ
ればフラングレベルラインを抜取、ることかできず、正
確な直流再生を得られない。

よって、電源投入時やチャンネル切換時のようにフレー
ム同期が確立されていない期間においテハ、フレーム同
期信号ＦＰをｍる＊めのスレッシ、ホールドレベルを振
幅５０％のレベルに設定できず、フレームパルス検出が
不確定となる。

以下、上記のような直流再生と、フレームパルス検出に
関連した問題点を第９図に示すＭＥ方式受信機の位相同
期回路にもとづき説明する。

以下、正常に直流再生された信号の最小値の電圧レベル
を０％、最大値の電圧レベルを１００％として映像レベ
ルを定義する。

２Ｖｐ、ＯＭＵＳＥ方式の４−スパント信号が、入力端
子１００に供給され、コンデンサ２によって直流分が遮
断され、クランプ回路３に供給される。

ことでは、クランプパルス（ＣＰ）のタイミングで、入
力信号の中心値を示すフラングレベルライン（ＣＬ）の
レベルＱ５０％の映像レベルに設定することで信号の直
流分再生が行なわれる。クランプ回路３の出力は、アナ
ログデジタル変換回路＝９− ４に供給され、デジタル信号に変換され、フレームパル
ス検出回路５、ライン同期検出回路１２、出力端子２０
に供給される。

アナログデジタル変換回路４は、入力信号の′区圧範囲
＋ｉ　ｖ　〜、ｙを８ピｙ）（２５６レベル）のデシタ
ル値に変換するもので、フレー・ムｚ４ルス検出回路５
には、映像レベルの５０％の位置にスレッシ１ホールド
レベルを設定することで得られた上位ｌビ、）　（ＭＯ
Ｂ）のみが供給される・十、ＩＶが映像レベルの１００
％、Ｏｖが映像レベルの５０％、、Ｖが映像レベルの０
％振幅に対応する。

ライン同期検出回路１２は、アナログデジタル変換回路
４から供給される８ピ、、トのデシタル信号を用いて、
位相情＠（以下外部ライン同期信号ＨＤと称する）を取
出し、ライン同期位相比較回路１３に供給する。

ライン同期位相比較回路１３は、水平カウンタｌＯから
の１ライン周期の信号Ｃ以下内部ライン同期信号ＨＤと
称す）と、外部ライン同期信号）（Ｄとを比較し、位相
誤差信号を出力する。

位相誤差信号は、ループフィルタ１４を介して、デシタ
ルアナログ変換回路１５でアナログ（１に変換されたの
ち、水晶を用いた電圧制御型発振器１１の制御端子に供
給され、発掘周ｔ＆赦ｆ　＊　＝　６４．８±０．００
４■ｈをコントロールするのに用いられる。電圧制御型
発振器１１の出力は、７４分周回路１６で１／４分周さ
れたのち、水平カウンタ１０で１／４８０分周され、さ
らに、垂直カウンタ９で１／１１２５分周される。

フレームパルス検出回路５は、その入力端子５７に供給
され九ＭＯＢ信号からフレーム／９ルスを検出し、フレ
ーム検出信号として″１＃を得る。

即チ、フレームパルス検出回路５は、第１１図に示した
フレームパルスＦＰの規則的々繰り返しパターンを判定
するｔ４ターン判定回路６０と、フレーム検出信号の立
下りから所定のクロ、りの時点にＩＣＫ幅のパルス（以
下外部フレームパルスと称する）を出力端子５９に出力
する外部フレーム／譬ルス発生回路７０から成る。

第１０図は、フレーム検出回路５の具体例と、各部の信
号波形を示している。

入力晦子５７から入力したＭＳＢ信号は、イクスクルー
シデオア回路６３．６４の各一方の入力部に供給される
とともに、１水平期間（以下ＩＨと称す）遅延回路６２
．４ＣＫ遅延回路６１に供給される。イクスクルーシゾ
オア回路６３は、ＶＩＳＢ信号と１■遅延回路６２の出
力信号との排他的論理和をとりアンド回路６５の一方の
入力部に供給し、イクスクルーシデオア回路６４けＭＳ
Ｂ信号と４ＣＫ遅延回路６１の出力信号との排他的論理
和をとりアンド回路６５の他方の入力部に供給する。

アンド回路６５の出力は、フレーム検出信号であり、積
分回路７２及びリセット回路７１に供給される。積分回
路７２は、フレーム検出信号が＠１”Ｃフレーム４ルス
検出時）のときカウントア、７″シ、″Ｏ“（フレーム
パルス非検出）が所定回、例えば３つ続いなとき、リセ
ット回路７１からのリセットパルスでその出力（信号ａ
）がリセットされる。信号龜は、スライサ７３によって
所定のレベルでスライスされ、信号すとなり、パルス発
生回路７４に供給される。／４’ルス発生回路７４は、
信号すの立下がりから所定の伝送りロック（Ｃｍ）分遅
れた時点でＩＣＫ幅のｐ４ルスｅ（外部フレーム・奢ル
ス）を発生し、出力端子５９に出力する。

上記のように得られた外部フレームｚｆ　Ａ／　スハ、
第９図のフレームｉ４ルス位相比較器６の一方の入力部
に供給される。とのフレームパルス位相比較器６は、垂
直カウンタ９からの１フレ一ム周期、ＢＣＫ幅の信号Ｃ
以下内部フレーム／９ルスと称す）と、外部フレーム・
ヤルスとのタイミングを比較し、合っていれば“Ｏ＃、
合っていなければ＠１”を同期判定回路７に供給する。

同期判定回路７は、内部フレームパルスの周期で、フレ
ームパルス位相比較器６の出力を観測し、予じめ定めた
回数（例えば８回）だけ連続して＠１′が観測されたと
き同期はずれ信号（以下アン口、り信号と称する）とし
て、“ｌ″をリセットＩｆルス発生回路８に供給する。

リセットパルス発生回路８は、アンロック信号が″ｌ“
のとき、外部フレーム・母ルスのタイミングでリセット
パルスを発生し、これを、垂直カウンタ９、水平カウン
タ１０、ループフィルタ１４のリセット端子に供給し、
それぞれを初期化することで、内部フレームｐｕルス、
！１ｍ７レームパルスとの同期をとる。

今、上記のシステムにおいて、はじめからフレーム同期
がとれていると仮定すると、クランプ回路３は、振幅５
０％のクランプレベルライン（ＣＬ）を映倫レベル５０
％にクランプする。したがって、アナログデジタル変換
回路４のＭＳＢ信号を得るためのフレ、シーホールドレ
ベルハ振幅５０％となり、常にフレーム・臂ルスｅ［出
できる。

しかし、はじめからフレーム同期が確立されるのはまれ
であり、クラングツｆルス（ＣＰ）トクランデレベルラ
イン（ＣＬ）とのタイミングは一致し々い。とのような
ときに、クランプ回路３で映像レベル５０％としてクラ
ンプされる実際のレペルは、振幅の最大値から最小値の
間に設定される可能性があるため、アナログデジタル変
換回路４からの＆ｉＳＢ信号のスレンシュホールｒレベ
ルも映像信号の最大値から最小値の範囲で変化すること
になり、フレームパルスを９Ｋに検出できるとけ限らな
い。

また、映像イ百号の平均レベルＣ以下ＡＰＬと称す）が
、０％（全画面点）、及び１００％（全画面臼）のとき
、アナログデジタル愛換面１路４０Ｍ５Ｂ（８号のスレ
ッシ１ホールドレベルカソレぞれ映像信号のは埋最大値
あるいは最小値となるため、フレームパルスが入力して
も、検出信号は常時″″１”及び１０″となりフレーム
検出が得られない。

上記のように、２値／９ターンの正極同期信号（Ｄ検出
方法、！：して、スレッシ、ホールドレベルが固定され
たコンノ９レータにより、アナログデジタル変換された
１ピットデシタル信号を用いてパターン判定を行なうと
、直流分再生が不完全な場合には安定して同期信号を検
出することができない。

〔発明の目的〕

この発明は、上記の事情に対処すべくなされ九もので、
直流分再生が不確実な場合でも確実に同期信号を検出す
る仁とのできる同期信号検出回路を提供することを目的
とする。

〔発明の概要〕

この発明は１例えば第１図に示すように、フレームパル
ス列のような同期信号に対して、スレッシ、ホールドレ
ベルを設定するのに、例えばそのデジタル変換信号の上
位の２ビツトを利用し、入力同期信号の直流分再生が不
正確であっても、該同期信号を検出できるように構成し
ている。つまり、第１　Ｍ８Ｂ信号と、第２　ＭＳＢ信
号を用いてパターン判定を行なうように構成する。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明する。

第１図はこの発明をＭｔＪＳＥ方式受信機に適用した一
実施例〒ある。第１図において、第８図と同一部分には
同じ番号を付して説明する。従来の受信機と異なる部分
は、フレーム・パルスをｍ出するフレームパルス検出回
路５００である。

以下このフレームパルス検出回路５００を中心に説明す
ることにする。この発明の場合、アナログデジタル変換
回路４の出力のうち、上位２ビ、トの信号（第１Ｍ５Ｂ
信号、第２Ｍ５Ｂ信号）が入力端子５’ｌ、５Ｂを介し
てフレームパルス検出回路ＳＯＵに供給される。即ち、
第１Ｍ５Ｒ信号は、第１の・ｆターン判定回路ｓｏｉに
供給され、第２Ｍ５Ｂ信号は、第２のパターン判定回路
５０２に供給される。第１．第２のパターン判定回路５
０１，５０２は、それぞれ第１Ｏ図に示した回路と同様
な構成であり、それぞれ第１Ｍ５Ｂ信号と第２Ｍ５Ｒ信
号とを用いてフレーム・量ルスのパターン判定を行なう
、そして、フレームパルス検出時ＫＶｉ″″１”、非検
出時には″０″のフレーム検出信号を得る。

第１．第２のパターン判定回路５０１，５０２のフレー
ム検出信号は、オア回路５０３に供給され、とのオア回
路５０３の出力は、外部フレームパルス発生回路５０４
に供給される。外部フレーム・パルス発生回路５０４の
構成も、第１０図で説明したものと同様な構成であり、
リセット回路、積分回路、スライサｓ　ａ４ルス発生回
路等を有する。外部フレームパルス発生回路６０４の出
力である外部フレームパルスつまり、外部同期信号は、
フレームパルス位相比較器６に供給される。以後の動作
は、第９図において説明した動作と同じである。

この発明の場合、フレームパルス検出回路５００の構成
及び作用に特徴を有する。

即ち、第１Ｍ５Ｂ信号を用いてフレーム／４′ルス（７
）パターン判定を行なうノ量ターン判定回路５０１と、
上位２ぎット目の第２Ｍ８Ｂ信号を用いてフレームパル
スの／９ターン判定を行なうパターン判定回路５０２を
有する。

今、フレーム同期が得られているものとすると、正常な
直流分再生がクランプ回路Ｓで得ラれるから、この回路
の出力信号は、＋１ｖ〜＝ＩＶの電圧の範囲、つｔｂ映
像レベルｌＯＯ％〜０％の間に゛ある。従って、このと
きのフレーム・量ルスの最大振幅と最小振幅は、それぞ
れ映像し々ル１００％とＯ゛％であり、映像レベルの５
０弧にスレッシュホールドレベルヲ持つＭＯＢＭ号をみ
れば、フレーム検出信号に応じて＝１＝ｍＯ′が繰り返
す。よって、第１の・ｆターン判定回路５０ノで、フレ
ーム検出信号″″１”を得ることができる。

゛第２図は、各映像ジベルに対する第１　ＭＯＢ信号、
第２　Ｍ８Ｂ信号の内容及び直流分再生例を示している
。　　　゛今、フレーム同期かは′ずれ、直流分再生が正常に行カ
゛われガい場合には、°グラフ回路路Ｓの出力信号は、
＋２ｖ′〜Ｏｖの電圧、゛つまり映像レベル１５０％〜
５０％（状態Ｂ）、もしくは、Ｏｖ〜−２ｖの電圧つま
り映像レベル５０％厄−５０弧（状態Ｃ）となる可能性
がある。

このような場合は、第１Ｍ５Ｂ信号は常時″１”あるい
は常時′０”となり、□フレームパルスヲ検出すること
は不可能である。但し、映倫レベル０％〜１００％（状
態人）のときは、第ｘＭｓＢ信号ハ映偉レベル５０％に
スレッシ、ホールドレ々ルを有するから、フレーム検出
信号に応答して１０”１１・”を〈シかえし、検出が可
能となる。

一方、第２Ｍ８Ｂ信号は、第２図に示すように、映像レ
ベルの２５弧、５０％、７５％に“Ｏ”Ｊｓカ反転する
スレッシュホールドレベルを有する。

従って、フランジ回路３の出力信号が状態Ｂあるいは状
態Ｃになったとしても、パターン判定回路５０２ではフ
レーム検出信号を判定することができる。

このため、第１Ｍ５Ｂ信号から検出した第１のフレーム
検出信号と第２Ｍ５Ｂ信号から検出した第２のフレーム
検出信号とを併用することによシ、直流分再生が不完全
な状態であってもフレ二ｉ　ｔ４ルスの検出が得られる
。

上記のように、フレー入／奢ルスが検出されると、シス
テムはプレー人同期状態となる。しかし、直流分再生が
安定していないと水平同期状態が得られないが、水平同
期信号によるクロック単位の厳密な位相同期が得られな
くても、以下のよりな条件を設定しイ直流分再゛生を行
々うことＫよって水平同期状態へ引き込むことができる
。

電圧制御型゛発振器１１の発振周波藪ｆｏの可変範囲は
、送信機め周波数可変範囲より太きけれ゛は良いリ一般
に、送信機に使われる６　４　ＭＴ（ｚ程度の発振器に
は、ＡＴカットの水晶振動子が用いられるが、“これは
、−６ｔ）〜＋１００℃の範囲で±２０　ＰＰＭ程度の
周波数変動が′ある。従って、６４．８ＭＨ瓢では、（６４，８Ｘ１０”）ｘ（±２０×１Ｏ−６）１±ｒ：
３ｋＨ篤　　゛程度の周波数変動がある゛。

これ″より、電圧制御発振器１ノの周波数可変範囲は、
±”１．’３　ｋＨｚ′以上あればよいが、通常余裕を
みて±４　ｋＨｚ程度に設定している。電圧制御発振器
１１の発振周波数を６４．８±０．０　’０４　Ｍ）ｆ
とし、それを１／４分周回路１６で分周し、１６．２Ｍ
Ｈ冨のクロッ−りを得ているが、このクロ、りの［フレ
ーム期間（１／３０　ｍｓ　）でのクロック数Ｎを求め
ると、干５４００００±３３．：ＪＣＫとなる。

従って、第３図に示すように、３７４ＣＫ＠あるり”ラ
ンクレベルライン（ＣＬ）の前後３４ＣＫ幅の余裕をと
った３’　０６０に幅のクランプパルス（ＣＰ）を得る
ようにすれば、水平同期がかかつていない状態でもクラ
ンジノ讐ルス（ｃｐ）は、クランプレベルライン内に納
まり、直流再生を正確に得られるようになる。第３図は
、従来のクランプパルスの幅が周波数変動によってシフ
トし、クランプレベルライン（ＣＬ）からはみ出した状
１１　ｒＢｌ　（Ｃ）及び正常位置の状態【にと、本発
明により設定したクランプ・１ル女の幅を示す状態の）
を比較して示している＝□ 上記のように、第１図のシステムは、直流分再生が不完
全であっても、まずフレーム同期状−２２＝態となり、次に、フランジ・母ルス（ｑＰ）の幅全選定
することにより、直流分再生を得られるようになり、続
いて水平同期状態となる。

、第４図乃至第７図は、　ＭＵＳＥ方式受信機の位相同
期回路に本発明を適用した他の実施例を示す。

これらは、第１図に示したシステムのフレームパルス検
出回路ＳＯＯの他の実施例であり、他の部分は、第１図
と同じである。

第４り１の回路け、第１．第２のパターン判定回路５０
１．５０２の出力をそれぞれ第１．第２の外部フレーム
／母ルス発牛回路、５０５．５０６に供給し、第１．第
２の列部フレームパルス発生回路５０５，５０６の出力
を２人カオア回、路ｓｏ、ｒに供給し、このオア回路ｓ
ｏ７かう外ＭＳフレームパルスを得る構成である。第１
．第２のパターン判定回路５０１，５０２の構成及び第
１．第２のフレームパルス発生回路５０５゜５０６の構
成は、それぞれ第１０図で説明した回路と同様な構成で
ある。

この回路によると、菌１図のように、第１゜第２のフレ
ーム検出信号を併用する回路に比べて、フレームパルス
検出のあいまいさが少くなり、より安定したフレームパ
ルス検出が可能となる。即ち、第１図の回路によると、
第１のフレーム検出信号、第２のフレーム検出信号のど
ちらかが″１”であれば、これらの合成によって外部フ
レームパルス発生回路５０４内の積分回路がカウントア
ツプして誤まったフレームパルスを検出しやすいが、第
４図９回路は、外部フレーム、ＩＰルス発生回路５０　
Ｊ　、５０６が別々に存在するため、第１．第２のフレ
ーム検出信号の合成期間が積分回路に作用することはな
い。

第５図の実施例は、フレーム・ヤルス検出回路５００に
、同期判定回路７からの判定信号を入力端子５０９を介
して供給するように構成した例である。即ち、判定信号
がアン口、りを示す状態となったときには、第２の外部
フレームパルス検出回路５０２の出力がアンド回路５０
８を通過し、オア回路５０７に入力できるように制御す
る構成である。他の部分は、第４図の回路と同様Ｋｍ成
される。この構成によると、フレーム同期が得られてい
る場合には、第１の外部フレームパルス発生回路ＳＯＳ
から出力されル外部フレームノ４ルスが使用され、非フ
レーム同期状態になると、第４図の回路と同様な動作を
得る。従って、第５図の実施例では、第４図の回路に比
べて、特に正常動作時の唄検出率が少くなる。

入力映像信号は、一般に帯域制限され、また伝送系等で
歪を受ける場合があるため、実際の７レ一ムノ４ルス列
は第１１図に示すように”１”と１０”の良好な矩形波
になっているとは限らず、その角部が歪み上下、非対象
になっていることがあシ得る。このよう彦場合は、必ず
しも第２Ｍ５Ｒ信号を用いてフレームパルスを検出でき
るとは限らない、このような場合を考慮に入れて実現さ
れたフレームパルス検出回路が次に示す回路である。

即ち、第６図に示すフレームパルス検出回路ＳＯＯには
、入力端子５０９に同期判定回路７−２トからの判定信号が供給され、入力端子５ｉｏＫは、垂直
カウンタ９からの１フレ一ム周期の信号が供給される。

そして、１フレ一ム周期の信号は、分周回路５１１で所
定比に分周されたのち、アンド回路５１２の一方の入力
部に供給される。、このアンド回路５１２の他方の入力
部には、前記判定信号が供給される。そしてアンド回路
５１２の出力は、第１．第２の外部フレームパルス検出
回路５０５，５０６の何れか一方の出力を選択して導出
するセレクタ５１３の制御端子に供給される。

−Ｆ記のフレームパルス検出回路５ｏｏＶＣよると、フ
レーム同期が得られているときには、アンド回路５１２
の出力は１ｏ”であり、セレクタ５ｉ３Ｖｉ、第１の外
部フレームパルス発生回路５０５の出力（第１Ｍ８Ｂ信
号に基づく）を選択して出力端子５９に導出するように
設定される。

ま六、非同期状態のときは、所定フレーム毎に分周回路
５１１の出力がアンド回路５１２がら“１１で取出され
、このときは、セレクタ５１３は、第２の外部フレーム
パルス発生回路５０６の出力（第２Ｍ８Ｂ信号に基づく
）を選択して出力端子５９に導出する。従って、同期が
はずれたときは、第１の外部フレーム／やルス発生回路
５０５の出力と嬉２の外部フレームパルス発生回路５０
６の出力とが所定フレームごとに用いられ、安定したフ
レーム・ヤルス検出を行なうことＫなる。

第７図の実施例は、第６図の実施例に比べて、セレクタ
５１３を設ける位置を変えて、パターン判定回路、外部
フレームパルス発生回路の使用個数を減らした例である
。この実施例の場合、第１Ｍ５Ｂ信号と第２Ｍ５Ｂ信号
とをセレクタ１ｉｌｌに供給し、このセレクタ５１３に
何れか一方を選択させるように構成している。このセレ
クタ５１３をコントロール手段は、第６図の実施例と同
じであ）、分周回路５１１、アンド回路５１２が用いら
れる。セレクタ５１３の出力は、・臂ターン判定回路５
０１に供給され、この回路のフレーム検出信号は、外部
フレーム・中ルス発生回路５０５に供給される。

これによって、同期状態が得られているときけ第１Ｍ５
Ｂ信号が常時使用され、非同期状態のときけ、第］　Ｍ
ＳＢ信号と第２Ｍ１ｌｌＢ信号とが所定フレームごとに
パターン判定回路５０１に供給され、安定したフレーム
パルス検出が行なわれる。

以上説明した実施例は、第１Ｍ５Ｂ信号と第２Ｍ５Ｂ信
号を用いることで実現されたが、第１Ｍ５Ｂ信号と第２
Ｍ５Ｂ信号をイクスクルーシデオア回路で論理演算し、
その演算結果をノ童ターン判定に用層るようにすると、
スレッシ、ホールドレベルを映像レベル２５％と７５％
に設定できるため、冗長度が少々くなり、対雑音性がよ
くなる。

マタ、上記のシステムにおいて、アナログデジタル変換
回路４は、その出力を映像信号処理回路に供給する目的
があるために、クランプ回路３の出力をアナログデジタ
ル変換回路４に供給する構成としているが、基本的には
、本発明の同期信号検出回路は直流分再生か不確実でも
動作するので、必ずしもクランプ１１路３を通す必要は
會い。

更に、上記の実施例で示したアナログデジタル変換回路
４は、各電圧レベルにスレ、シーホール−レベルを有し
たコンパレータを有し、各コンパレータ部出力を並列に
デシタル信号として出力し、ストレートｔ４イナリーコ
ードとするものであるが、この発明では、このコード変
換方式が限定されるものではなく、２の補数コードを用
いても有効に動作し得る。

更にまた、本発明では、フレームパルス検出回路に供給
する信号は、ストレートパイナＩＪ−コードに限定され
るものではなぐ、第８図に示すようにフレームパルス検
出回路５００の信号入力回路を構成してもよい、即ち、
コンデンサ２の出力をアナログ信号の状態でコン／４レ
ータ！５２１，８２２の各一方入力端子に供給する。

ソシて、コン／４レータ５２１の他方の入力端子には、
映像レベル７５％の位置にスレ、シュホー２９＝一ルドレペルを設定するための電源５２３を接続し、コ
ン／４レータ５２２の他方の入力端子には、映像レベル
２５％の位置にスレッシュホールドレベルを設定するた
めの電源５２４を接続する。コンパレータ５２１．５１
１１の出カバ、それぞれ第１．第２のｔ４ターン判定回
路５０１゜５０２に供給される。第１．第２のパターン
判定回路５０１，１ｋ０２で検出されるフレーム検出信
号は、それぞれ第１．第２の外部フレームパルス検出回
路５σ１５，５０６に供給され、この外部フレーム／ぐ
ルス発生回路５０５．５０６で得られる外部フレーム・
母ルスはオア回路５０７を介して出力端子５９に導出さ
れる。

上記の構成であっても、直流分再生が不確実な状態では
、フレーム検出信号が映像レベル７５％もしくは２５％
を横切る（第２図参照）ので、常にフレー＾パルスを検
出できる。

上記の構成を用いる受信システムの場合、クランプ回路
３の出力かアナログデジタル変換回路４に供給され、こ
の変換回路の出力は、出カー３ト端子２０と、水平同検出回路１１に供給される。

他の部分け、第１図の構成と同じであるから説明は省略
する。

〔発明の効果〕

以上説明したように、この発明によれば、２値の・昔タ
ーンであられされる正極同期信号の直流再生分が不確実
であっても、上記／９ターンを検出できる同期信号検出
回路を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明図、第２図
、第３図はそれぞれ第１図の回路の動作及びタイミング
を説明するのに示した説明図、第４図、第５図、第６図
、第７図はそれぞれ第１図のフレームパルス検出回路の
他の例を示す図、第８図は更にこの発明の他の実施例を
示す構成説明図、第９図は従来の同期信号検出回路を示
す構成説明図、第１０１ｄは第９図のフレームパルス検
出回路及びこの回路の各部信号波形を示す回路及び信号
波形図、第１１図はテレビシ、ン信号の伝送形式の例を
示す説明図である。３・・・クランプ回路、４・・・デシタルアナログ変ｍ
ｋｌｕ、５　ｏ　ｏ・・・フレームパルス検出（ロ）路
、１１０１．５０１！・・・パターン判定回路、ＳＯＳ
。５０１・・・オア回路、５０４，５０５．５０６・・・
外部フレームパルス発生回路、ｓｏｓ　、ｓｒ２・・・
アンド回路、５１１・・・分周カウンタ、５１３・・・
セレクタ。出願人代理人　　弁理士　鈴　江　武　彦１日第３図明０第４図ブａｍ−ブナ＝侵シσフッｆ〕シ民（Ａ）箪１１階１ＣＫ：　ｌｉ！７０ツク（１０，２ＭＨｚ）ＣＢ）

Claims

【特許請求の範囲】

（１）２値で個有の繰り返しパターンの同期信号を検出
する同期信号検出回路において、前記同期信号がそれぞれ供給され、それぞれ異なるスレ
ッシュホールドレベルを有した複数のコンパレータと、
前記複数のコンパレータの出力を用いて前記同期信号の
パターンを判定し、そのパターン検出信号に応答して外
部同期信号を発生する手段とを具備したことを特徴とす
る同期信号検出回路。
（２）前記外部同期信号を発生する手段は、前記複数の
コンパレータの出力を並列に受け付ける第１、第２のパ
ターン判定回路と、この第１、第２のパターン判定回路
から得られる各パターン検出信号を受けて前記外部同期
信号を発生する外部パルス発生手段とを具備したことを
特徴とする特許請求の範囲第１項記載の同期信号検出回
路。
（３）前記外部同期信号を発生する手段は、前記複数の
コンパレータの出力を並列に受け付ける第１、第２のパ
ターン判定回路と、この第１、第２のパターン判定回路
から得られる各パターン検出信号に応答してそれぞれ前
記外部同期信号を得る第１、第２の外部パルス発生回路
とを具備したことを特徴とする特許請求の範囲第１項記
載の同期信号検出回路。
（４）前記複数のコンパレータは、アナログ信号をデジ
タル変換するアナログデジタル変換回路であって、前記
複数のコンパレータの出力は、前記アナログデジタル変
換回路の最上位から１段目と２段目の出力であることを
特徴とする特許請求の範囲第１項記載の同期信号検出回
路。
（５）前記複数のコンパレータは、アナログ信号を第１
の電圧源と比較する第１のコンパレータと、前記アナロ
グ信号を前記第１の電圧源とは異なる電圧の第２の電圧
源と比較する第２のコンパレータとから成ることを特徴
とする特許請求の範囲第１項記載の同期信号検出回路。
（６）２値で個有の繰り返しパターンの同期信号を検出
する同期信号検出回路において、前記同期信号がそれぞれ供給され、それぞれ異なるスレ
ッシュホールドレベルを有した複数のコンパレータと、前記複数のコンパレータの出力を用いて前記同期信号の
パターンを判定し、そのパターン検出信号に応答して外
部同期信号を発生する手段と、前記外部同期信号と同じ周波数の内部同期信号を発生す
る手段と、前記外部同期信号と内部同期信号を位相比較し、前記２
つの同期信号の位相ずれが所定回数ある場合に非同期状
態判定出力を得る同期判定手段と、前記非同期状態判定出力に応答して前記内部同期信号を
発生する手段を初期化するリセット手段とを具備したこ
とを特徴とする同期信号検出回路。
（７）前記複数のコンパレータは、予じめ定められた入
力信号の５０％のレベルにスレッシュホールドレベルを
有する第１のコンパレータと、７５％及び又は２５％の
レベルにスレッシュホールドレベルを有する第２のコン
パレータとから成り、前記内部同期信号を発生する手段は、前記第１、第２コ
ンパレータの出力を並列に受け付ける第１、第２のパタ
ーン判定回路と、この第１、第２のパターン判定回路か
ら得られる各パターン検出信号に応答してそれぞれ外部
同期信号を得る第１、第２の外部パルス発生回路と、前記非同期状態判定出力に応答して前記第２の外部パル
ス発生回路の出力を前記同期判定手段に供給し、同期状
態判定出力に応答して、前記第２の外部パルス発生回路
の出力を禁止する制御手段を具備したことを特徴とする
特許請求の範囲第６項記載の同期信号検出回路。
（８）前記複数のコンパレータは、予じめ定められた入
力信号の５０％のレベルにスレッシュホールドレベルを
有する第１のコンパレータと、７５％及び又は２５％の
レベルにスレッシュホールドレベルを有する第２のコン
パレータとから成り、前記内部同期信号を発生する手段は、前記第１、第２コ
ンパレータの出力を並列に受け付ける第１、第２のパタ
ーン判定回路と、この第１、第２のパターン判定回路か
ら得られる各パターン検出信号に応答してそれぞれ外部
同期信号を得る第１、第２の外部パルス発生回路と、前記非同期状態判定出力と前記内部同期信号を分周した
出力との論理積出力に応答して、前記第２の外部パルス
発生回路の出力を前記同期判定手段に供給し、同期状態
判定出力に応答して前記第２の外部パルス発生回路の出
力を禁止する制御手段を具備したことを特徴とする特許
請求の範囲第６項記載の同期信号検出回路。
（９）前記複数のコンパレータは、予じめ定められた入
力信号の５０％のレベルにスレッシュホールドレベルを
有する第１のコンパレータと、７５％及び又は２５％の
レベルにスレッシュホールドレベルを有する第２のコン
パレータとから成り、前記内部同期信号を発生する手段は、前記第１、第２の
コンパレータ出力が供給されるセレクタと、前記非同期状態判定出力と前記内部同期信号を分周した
出力との論理積出力に応答して、前記第２のコンパレー
タ出力がパターン判定回路に供給されるように前記セレ
クタを制御し、同期状態判定出力に応答して前記第１の
コンパレータ出力が前記パターン判定回路に供給される
ように前記セレクタを制御する制御手段と、前記パター
ン判定回路のパターン検出信号に応答して前記外部同期
信号を発生する外部同期発生回路とを具備したことを特
徴とする特許請求の範囲第６項記載の同期信号検出回路
。