JPS6254272B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、パケツト伝送により送られてくる情
報の各情報ビツトを取り出すために用いられるク
ロツクパルスの発生装置に関する。特に本発明は
パケツト伝送情報の各情報ビツトに自動的に位相
合せされたクロツクパルスを発生するクロツクパ
ルス発生装置に関する。

パケツト伝送は、各種の情報をブロツク伝送す
ることにより伝送精度および伝送効率を高めたも
のであり、例えばテレビジヨン文字多重放送方式
においては文字信号の伝送に利用されている。こ
の場合、テレビジヨン文字多重放送方式は文字信
号（図形も含む）を複合映像信号の垂直帰線期間
における複数ラインに多重化してパケツト伝送す
るものであり、受信側においてはパケツト伝送に
より送られてきた文字信号を順次メモリに書き込
み、テレビジヨン受像機の水平および垂直走査に
同期した周期でメモリ情報を読み出してテレビジ
ヨン受像機の画面に表示するものである。したが
つて、文字情報が多重化されたカラー複合映像信
号は、例えば第１図にその１水平走査期間を示す
ように、水平同期信号HS、カラーバースト信号
CBに続いて例えば296ビツトの文字信号が送られ
てくるように構成されている。そして、この文字
信号CSは走り込み基準信号RIと情報データIDと
からなり、走り込み基準信号RIは第２図にその
拡大図を示すように2.86MHzの16ビツトパルスに
よつて構成されており、情報データIDは走り込
み基準信号RIにおけるパルス周期に同期した
5.73MHzのビツトレートを有する非ゼロもどり法
（NRZ）により表わされる信号となつている。

したがつて、このように構成された文字信号
CSの受信処理に際しては、文字情報受信機の内
部に文字信号CSの各ビツトに位相およびレート
が一致するクロツクパルスを発生するクロツクパ
ルス発生装置を設け、このクロツクパルスを用い
て文字信号CSをサンプリングすることにより情
報データIDの各情報ビツトを取り出している。
この場合、クロツクパルス発生装置は、文字信号
CSから分離して取り出した2.86MHzの走り込み
基準信号RIを入力として引き込み発振を行なう
ことにより、ほぼ１水平走査期間にわたつて発振
を持続する発振回路が用いられており、これによ
つて発生されるクロツクパルスの位相およびレー
トを文字信号CSの各ビツトに一致させている。

しかしながら、上記構成によるクロツクパルス
発生装置は、文字信号CSの冒頭部分においての
み送られてくる走り込み基準信号RIに引き込ま
れて発振を持続する発振回路を利用したものであ
るために、発生されるクロツクパルスの周期およ
び位相は一時的な走り込み基準信号RIによつて
一義的に決定されることになる。その結果、何ら
かの原因によつて文字信号CSの位相が変化する
と、文字信号CSの各ビツトに対するサンプリン
グ用クロツクパルスの位相がずれて正確な信号処
理が行なえなくなる問題を有している。

本発明による目的は、パケツト伝送により送ら
れてくる情報信号の情報ビツトが何らかの原因に
よつて位相変動したとしても、常に位相同期した
クロツクパルスが得られるクロツクパルス発生装
置を提供する点にある。

このような目的を達成するために本発明による
クロツクパルス発生装置は、パケツト伝送により
送られてくる情報信号の各情報ビツトの位相に対
応して発生されるクロツクパルスの位相を自動調
整するように構成したものである。以下、本発明
を実施例図面に従つて説明する。

第３図は本発明によるクロツクパルス発生装置
の一実施例を示す回路図であつて、特に文字多重
放送用のテレビジヨン受像機に適用した場合を例
示する。同図において１はパケツト伝送により送
られてくる情報信号としての文字信号CSを入力
とし、この文字信号CSの各ビツト信号のエツ
ジ、すなわち前縁と後縁を検出して一定パルス幅
のサンプリングパルスSPを発生する第１エツジ
検出回路であつて、文字信号CSを微分するコン
デンサ２と抵抗３とからなる第１微分回路４と、
インバータ５によつて反転された文字信号を
微分するコンデンサ６と抵抗６とからなる第２微
分回路８と、第１、第２微分回路４，８の出力を
それぞれ入力とするオアゲート９とによつて構成
される。１０は位相判別回路を構成するＤタイプ
のフリツプフロツプ回路であつて、第１エツジ検
出回路１から発生されるサンプリングパルスSP
をクロツク入力CKとするとともに、後述の第２
シフトレジスタ１６２から出力されるクロツクパ
ルスCPを入力Ｄとしており、サンプリングパル
スSPの前縁に対しクロツクパルスCPの遅れのと
きには出力Ｑを“Ｈ”とし、逆に進みのときには
出力を“Ｈ”とする出力を発生する。１１は第
１エツジ検出回路１から発生されるサンプリング
パルスSPをクロツク入力CKとする例えば５ビツ
トのアツプダウンカウンタで、フリツプフロツプ
回路１０の出力Ｑをアツプモードの制御入力UP
とするとともに、出力をダウンモードの制御入
力DUとしている。また、このアツプダウンカウ
ンタ１１はそのプリセツト入力PRに複合映像信
号から分離したパケツト伝送における信号送出開
始信号としての水平同期信号HSを入力としてい
る。したがつて、アツプダウンカウンタ１１はこ
の水平同期信号HSが供給される毎に所定値にプ
リセツトされるものであり、ここでは例えばフル
カウント値「32」のほぼ1/2である「15」にセツ
トされる。１２はアツプダウンカウンタ１１のカ
ウント出力Ｑ_A〜Ｑ_Eに対応した第１シフトクロツ
クSC１と第２シフトクロツクSC２を発生するシ
フトクロツク発生回路であつて、ラツチ回路１３
１と第１および第２デジタル・アナログ変換回路
（以下Ｄ／Ａ変換回路１３１と称す）１３２，１
３３と、第１の発振周波数を有する第１シフトク
ロツクSC１を発生する第１電圧制御型可変周波
数発振器１４１（以下第1VCO１４１と称す）
と、第１の周波数よりも高い第２の周波数を有す
る第２シフトクロツクSC２を発生する第２電圧
制御型可変周波数発振器１４２（以下第2VCO１
４２と称する）とによつて構成される。ラツチ回
路１３１はアツプダウンカウンタ１１のカウント
出力を取り込み、後述のパルス作成回路１８から
供給されるサンプリングパルスSPをロードパル
スとして入力し、上記カウント出力の値を保持す
る。したがつて、保持したカウント値はパルス作
成回路１８からサンプリングパルスSPが供給さ
れる毎に更新される。また、サンプリングパルス
SPに代わつて作成されるホールドパルスHPがパ
ルス作成回路１８から供給されることによつて、
ラツチ回路１３１は上述の更新を停止するととも
に、一定値を保持する。第1D／Ａ変換回路１３
２はこのラツチ回路１３１から与えられるカウン
ト値に応じて所定の第１アナログ出力を生成す
る。この第１アナログ出力は次段の第1VCO１４
１に周波数制御用の電圧として与えられる。一
方、第2D／Ａ変換回路１３３はアツプダウンカ
ウンタ１１のカウント出力を直接取り込み、この
カウント値に応じて所定の第２アナログ出力を生
成する。この第２アナログ出力は次段の第2VCO
１４２に周波数制御用の電圧として与えられる。
１５はパケツト伝送により送られてくる情報信号
としての文字信号CSの基本ビツトレートと一致
する5.73MHzの原クロツクパルスOCPを発生する
原クロツク発振器である。１６１は原クロツクパ
ルスOCPを入力とし、シフトクロツク発生回路
１２から供給される第１シフトクロツクSC１を
ドライブパルスとして、原クロツクパルスOCP
を順次シフトした後に出力端子OUTから次段の
第２シフトレジスタ１６２へ供給する第１シフト
レジスタである。この第１シフトレジスタ１６１
は結果的に、シフトクロツク発生回路１２から供
給される第１シフトクロツクSC１に対応して、
出力端子２０から送出されるクロツクパルスCP
の位相を可変する。同様に第２シフトレジスタ１
６２もまた、シフトクロツク発生回路１２から供
給される第２シフトクロツクSC２に対応して、
出力端子２０から送出されるクロツクパルスCP
の位相を可変する。したがつて、第１および第２
シフトレジスタ１６１，１６２は第１および第
2VCO１４１，１４２より与えられる第１、第２
シフトクロツクSC１，SC２のそれぞれの周波数
変化に応じて、クロツクパルスCPに対してその
遅延量を可変する。ここでは第2VCO１４２は第
1VCO１４１よりも高い周波数で変化するようあ
らかじめ設定しているから、第１シフトレジスタ
１６１の遅延量の変化はいわゆる粗調整となり、
第２シフトレジスタ１６２の遅延量の変化は微調
整となる。

ここで、１７は位相判別回路すなわちフリツプ
フロツプ回路１０の出力の前縁を検出する第２エ
ツジ検出回路で、コンデンサ１７１と抵抗１７２
により形成される第３微分回路１７３と、コンデ
ンサ１７４と抵抗１７５により形成される第４微
分回路１７６と、オアゲート１７８とによつて構
成される。この第３微分回路１７３は位相判別回
路を形成するフリツプフロツプ回路１０の出力Ｑ
が“Ｈ”に反転するときのエツジを検出し、第４
微分回路１７６は出力が“Ｈ”に反転するとき
のエツジを検出する。この第３、第４微分回路１
７３，１７６の両出力は、それぞれオアゲート１
７８を介してパルス作成回路１８へ供給される。
パルス作成回路１８はフリツプフロツプ回路１８
１とアンドゲート１８２とにより構成される。フ
リツプフロツプ回路１８１は上述のオアゲート１
７８の出力をクロツク入力として端子CKに受
け、端子１９２より供給される水平同期信号HS
をクリア信号として端子CLRに受ける。また、
その出力はアンドゲート１８２のゲートの開閉
を制御する。このアンドゲート１８２は、すでに
述べた第１エツジ検出回路１より出力されるサン
プリングパルスSPが常に供給され、このサンプ
リングパルスSPをゲートの開閉に応じて出力す
る。すでに述べたように、このサンプリングパル
スSPはラツチ回路１３１のロードパルスとして
用いられる。また、アンドゲート１８２の出力端
は、ゲートが閉じられることによつてサンプリン
グパルスSPを出力しないときには、ホールドパ
ルスHPとして“Ｌ”に維持される。

ところで、アツプダウンカウンタ１１は複合映
像信号を分離して取り出した水平同期信号HSが
供給される毎に、あらかじめ定められたフルカウ
ント値「32」に対する中央のプリセツト値「15」
にセツトされており、文字信号CSが供給されな
い状態では、すでに述べたようにこのアツプダウ
ンカウンタ１１からプリセツト値「15」が出力さ
れる。したがつて、第１および第2D／Ａ変換回
路１３２，１３３はアツプダウンカウンタ１１か
ら出力されるプリセツト値「15」を対応するアナ
ログ値に変換した第１および第２アナログ出力と
しての電圧を出力する。いいかえればこのときの
ラツチ回路１３１には上述のホールドパルスHP
が与えられていないから、第１および第2D／Ａ
変換回路１３２，１３３には同じカウント出力の
値が与えられる。したがつて、第1VCO１４１は
第1D／Ａ変換回路１３２から供給される電圧値
に対応した周波数の第１シフトクロツクSC１を
発生する。その結果、第１シフトレジスタ１６１
は、原クロツクパルスOCPを第１シフトクロツ
クSC１の周波数に対応して順次シフトする。同
様に第２シフトレジスタ１６２も第2VCO１４２
によつて原クロツクパルスをさらにシフトする。
このとき、第１シフトクロツクSC１によるシフ
トは原クロツクパルスOCPの位相をほぼ半周期
遅延した後に第２シフトレジスタ１６２へ出力さ
れるよう設定されている。

次に、第１エツジ検出回路１に第４図ａに示す
文字信号CSが供給されると、第１エツジ検出回
路１は第１微分回路４を構成するコンデンサ２と
抵抗３が文字信号CSを微分し、また第２微分回
路８を構成するコンデンサ６と抵抗７がインバー
タ５を介して供給される文字信号を微分す
る。このようにして微分された第１、第２微分回
路４，８の出力信号はオアゲート９を介して取り
出すことにより、その正極性出力のみが第４図ｂ
に示すように引き出される。これは文字信号CS
の各ビツトにおけるエツジ部分に同期した一定パ
ルス幅のサンプリングパルスSPとして引き出さ
れる。

このようにして発生されたサンプリングパルス
SPは、位相判別回路を構成するフリツプフロツ
プ回路１０において出力端子２０から引き出され
るクロツクパルスCPとの位相関係が判別され
る。つまり、文字信号CSの各ビツト信号をサン
プリングするに最も適したクロツクパルスCPの
位相は、第４図ｃに示すようにその前縁が文字信
号CSを構成する各ビツトの中央部分に位置する
場合であつて、これをフリツプフロツプ回路１０
によつて判別する。

ここで、クロツクパルスCPは文字信号CSの基
本ビツト周期に対して1/2に設定されているため
に、クロツクパルスCPの前縁が文字信号CSの各
ビツトの中央に位置する場合には、サンプリング
パルスSPの前縁がクロツクパルスCPの後縁に一
致した状態で位相同期がとられる。したがつて、
サンプリングパルスSPをクロツク入力CKとし、
クロツクパルスCPを入力ＤとするＤタイプのフ
リツプフロツプ回路１０は、クロツクパルスCP
の後縁がサンプリングパルスSPの前縁に一致し
た状態に位相同期されると、不安定な状態となつ
て出力Ｑおよびのいずれかが“Ｈ”となる。

以下、例えば出力が“Ｈ”となつた場合につ
いて説明する。この場合にはアツプダウンカウン
タ１１がダウンモードにセツトされ、サンプリン
グパルスSPをカウントしてカウント値がプリセ
ツト値「15」から「14」に下降する。その結果、
第2D／Ａ変換回路１３３から送出される第２ア
ナログ出力は、アツプダウンカウンタ１１の１カ
ウント下降に対応して低下された電圧が送出され
ることになる。このようにして、第2D／Ａ変換
回路１３３の出力値が低下すると、これに伴つて
第2VCO１４２から出力される第２シフトクロツ
クSC２の周波数が下げられることになる。一
方、第1VCO１４１はすでに述べたようにラツチ
回路１３１にホールドパルスHPが与えられてい
ないことから、上述の第2VCO１４２と同様に、
第1D／Ａ変換回路１３２の出力値がそのまま与
えられる。したがつて、第１シフトクロツクSC
１の周波数が下げられると同時に、第２シフトク
ロツクSC２の周波数も下げられる。このとき、
第2VCO１４２の周波数は第1VCO１４１の周波
数よりも高く設定してあるため、アツプダウンカ
ウンタ１１の１カウント当りのシフトクロツクの
周波数の下げ幅は第１シフトクロツクSC１に比
べて第２シフトクロツクSC２の方が小さくな
る。その結果、原クロツクパルスOCPはもつぱ
ら第１シフトレジスタ１６１によつてその位相が
大きく変化され、ここでは出力端子２０の最終段
までのシフト時間が長くなる。これに伴つて出力
端子２０に発生されるクロツクパルスCPの位相
は前回のクロツクパルスCPに対してアツプダウ
ンカウンタ１１の１カウントダウン分だけ遅らさ
れる。そして、次のサンプリングパルスSPが供
給されると、フリツプフロツプ回路１０において
クロツクパルスCPとの位相関係が判別される。
この場合、第１シフトレジスタ１６１による遅延
量が第２シフトレジスタ１６２のそれよりも大き
いため、原クロツクパルスOCPは第１シフトレ
ジスタ１６１の遅延量によつて先ず、クロツクパ
ルスCPの“Ｈ”期間にサンプリングパルスSPが
発生されるタイミングに遅延される。これに伴な
つて、フリツプフロツプ回路１０の出力Ｑが
“Ｈ”となつてアツプダウンカウンタ１１がアツ
プモードにセツトされる。同時に、第２エツジ検
出回路１７の第３微分回路１７３はこのフリツプ
フロツプ回路１０の出力Ｑの反転を検出し、パル
ス作成回路１８のフリツプフロツプ回路１８１を
セツトする。したがつて、アンドゲート１８２の
ゲートは閉じられ、ラツチ回路１３１にはこれま
でアンドゲート１８２を通過して与えられていた
ロードパルスとしてのサンプリングパルスSPの
供給が遮断され、同時に“Ｌ”のホールドパルス
HPが与えられる。その結果、第1VCO１４１は
これに与えられる制御電圧がアツプダウンカウン
タ１１のカウント出力の変化に関係なく固定さ
れ、その発振周波数も固定される。一方、アツプ
ダウンカウンタ１１はサンプリングパルスSPに
よつてアツプカウントされて再び「15」となる。
しかしこのとき、サンプリングパルスSPの前縁
と第１シフトレジスタ１６１の出力パルスの後縁
の位相が一致するから、原クロツクパルスOCP
は第２シフトレジスタ１６２によつてもつぱらそ
の位相が変化され、さらにクロツクパルスCPの
位相は遅らされる。そして、クロツクパルスCP
の後縁とサンプリングパルスSPの前縁の位相が
わずかに変動する。このときの位相変動は極めて
少ないもので実用上問題にはならない。その結
果、クロツクパルスCPはサンプリングパルスSP
つまり外部入力信号としての文字信号CSに位相
合せされて出力端子２０から引き出される。

次に何らかの原因で文字信号CSの位相が進ん
で、クロツクパルスCPの位相が第４図ｄに示す
ように大きく遅れた場合について説明する。この
場合、Ｄタイプのフリツプフロツプ回路１０の出
力Ｑが“Ｈ”となつて、アツプダウンカウンタ１
１がアツプモードにセツトされる。その結果、サ
ンプリングパルスSPの発生毎にアツプダウンカ
ウンタ１１が順次アツプカウントされることにな
り、カウント値が１カウント上がる毎にシフトク
ロツク発生回路１２から発生される第１、第２シ
フトクロツクSC１，２の周期が１カウントアツ
プ分だけ短くなる。また、これに伴つて第１、第
２シフトレジスタ１６１，１６２の最上位出力端
までのシフト時間が１ステツプごとに短縮されて
発生され、クロツクパルスCPの位相が進められ
る。このとき、第１シフトレジスタ１６１による
シフト時間は第２シフトレジスタ１６２による場
合よりも大きいから、サンプリングパルスSPの
前縁を見つけ出すまでのアツプダウンカウンタ１
１のカウントステツプは第２シフトレジスタ１６
２よりも第１シフトレジスタ１６１の方が少な
い。その結果、第１シフトレジスタ１６１は原ク
ロツクパルスOCPがサンプリングパルスの前縁
を見つけ出すまでの粗の位相調整を行なうことと
なる。そして、この粗調整が終了したことを第２
エツジ検出回路１７で検知すると、以後第１シフ
トレジスタ１６１による微調整に入る。第１およ
び第２シフトレジスタ１６１，１６２はこのよう
な動作をサンプリングパルスSPの発生毎に行な
うことにより、クロツクパルスCPの位相が順次
進められて第４図ｃに示すようにサンプリングパ
ルスSPに一致させる。そして、このサンプリン
グパルスSPの前縁とクロツクパルスCPの後縁が
一致した後においては、上述したようにアツプダ
ウンカウンタ１１がサンプリングパルスSPが入
力される毎にアツプダウン動作を交互に繰返すこ
とになり、これによつてクロツクパルスCPがサ
ンプリングパルスSPに自動的に位相調整され
る。

次に、何らかの原因によつて文字信号CSの位
相が遅れて、クロツクパルスCPの位相が第４図
ｅに示すように大きく進む場合について説明す
る。この場合、サンプリングパルスSPの発生時
にフリツプフロツプ回路１０の出力が“Ｈ”と
なつて、アツプダウンカウンタ１１がダウンモー
ドにセツトされる。その結果、サンプリングパル
スSPの発生毎にアツプダウンカウンタ１１が順
次ダウンカウントされることになり、カウント値
が１カウント下がる毎にシフトクロツク発生回路
１２から発生される第１および第２シフトクロツ
クSC１，２の周期が伸ばされ、第１および第２
シフトレジスタ１６１，１６２から発生されるク
ロツクパルスCPの位相が遅らされて自動的に粗
および微調整による位相合せが行なわれる。

以上のような動作を文字信号CSの位相の進み
あるいは遅れに応じて、水平同期信号HSが発生
される毎に、アツプダウンカウンタ１１およびフ
リツプフロツプ回路１８１をプリセツト並びにク
リアしながら順次繰り返される。

なお、シフトクロツク発生回路１２は、アツプ
ダウンカウンタ１１の最大カウント値によつて第
１および第２シフトレジスタ１６１，１６２から
出力されるクロツクパルスCPの位相をほぼ１周
期にわたつて可変できるように構成されている。

以上説明したように、本発明によるクロツクパ
ルス発生装置は、クロツク発振器から出力される
原クロツクパルスを第１および第２のシフトレジ
スタを介してクロツクパルスとして引き出し、パ
ケツト伝送により送られてくる情報の各情報ビツ
トに対する上記クロツクパルスの位相差を求め、
この位相差に応じて第１および第２シフトレジス
タをドライブするシフトクロツクパルスの周期を
可変して、終局的に上記第１、第２シフトレジス
タから引き出されるクロツクパルスの位相を可変
する。したがつて、本発明によればクロツクパル
スの位相を常にパケツト伝送により送られてくる
情報の各情報ビツトに一致させることができる優
れた効果を有する。また、本発明によれば、粗お
よび微調整を行なうことにより位相合せの時間が
より早く可能となる。

【図面の簡単な説明】

第１図はパケツト伝送される文字信号が多重化
された複合映像信号を示す波形図、第２図は第１
図に示す文字信号の拡大波形図、第３図は本発明
によるクロツクパルス発生装置の一実施例回路
図、第４図ａ〜ｅおよび第５図ａ〜ｄは第３図の
各部動作波形図である。 １…第１エツジ検出回路、１０…フリツプフロ
ツプ回路、１１…アツプダウンカウンタ、１２…
シフトクロツク発生回路、１３１…ラツチ回路、
１３２…第１デジタル・アナログ変換回路、１５
…クロツク発振器、１３３…第２デジタル・アナ
ログ変換回路、１８…パルス作成回路、１４１…
第１電圧制御型可変周波数発振器、１４２…第２
電圧制御型可変周波数発振器、１６１…第１シフ
トレジスタ、１６２…第２シフトレジスタ、１７
…第２エツジ検出回路、１８１…フリツプフロツ
プ回路、１８２…アンドゲート。

Claims (1)

1. 【特許請求の範囲】 １ パケツト伝送により送られてくる情報信号の
   各情報ビツトの取り出し処理に用いられるクロツ
   クパルスを発生するクロツクパルス発生装置であ
   つて、 前記情報信号の各情報ビツトのエツジを検出し
   てサンプリングパルスを発生する第１のエツジ検
   出回路と、 前記パケツト伝送の開始を示す伝送開始信号に
   よつてあらかじめ定められた所定値がセツトさ
   れ、前記サンプリングパルスをカウント入力とす
   るアツプダウンカウンタと、 このアツプダウンカウンタのカウント出力を保
   持するラツチ回路と、 このラツチ回路で保持されたカウント値に応じ
   て所定の第１アナログ出力を生成する第１デジタ
   ル・アナログ変換回路と、 前記アツプダウンカウンタのカウント出力を直
   接入力し、このカウント出力値に応じて所定の第
   ２アナログ出力を生成する第２デジタル・アナロ
   グ変換回路と、 前記第１デジタル・アナログ変換回路から出力
   される第１アナグ出力値に応じて発振周波数が可
   変される第１電圧制御型可変周波数発振器と、 前記第２デジタル・アナログ変換回路から出力
   される第２アナログ出力値に応じて、前記第１電
   圧制御型可変周波数発振器の発振周波数よりも高
   い発振数が可変される第２電圧制御型可変周波数
   発振器と、 前記情報信号の基本ビツトレートに一致した周
   波数を有する原クロツクパルスを発生するクロツ
   ク発振器と、 前記原クロツクパルスを入力とし、前記第１電
   圧制御型可変周波数発振器から供給される発振出
   力によつてシフト駆動される第１シフトレジスタ
   と、 この第１シフトレジスタの出力を入力とし、前
   記第２電圧制御型可変周波数発振器から供給され
   る発振出力によつてシフト駆動される第２シフト
   レジスタと、 前記第１エツジ検出回路から出力されるサンプ
   リングパルスの前縁に対し、前記第１シフトレジ
   スタから出力されるパルスの後縁の位相が進みか
   遅れかを判別し、このパルスが進み位相の場合に
   は前記アツプダウンカウンタをアツプモードに制
   御し、遅れ位相の場合には前記アツプダウンカウ
   ンタをダウンモードに制御する位相判別回路と、 この位相判別回路の前記モードの変化点を検出
   する第２エツジ検出回路と、 前記情報信号の情報ビツトごとに前記ラツチ回
   路が保持するカウント値を更新するように、前記
   第１エツジ検出回路から出力されるサンプリング
   パルスを前記ラツチ回路へロードパルスとして供
   給し、前記第２エツジ検出回路の出力が与えられ
   ることによつて前記ロードパルスの供給を遮断す
   るパルス作成回路とを備えてなるクロツクパルス
   発生装置。