JPS6011545U - デ−タサンプリングクロツク発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図はパケット伝送される文字信号が多重化されたテ
レビ信号を示す波形図、第２図は第１図に示す文字信号
の拡大波形図、第３図は本案の一実施例回路を示す回路
図、第４図ａ〜ｅは第３図の各部動作波形図、第５図ａ
〜ｄは第３図の特に゛走り込み基準信号ＲＩを抜き取る
ための回路の動作波形図である。 ５１・・・・・・シフトレジスタ、５２・・・・・・イ
ンバータ、５３・・・・・・アンドゲート、１・・・・
・・エツジ検出回路、１０・・・；・・フリップフロッ
プ回路、１１・・・」・・アップダウンカウンタ、１２
・・・・・・デコーダ、１３・・・・・・クロック発振
器、１４・・・・・・ディレィライン、１５・・・・・
・クロック選択回路。

Claims (1)

【実用新案登録請求の範囲】
1. パケット伝送の開始を示す伝送開始信号をともなって送
   られてくる情報信号の各情報ビットの取り出し処理に用
   いられるクロックパルスを発生スるデータサンプリング
   クロック発生回路において、前記情報信号を受信して前
   記走り込み基準信号のみを抽出する抽出回路と、この回
   路で抜き取られた走り込み基準信号の立上りエツジを検
   出してサンプリングパルスを発生するエツジ検出回路と
   、水平同期信号によってあらかじめ定められた所定値が
   プリセットされ、前記サンプリングパルスをカウント入
   力とするアップダウンカウンタと、前記情報信号の基本
   ビットレートに一致する周期の原クロツクパルスを入力
   として複数の出力端子から順次遅延した遅延クロックパ
   ルスを出力する遅延回路と、前記アップダウンカウンタ
   から出力される計数値に応じて前記遅延回路の各出力端
   から出力される遅延クロックパルスのひとつを選択して
   送出するクロックパルス選択回路と、このクロックパル
   ス選択回路から出力されるクロックパルスの後縁の位相
   が、前記サンプリングパルスの前縁に対して進みか遅れ
   かを判別し、クロックパルスが遅れ位相の場合には前記
   アップダウンカウンタをダウンモードに制御しかつクロ
   ックパルスが進み位相の場合には前記アップダウンカウ
   ンタをアップモードに制御する位相判別回路とを設け、
   前記クロックパルス選択回路から出力されるクロックパ
   ルスを前記パケット伝送により送られてくる情報信号の
   各情報ビットに位相合せすることを特徴としたデータサ
   ンプリングクロック発生口−路。