JPS59119674U - デ−タサンプリングクロツク発生回路 - Google Patents
デ−タサンプリングクロツク発生回路Info
- Publication number
- JPS59119674U JPS59119674U JP1240383U JP1240383U JPS59119674U JP S59119674 U JPS59119674 U JP S59119674U JP 1240383 U JP1240383 U JP 1240383U JP 1240383 U JP1240383 U JP 1240383U JP S59119674 U JPS59119674 U JP S59119674U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- clock
- phase
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図はパケット伝送される文字信号が多重化されたテ
レビ信号を示す波形図、第２図は第１図に示す文字信号
の拡大波形図、第３図は本案の一実施例回路を示す回路
図、第４図ａ〜ｅは第３図の各部動作波形図、第５図ａ
−ｄは第３図の特に走り込み基準信号ＲＩを抜き取るた
めの回路の動作波形図である。 ５１・・・シフトレジスタ、５２・・・インバータ、５
３・・・アンドゲート、１・・・エツジ検出回路、１０
・・・フリップフロップ回路、１１・・・アップダウン
カウンタ、１２・・・デコーダ、１３・・・クロック発
振器、１４・・・ディレィライン、１５・・・クロック
選択回路。 １ − 一一一し一−ＩＱ □−一
レビ信号を示す波形図、第２図は第１図に示す文字信号
の拡大波形図、第３図は本案の一実施例回路を示す回路
図、第４図ａ〜ｅは第３図の各部動作波形図、第５図ａ
−ｄは第３図の特に走り込み基準信号ＲＩを抜き取るた
めの回路の動作波形図である。 ５１・・・シフトレジスタ、５２・・・インバータ、５
３・・・アンドゲート、１・・・エツジ検出回路、１０
・・・フリップフロップ回路、１１・・・アップダウン
カウンタ、１２・・・デコーダ、１３・・・クロック発
振器、１４・・・ディレィライン、１５・・・クロック
選択回路。 １ − 一一一し一−ＩＱ □−一
Claims (1)
- パケット伝送の開始を示す伝送開始信号をともなって送
られてくる情報信号の各情報ビットの取り出し処理に用
いられるクロックパルスを発生スるデータサンプリング
クロック発生回路において、前記情報信号を受信して前
記走り込み基準信号のみを抽出する抽出回路と、この回
路で抜き取られた走り込み基準信号のエツジを検出して
サンプリングパルスを発生するエツジ検出回路と、水平
同期信号によってあらかじめ定められた所定値がプリセ
ットされ、前記サンプリングパルスをカウント入力とす
るアップダウンカウンタと、前記情報信号の基本ビット
レートに一致する周期の原クロツクパルスを入力として
複数の出力端から順次遅延した遅延クロックパルスを出
力する遅延回路と、前記アップダウンカウンタから出力
される計数値に応じて前記遅延回路の各出力端から出力
される遅延クロックパルスのひとつを選択して送出する
クロックパルス選択回路と、このクロックパルス選択回
路から出力されるクロックパルスの後縁の位相が、前記
サンプリングパルスの前縁に対して進みか遅れかを判別
し、クロックパルスが遅れ位相の場合には前記アップダ
ウンカウンタをダウンモードに制御しかつクロックパル
スが進み位相の場合には前記アップダウンカウンタをア
ップモードに制御する位相判別回路とを設け、前記り、
ロックパルス選択回路から出力されるクロックパルス
を前記パケット伝送により送られてくる情報信号の各情
報ビットに位相合せすることを特徴とするデータサンプ
リングクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240383U JPS59119674U (ja) | 1983-01-31 | 1983-01-31 | デ−タサンプリングクロツク発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240383U JPS59119674U (ja) | 1983-01-31 | 1983-01-31 | デ−タサンプリングクロツク発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119674U true JPS59119674U (ja) | 1984-08-13 |
Family
ID=30143805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240383U Pending JPS59119674U (ja) | 1983-01-31 | 1983-01-31 | デ−タサンプリングクロツク発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119674U (ja) |
-
1983
- 1983-01-31 JP JP1240383U patent/JPS59119674U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59119674U (ja) | デ−タサンプリングクロツク発生回路 | |
| JPS6011545U (ja) | デ−タサンプリングクロツク発生回路 | |
| US4809304A (en) | Method of extracting a synchronous clock signal from a single- or double-density coded signal, and apparatus for performing the method | |
| JPH0411433Y2 (ja) | ||
| JPH0231553B2 (ja) | ||
| JPH0789653B2 (ja) | 水平同期信号処理回路 | |
| JPS60144365U (ja) | 位相検出回路 | |
| JPS597819Y2 (ja) | バ−スト信号処理回路 | |
| JPH02228839A (ja) | ビツト位相同期回路 | |
| KR0182002B1 (ko) | 디지탈 방식의 팔/메세캄 판별회로 | |
| JPS6395755A (ja) | 有効デ−タ抽出回路 | |
| KR910004730Y1 (ko) | Vtr의 pcm용 멀티트랙제어신호 발생회로 | |
| JPS6150428B2 (ja) | ||
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPH021976Y2 (ja) | ||
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| JPS60124170U (ja) | 映像信号処理装置 | |
| JPH05268209A (ja) | 非同期型信号抽出回路 | |
| JPH0326191U (ja) | ||
| JPH0799826B2 (ja) | ディジタル位相誤差検出回路 | |
| JPS5828467U (ja) | 同期回路 | |
| JPS58191770U (ja) | 同期信号発生回路 | |
| JPS6257485U (ja) | ||
| JPS6248402B2 (ja) | ||
| JPS6151471B2 (ja) |