JPS597819Y2 - バ−スト信号処理回路 - Google Patents

Description

【考案の詳細な説明】 本考案はバースト信号の処理回路に係り、特に正確な情
報をもつバースト信号のみを取出し得るようにしたバー
スト信号の処理回路に関するものである。

ＴＶ受像機やＶＴＲに供給されるカラー映像信号にはカ
ラーバースト信号（色同期信号）が含まれている。

この信号は３．５８ＭＨｚの周波数であって、水平期線
期間のバツクポーチに入っている。

そしてこの信号は送信側と受信側とで色の種類を合せる
信号で、この信号の位相を基準として色度信号で変調し
た波の位相差を定めて色の種類を決めるようにしている
。

従ってこのバースト信号は正確な位相情報をもつもので
なくてはならない。

ところが現実には、バースト信号は８〜１２波の正弦波
であって、その始めの部分および終りの部分は波形が歪
んでおり、位相情報としては不正確かつ不安定なものと
なっている。

このためにその全部をバースト信号として用いるように
すると、用いられるシステムの情報安定性に問題が生ず
る。

本考案はこのような問題点に鑑みて、バースト信号の始
めおよび終りのトランジエントな部分を除いて、正確な
情報を有する中間の部分のみを抜出すようにすることを
目的とするもので゛あって、第１および第２のカウンタ
と、バースト信号の通過を制御するゲートとを具備し、
前記第１のカウンタがパルス化されたバースト信号のパ
ルスを八個カウントし終ると、前記ゲートが開かれると
ともに、前記第２のカウンタが前記パルスのカウントを
開始し、前記第２のカウンタがｎ２個の前記パルスのカ
ウントを完了すると前記ゲートが閉じるようにしたこと
を特徴とするバースト信号処理回路に係るものである。

以下本考案の一実施例を図面につき説明する。

第１図はこの実施例のブロック図を示しており、バース
ト信号及び水平同期信号を含む入力信号は入力端子１に
供給される。

入力信号は水平同期信号抜出し回路２に供給され、ここ
で水平同期信号のみが抜出される。

そしてこの水平同期信号に基いてバーストゲートパルス
発生器３がバーストゲート４の開閉を制御するパルスを
発生する。

このパルスはバースト信号が通過するのに十分な長さを
有しており、しかも他の信号の通過を阻止するような長
さとなっている。

入力端子１に供給されたバースト信号はパルス化回路５
によってパルス化されてこのゲート４を通過する。

ゲー１− ４を通過したパルスは、アンド回路６，７に
それぞれ供給されるようになっている。

アンド回路６，７の出力側はそれぞれカウンタ８，９に
それぞれ接続されている。

これらのカウンタ８，９はアンド回路６，７の出力パル
スの立下りで動作する負極性トリガカウンタに構或され
ている。

またカウンタ８は２進カウンタであり、カウンタ９は６
進カウンタとなっている。

またこれらの力ウンタ８，９はパルス発生器３の出力に
よってリセットされるようになっている。

そしてカウンタ８の出力はアンド回路６，７のゲート信
号を構或するとともに、アンド回路１０の入力側に供給
されるようになっている。

もう１つのカウンタ９の出力はインバータ１１で反転さ
れてアンド回路１０に供給されている。

アンド回路１０の出力はパルス化されたバースト信号を
通過させるゲート１２の制御端子に接続されており、ア
ンド回路１０の出力が「１」になるとゲート１２が開い
てパルスが出力端子１３から取出されるように構威され
ている。

次に以上の構或によるこのバースト信号処理回路の動作
を第２図によって説明する。

なおこの図におけるＡ， Ｂ， Ｃ，・・・・・・Ｉ
の波形はそれぞれ第１図に示す回路のラインのＡ，
Ｂ， Ｃ，・・・・・・Ｉの符号を付した点の波形を
表わしている。

入力端子１に供給される信号は第２図Ａに示すように、
矩形波状の水平同期信号と正弦波状のバースト信号とを
含んでいる。

なおバースト信号は例えば９サイクルの正弦波から戒っ
ており、しかも最初の部分と最後の部分とは波形が歪ん
でおり、不正確な位相情報を有しているいま最初の２つ
のサイクルの部分と最後の１つのサイクル部分とが不正
確な位相情報を有しているとし、残りの６サイクルの部
分は正確な位相情報を有しているものとする。

上記入力信号に含まれている水平同期信号は水平同期信
号抜出し回路２で抜出され、この信号に基いてバースト
ゲートパルス発生器３が第２図Ｃに示すようなゲート４
０制御信号を発生させる。

この信号はバースト信号の例えば９個の波の期間を含み
、しかもこの期間よりも長い信号となっている。

従って第２図Ｂに示すように、パルス化回路５でパルス
化された９個のパルスをすべてゲー？４は通過させる。

ゲート４を通過したパルスはアンド回路６を経てカウン
タ８に供給され、ここで上記パルスがカウントされる。

そしてこのカウンタ８が第２図Ｄに示すように２つパル
スを数えると、このカウンタ８の出力が第２図Ｅに示す
ように、「０」から「１」に変化する。

なおこのときには第２図Ｇに示すようにカウンタ９はま
だパノレスのカウントを完了していないために、このカ
ウンタ９の出力はｒ」となっており、インバータ１１を
経てアンド回路１０の一方の入力端子へは「１」の信号
が供給されている。

従ってカウンタ８の出力が「１」になると、アンド回路
１０の出力が第２図Ｈに示すように「１」となり、ゲー
ト１２は開がれる。

そしてカウンタ８の出力が「１」になると、この出力は
インバータ１４を介してアンド回路６に供給されている
ために、アンド回路６は閉じ、第２図Ｄに示すようにカ
ウンタ８へはパルスが供給されなくなる。

さらにカウンタ８の出力が「１」になると、この出力は
アンド回路７に供給されるために、アンド回路７が開い
てカウンタ９へは第２図Ｆに示すようにパルスが供給さ
れるようになる。

すなわちカウンタ８のカウントが完了すると、カウンタ
９がパノレスのカウントを開始することになる。

このカウンタ９は６ヶのパノレスをカウントすると、第
２図Ｇに示すようにその出力が「０」から「１）に変化
する。

そしてこの変化に伴ってアンド回路１０へ供給される信
号はｒ１，から「０」に変化し、このためにアンド回路
１０の出力は第２図Ｈに示すように「１」から「０」に
変化する。

従ってゲート１２は閉じることになる。

すなわちゲート１２は第１のカウンタ８が２つのパノレ
スのカウントを完了すると開き、第２のカウンタ９がパ
ルスのカウントを完了すると閉じるようになっている。

このために第２図Ｂに示される９個のパルスの内の最初
の２つのパルスと最後の１つのパルスとはゲート１２を
通過することができず、正しい位相情報を有する残りの
６ヶのパルスのみが第２図Ｉに示すように出力端子１３
から取出されることになる。

なお上記２つのカウンタ８，９はバーストゲートパルス
発生器３の出力信号が「１」から「０」に変化する際に
クリアされ、これらのカウンタ８，９の出力は「１」か
ら「０」に変化し、次のバースト信号のカウントをし得
る状態で待機する。

以上に述べたように本考案によると、パルス化されたバ
ースト信号の内の不正確な位相情報を有する最初の部分
と最後の部分とがゲートを通過することを阻止されるこ
とになり、正確な位相情報を有する中間の部分のみを取
出すことが可能となる。

なおバースト信号の内の前後の除去されるパルス数はカ
ウンタ８，９の構或を変えることによって任意に変更で
きることは言うまでもない。

【図面の簡単な説明】

第１図は本考案の一実施例の回路構戊を示す回路図、第
２図Ａ〜■はこの回路の波形図である。 なお図面に用いた符号において、８，９・・・・・・カ
ウンタ、１２・・・・・・ゲートである。

Claims (1)

【実用新案登録請求の範囲】
1. 第１および第２のカウンタと、バースト信号の通過を制
   御するゲートとを具備し、前記第１の力ウンタがパルス
   化されたバースト信号のパルスをｎ１個カウントし終る
   と、前記ゲートが開かれるとともに、前記第２のカウン
   タが前記パルスのカウントを開始し、前記第２のカウン
   タがｎ２個の前記パルスのカウントを完了すると前記ゲ
   ートが閉じるようにしたことを特徴とするバースト信号
   処理回路。